CN109461647A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN109461647A
CN109461647A CN201811362818.2A CN201811362818A CN109461647A CN 109461647 A CN109461647 A CN 109461647A CN 201811362818 A CN201811362818 A CN 201811362818A CN 109461647 A CN109461647 A CN 109461647A
Authority
CN
China
Prior art keywords
device wafer
reduction processing
wafer
protective layer
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811362818.2A
Other languages
English (en)
Inventor
吴科良
岳志刚
辛君
吴龙江
林宗贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201811362818.2A priority Critical patent/CN109461647A/zh
Publication of CN109461647A publication Critical patent/CN109461647A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本公开涉及半导体装置的制造方法。该方法包括：提供器件晶片，该器件晶片包括相对的第一侧和第二侧；从第一侧对器件晶片的边缘进行修剪，以形成台阶状的边缘廓形，该边缘廓形包括从第一侧起的第一个边角处的第一边角廓形；将器件晶片键合到载体晶片，其中器件晶片被取向为使得第一侧面向载体晶片；从第二侧对器件晶片进行第一减薄处理，以减小器件晶片的厚度；对器件晶片施加保护层，以至少覆盖第一边角廓形；以及从第二侧对器件晶片进行第二减薄处理，以继续减小器件晶片的厚度。

Description

半导体装置的制造方法
技术领域
本公开涉及半导体领域，具体来说，涉及半导体装置的制造方法。
背景技术
在半导体装置的制造工艺中，通常需要对晶片进行减薄(thinning)处理。一般来说，减薄处理能够去除中间材料以便于后续加工、改善尺寸比例以便于封装、减小导通电阻等等。例如，在背照式(BSI)图像传感器的制造过程中，需要对晶片进行减薄处理以减小衬底厚度，从而增强辐射透射能力。
减薄处理通常包括机械减薄处理、化学减薄处理以及二者的相互配合。一般地，不同类型的减薄处理被组合地使用，以保证减薄处理的高效率和高质量。
值得注意的是，在晶片的制造过程中，经常会在特定的位置(诸如，边缘)产生应力集中区。在减薄处理中，这种应力集中区的存在会增加晶片损坏的风险。
对于半导体装置的制造工艺而言，提高良品率是重要的挑战。因此存在对于新的技术的需求。
发明内容
本公开的目的之一是提供一种新颖的半导体装置的制造方法，特别地，涉及改善半导体装置的良品率。
根据本公开的一个方面，提供了一种制造半导体装置的方法，该方法包括：提供器件晶片，该器件晶片包括相对的第一侧和第二侧；从第一侧对器件晶片的边缘进行修剪，以形成台阶状的边缘廓形，该边缘廓形包括从第一侧起的第一个边角处的第一边角廓形；将器件晶片键合到载体晶片，其中器件晶片被取向为使得第一侧面向载体晶片；从第二侧对器件晶片进行第一减薄处理，以减小器件晶片的厚度；对器件晶片施加保护层，以至少覆盖第一边角廓形；以及从第二侧对器件晶片进行第二减薄处理，以继续减小器件晶片的厚度。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得更为清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1A-图1D是例示根据现有技术的半导体装置的制造方法中的部分步骤的示意性截面图。
图2示出了根据本公开一个或多个示例性实施例的半导体装置的制造方法的流程图。
图3A至图3H是示出与图2所示的方法的部分步骤对应的半导体装置的示意性截面图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
本申请的发明人认识到，对于半导体装置的制造工艺而言，改善良品率是重要的挑战。
图1A-图1D是例示根据现有技术的半导体装置的制造方法中的部分步骤的示意性截面图。典型地，图1A-图1D中例示的步骤用于制造背照式图像传感器。
在图像传感器的制造过程中，通常需要在形成器件之后对包含器件的晶片102(下文中称为器件晶片102)进行后续处理。特别地，在形成器件之后，一般还需要减薄器件晶片102。
值得注意的是，在经历诸如前道工艺、后道工艺之类的一系列处理来形成器件后，器件晶片102中的应力分布可能会发生改变。特别地，器件晶片102的边缘附近可能会产生应力集中分布的应力集中区。容易理解的是，这种应力集中区的存在会在随后的减薄处理中增加器件晶片102损坏的风险。为了尽可能减小这种风险，可以在进行减薄处理之前对器件晶片102的边缘进行修剪。器件一般被设置在器件晶片102的一侧(器件侧SD)。因此，可以从器件侧SD对器件晶片102的边缘部分进行修剪，以形成台阶状的边缘廓形120，如图1A所示。
在修剪过程中，受到工艺精度的限制和材料性质的影响，在修剪的界面(尤其是要修剪出边角的界面)处及其周围的材料容易非期望地剥落，从而偏离期望的形貌。例如，如图1A所示，修剪过程使得靠近器件侧SD的边角处的晶片的部分材料剥落。因此，实际的边角廓形110是从理想的直角型边角上剥落掉部分材料后形成的。
随后，如图1B所示，将经修剪的器件晶片102反转并键合到载体晶片104上。其中，被键合的器件晶片102的器件侧SD面向载体晶片104。
在键合处理后，边角廓形110与载体晶片104的表面形成缝隙116，如图1B所示。
接下来，从减薄侧ST对键合至载体晶片104的器件晶片102进行多次减薄处理。
首先，如图1C所示，从减薄侧ST对器件晶片102进行第一次减薄处理。一般地，第一次减薄处理以机械减薄处理为主。
随后，如图1D所示，从减薄侧ST对器件晶片102进行第二次减薄处理。一般地，第二次减薄处理为化学减薄处理。
值得注意的是，化学减薄处理一般是各向同性的。即，在第二次减薄处理中，不仅器件晶片102的厚度被进一步减小，而且器件晶片102的横向尺寸也被进一步减小。也就是说，在第二次减薄处理中，缝隙116会被进一步扩大。
不利地，扩大的缝隙116会导致应力分布更加不均匀。具体地，在扩大的缝隙116周围的区域会成为新的应力集中区。在随后的处理中，这种新的应力集中区的存在将增加器件晶片102损坏的风险。例如，在随后的用于平坦化的减薄过程中，扩大的缝隙116加剧了器件晶片102的损坏。
综上，传统的减薄处理中具有较大的晶片破碎的风险，改善良品率是重要的挑战。
因此，避免减薄处理对制造半导体装置造成的不利影响，提高产品良品率，对于制造半导体装置而言有着重要意义。
本申请的发明人提出了一种半导体装置的制造方法。在该半导体装置(例如，图像传感器)的制造方法中，在减薄处理前预先对器件晶片的边缘进行修剪，并在多次减薄处理中对所修剪出的廓形的至少部分进行保护。有利地，使用本公开的技术能够提高半导体装置的良品率。
另外，本领域技术人员均能理解，虽然本文描述的例子主要是针对图像传感器进行处理，但本发明也可以适用于进行减薄处理的其他半导体装置。
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
图2示出了根据本公开一个或多个示例性实施例的半导体装置的制造方法200的流程图。图3A至图3H是示出与图2所示的方法的部分步骤对应的半导体装置的示意性截面图。下面将结合图2以及图3A至3H进行说明。
在步骤202，提供器件晶片，其中该器件晶片包括相对的第一侧和第二侧。
在步骤204，从第一侧对器件晶片的边缘进行修剪，以形成台阶状的边缘廓形，其中该边缘廓形包括从第一侧起的第一个边角处的第一边角廓形。
在步骤206，将器件晶片键合到载体晶片，其中器件晶片被取向为使得第一侧面向载体晶片。
在步骤208，从第二侧对器件晶片进行第一减薄处理，以减小器件晶片的厚度。
在步骤210，对器件晶片施加保护层，以至少覆盖第一边角廓形。
在步骤212，从第二侧对器件晶片进行第二减薄处理，以继续减小器件晶片的厚度。
如图3A所示，在步骤202中，提供器件晶片302。其中，如图3A所示，器件晶片302包括相对的第一侧S1和第二侧S2。
在一些实施例中，提供器件晶片302可以包括以下若干个子步骤。
首先，提供衬底。
衬底的材料的示例可以包括但不限于一元半导体材料(诸如，硅或锗等)、化合物半导体材料(诸如碳化硅、硅锗、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)或其组合。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域的技术人员应当理解，对于衬底没有特别的限制，而是可以根据实际应用进行选择。
随后，在衬底中/上(第一侧S1)形成各种构件或层。
在一些实施例中，在前道工艺中，在衬底中形成N型和P型掺杂区域以实现N型或P型场效应晶体管。
在一些实施例中，在后道工艺后，在衬底上建立若干层的导电金属线，不同层金属线之间由柱状金属相连。
在一些实施例中，在各种构件或层上形成保护层，以隔离周围环境、控制和稳定表面特征、保护内部的互连以及防止器件受到机械和化学损伤。
可替代地，在一些实施例中，提供的器件晶片302中/上已经形成有其它构件或层。
值得注意的是，由于在形成各种构件或层时使用了诸如前道工艺、后道工艺之类的处理，器件晶片302中的应力分布发生改变。
特别地，在一些实施例中，由于各种构件或层被形成在器件晶片302的第一侧S1，器件晶片302的第一侧S1的边缘附近成为应力集中区。
当存在这种应力集中区时，器件晶片302在后续的处理中发生损坏的风险增加。因此，在进行减薄处理前预先处理器件晶片302的应力集中区能够有效地降低该风险。
如图3B所示，在步骤204，从第一侧S1对器件晶片302的边缘进行修剪，以形成台阶状的边缘廓形320。
在各个实施例中，边缘廓形320包括从第一侧S1起的第一个边角处的第一边角廓形310。
在一些实施例中，修剪时为形成边缘廓形320而去除的器件晶片302的部分是修剪前器件晶片302中的主要的应力集中区。
有利地，在后续的减薄处理前预先去除在先前步骤中产生的应力集中区，能够显著降低应力集中区的存在导致的晶片损坏风险，提高后续处理的稳定性。
在一些实施例中，对台阶状的边缘廓形320的理解是在忽略表面坡度、平坦度等细节要求的前提下，边缘廓形320的整体形貌是台阶状的。
本领域的技术人员应该理解，图3B中例示的边缘廓形320的形貌仅仅是一个示例，本发明不限于此。可替换地，边缘廓形320也可以具有其他形貌，只要与边缘廓形320对应的去除部分包括其主要的应力集中区即可。例如，在一些实施例中，与边缘廓形320的一部分所对应的表面可以是歪斜、弯曲，和/或非平整的。
在一些实施例中，在步骤204中按照期望进行修剪以形成边缘廓形320时，受到工艺精度的限制和材料性质的影响，在修剪的界面附近，材料容易受到影响非期望地剥落，从而偏离期望的形貌。例如，在一些实施例中，形成的边缘廓形320的表面坡度、平坦度或边角形貌等一定程度地偏离预期。
在一些实施例中，在步骤204中，与第一边角廓形310对应的第一边角附近的材料受到修剪处理的影响非期望地剥落，从而形成具有“缺陷”的第一边角廓形310。这里，具有“缺陷”是指实际的第一边角廓形310是相对于直角型的边角廓形(虚线例示)继续去除晶片的部分材料而形成的，如图3B所示。
在一些实施例中，第一边角廓形310中的“缺陷”是加工形成的。例如，在一些实施例中，边缘廓形320的侧表面被设计并形成为倾斜的。
图3B中例示的第一边角廓形310的截面轮廓为弧形倒角，但本领域的技术人员应该理解，这仅仅是示例，本发明不限于此。可替换地，第一边角廓形310也可以具有由于加工或由于剥落而形成的其他形貌，例如，在一些实施例中，第一边角廓形310的截面轮廓是折线型倒角。
在步骤206，如图3C所示，将器件晶片302键合到载体晶片304。
在各个实施例中，如图3C所示，在步骤206中，器件晶片302被取向为使得第一侧S1面向载体晶片304。由此，如稍后描述的，后续的减薄处理会从与第一侧S1相对的第二侧S2进行。
在一些实施例中，在将器件晶片302键合至载体晶片304之前，将器件晶片302反转。可替换地，在将器件晶片302键合至载体晶片304之后，将键合在一起的二者反转。
在一些实施例中，如图3C所示，在将器件晶片302键合到载体晶片304之后，第一边角廓形310与载体晶片304的面向器件晶片302的表面形成缝隙316。
本领域的技术人员应当理解，步骤206中的键合可以通过任何合适的工艺形成。例如，在一些实施例中，可以利用等离子体表面激活的方式来实现器件晶片302与载体晶片304的键合。
有利地，所键合的载体晶片304能够支撑器件晶片并保护它不受损坏。例如，在一些实施例中，载体晶片304能够增加整体厚度，以在诸如减薄处理期间固定器件并保护器件免于损坏。
在步骤208，如图3D所示，从第二侧S2对器件晶片302进行第一减薄处理，以减小器件晶片302的厚度。
在一些实施例中，第一减薄处理包括机械减薄。
在一些实施例中，第一减薄处理以机械减薄处理为主。此外，第一减薄处理还可以包括作为辅助手段的化学减薄处理。
例如，在一些实施例中，使用研磨方法来进行第一减薄处理。在研磨的过程中，器件晶片302借助于载体晶片304固定在诸如研磨台之类的工作台(未示出)上。
在一些实施例中，第一减薄处理将器件晶片102的厚度减小第一减薄厚度。
在步骤210，如图3E-3F所示，对器件晶片302施加保护层306，以至少覆盖第一边角廓形310。
在一些实施例中，如图3E所示，对器件晶片302施加保护层306包括：在器件晶片302暴露的表面上沉积保护材料以形成保护层306。
例如，在一些实施例中，可以通过以下沉积方法中的一种或多种形成保护层306：诸如旋涂、蒸发、溅射、分子束外延之类的物理气相沉积(PVD)，以及诸如低压化学气相沉、常压化学气相沉、等离子体增强化学气相沉积之类的化学气相沉积。然而，本领域技术人员容易理解，本发明不限于此，也可以采用其它合适的方法来形成保护层306。
有利地，通过旋涂来形成的保护层306更加致密、均匀，能够保证充足的硬度和强度，从而更好地承担起保护的作用。
在一些实施例中，保护材料包括光阻材料。
例如，在一些实施例中，用作保护材料的光阻材料的示例可以包括但不限于：DNQ(重氮萘醌)、酯醛树脂聚合物(Novolac Polymer)等。然而，本领域技术人员应当理解，保护材料不限于以上光阻材料的示例。
在一些实施例中，保护层306由能够抵抗化学减薄的任何适合的材料组成。
在一些实施例中，如图3F所示，对器件晶片302施加保护层306还包括：对保护层306进行图案化处理，以去除位于器件晶片302的第二侧S2的表面上的保护材料。
例如，在一些实施例中，通过设计合适的掩膜和/或蚀刻剂，蚀刻去除位于器件晶片302的第二侧S2的表面上的保护材料。本领域技术人员容易理解，本发明可使用任何已知的适合的蚀刻工艺，诸如湿法蚀刻、干法蚀刻等。
如图3F所示，通过对保护层306进行图案化处理，器件晶片302的第二侧S2的表面重新露出，以便进行后续的减薄处理。
本领域的技术人员应该理解，尽管图3F中例示的经图案化的保护层306覆盖了器件晶片302的整个侧表面，但这仅仅是示例，本发明不限于此。可替换地，保护层306也能够以其他方式形成和布置，只要至少覆盖第一边角廓形310即可。
在步骤212，如图3G所示，从第二侧S2对器件晶片302进行第二减薄处理，以继续减小器件晶片302的厚度。
在一些实施例中，第二减薄处理包括化学减薄。
例如，在一些实施例中，用于第二减薄处理的化学品的示例可以包括但不限于：HNO3、H3PO4、HF、H2SO4的混合物，或者HF、HNO3、CH3COOH混合物。
在一些实施例中，第二减薄处理将器件晶片302的厚减小第二减薄厚度。
一般来说，第一减薄厚度远大于第二减薄厚度。
例如，在一些实施例中，第一减薄厚度达到几百微米量级，而第二减薄厚度仅有几十微米。
此外，在一些实施例中，在对器件晶片302进行第二减薄处理之后，继续对器件晶片302进行减薄处理，即，第三减薄处理。
一般来说，第三减薄处理更为精细。例如，在一些实施例中，第三减薄处理包括化学机械研磨(CMP)。
有利地，第三减薄处理能够改善器件晶片302的表面的平坦度等。
一般来说，第二减薄处理中的化学减薄处理被认为是各向同性的。
如果没有在步骤210对器件晶片302施加保护层306，则在步骤212中进行的第二减薄处理将不仅减小器件晶片302的厚度，还将减小器件晶片302的横向尺寸。
与此相对地，在步骤210对器件晶片302施加保护层306能够在步骤212中有效地保护被保护层306覆盖的区域不受影响。
在一些实施例中，如上所述，保护层306至少覆盖第一边角廓形310。因此，保护层306能够使得第一边角廓形310在步骤212中始终保持其形貌。即，由于被保护层306覆盖，第一边角廓形310与载体晶片304的表面形成的缝隙316在第二减薄处理中不会进一步扩大。
值得注意的是，如果缝隙316进一步扩大，则会成为新的应力集中区，从而增加在诸如第三减薄处理之类的后续处理中的晶片破碎的风险。所以，有利地，预先对器件晶片302施加的保护层306能够保证后续处理的稳定性，降低晶片破碎的风险，提高制造过程的良品率。
如上所述，在本申请的各种实施例中，通过对器件晶片的边缘进行修剪并对所修剪出的廓形进行保护，降低了晶片破碎的风险，提高了制造过程的良品率。
具体来讲，通过在减薄处理前预先对器件晶片的边缘进行修剪来去除已有的应力集中区，以及在多次减薄处理中对所修剪出的廓形的至少部分进行保护来避免可能随后出现的应力集中区，本申请的各种实施例中通过预先处理来避免了由于应力集中区而导致晶片破碎的可能性，从而提高了整个制造过程的稳定性，减小了晶片破碎的可能性，提高了制造过程的良品率。
在一些实施例中，可选地，如图3H所示，在对器件晶片302进行第二减薄处理之后，去除保护层306。
本领域的技术人员应当理解，保护层306可以通过任何合适的工艺去除。例如，本发明可使用任何已知的适合的蚀刻工艺，诸如湿法蚀刻、干法蚀刻等。
值得注意的是，在以上制作半导体装置的各个步骤之间的边界仅仅是说明性的。在实际操作中，各个步骤之间可以任意组合，甚至合成单个步骤。此外，各个步骤的执行顺序不受描述顺序的限制，并且部分步骤可以省略。
本领域的技术人员应当理解，这些元件可以由任何合适的材料、通过任何合适的工艺形成。
根据本公开的一个方面，提供了一种制造半导体装置的方法，该方法包括：提供器件晶片，该器件晶片包括相对的第一侧和第二侧；从第一侧对器件晶片的边缘进行修剪，以形成台阶状的边缘廓形，该边缘廓形包括从第一侧起的第一个边角处的第一边角廓形；将器件晶片键合到载体晶片，其中器件晶片被取向为使得第一侧面向载体晶片；从第二侧对器件晶片进行第一减薄处理，以减小器件晶片的厚度；对器件晶片施加保护层，以至少覆盖第一边角廓形；以及从第二侧对器件晶片进行第二减薄处理，以继续减小器件晶片的厚度。
根据一个实施例，对器件晶片施加保护层包括：在器件晶片暴露的表面上沉积保护材料以形成保护层。
根据一个实施例，对器件晶片施加保护层还包括：对保护层进行图案化处理，以去除位于器件晶片的第二侧的表面上的保护材料。
根据一个实施例，保护材料包括光阻材料。
根据一个实施例，在对器件晶片进行第二减薄处理之后，去除保护层。
根据一个实施例，第一减薄处理包括机械减薄。
根据一个实施例，第二减薄处理包括化学减薄。
根据一个实施例，在对器件晶片进行第二减薄处理之后，对器件晶片进行第三减薄处理。
根据一个实施例，第三减薄处理包括化学机械研磨。
根据一个实施例，在将器件晶片键合到载体晶片之后，第一边角廓形与载体晶片的面向器件晶片的表面形成缝隙。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
另外，前面的描述可能提及了被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦接”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。

Claims (10)

1.一种制造半导体装置的方法，其特征在于，包括：
提供器件晶片，所述器件晶片包括相对的第一侧和第二侧；
从第一侧对所述器件晶片的边缘进行修剪，以形成台阶状的边缘廓形，所述边缘廓形包括从第一侧起的第一个边角处的第一边角廓形；
将所述器件晶片键合到载体晶片，其中所述器件晶片被取向为使得第一侧面向所述载体晶片；
从第二侧对所述器件晶片进行第一减薄处理，以减小所述器件晶片的厚度；
对所述器件晶片施加保护层，以至少覆盖所述第一边角廓形；以及从第二侧对所述器件晶片进行第二减薄处理，以继续减小所述器件晶片的厚度。
2.根据权利要求1所述的方法，其特征在于，
对所述器件晶片施加保护层包括：在所述器件晶片暴露的表面上沉积保护材料以形成所述保护层。
3.根据权利要求2所述的方法，其特征在于，
对所述器件晶片施加保护层还包括：对所述保护层进行图案化处理，以去除位于所述器件晶片的第二侧的表面上的保护材料。
4.根据权利要求2所述的方法，其特征在于：
所述保护材料包括光阻材料。
5.根据权利要求1所述的方法，其特征在于，还包括：
在对所述器件晶片进行第二减薄处理之后，去除所述保护层。
6.根据权利要求1所述的方法，其特征在于，
第一减薄处理包括机械减薄。
7.根据权利要求1所述的方法，其特征在于，
第二减薄处理包括化学减薄。
8.根据权利要求1所述的方法，其特征在于，还包括：
在对所述器件晶片进行第二减薄处理之后，对所述器件晶片进行第三减薄处理。
9.根据权利要求8所述的方法，其特征在于，还包括：
第三减薄处理包括化学机械研磨。
10.根据权利要求1所述的方法，其特征在于，
在将所述器件晶片键合到所述载体晶片之后，所述第一边角廓形与所述载体晶片的面向所述器件晶片的表面形成缝隙。
CN201811362818.2A 2018-11-16 2018-11-16 半导体装置的制造方法 Pending CN109461647A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811362818.2A CN109461647A (zh) 2018-11-16 2018-11-16 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811362818.2A CN109461647A (zh) 2018-11-16 2018-11-16 半导体装置的制造方法

Publications (1)

Publication Number Publication Date
CN109461647A true CN109461647A (zh) 2019-03-12

Family

ID=65610645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811362818.2A Pending CN109461647A (zh) 2018-11-16 2018-11-16 半导体装置的制造方法

Country Status (1)

Country Link
CN (1) CN109461647A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950267A (zh) * 2019-03-26 2019-06-28 德淮半导体有限公司 图像传感器的制作方法
CN111900083A (zh) * 2020-07-01 2020-11-06 上海华虹宏力半导体制造有限公司 Igbt晶圆的减薄方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080002485A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 본디드 ｓｏｉ 웨이퍼 제조방법
US20120329369A1 (en) * 2011-06-27 2012-12-27 Kabushiki Kaisha Toshiba Substrate processing method and substrate processing apparatus
CN103413772A (zh) * 2013-06-25 2013-11-27 上海华力微电子有限公司 一种晶圆减薄的方法
CN104040717A (zh) * 2012-01-17 2014-09-10 索尼公司 半导体装置的制造方法
CN105762062A (zh) * 2016-03-24 2016-07-13 杭州立昂东芯微电子有限公司 一种砷化镓半导体基片湿法刻蚀工艺
CN105789126A (zh) * 2015-01-08 2016-07-20 株式会社迪思科 晶片的加工方法
US20160343564A1 (en) * 2015-05-21 2016-11-24 International Business Machines Corporation Edge trim processes and resultant structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080002485A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 본디드 ｓｏｉ 웨이퍼 제조방법
US20120329369A1 (en) * 2011-06-27 2012-12-27 Kabushiki Kaisha Toshiba Substrate processing method and substrate processing apparatus
CN104040717A (zh) * 2012-01-17 2014-09-10 索尼公司 半导体装置的制造方法
CN103413772A (zh) * 2013-06-25 2013-11-27 上海华力微电子有限公司 一种晶圆减薄的方法
CN105789126A (zh) * 2015-01-08 2016-07-20 株式会社迪思科 晶片的加工方法
US20160343564A1 (en) * 2015-05-21 2016-11-24 International Business Machines Corporation Edge trim processes and resultant structures
CN105762062A (zh) * 2016-03-24 2016-07-13 杭州立昂东芯微电子有限公司 一种砷化镓半导体基片湿法刻蚀工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950267A (zh) * 2019-03-26 2019-06-28 德淮半导体有限公司 图像传感器的制作方法
CN109950267B (zh) * 2019-03-26 2021-03-30 德淮半导体有限公司 图像传感器的制作方法
CN111900083A (zh) * 2020-07-01 2020-11-06 上海华虹宏力半导体制造有限公司 Igbt晶圆的减薄方法

Similar Documents

Publication Publication Date Title
US7129172B2 (en) Bonded wafer processing method
US9076859B2 (en) Method of manufacturing semiconductor chips
US9412620B2 (en) Three-dimensional integrated circuit device fabrication including wafer scale membrane
US9864270B2 (en) Pellicle and method for manufacturing the same
US8928120B1 (en) Wafer edge protection structure
CN109671619B (zh) 一种晶圆级混合键合的方法
SG173950A1 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
US20140113452A1 (en) Wafer edge trimming method
US6656820B2 (en) Method for manufacturing a semiconductor device having a reliable thinning step
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
CN109461647A (zh) 半导体装置的制造方法
JPH10177974A (ja) ヘテロエピタキシャルウェハ上のデバイスチップ製造方法
US20070004172A1 (en) Method of thinning a wafer
TW201903870A (zh) 晶圓切割方法
US20070105300A1 (en) Semiconductor substrate and method for manufacturing semiconductor device
JP4333107B2 (ja) 転写マスク及び露光方法
US6806200B2 (en) Method of improving etch uniformity in deep silicon etching
CN113924643A (zh) 一种超薄集成芯片及其制造方法
US20130095640A1 (en) Reusable substrates for electronic device fabrication and methods thereof
US20060194442A1 (en) Procede method for cleaning a semiconductor
US20170098591A1 (en) Method of manufacturing element chip and element chip
US20230207327A1 (en) Bevel etching method
US20230205081A1 (en) Method for preparing semiconductor device structure including bevel etching process
KR20120071488A (ko) 반도체 기판의 후면 비아홀 형성 방법
KR100327326B1 (ko) 에스오아이웨이퍼의제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190312