CN113924643A - 一种超薄集成芯片及其制造方法 - Google Patents

一种超薄集成芯片及其制造方法 Download PDF

Info

Publication number
CN113924643A
CN113924643A CN201980088796.1A CN201980088796A CN113924643A CN 113924643 A CN113924643 A CN 113924643A CN 201980088796 A CN201980088796 A CN 201980088796A CN 113924643 A CN113924643 A CN 113924643A
Authority
CN
China
Prior art keywords
layer
support layer
forming
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980088796.1A
Other languages
English (en)
Inventor
罗贤树
卢国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Microcrystalline Circle Private Ltd
Original Assignee
Advanced Microcrystalline Circle Private Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Microcrystalline Circle Private Ltd filed Critical Advanced Microcrystalline Circle Private Ltd
Publication of CN113924643A publication Critical patent/CN113924643A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

一种制造半导体器件的方法，该方法包括：形成衬底；由对蚀刻工艺不敏感的第一类型的材料形成支撑层；支撑层具有与半导体器件的所需厚度相关的预定厚度；在支撑层上形成器件；在器件上形成至少一层包覆材料；在层中形成至少向下延伸至所述衬底的多个沟槽；在包覆材料上施加膜；使用蚀刻工艺至少部分地移除所述衬底以使器件与晶片上的其它器件分离。

Description

一种超薄集成芯片及其制造方法
技术领域
本发明涉及超薄集成芯片及其制造方法，尤其但不排他地涉及一种超薄集成光子芯片。
背景技术
在所有领域或集成电路中，芯片或半导体器件变得越来越小。随着尺寸减小，存在与实现制造薄和超薄芯片的可靠方法相关联的更多问题。这对于使用光而不是电的所谓的光子芯片而言是特别的问题。光子芯片具有许多用途，并且被认为对将它们用作探针等的分子环境特别有用。
目前，标准光子芯片具有约750μm的厚度。这些总体上是使用如以下更详细讨论的当前技术可靠地制造的。近来的需求是寻找厚度小于50μm的光子芯片。当前技术没有给出可靠的产量，并且通常整个晶片可能被本方法的必要技术破坏。
存在多种提议。目前，在光子器件制造之后的晶片背面研磨是用于制造的优选方式。然而，该背面研磨工序仅当该目标厚度大于100μm时才可靠。
对于小于50μm的目标厚度，控制背面研磨厚度是极其困难的，因为简而言之它对于现有方法而言太薄，尤其是对于具有晶片拓扑结构和厚度不均匀的经处理的光子晶片。从晶片上拾取或移除此类薄芯片也是非常困难的，这可能在分层工序中引入微裂纹和芯片破裂。因此，在晶片背面研磨和/或超薄器件的芯片拾取或收集期间，大多数器件可能被破坏。
图1A和1B示出了用于制造光子芯片的典型工艺的示例。衬底100是在衬底之上添加例如掩埋氧化物层(BOX)层102的工艺。沉积波导104并施加包覆层106。该器件被处理以包括多个深沟槽108(示出了其中的两个)。这些是为了使单独的芯片能够在稍后的阶段彼此分离。一旦芯片的加工完成，就在晶片(安装在粘合剂背衬片(未示出)上)上进行背面研磨工艺，从而产生如图1B中所示的器件。如果厚度要求不是太薄，则最终晶片将具有可行器件的均匀扩展。然而，对于更薄的器件以及对于与背面研磨相关联的其他问题，整个晶片可能被损坏，使得在背面研磨之后几乎没有芯片剩余。通过机械背面研磨直接薄化晶片。对于薄芯片，厚度控制和产率将是非常低的。
已经提出了其他解决方案来解决对更薄的设备的需要。这些包括通过薄化进行切割。这涉及将器件晶片临时接合到操作晶片中。之后，进行晶片背面研磨，之后进行自动裸片分割工艺。对于薄的晶片和芯片，仍然存在同样的问题，即芯片的背面研磨和分离是困难的并且产率是低的或不存在的。超薄器件所需的厚度是不可获得的。
另一个提议是使用具有掩埋空腔的减薄。这需要限定局部掩埋空腔。晶片处理之后是沟槽蚀刻和通过拾放的芯片单片化。由于差的产率和可靠性，这种类型的工艺对于薄型器件是不可行的。此外，局部地预先限定空腔的需要将引起额外的工艺成本。
另一种方法是已知的外延生长和选择性蚀刻技术。在晶片上沉积具有高掺杂膜的硅(Si)外延层，然后沉积具有轻掺杂膜的Si外延层。对晶片进行背面研磨以将其薄化，然后进行Si蚀刻以进一步薄化。再次，外延层的使用和背面研磨对于光子应用不能很好地起作用，并且失效率太高以致于该方法不适于厚度数量级大于100μm的芯片。该方法具有高成本外延工艺和长工艺时间，并且由于可能由掺杂膜引起的高损耗而不能简单地应用于光子使用。
本发明的目的是提供一种简单的制造方法，以便以易于移除的方式生产薄的以及更可控的厚度结果的集成光子芯片。
本发明的另一个目的是实现克服与现有技术相关的至少一些问题的超薄光子芯片和制造方法。
以下描述的实施例不限于解决现有技术的缺点中的任何一个或全部的实现方式。
发明内容
提供本概述以以简化形式介绍将在以下具体实施方式中进一步描述的概念的选择。本概述并不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用作确定所要求保护的主题的范围的帮助。
根据本发明的一个方面，提供了一种半导体器件，该半导体器件包括支撑层，该支撑层由对蚀刻工艺不敏感的材料形成，并且该支撑层可以在制造中沉积至预定厚度，从而精确地控制器件所需的厚度。
优选地，支撑层包括缓冲层。
优选地，缓冲层包括SiO2、SiON、SiN。
优选地，支撑层还包括附加的蚀刻停止层。
优选地，支撑层是几十μm的数量级。
优选地，该装置是光子芯片。
优选地，该装置是超薄装置。
根据本发明的一方面，提供了一种方法，该方法包括：形成衬底；由不易受蚀刻工艺影响的第一类型材料形成支撑层；支撑层具有与半导体器件的所需厚度相关的预定厚度；在支撑层上形成器件；在器件上形成至少一层包覆材料；在层中形成至少向下延伸至衬底的多个沟槽；在包覆材料上施加膜；使用蚀刻工艺至少部分地移除衬底以使所述器件与晶片上的其它器件分离。
优选地，进一步包括使用背面研磨和湿法蚀刻工艺的组合来去除衬底。
优选地，进一步包括在支撑层上形成附加的蚀刻停止层。
优选地，支撑层包括缓冲层并且包括SiO2、SiON和SiN中的至少一种。
优选地，进一步包括通过去除膜来分离芯片，使得单个器件的边缘由沟槽限定。
优选地，进一步包括在器件的每一侧周围形成沟槽。
优选地，进一步包括控制支撑层的形成以产生具有所需厚度的器件。
优选地，膜是不可蚀刻的材料。
优选的特征可以适当地组合，这对于本领域技术人员是显而易见的，并且可以与本发明的任何方面组合。
附图说明
将参照以下附图通过示例描述本发明的实施例，其中：
图1示出了第一现有技术方法的示意图；
图2示出根据本发明实施例的用于制造超薄光子芯片的工艺的示意图。
在整个附图中使用共同的附图标记来指示类似的特征。
具体实施方式
以下仅以示例的方式描述本发明的实施例。这些示例代表了申请人目前已知的将本发明付诸实践的最佳方式，尽管它们不是实现这一点的唯一方式。本说明书阐述了示例的功能以及用于构造和操作示例的步骤顺序。然而，可以通过不同的示例实现相同或等效的功能和顺序。
本发明涉及一种制造薄的集成芯片或半导体器件的简单制造方法，例如可容易地被单一化的光子芯片。本发明现了产率的提高和可控的厚度。
图2显示了制造具有从几μm到几十μm不等厚度的光子芯片的示例方法。
采用硅衬底200。这可以是任何适当的尺寸，例如725μm(±25μm)。根据本发明，衬底的材料需要是可蚀刻的，使得其可以在工艺的后期阶段被去除。这将在下面更详细地描述。优选的材料是硅，但也可以使用其它衬底，只要该材料可按以下要求去除即可。对于大多数应用，使用硅衬底。然而，玻璃晶片也是可用的，在这种情况下，这些层和工艺流程将被适配成适合相关材料。
在衬底上沉积缓冲层202。该缓冲层的厚度控制最终芯片的厚度。芯片的厚度因此被精确地控制，因为该沉积的厚度可以被仔细地控制并且根据需要具有预定的厚度。缓冲层可以是任何合适的材料，其可以在衬底的蚀刻期间用作蚀刻停止层，包括例如SiO2、SiON、SiN等。缓冲氧化物层被选择为不可蚀刻的材料或通过后面的湿法蚀刻工艺具有高蚀刻选择性的材料。
一旦整个器件厚度被决定，制造者就知道所有必要器件层的正常厚度，然后可以计算缓冲层的所需厚度，以达到所需的整个器件厚度。
如上所示，缓冲层的厚度限定了最终芯片的厚度。不同类型的芯片可以制成不同的厚度，或者相同类型的芯片对于一种应用或另一种应用可能需要不同的预定厚度。例如，对于神经光子学应用，缓冲层可以是20～30μm。
在工艺的下一步骤中，使用化学气相沉积(CVD)工艺在缓冲层上沉积另一蚀刻停止层204。该层的厚度约为几μm至几十μm，例如，可以包括SiN、SiON，通常用于分离BOX层和缓冲层，具体取决于需要。蚀刻停止层用于在工艺的后续步骤中停止蚀刻，如下文将更详细地描述。该层基本上有两个不同的目的。第一种方法是分离BOX层和缓冲层。第二种是在缓冲层是氧化物的情况下，在蚀刻缓冲层之前用作氧化物包层蚀刻的蚀刻停止层。基于应用以及设计要求和所使用的材料，可以省略蚀刻停止层。
在工艺的下一步骤中，在蚀刻停止层上沉积BOX层206。该层的厚度为几μm，包括例如氧化物。这是与波导层相比具有低折射率的光子功能层，以便用于光学光限制。
在工艺的下一步骤中，在BOX层上沉积波导208。该层的厚度在几十nm到几μm之间，包括例如硅、氮化硅(SiN)、氮氧化硅(SiON)、多晶硅或非晶硅。例如，在光子芯片中，波导沉积在BOX层上方。根据所提出的芯片的需要，可以在这一点上制造不同的器件。对于不同类型的芯片，可以制造其它器件。根据芯片的应用和功能，可以添加任何适当的设备。
在工艺的下一步骤中，根据需要在器件上沉积包覆层210。该层的厚度为几μm，包括例如氧化物层。
在下一工艺步骤中，在晶片上施加深沟槽212。在所示示例中，两个位于波导的任一侧。沟槽通过任何适当的工艺形成，并且可以包括例如反应离子蚀刻(RIE)或电感耦合等离子体蚀刻(ICP)。沟槽被形成为仅与衬底一样深，并且在衬底中基本上没有沟槽。其原因将在下面更详细地解释。尽管未示出，但是在晶片上在X和Y方向上都存在将每个芯片与下一个芯片分开的沟槽。
在已经制造了晶片并且形成了沟槽之后，该晶片被附着到膜，例如Mylar膜(未示出)或UV带。在工艺的下一阶段，该膜被应用到包层上，以将芯片固定在适当的位置。一旦被膜支撑，晶片将经历一个去除整个衬底的过程。这可以至少部分地包括背面研磨工艺。使用背面研磨，衬底从其原始厚度减少到约50μm(±25μm)，以确保总剩余厚度约为100μm，这是确保背面研磨产量足够的最小厚度。通过背面研磨去除的衬底的量被选择为对于防止对晶片的上覆表面的损害最佳的。得到的器件示于图6中。该背面研磨工艺包括研磨掉衬底的一部分，同时使用研磨机将晶片支撑在膜上。
膜的材料理想地是不可蚀刻的，使得晶片在随后的湿法蚀刻期间保持完整。
在本发明的下一阶段中，如图6所示，研磨晶片经历硅湿法蚀刻工艺，该工艺去除衬底的剩余部分。湿法蚀刻工艺包括将衬底硅暴露于诸如氢氧化四甲基铵(TMAH)的溶液中，以去除剩余的硅并自动地从芯片分离。
如图6所示，湿法蚀刻工艺去除深沟槽从顶部至底部的所有材料。缓冲层不被蚀刻，因为它由不可蚀刻的材料制成。缓冲层的厚度是预定的，使得所得到的芯片具有所需的厚度。因此，所得到的器件将缓冲层作为支撑层，而不是将通常用于该目的的衬底作为支撑层。
应当注意的是，可以在一个或多个不同步骤中进行衬底的去除，从而将缓冲层作为器件的支撑层。例如，背面研磨和湿蚀刻；在一些情况下，仅是湿蚀刻；或任何其它适当的步骤或步骤的组合。
作为沟槽的结果，各个器件可以在晶片区域上容易地彼此分离。一旦衬底被蚀刻掉，除了膜载体之外，没有任何东西能将单个芯片保持在一起。单个芯片或者通过膜(未示出)保持在适当位置，或者如果膜被蚀刻，则可以在蚀刻后恢复。
本发明的方法和最终得到的芯片是光子芯片。然而，应当理解，该工艺可以用于其它类型的超薄处理方法和芯片。包括例如诸如柔性显示的薄器件。
本发明可以包括对上述示例的多种变化和替代。这些意欲包含在本发明的范围内。本发明特别用于光子芯片，但也可用于其它类型的器件，例如柔性电子器件。
根据本发明的一个方面，提供了一种半导体器件，该半导体器件包括支撑层，该支撑层由对蚀刻工艺不敏感的材料形成，并且该支撑层可以在制造中沉积至预定厚度，从而精确地控制器件所需的厚度。
优选地，支撑层包括缓冲层。
优选地，缓冲层包括SiO2、SiON、SiN。
优选地，支撑层还包括附加的蚀刻停止层。
优选地，支撑层的数量级为数十μm。
优选地，该装置是光子芯片。
优选地，该装置是超薄装置。
根据本发明的一方面，提供了一种方法，该方法包括：形成衬底；由不易受蚀刻工艺影响的第一类型材料形成支撑层；该支撑层具有与半导体器件的所需厚度相关的预定厚度；在支撑层上形成器件；在所述器件上形成至少一层包覆材料；在所述层中形成至少向下延伸到衬底的多个沟槽；在所述包覆材料上施加膜；使用蚀刻工艺至少部分地移除所述衬底以使所述器件与晶片上的其它器件分离。
优选地，进一步包括使用背面研磨和湿法蚀刻工艺的组合来去除衬底。
优选地，进一步包括在支撑层上形成附加的蚀刻停止层。
优选地，支撑层包括缓冲层并且包括SiO2、SiON和SiN中的至少一种。
优选地，进一步包括通过去除膜来分离芯片，使得单个器件的边缘由沟槽限定。
优选地，进一步包括在器件的每一侧周围形成沟槽。
优选地，进一步包括控制支撑层的形成以产生具有所需厚度的器件。
优选地，膜是不可蚀刻的材料。
可以扩展或改变本文给出的任何范围或装置值，而不会失去所期望的效果，这对本领域技术人员来说是显而易见的。类似地，任何材料都可以由具有类似性质的另一种材料代替。
将理解，上述益处和优点可涉及一个实施例或可涉及若干实施例。实施例不限于解决任何或所有所述问题的那些实施例或具有任何或所有所述益处和优点的那些实施例。
本文提及的“一个”术语的引用都提及这些中的一个或多个项。术语“包括”在本文中用于表示包括所标识的方法块或元件，但是这样的块或元件不包括排他性列表，并且方法或设备可以包含附加的块或元件。
本文描述的方法的步骤可以以任何合适的顺序进行，或在合适的情况下同时进行。另外，在不脱离本文描述的主题的精神和范围的情况下，可以从任何方法中删除各个块。以上描述的任何示例的方面可以与描述的任何其他示例的方面组合以形成另外的示例而不损失所期望的效果。
应当理解，以上对优选实施例的描述仅以示例的方式给出，并且本领域技术人员可以进行各种修改。尽管以上以一定程度的特殊性或参照一个或多个单独的实施例描述了各种实施例，在不脱离本发明的精神或范围的情况下，本领域技术人员可以对所公开的实施例进行多种改变。

Claims (15)

1.一种半导体器件，其特征在于，包括支撑层，该支撑层由不易受蚀刻工艺影响的材料形成，且该支撑层可以在制造中沉积至预定厚度，从而精确地控制所述器件所需的厚度。
2.根据权利要求1所述的半导体器件，其特征在于，所述支撑层包括缓冲层。
3.根据权利要求2所述的半导体器件，其特征在于，所述缓冲层包括SiO2、SiON、SiN。
4.根据任何前述权利要求所述的半导体器件，其特征在于，还包括附加的蚀刻停止层。
5.根据任何前述权利要求所述的半导体器件，其特征在于，所述支撑层为几十μm数量级。
6.根据任何前述权利要求所述的半导体器件，其特征在于，所述器件是光子芯片。
7.根据任何前述权利要求所述的半导体器件，其中所述器件是超薄器件。
8.一种制造半导体器件的方法，其特征在于，所述方法包括：
形成衬底；
由不易受蚀刻工艺影响的第一类型材料形成支撑层，所述支撑层具有与所述半导体器件的所需厚度相关的预定厚度；
在所述支撑层上形成器件；
在所述器件上形成至少一层包覆材料；
在所述层中形成至少向下延伸至所述衬底的多个沟槽；
在所述包覆材料上施加膜；及
使用蚀刻工艺至少部分地移除所述衬底以将所述器件与晶片上的其它器件分离。
9.根据权利要求8所述的方法，其特征在于，进一步包括使用背面研磨和湿法蚀刻工艺的组合来去除所述衬底。
10.根据权利要求8或权利要求9所述的方法，其特征在于，进一步包括在支撑层上形成附加的蚀刻停止层。
11.根据权利要求7至10中任一项所述的方法，其特征在于，所述支撑层包括缓冲层并且包括SiO2、SiON和SiN中的至少一种。
12.根据权利要求7至11中任一项所述的方法，其特征在于，进一步包括通过移除膜来分离芯片，使得单个所述器件的边缘由所述沟槽限定。
13.根据权利要求7至12中任一项所述的方法，其特征在于，进一步包括在器件的每一侧周围形成沟槽。
14.根据权利要求7至13中任一项所述的方法，其特征在于，进一步包括控制所述支撑层的形成以制造具有所需厚度的所述器件。
15.根据权利要求7至14中任一项所述的方法，其特征在于，所述膜是不可蚀刻材料。
CN201980088796.1A 2019-01-11 2019-12-26 一种超薄集成芯片及其制造方法 Pending CN113924643A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG10201900239Y 2019-01-11
SG10201900239YA SG10201900239YA (en) 2019-01-11 2019-01-11 An ultra-thin integrated chip and manufacture of the same
PCT/SG2019/050641 WO2020145891A1 (en) 2019-01-11 2019-12-26 An ultra-thin integrated chip and manufacture of the same

Publications (1)

Publication Number Publication Date
CN113924643A true CN113924643A (zh) 2022-01-11

Family

ID=71522291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980088796.1A Pending CN113924643A (zh) 2019-01-11 2019-12-26 一种超薄集成芯片及其制造方法

Country Status (5)

Country Link
US (1) US20220043205A1 (zh)
JP (1) JP2022518001A (zh)
CN (1) CN113924643A (zh)
SG (1) SG10201900239YA (zh)
WO (1) WO2020145891A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2609636A (en) * 2021-08-11 2023-02-15 Ligentec Sa Stress-relief structure for photonic integrated circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
US6625357B2 (en) * 1999-03-29 2003-09-23 Tyco Electronics Corporation Method for fabricating fiducials for passive alignment of opto-electronic devices
CN100384038C (zh) * 2004-09-16 2008-04-23 中国科学院半导体研究所 选择区域外延生长叠层电吸收调制激光器结构的制作方法
KR101343343B1 (ko) * 2012-01-02 2013-12-19 한국과학기술원 반도체 칩의 3ｄ 적층 패키지 및 그 제조방법
US9275916B2 (en) * 2013-05-03 2016-03-01 Infineon Technologies Ag Removable indicator structure in electronic chips of a common substrate for process adjustment
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
US20190057959A1 (en) * 2015-06-06 2019-02-21 Monolithic 3D Inc. Semiconductor device and structure with thermal isolation
CN105097480A (zh) * 2015-08-08 2015-11-25 海门市明阳实业有限公司 一种使晶片变薄的加工方法

Also Published As

Publication number Publication date
US20220043205A1 (en) 2022-02-10
WO2020145891A1 (en) 2020-07-16
SG10201900239YA (en) 2020-08-28
JP2022518001A (ja) 2022-03-11

Similar Documents

Publication Publication Date Title
US5071792A (en) Process for forming extremely thin integrated circuit dice
US7354840B1 (en) Method for opto-electronic integration on a SOI substrate
US8383489B2 (en) SOI wafer and method for forming the same
US7867879B2 (en) Method for dividing a semiconductor substrate and a method for producing a semiconductor circuit arrangement
US5262346A (en) Nitride polish stop for forming SOI wafers
EP2494593B1 (en) Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure.
US20110076849A1 (en) Process for bonding and transferring a layer
US20140141571A1 (en) Integrated circuit manufacturing for low-profile and flexible devices
US7695564B1 (en) Thermal management substrate
CN113924643A (zh) 一种超薄集成芯片及其制造方法
US6391744B1 (en) Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same
US10427937B2 (en) Method for producing a multilayer MEMS component, and corresponding multilayer MEMS component
KR19980063317A (ko) 반도체장치의 소자분리방법
KR102152705B1 (ko) 반도체 구조물 제조 방법
US6649486B1 (en) Method to form shallow trench isolations
JP2007500436A (ja) 耐化学処理保護層を有する積層構造体の製造法
US9082716B2 (en) Method of manufacturing semiconductor device
CN111029297B (zh) 半导体器件的形成方法
KR100511900B1 (ko) 에스오아이 기판의 제조방법
US8921203B2 (en) Method of forming an integrated circuit having varying substrate depth
CN113314404B (zh) 键合方法
US20230154914A1 (en) Method of producing hybrid semiconductor wafer
US10854493B2 (en) Method for manufacturing a handling device and method for reversible bonding using such a device
CN115799159A (zh) 隔离器件的形成方法
US9508588B2 (en) Methods for fabricating integrated circuits with isolation regions having uniform step heights

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40067647

Country of ref document: HK