CN115799159A

CN115799159A - 隔离器件的形成方法

Info

Publication number: CN115799159A
Application number: CN202211440417.0A
Authority: CN
Inventors: 孔蔚然; 杨继业; 王健鹏
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2022-11-17
Filing date: 2022-11-17
Publication date: 2023-03-14

Abstract

本发明提供了一种隔离器件的形成方法，包括：提供第一半导体结构，第一半导体结构包括第一衬底以及位于第一衬底的表面的第一氧化硅层；提供第二半导体结构，第二半导体结构包括第二衬底以及位于第二衬底的表面的第二氧化硅层；将第一氧化硅层和第二氧化硅层相对，键合第一半导体结构和第二半导体结构；将第一衬底减薄；在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，沟槽隔离结构和第一氧化硅层连接；在沟槽隔离结构之间的第一衬底内或第一衬底的表面形成功能器件；去除第二衬底，以露出第二氧化硅层。本发明降低了工艺难度。

Description

隔离器件的形成方法

技术领域

本发明涉及半导体技术领域，尤其是涉及一种隔离器件的形成方法。

背景技术

集成电路工艺中，在同一块半导体硅片上，需要同时制作多个功能器件或功能元件，因此，需要使用隔离器件将功能器件或功能元件隔离开。沟槽隔离结构是常用的隔离器件，沟槽隔离结构的宽度(位于相邻功能器件或者说相邻功能元件之间的宽度)一般为大于20um。沟槽隔离结构通常是通过向沟槽中填充二氧化硅而形成。

现有技术中，形成隔离器件的方法包括：请参照图1至图4，首先提供衬底110，衬底110包括相对的正面和背面；从正面开始刻蚀衬底110，并在衬底110内部停止刻蚀，以形成若干个沟槽；向沟槽内填充二氧化硅，以形成若干个沟槽隔离结构120；在沟槽隔离结构120之间的衬底110内形成CMOS器件的栅极结构130，以及位于衬底110的表面的氧化层140；从衬底110的背面开始刻蚀衬底110，将衬底110减薄，使得背面露出沟槽隔离结构120的表面；最后，在衬底110的背面沉积二氧化硅，以形成氧化硅层150，氧化硅层150覆盖衬底110的背面。

然而，减薄后的衬底易碎且抓取艰难，所以在减薄后的衬底的背面沉积二氧化硅的工艺难度较高，并且，如果沟槽隔离结构的宽度可能不同，则刻蚀深度也可能会不同，所以导致从背面刻蚀衬底来减薄衬底的工艺难度较高。

发明内容

本发明的目的在于提供一种隔离器件的形成方法，不需要在衬底的背面沉积二氧化硅，可以降低工艺难度，同时，不需要通过从衬底背面刻蚀衬底来露出沟槽隔离结构的表面，所以可以进一步降低工艺难度。

为了达到上述目的，本发明提供了一种隔离器件的形成方法，包括：

提供第一半导体结构，所述第一半导体结构包括第一衬底以及位于所述第一衬底的表面的第一氧化硅层；

提供第二半导体结构，所述第二半导体结构包括第二衬底以及位于所述第二衬底的表面的第二氧化硅层；

将所述第一氧化硅层和第二氧化硅层相对，以键合所述第一半导体结构和第二半导体结构；

从所述衬底上与所述第一氧化硅层相对的一面开始将所述第一衬底减薄；

在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，所述沟槽隔离结构和所述第一氧化硅层连接；

在所述沟槽隔离结构之间的第一衬底内或第一衬底的表面形成功能器件；

去除所述第二衬底，以露出所述第二氧化硅层。

可选的，在所述的隔离器件的形成方法中，所述第一半导体结构和所述第二半导体均为SOI。

可选的，在所述的隔离器件的形成方法中，形成第一半导体结构的方法包括：

提供第一衬底；

在所述第一衬底的表面形成第一氧化硅层。

可选的，在所述的隔离器件的形成方法中，所述第一氧化硅层和第二氧化硅层的厚度均为7μm～15μm。

可选的，在所述的隔离器件的形成方法中，第一氧化硅层和第二氧化硅层的材料均包括二氧化硅。

可选的，在所述的隔离器件的形成方法中，从所述衬底上与所述第一氧化硅层相对的一面开始将所述第一衬底减薄的方法包括：从所述衬底上与所述第一氧化硅层相对的一面开始刻蚀部分厚度的所述第一衬底，使得所述第一衬底减薄。

可选的，在所述的隔离器件的形成方法中，将所述第一衬底减薄后，所述第一衬底的厚度为3μm～5μm。

可选的，在所述的隔离器件的形成方法中，形成沟槽隔离结构的方法包括：

刻蚀所述第一衬底，以形成沟槽，所述沟槽内露出所述第一氧化硅层的表面；

向所述沟槽内填充二氧化硅。

可选的，在所述的隔离器件的形成方法中，所述沟槽隔离结构的高度为3μm～5μm，宽度为15μm～30μm。

可选的，在所述的隔离器件的形成方法中，去除所述第二衬底的方法包括：刻蚀去除所述第二衬底。

在本发明提供的隔离器件的形成方法中，包括：提供第一半导体结构，第一半导体结构包括第一衬底以及位于第一衬底的表面的第一氧化硅层；提供第二半导体结构，第二半导体结构包括第二衬底以及位于第二衬底的表面的第二氧化硅层；将第一氧化硅层和第二氧化硅层相对，键合第一半导体结构和第二半导体结构；将第一衬底减薄；在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，沟槽隔离结构和第一氧化硅层连接；在沟槽隔离结构之间的第一衬底内或第一衬底的表面形成功能器件；去除第二衬底，以露出第二氧化硅层提供第一半导体结构，第一半导体结构包括第一衬底以及位于第一衬底的表面的第一氧化硅层；提供第二半导体结构，第二半导体结构包括第二衬底以及位于第二衬底的表面的第二氧化硅层；将第一氧化硅层和第二氧化硅层相对，键合第一半导体结构和第二半导体结构；将第一衬底减薄；在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，沟槽隔离结构和第一氧化硅层连接；在沟槽隔离结构之间的第一衬底内形成功能器件；去除第二衬底，以露出第二氧化硅层。本发明不需要在衬底的背面沉积二氧化硅，降低了工艺难度，同时，不需要通过从衬底背面刻蚀衬底来露出沟槽隔离结构的表面，所以进一步降低了工艺难度。

附图说明

图1至图4为现有技术的隔离器件的形成方法的示意图；

图5为本发明实施例的隔离器件的形成方法的流程图；

图6至图12为本发明实施例的隔离器件的形成方法的示意图；

图中：110-衬底、120-沟槽隔离结构、130-栅极结构、140-氧化层、150-氧化硅层、210-第一衬底、220-第一氧化硅层、230-第二衬底、240-第二氧化硅层、250-沟槽隔离结构、260-栅极结构、270-氧化层。

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。

请参照图5，本发明实施例提供了一种隔离器件的形成方法，包括：

S11：提供第一半导体结构，第一半导体结构包括第一衬底以及位于第一衬底的表面的第一氧化硅层；

S12：提供第二半导体结构，第二半导体结构包括第二衬底以及位于第二衬底的表面的第二氧化硅层；

S13：将第一氧化硅层和第二氧化硅层相对，以键合第一半导体结构和第二半导体结构；

S14：从衬底上与第一氧化硅层相对的一面开始将第一衬底减薄；

S15：在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，沟槽隔离结构和第一氧化硅层连接；

S16：在沟槽隔离结构之间的第一衬底内或第一衬底的表面形成功能器件；

S17：去除第二衬底，以露出第二氧化硅层。

请参照图6，首先提供第一半导体结构，第一半导体结构可以为SOI，SOI包括硅和位于硅的表面的氧化硅层，硅作为第一衬底210，氧化层作为第一氧化硅层220。第一半导体结构除了直接使用SOI外，也可以采用如下步骤形成：提供第一衬底210，在第一衬底的表面形成第一氧化硅层220，第一氧化硅层厚度为7μm～15μm，第一氧化硅层的材料包括二氧化硅。形成第一氧化硅层220的方法可以是沉积二氧化硅的形式。

接着，请参照图7，提供第二半导体结构，第二半导体结构也可以为SOI，SOI包括硅和位于硅的表面的氧化硅层，硅作为第二衬底230，氧化层作为第二氧化硅层240。第二半导体结构除了直接使用SOI外，也可以采用如下步骤形成：提供第二衬底230，在第二衬底的表面形成第二氧化硅层240，第二氧化硅层的材料包括二氧化硅，第二氧化硅层的厚度均为7μm～15μm。形成第二氧化硅层240的方法可以是沉积二氧化硅的形式。

接着，请参照图8，将第一氧化硅层和第二氧化硅层相对，以键合第一半导体结构和第二半导体结构。接着，请参照图9，从衬底上与第一氧化硅层相对的一面开始将第一衬底减薄。从第一衬底的背面开始刻蚀部分厚度的第一衬底，从而将第一衬底减薄。减薄后，第一衬底的厚度为3μm～5μm。

接着，请参照图10，刻蚀第一衬底，以形成沟槽，沟槽内露出第一氧化硅层的表面；向沟槽内填充二氧化硅，在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，沟槽隔离结构和第一氧化硅层连接。本发明实施例的沟槽隔离结构的高度为3μm～5μm，宽度为15μm～30μm。在本发明的其他实施例中，

接着，请参照图11，在沟槽隔离结构之间的第一衬底内和第一衬底的表面形成功能器件，例如，形成CMOS器件的栅极结构以及位于栅极结构260的表面和衬底的表面的氧化层270，具体的结构为常规技术，在此不做赘述。

接着，请参照图12，刻蚀去除第二衬底230，以露出第二氧化硅层240。这样，沟槽隔离结构250、第一氧化硅层220和第二氧化硅层240一起作为隔离器件，最终完成了功能器件之间的隔离。相比于现有技术，本发明没有在减薄后的衬底的背面沉积二氧化硅，并且，在第二衬底230和沟槽隔离结构250之间还有第二氧化硅层240，所以刻蚀第二衬底230时不受沟槽隔离结构250的深度的影响，所以工艺难度较低。

综上，在本发明实施例提供的隔离器件的形成方法中，包括：提供第一半导体结构，第一半导体结构包括第一衬底以及位于第一衬底的表面的第一氧化硅层；提供第二半导体结构，第二半导体结构包括第二衬底以及位于第二衬底的表面的第二氧化硅层；将第一氧化硅层和第二氧化硅层相对，键合第一半导体结构和第二半导体结构；将第一衬底减薄；在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，沟槽隔离结构和第一氧化硅层连接；在沟槽隔离结构之间的第一衬底内形成功能器件；去除第二衬底，以露出第二氧化硅层提供第一半导体结构，第一半导体结构包括第一衬底以及位于第一衬底的表面的第一氧化硅层；提供第二半导体结构，第二半导体结构包括第二衬底以及位于第二衬底的表面的第二氧化硅层；将第一氧化硅层和第二氧化硅层相对，键合第一半导体结构和第二半导体结构；将第一衬底减薄；在减薄后的第一衬底内形成若干个沟槽沟槽隔离结构，沟槽隔离结构和第一氧化硅层连接；在沟槽隔离结构之间的第一衬底内或第一衬底的表面形成功能器件；去除第二衬底，以露出第二氧化硅层。本发明不需要在衬底的背面沉积二氧化硅，降低了工艺难度，同时，不需要通过从衬底背面刻蚀衬底来露出沟槽隔离结构的表面，所以进一步降低了工艺难度。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims

1.一种隔离器件的形成方法，其特征在于，包括：

去除所述第二衬底，以露出所述第二氧化硅层。

2.如权利要求1所述的隔离器件的形成方法，其特征在于，所述第一半导体结构和所述第二半导体均为SOI。

3.如权利要求1所述的隔离器件的形成方法，其特征在于，形成第一半导体结构的方法包括：

提供第一衬底；

在所述第一衬底的表面形成第一氧化硅层。

4.如权利要求1所述的隔离器件的形成方法，其特征在于，所述第一氧化硅层和第二氧化硅层的厚度均为7μm～15μm。

5.如权利要求1所述的隔离器件的形成方法，其特征在于，第一氧化硅层和第二氧化硅层的材料均包括二氧化硅。

6.如权利要求1所述的隔离器件的形成方法，其特征在于，从所述衬底上与所述第一氧化硅层相对的一面开始将所述第一衬底减薄的方法包括：从所述衬底上与所述第一氧化硅层相对的一面开始刻蚀部分厚度的所述第一衬底，使得所述第一衬底减薄。

7.如权利要求1所述的隔离器件的形成方法，其特征在于，将所述第一衬底减薄后，所述第一衬底的厚度为3μm～5μm。

8.如权利要求1所述的隔离器件的形成方法，其特征在于，形成沟槽隔离结构的方法包括：

向所述沟槽内填充二氧化硅。

9.如权利要求1所述的隔离器件的形成方法，其特征在于，所述沟槽隔离结构的高度为3μm～5μm，宽度为15μm～30μm。

10.如权利要求1所述的隔离器件的形成方法，其特征在于，去除所述第二衬底的方法包括：刻蚀去除所述第二衬底。