CN110660722B - 一种临时键合结构及临时键合方法 - Google Patents

一种临时键合结构及临时键合方法 Download PDF

Info

Publication number
CN110660722B
CN110660722B CN201910976433.3A CN201910976433A CN110660722B CN 110660722 B CN110660722 B CN 110660722B CN 201910976433 A CN201910976433 A CN 201910976433A CN 110660722 B CN110660722 B CN 110660722B
Authority
CN
China
Prior art keywords
bonding
carrier sheet
bonding layer
temporary bonding
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910976433.3A
Other languages
English (en)
Other versions
CN110660722A (zh
Inventor
葛星晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN201910976433.3A priority Critical patent/CN110660722B/zh
Publication of CN110660722A publication Critical patent/CN110660722A/zh
Application granted granted Critical
Publication of CN110660722B publication Critical patent/CN110660722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种临时键合结构，包括：第一载体片及紧密结合于所述第一载体片正面上的第一键合层，所述第一载体片的表面上分布有多个穿孔；其中，所述第一载体片的材质与所述第一键合层的材质不同，且其之间具有湿法药液清洗时的高选择比。本发明还公开了一种采用该临时键合结构的临时键合方法，能够提高三维堆叠中硅片临时键合后的耐高温能力，使后续工艺不受温度条件的限制，从而提高三维堆叠工艺水平和良率。

Description

一种临时键合结构及临时键合方法
技术领域
本发明涉及半导体集成电路制造工艺技术领域，特别是涉及一种耐高温的临时键合结构及临时键合方法。
背景技术
随着半导体超大规模集成电路的发展，现有的技术工艺已经接近物理极限。在对电子产品进一步小型化、多功能化的目的驱动下，其他新的技术、新的材料、新的科技逐渐被探索出来。三维堆叠技术就是其中之一。
三维堆叠技术是将多个硅片通过键合技术堆叠起来，实现三维层面上的金属互连结构，可以减少互连距离，提高传输速度，减小器件体积，并提供了异质结构集成的可能性。
晶圆键合技术是实现三维堆叠的重要手段之一。晶圆键合技术包括永久键合和临时键合。永久键合技术往往对待键合的硅片结构及键合后的工艺有严格的要求。而临时键合技术由于可以进行去键合工艺，具备更高的灵活性。
现有的临时键合技术通常使用有机材料作为粘合层，而目前使用的有机材料，其对温度的要求一般是低于300℃，均不能承受400℃以上的高温。在三维堆叠工艺中，进行临时键合后，往往需要在顶部的硅片上进行工艺，包括薄膜淀积、刻蚀、热处理等，若限制工艺温度在400℃，甚至300℃以下，则很多工艺会无法做到。即使对于可以进行的工艺，其工艺能力也会大幅下降，如薄膜淀积的台阶覆盖率，刻蚀的速率，热处理的效果等。
因此，寻求一种耐高温的临时键合技术，对提高三维堆叠硅片的工艺水平，提高三维堆叠硅片良率，是很有帮助的。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种临时键合结构及临时键合方法，提高三维堆叠中硅片临时键合后的耐高温能力，使后续工艺不受温度条件的限制，提高三维堆叠工艺水平，提高三维堆叠硅片良率。
为实现上述目的，本发明的技术方案如下：
一种临时键合结构，包括：第一载体片及紧密结合于所述第一载体片正面上的第一键合层，所述第一载体片的表面上分布有多个穿孔；其中，所述第一载体片的材质与所述第一键合层的材质不同，且其之间具有湿法药液清洗时的高选择比。
进一步地，所述第一载体片的材质为Si，所述第一键合层的材质为SiO2、SiN或SiC。
进一步地，所述第一载体片的材质为SiO2，所述第一键合层的材质为多晶硅、SiN或SiC。
进一步地，所述穿孔在所述第一载体片的表面上均匀分布。
进一步地，所述穿孔的大小满足公式一：
C＝4S/d 公式一
其中，d代表穿孔的直径，S代表所有穿孔的面积总和，C代表所有穿孔的周长总和。
进一步地，所述穿孔的直径最小临界值满足公式二：
d＝4γsinθpgh 公式二
其中，d代表穿孔的直径，γ代表湿法药液表面张力，θ代表湿法药液与第一载体片接触角；p代表湿法药液密度；h代表第一载体片厚度；g代表重力加速度。
一种临时键合方法，采用上述的临时键合结构，包括以下步骤：
步骤一：提供一待键合硅片，在所述待键合硅片表面上形成一层第二键合层；
步骤二：将所述待键合硅片的所述第二键合层与所述临时键合结构的所述第一键合层相贴合，进行硅-硅临时键合；
步骤三：进行临时键合后退火；
步骤六：将所述第一载体片的背面朝上，对所述第一载体片的背面进行湿法药液清洗，利用所述第一载体片与所述第一键合层之间具有的湿法药液清洗时的高选择比，使湿法药液进入所述穿孔与所述第一键合层反应，以去除所述第一键合层，使所述临时键合结构与所述待键合硅片相分离；
步骤七：移除所述第一载体片，完成去键合。
进一步地，还包括：
步骤四：对所述待键合硅片进行所需的背部工艺。
进一步地，还包括：
步骤五：完成所需的背部工艺后，对所述待键合硅片的背面进行固定。
进一步地，所述背部工艺包括背面减薄、CMP、湿法刻蚀、干法刻蚀、薄膜淀积和平坦化中的至少其中之一；所述固定包括将所述待键合硅片的背面与第二载体片相临时键合。
从上述技术方案可以看出，本发明通过创造性地在临时键合工艺上，使用Si、SiO2、SiN、SiC等作为键合层进材料行键合；同时利用设计的带有空洞的载体片结构，使得去键合成为可能。使得硅片能够在键合后承受高温的同时，还能够进行去键合的工艺，丰富了键合后的工艺选择，提高了三维堆叠工艺的工艺水平。同时，传统的利用有机材料进行键合的方法还存在着TTV难以控制、有机物难以清洗、去键合时硅片易裂片等缺点，而使用本发明所提出的工艺时，由于键合层为固态的Si、SiO2等材料，因此TTV易于控制，且无难以清洗的副产物。并且，使用化学方式进行去键合，硅片不容易裂片。因此，本发明可以大大提高临时键合工艺的良率及稳定性。
附图说明
图1是本发明一较佳实施例的一种临时键合结构的俯视结构示意图。
图2是图1中沿P1方向的局部剖视结构示意图。
图3是图1中沿P2方向的局部剖视结构示意图。
图4-图9是本发明一较佳实施例的一种临时键合方法的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参考图1-图3，图1是本发明一较佳实施例的一种临时键合结构的俯视结构示意图，为表示方便，其显示临时键合结构的透视结构。图2是图1中沿P1方向的局部剖视结构示意图。图3是图1中沿P2方向的局部剖视结构示意图。如图1-图3所示，本发明提供一种耐高温临时键合结构，包括：第一载体片(Carrier wafer)100和第一键合层300。第一键合层300紧密结合于第一载体片100的正面上。第一载体片100例如为圆形，第一载体片100的表面上可均匀分布有多个穿孔600，当第一键合层300覆盖在第一载体片100的正面上时，穿孔600的一端由第一载体片100的正面表面处与第一键合层300接触，穿孔600的另一端由第一载体片100的背面表面处与大气连通。
穿孔600的大小可按需求进行调整，具体可满足以下公式一：
C＝4S/d 公式一
其中，d代表一个穿孔600的直径，S代表所有穿孔600的面积总和，C代表所有穿孔600的周长总和。
穿孔600的直径d影响开孔总面积S和开孔总周长C；总周长C决定了湿法药液与第一键合层300接触的总面积。
因此当穿孔600的直径d较小时，药液与第一键合层300的接触面积大，腐蚀速率快。但穿孔600的直径d太小时，会影响药液进入。综上，穿孔600的直径最小临界值可满足以下公式二：
d＝4γsinθpgh 公式二
其中，d代表穿孔600的直径，γ代表湿法药液的表面张力，θ代表湿法药液与第一载体片100的接触角；p代表湿法药液的密度；h代表第一载体片100的厚度；g代表重力加速度。
第一载体片100的材质可以为常用的载体片材料，如硅(Si)、二氧化硅(SiO2)等。对第一键合层300的材质有以下两个要求：
(1)须与第一载体片100不同；
(2)可以进行高温键合。
比如，当第一载体片100材质为Si时，第一键合层300的材质可以选择为SiO2、SiN、SiC等。当第一载体片100材质为SiO2时，第一键合层300的材质可以选择多晶硅(poly Si)、SiN、SiC等。
穿孔600用于去键合时使湿法药液穿过，从而接触第一键合层300并发生反应。临时键合结构可由两层构成，其中第一键合层300用于键合，可以与湿法药液反应并去除；第一载体片100层用于载体，不能和去键合的湿法药液反应。因此第一载体片100与第一键合层300之间应选择具有湿法药液清洗时的高选择比的不同材质制作。
通过使用Si、SiO2、SiN、SiC等作为键合层材料进行键合，同时利用带有穿孔600的第一载体片100结构，能够使硅片在键合后承受高温的同时，还能够进行去键合的工艺，丰富了键合后的工艺选择，提高了三维堆叠工艺的工艺水平。
同时，由于第一键合层300为固态的Si、SiO2等材料，因此TTV易于控制，且无难以清洗的副产物。并且，使用化学方式进行去键合，硅片不容易裂片，大大提高了临时键合工艺的良率及稳定性。
以下通过具体实施方式并结合附图，对本发明的一种临时键合方法进行详细说明。
请参考图4-图9，图4-图9是本发明一较佳实施例的一种临时键合方法的工艺步骤示意图。如图4-图9所示，本发明的一种临时键合方法，可采用上述的临时键合结构，并可包括以下步骤：
步骤一：提供一待键合硅片200，在待键合硅片200表面上淀积一层第二键合层400。
如图4所示，待键合硅片200既可以是做完工艺的器件晶圆(device wafer)，也可以是没有进行过工艺的衬底。第二键合层400与第一载体片100上的第一键合层300材质可以一样，也可以不同，但第二键合层400需要选择为可以与第一载体片100上的第一键合层300进行硅-硅键合的材质。
比如，当第一键合层300材质为SiO2时，第二键合层400材质可以为SiO2，也可以为SiN、SiC等可以与SiO2进行键合的材料。
第二键合层400主要有两个作用，一是进行键合，而是保护待键合硅片200。
步骤二：将待键合硅片200的第二键合层400与临时键合结构的第一键合层300相贴合，进行硅-硅临时键合。
将临时键合结构与待键合硅片200对准，使第一键合层300与第二键合层400相贴合，进行待键合硅片200与临时键合结构之间的硅-硅临时键合。
如图5所示，采用上述的临时键合结构，临时键合结构包括具有均匀分布的穿孔600的第一载体片100，以及覆盖在第一载体片100上的第一键合层300。
如图6所示，将待键合硅片200作为顶部晶圆(top wafer)，将临时键合结构(第一载体片100)作为底部晶圆(bottom wafer)进行临时键合。临时键合工艺可以使用业界常用的硅-硅键合工艺。
步骤三：进行临时键合后退火。
对临时键合后的两个硅片进行退火，使键合力达到满足后续工艺的程度。
该退火的温度和时间主要限制于待键合硅片200能承受的温度上限，而与临时键合面无关。比如，当待键合硅片200最高可以承受450℃的温度时，退火的温度上限便为450℃。
步骤四：对待键合硅片200进行所需的背部工艺。
如图7所示，对待键合硅片200进行需要的背部工艺，如背面减薄、CMP、湿法刻蚀、干法刻蚀、薄膜淀积、平坦化等等。所有工艺的温度上限同样仅取决于待键合硅片200能承受的温度上限，而与键合面无关。形成经背面减薄工艺后的待键合硅片201。
步骤五：完成所需的背部工艺后，对待键合硅片201的背面进行固定。
如图8所示，将进行完背部工艺的待键合硅片201翻转后进行固定；由于背部工艺通常包括减薄工艺，因此常见的固定方法可包括：将待键合硅片201临时键合在另一片载体硅片(第二载体片)500上。此处的临时键合方法可以为常用的临时键合方法，如有机物作为粘合层；或者其他可以将硅片固定的方法。
步骤六：将第一载体片100的背面朝上，对第一载体片100的背面进行湿法药液清洗，利用第一载体片100与第一键合层300之间具有的湿法药液清洗时的高选择比，使湿法药液进入穿孔600与第一键合层300反应，以去除第一键合层300，使临时键合结构与待键合硅片201相分离。
如图8所示，采用湿法药液进行去键合工艺，即使用湿法药液在第一载体片100背面进行湿法刻蚀。湿法药液选择的要求为：
(1)不与(相对不与)第一载体片100的材料反应；
(2)与第一键合层300的材料反应。
比如，当第一载体片100的材质为SiO2，第一键合层300的材料为SiN时，可以使用含有磷酸(H3PO4)的药液进行刻蚀。药液会通过穿孔600接触并去除第一键合层300。同时，由于药液的刻蚀速度在不同材料的界面处最快，使得第一载体片100与第一键合层300之间会快速分开。
步骤七：移除第一载体片100，完成去键合。
如图9所示，由于第一键合层300已被湿法去除，因此只需给第一载体片100一个侧向的力，即可移走第一载体片100，完成去键合工艺。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (9)

1.一种临时键合结构，其特征在于，包括：第一载体片及紧密结合于所述第一载体片正面上的第一键合层，待键合硅片及紧密结合于所述待键合硅片正面上的第二键合层，所述第一载体片的表面上分布有多个穿孔；其中，所述第一载体片及所述第二键合层的材质均与所述第一键合层的材质不同，且其之间具有湿法药液清洗时的高选择比，所述第一键合层及所述第二键合层通过退火工艺形成硅-硅临时键合，且所述退火工艺的温度大于300℃。
2.根据权利要求1所述的临时键合结构，其特征在于，所述第一载体片的材质为Si，所述第一键合层的材质为SiO2、SiN或SiC。
3.根据权利要求1所述的临时键合结构，其特征在于，所述第一载体片的材质为SiO2，所述第一键合层的材质为多晶硅、SiN或SiC。
4.根据权利要求1所述的临时键合结构，其特征在于，所述穿孔在所述第一载体片的表面上均匀分布。
5.根据权利要求1所述的临时键合结构，其特征在于，所述穿孔的直径最小临界值满足公式：
d＝4γsinθpgh
其中，d代表穿孔的直径，γ代表湿法药液表面张力，θ代表湿法药液与第一载体片接触角；p代表湿法药液密度；h代表第一载体片厚度；g代表重力加速度。
6.一种临时键合方法，采用权利要求1-5任一所述的临时键合结构，其特征在于，包括以下步骤：
步骤一：提供一待键合硅片，在所述待键合硅片表面上形成一层第二键合层；
步骤二：将所述待键合硅片的所述第二键合层与所述临时键合结构的所述第一键合层相贴合，进行硅-硅临时键合；
步骤三：进行临时键合后退火；
步骤六：将所述第一载体片的背面朝上，对所述第一载体片的背面进行湿法药液清洗，利用所述第一载体片与所述第一键合层之间具有的湿法药液清洗时的高选择比，使湿法药液进入所述穿孔与所述第一键合层反应，以去除所述第一键合层，使所述临时键合结构与所述待键合硅片相分离；
步骤七：移除所述第一载体片，完成去键合。
7.根据权利要求6所述的临时键合方法，其特征在于，还包括：
步骤四：对所述待键合硅片进行所需的背部工艺。
8.根据权利要求7所述的临时键合方法，其特征在于，还包括：
步骤五：完成所需的背部工艺后，对所述待键合硅片的背面进行固定。
9.根据权利要求8所述的临时键合方法，其特征在于，所述背部工艺包括背面减薄、CMP、湿法刻蚀、干法刻蚀、薄膜淀积和平坦化中的至少其中之一；所述固定包括将所述待键合硅片的背面与第二载体片相临时键合。
CN201910976433.3A 2019-10-15 2019-10-15 一种临时键合结构及临时键合方法 Active CN110660722B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910976433.3A CN110660722B (zh) 2019-10-15 2019-10-15 一种临时键合结构及临时键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910976433.3A CN110660722B (zh) 2019-10-15 2019-10-15 一种临时键合结构及临时键合方法

Publications (2)

Publication Number Publication Date
CN110660722A CN110660722A (zh) 2020-01-07
CN110660722B true CN110660722B (zh) 2022-10-14

Family

ID=69040886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910976433.3A Active CN110660722B (zh) 2019-10-15 2019-10-15 一种临时键合结构及临时键合方法

Country Status (1)

Country Link
CN (1) CN110660722B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3484543B2 (ja) * 1993-03-24 2004-01-06 富士通株式会社 光結合部材の製造方法及び光装置
JP2006295049A (ja) * 2005-04-14 2006-10-26 Seiko Epson Corp 薄膜デバイスの製造方法、電子機器
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
CN101556924B (zh) * 2009-05-19 2010-09-08 来燕利 硅片键合分离方法
CN102201364A (zh) * 2011-05-26 2011-09-28 北京大学 一种绝缘体上锗衬底的制备方法
CN104064509A (zh) * 2014-07-09 2014-09-24 浙江中纳晶微电子科技有限公司 晶圆暂时键合及分离的方法
CN105552017A (zh) * 2015-12-28 2016-05-04 深圳先进技术研究院 一种用于临时键合的载片结构、键合及解键合方法

Also Published As

Publication number Publication date
CN110660722A (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
US10964664B2 (en) DBI to Si bonding for simplified handle wafer
US5071792A (en) Process for forming extremely thin integrated circuit dice
JP3904228B2 (ja) 三次元回路装置の製造方法
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US11688639B2 (en) Semiconductor device and method
US9099482B2 (en) Method of processing a device substrate
US20200075482A1 (en) Semiconductor device and manufacturing method thereof
US20150371860A1 (en) Method and system for thinning wafer thereof
CN108615706A (zh) 一种晶圆单片化方法
CN110660722B (zh) 一种临时键合结构及临时键合方法
JP4566626B2 (ja) 半導体基板の分断方法および半導体チップの選択転写方法
CN110752218A (zh) 一种多层soi及其制备方法
CN108609577B (zh) 一种mems器件的制作方法
JP2012182239A (ja) 半導体装置の製造方法
US20170179101A1 (en) Bridge structure for embedding semiconductor die
CN110797329B (zh) 一种三维堆叠方法
JPH0629386A (ja) 半導体装置の分割方法
JP2003086540A (ja) 半導体装置の製造方法及びその製造装置
JPS6156434A (ja) 半導体基板の切り出し方法
CN115799159A (zh) 隔离器件的形成方法
JP2002110948A (ja) 半導体装置の製造方法
CN116759335A (zh) 键合装置、键合装置的形成方法及键合方法
CN115295409A (zh) 晶圆划片方法
CN117995671A (zh) 多层堆叠晶圆的切割方法及多层堆叠结构
JPS62183168A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant