JP3484543B2 - 光結合部材の製造方法及び光装置 - Google Patents

光結合部材の製造方法及び光装置

Info

Publication number
JP3484543B2
JP3484543B2 JP06555993A JP6555993A JP3484543B2 JP 3484543 B2 JP3484543 B2 JP 3484543B2 JP 06555993 A JP06555993 A JP 06555993A JP 6555993 A JP6555993 A JP 6555993A JP 3484543 B2 JP3484543 B2 JP 3484543B2
Authority
JP
Japan
Prior art keywords
groove
optical
substrate
manufacturing
coupling member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06555993A
Other languages
English (en)
Other versions
JPH06275870A (ja
Inventor
晴彦 田淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP06555993A priority Critical patent/JP3484543B2/ja
Priority to US08/186,027 priority patent/US5644667A/en
Priority to DE4402422A priority patent/DE4402422A1/de
Publication of JPH06275870A publication Critical patent/JPH06275870A/ja
Priority to US08/730,452 priority patent/US5764832A/en
Application granted granted Critical
Publication of JP3484543B2 publication Critical patent/JP3484543B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4202—Packages, e.g. shape, construction, internal or external details for coupling an active element with fibres without intermediate optical elements, e.g. fibres with plane ends, fibres with shaped ends, bundles
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/424—Mounting of the optical light guide
    • G02B6/4243—Mounting of the optical light guide into a groove
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4244—Mounting of the optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
    • G02B6/4259—Details of housings having a supporting carrier or a mounting substrate or a mounting plate of the transparent type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光学部品、光ファイバ
および電子部品の実装技術に関する。光通信システムに
おいては、信号を送信する側の発光素子と信号を受信す
る側の光電変換素子を光ファイバで接続して情報通信を
行なう。ところで、現在使用されている発光素子や光電
変換素子と光ファイバを使用すると、発光素子と光ファ
イバあるいは光電変換素子と光ファイバを接続する際
に、光軸の位置ずれを数μｍ以下に抑える必要がある。
【０００２】従来は、発光素子を発光状態にしておき、
発光素子と光ファイバを微動ステージに搭載し、しか
も、光ファイバのもう一方の端から出力される光強度を
測定しながら光軸の微調整を行ない、ファイバから出力
される光強度が最大になるように位置合わせしていた。
【０００３】さらに、位置合わせ後の発光素子と光ファ
イバの固定に、接着剤による固定、半田による固定、レ
ーザ溶接による固定等が用いられていた。発光素子や光
電変換素子とファイバの位置合わせには、直交する３軸
方向（いわゆるＸ，Ｙ，Ｚ方向）の他に、発光素子や光
電変換素子と光ファイバの光軸の傾きがある。この光軸
の傾きについても、最低でも水平と垂直の２軸があるた
め、合計では最低でも５軸の微調整が必要される。
【０００４】さらに、発光素子に電流を流して発光状態
にする必要があるため、予めリード線の付いた金属ブロ
ック等に実装した後、光軸合わせを行なわなければなら
ない。
【０００５】このため、従来の発光素子と光ファイバの
接続においては、発光素子や光電変換素子と光ファイバ
との接続構造の大型化、接続構造に必要な部品点数の増
加による材料費の増加、精密な多軸光軸調整装置の製造
費用の増加、多軸の光軸調整に時間がかかることによる
接続費用の増加等があり、発光素子あるいは光電変換素
子と光ファイバを接続した部品が高価になっていた。
【０００６】さらに、一旦光軸調整が行なわれても、発
光素子と光ファイバを接着剤や半田やレーザ溶接で固定
する際に、両者を位置決めしている構造材料に熱が加え
られて熱膨張が起こり、光軸がずれてしまう場合があ
る。
【０００７】このため、従来の実装技術を用いると、発
光素子あるいは光電変換素子と光ファイバが良好に接続
される頻度が低下し、良好な接続を実現するために膨大
な費用がかかるという問題があった。
【０００８】従来のように、光通信システムを電話回線
の幹線系に使用する場合には、発光素子や光電変換素子
とファイバの接続にかかる費用はシステムの経済性を損
なうほどの大きな問題にはならなかった。
【０００９】しかし、今後、加入者系の電話回線に経済
性の高い光通信システムを導入してゆくためには、この
接続費用の問題を解決することが不可欠になっている。
このような問題を解決する手段として、発光素子や光電
変換素子と光ファイバを無調整で接続する技術が求めら
れている。
【００１０】
【従来の技術】光ファイバ位置合わせ溝が形成される基
板上に光導波路等の光学部品を形成したり、あるいは光
半導体装置や半導体集積回路などの半導体チップをボン
ディングすることで、装置の集積化を図る技術が研究さ
れている。
【００１１】しかし、溝が形成された基板の表面に光学
部品（たとえば光導波路）を形成する場合、溝形成後の
工程で、基板表面に形成された光学部品を構成する層の
パターニング工程が困難になるという問題がある。
【００１２】例えば、溝が形成された基板の表面にチッ
プをボンディングするためのボンディングパッドを形成
すると、ボンディングパッドの位置を高精度に形成する
ことができず、特に光半導体チップの光軸が所定の位置
からずれるという問題がある。
【００１３】以下に、ファイバ固定用のＶ溝をもつ光学
部品の実装基板として、平坦な表面をＳｉＯ2 などの誘
電体で被覆した（１００）面Ｓｉ基板を用いる方法につ
いて、図３９、４０を参照して説明する。
【００１４】図３９は、光ファイバと光学部品のみを実
装する基板の製造方法を示すものである。以下の工程で
は左右に２、前後に１の２個分に相当する実装基板の加
工工程を示している。
【００１５】なお、本発明の基板の構造および加工方法
に関しては、光集積回路上の光ファイバの後方に光半導
体素子が配置される場合と、光集積回路上の光ファイバ
の後方に光導波路が配置される場合と、さらに光集積回
路上の光ファイバの後方に光半導体素子と光導波路の両
方が配置される場合の３つの場合があるので、以下に光
ファイバの後方に光学部品が配置される場合、光ファイ
バの後方に光導波路が配置される場合、光ファイバの後
方に光導波路と光学部品の両方がこの順序で配置される
場合について説明する。
【００１６】図３９の従来例では、光ファイバと光学部
品、具体的には光ファイバとエッジ光入射形ホトダイオ
ードあるいは光ファイバと半導体レーザを実装する場合
の基板の構造と基板の加工方法について説明する。
【００１７】まず、（１００）面Ｓｉ基板１ａを準備
し、Ｓｉ基板１ａ上にＳｉＯ2 膜３ａを形成する（図３
９（Ａ））。ホトリソグラフィにより、ＳｉＯ2 膜３ａ
にエッチング用窓３ｗを形成する（図３９（Ｂ））。
【００１８】次に、ＫＯＨ（水酸化カリウム）水溶液で
Ｓｉ基板１ａを異方性エッチングして（１１１）側面を
有するＶ溝２ａを形成する（図３９（Ｃ））。次に、Ｖ
溝の後方のＳｉＯ2 膜３ａ上に光学部品をボンディング
するためのパッド５や配線５ｂを形成して、光学部品を
実装するための基板（図４０（Ａ））を形成する。図４
０（Ｂ）は、図４０（Ａ）の部分断面図である。
【００１９】以上が従来の実装基板と基板加工の例であ
るが、しかしこのように平坦な表面をもつＳｉ基板１
ａ、ＳｉＯ2 膜３ａなどの誘電体で被覆した基板を使用
して、従来のプロセスでＶ溝２ａ形成とボンディングパ
ッド５などの形成を行なう場合には、以下のような問題
がある。
【００２０】第１に、光学部品をボンディングするため
のボンディングパッド５と対向するＶ溝２ａの先端部分
２ｂの溝壁が斜めに立上がってくる欠点がある。図４１
（Ａ）は実装基板の斜視図、図４１（Ｂ）は図４１
（Ａ）をＥの方向から見た場合のＶ溝２ａの先端部分の
みを拡大したものである。ここで８は光ファイバ７から
放射される光束、６１は光学部品６に形成されたボンデ
ィングパッド、６２は光学的活性部である。
【００２１】このように、面２ｂが斜めになると、Ｖ溝
２ａにはめ込んだ光ファイバ７の下端が斜面２ｂに接す
るため、光ファイバ端を光学部品６に近づけることが困
難になる。すなわち、図４１（Ｂ）に示したＺが大きく
なる。そのため、光結合損失が大きくなる。
【００２２】第２に、ＳｉＯ2 膜３ａの厚さを厚くでき
ないため、配線の静電容量が大きくなり、応答速度が低
下する問題がある。配線はＳｉＯ2 膜３ａ上に行われる
ので、静電容量を低下させるためには、ＳｉＯ2 膜３ａ
はできるだけ厚い方がよい。
【００２３】しかし、ＳｉＯ2 膜３ａは、エッチングマ
スクとしても使用されるため、Ｖ溝エッチングの際に溝
幅の精度を向上させるためには、できるだけ薄く形成す
るのが好ましい。そのため、配線の静電容量を小さくす
ることは困難である。
【００２４】次に、図４２を参照して光ファイバの後方
に光導波路を配置する場合の基板の加工方法を説明す
る。たとえば、図４２（Ａ）に示すように、Ｓｉ基板１
ａ上にＳｉＯ2 で構成されたコア４２ａとコアを取り囲
むクラッド４１ａ、４３ａを有する矩形ＳｉＯ2 導波路
などを形成する。
【００２５】ＳｉＯ2 のコア４２ａに沿った矩形状の一
部を図４２（Ｂ）に示すようにＳｉ基板に達するまで除
去する。その後、図４２（Ｃ）に示すように、Ｓｉ基板
をエッチングして（１１１）面の側壁を持つＶ溝を形成
する。
【００２６】図４２に示す構造で、光ファイバとの結合
効率の高いシングルモード導波路を実現しようとする
と、ＳｉＯ2 膜４１ａ、４３ａの厚さの和は、２０μｍ
程度になる。このような厚い膜にＶ溝を形成するための
窓を形成すると、Ｖ溝の寸法精度が悪くなりやすい欠点
がある。
【００２７】次に、図４３を参照してＶ溝が形成された
基板に有機高分子材料をコーティングし、エッチングし
て導波路を形成する方法について説明する。図４３
（Ａ）に示すように、ＳｉＯ2 ３ａをマスクにしてＳｉ
基板１ａにＶ溝２ａを形成する。次に、下側のクラッド
層になる高分子樹脂４１とコア層になる高分子樹脂４２
を塗布ベーキングする（図示せず）。
【００２８】そして、コア層になる高分子樹脂４２上に
ストライプ状のマスクを形成し、酸素プラズマなどでマ
スクのない部分のコア層になる高分子樹脂４２を除去す
る（図示せず）。そして、上側クラッド層になる高分子
樹脂４３を塗布する。この結果形成された導波路構造が
図４３（Ｂ）に示すものである。
【００２９】次に、再び高分子樹脂４３の表面の奥側に
マスクを形成し、酸素プラズマで処理して図４３（Ｃ）
のような構造を形成する。しかし、この方法では図４３
（Ｂ）に示すように、Ｖ溝２ａ中に高分子樹脂４１が入
り込んでしまう。１２５μｍのクラッド径をもつファイ
バを固定するには約１００μｍの深さのＶ溝が形成され
るため、Ｖ溝に入り込んだ高分子樹脂４１を除去するこ
とも非常に難しくなる欠点がある。
【００３０】Ｖ溝に有機高分子材料が入り込むことを防
止するために、図４２に示すように、導波路を形成後Ｖ
溝を形成する方法も考えられるが、有機高分子材料は、
ＳｉにＶ溝を形成する際に使用するＫＯＨ水溶液に侵さ
れるため、この方法を用いることは不可能である。
【００３１】たとえ、ＫＯＨ水溶液に侵されない材料を
使用する場合でも、溝の精度の悪化や光結合効率の悪化
が生じることは、図４２の従来例で既に説明したとおり
である。
【００３２】さらに、第１の問題点を解決する方法とし
て、特開平１−９４３０５号および特開平１−１２６６
０８号で開示されている技術がある。特開平１−９４３
０５号の開示技術は、基板を両面からエッチングするも
のであるため、比較的薄い基板を使用しなければならな
いという基板の厚さの制限を受ける欠点がある。また、
貫通穴とＶ溝を同時にエッチングするので、Ｖ溝の幅や
深さの制御が難しくなり、精度が悪化する欠点がある。
【００３３】特開平１−１２６６０８号では、ドライエ
ッチングやマイクロラッピングなどの機械研削加工によ
る溝形の技術が開示されているが、ドライエッチングは
加工速度が遅い、このような深い溝形成に適したマスク
の作製が困難、という欠点を有する。
【００３４】機械研削加工によって垂直な壁面を持つ溝
を加工する方法を用いる場合には、既にＶ溝などが形成
された基板上にＶ溝との位置関係を精度よく規定して溝
加工を行なう必要があるため、エッチング法に比べて精
度を出すことが困難であるなどの欠点を有する。
【００３５】第２の問題点を解決するために、配線の静
電容量を低減させる手段として、配線部分に感光性ポリ
イミド膜を形成することなどが考えられる。しかし、フ
ァイバの固定に用いるような比較的深いＶ溝を形成後、
感光性ポリイミドなどを塗布すると、現像処理によって
Ｖ溝中の感光性ポリイミドなどを除去することがほとん
ど不可能となる。このため、配線部分のみに感光性ポリ
イミド膜を形成することはできない。
【００３６】光ファイバと光学部品を光学的に結合させ
るための比較的組立が容易で、小型化と薄型化が期待さ
れる技術として、特開平２−９１８３号がある。これ
は、ＳｉのＶ溝の先端の斜面による光の反射を利用する
組立技術である。しかし、この方法においても前述の問
題点と同じように、Ｖ溝周辺でホトレジストが盛り上が
ってしまい、マスクの位置が目的に位置から大きくずれ
るなどの問題点がある。
【００３７】さらに、Ｖ溝を形成する際に、エッチング
用マスクとして厚いＳｉＯ2 膜を使用するとＶ溝の寸法
精度が悪くなり、逆に薄くすると配線の静電容量が大き
くなって周波数特性が悪化する。
【００３８】またこの方法では、Ｖ溝を形成したＳｉ基
板上に光学部品を組み込んだ基板を接着剤を使用して貼
り合わせる工程があるが、接着剤がＶ溝先端部などに気
泡と共に入り込み、結合効率が著しく低下すること、光
学部品の位置精度が悪いため、ウエハスケールでの位置
合わせが困難であることなどの問題点がある。
【００３９】次に、図３９、図４０、図４１、図４２、
図４３に示す従来の技術を使用して、光ファイバと光導
波路と半導体レーザ等の光学部品の３つを実装する場合
の問題点について説明する。
【００４０】既に説明したように、導波路とＶ溝をひと
つの基板上に形成する際、導波路に有機高分子を使用す
ると、Ｖ溝に入り込んだ有機高分子の除去が困難にな
る。一方、ＳｉＯ2 導波路を使用すると、精度が悪くな
ることによる光結合特性の悪化を許容すれば、Ｖ溝と導
波路をひとつの基板上に形成することが可能になる。
【００４１】しかし、光ファイバ（すなわちＶ溝）と光
導波路と光学部品用のボンディングパッドの３者を形成
する場合には、次のような新たな問題を生じる。ＳｉＯ
2 導波路の形成には、基板上に堆積した多孔質状のＳｉ
Ｏ2 を１０００℃以上に加熱してガラス化する工程が含
まれる。そのため、導波路を形成した後にボンディング
パッドを形成しなければならない。
【００４２】ボンディングパッドの形成プロセスには、
ホトレジストをスピンコーティングする工程が含まれ
る。一方、シングルモードファイバとの結合が容易で、
伝搬損失が小さい導波路の厚さは４０μｍ以上になる。
そのため、導波路を形成後にボンディングパッド形成プ
ロセスを行なうと、ホトレジストをコーティングしたと
きに、図４４に示すように導波路４１ａ、４２ａ、４３
ａの先端部にホトレジスト２１が詰まってしまう。
【００４３】そのため、導波路に接近した部分にボンデ
ィングパッドを形成することが困難になる問題がある。
このような問題のため、従来は光ファイバと光導波路と
半導体レーザ等の光学部品の３者の無調整実装は行なわ
れなかった。
【００４４】
【発明が解決しようとする課題】前述のように、光ファ
イバ固定用のＶ溝を有する基板上で光ファイバと光半導
体デバイス等の光学部品、あるいは光ファイバと導波
路、あるいは光ファイバと導波路と光半導体デバイス等
の光学部品とを光学的に結合する方法において、基板が
Ｖ溝を有すること、あるいは導波路を形成した後にＫＯ
Ｈ水溶液を使用してＶ溝を形成することに起因する諸問
題が生じる。
【００４５】たとえば、光ファイバ固定用のＶ溝のみを
有する基板上に、光半導体デバイス等の光学部品をフリ
ップチップボンディングするためのボンディングパッド
を形成しようとしても、高い位置決め精度と精密な転写
形状を持つボンディングパッドを形成できないという問
題がある。
【００４６】これは、Ｖ溝を形成した基板の表面にホト
レジストを塗布した際に、溝の周辺のホトレジストが盛
り上がり、マスク合わせを行なう際のマスクの密着性が
悪くなることと、露光、現像の工程で、他の領域との間
に条件差が生じることに起因している。
【００４７】この問題を解決するためには、Ｖ溝の周辺
でホトレジストが盛り上がるのを防止する必要がある。
また、光ファイバと光導波路の光結合を行なうために、
有機高分子導波路付きの基板にＶ溝を形成することは困
難であり、ＳｉＯ2 導波路付き基板にＶ溝を形成しよう
とすると、Ｖ溝の幅と深さの精度が悪くなる問題があ
る。
【００４８】逆に、Ｖ溝付きの基板に導波路を形成する
と、Ｖ溝に入り込んだ導波路材料を除去することが困難
になる問題がある。また、ひとつの基板上に、光ファイ
バ固定用のＶ溝と光導波路と光半導体デバイス等の光学
部品をフリップチップボンディングするためのボンディ
ングパッドの３者を組み込む場合には、次のような新た
な問題が生じる。
【００４９】有機高分子導波路を使用できないので、Ｖ
溝精度のある程度の悪化を許容して、ＳｉＯ2 導波路を
使用すると、新たにボンディングパッドの位置を導波路
先端に接近させることが難しくなると共に、ボンディン
グパッドのプロセス精度が悪くなる問題を生じる。
【００５０】次に、Ｖ溝先端の斜面による光の反射を利
用して光結合する組立技術においては、上記のような問
題の他に、Ｖ溝を形成したＳｉ基板上に光学部品を組み
込んだ基板を接着剤を使用して貼り合わせる際に、接着
剤が気泡等と共にＶ溝先端部分等に入り込み、光結合特
性を著しく低下させる問題もある。
【００５１】本発明の目的は、基板上にＶ溝が存在する
ことにより生じる上記の諸問題を解決するための集積化
光装置の構造と製造方法を提供することである。
【００５２】
【課題を解決するための手段】本発明は、溝が形成され
た基板表面に光学部品を構成する層を積層するか、ある
いはパターニングのためのホトレジストを形成する工程
を含む光集積化装置の製造方法において、この工程に先
立ち、第１の手段として平板状部材をもって溝を有する
基板表面を覆う工程、または第２の手段として充填部材
を溝の内部に充填することで溝の表面を平坦化する工程
を有することを特徴とする。
【００５３】
【作用】上記第１あるいは第２の手段によれば、溝が形
成された基板の表面が平坦化されるため、溝の内部に光
学部品を形成する材料が侵入したり、あるいはホトレジ
ストを塗布した際に溝周辺における表面張力による膜厚
の不均一が生じることがなくなる。
【００５４】なお、第２の手段で採用された充填部材
は、後の工程で光ファイバを収容するための溝が露出す
るように除去されるが、一方、第１の手段で採用された
平板状部材は、その後の工程で溝が露出するように除去
してもよいし、そのまま残してもよい。
【００５５】また、この平板状部材は溝の表面を平坦化
する他に、種々の活用法があるが、これについては以下
の実施例で明らかにする。
【００５６】
【実施例】溝を有する基板表面を平板状部材で覆う第１
の手段を用いた実施例１について、図１〜８を参照して
説明する。
【００５７】本実施例１の説明では、左右に２、前後に
１の２個分に相当する実装基板の加工工程を示している
が、実際にはこのような基板チップが前後、左右に繰り
返されている。
【００５８】図１（Ａ）は、厚さ４００μｍの（１０
０）面Ｓｉ基板１ａである。Ｓｉ基板１ａの表面に熱酸
化で３００ｎｍのＳｉＯ2 膜３ａを形成する（図１
（Ｂ））。ＳｉＯ2 膜の代りにＳｉＮ膜を使用してもよ
い。続いて、スピンコーティングで厚さ２００ｎｍのネ
ガ型ホトレジスト膜２１を形成し、２００℃でベーキン
グする（図１（Ｃ））。
【００５９】ガラス表面にクロム２２ａでパターンが形
成されたマスク２２を使用して紫外線露光する（図１
（Ｄ））。マスクのパターンは図１（Ｅ）に示す通りで
ある。なお、図１（Ｅ）とは黒と白が反転したマスクを
使用し、レジストにポジ型レジストを使用してもよい。
ここでマスクのストライプの幅Ｗ１は１３６μｍであ
る。
【００６０】レジストの現像を行なう（図１（Ｆ））。
ホトレジストをマスクにしてバッファード弗化水素酸で
ＳｉＯ2 膜３ａをエッチングする（図１（Ｇ））。エッ
チング後のＳｉＯ2 が除去された窓の開口幅は１３９μ
ｍである。ホトレジストを除去する（図１（Ｈ））。
【００６１】ＫＯＨを使用してエッチングし、Ｖ溝２ａ
を形成する（図２（Ａ））。この時図示していないが、
Ｓｉ基板１ａの側面および下面にもＳｉＯ２膜が形成さ
れているため、上面のＶ溝の部分のみがエッチングされ
る。この結果形成されたＶ溝２ａを上から見たものが図
２（Ｂ）である。
【００６２】なお、ホトリソグラフィの工程での位置合
わせを容易にするため、位置合わせ用のマークをＳｉ基
板１ａ上に作製しておいてもよい。熱酸化で厚さ６μｍ
のＳｉＯ2 膜３ｂを形成したＳｉ基板を準備し、Ｖ溝２
ａを形成したＳｉのＳｉＯ2 膜３ａの表面に重ねる（図
２（Ｃ））。約８００℃に加熱する（図２（Ｄ））。こ
れにより、ＳｉＯ2 膜３ａと３ｂは強固に接着する。
【００６３】研磨剤を使用してＳｉ基板１ｂの表面を研
磨して、Ｓｉ基板１ｂを１０μｍまで薄くする（図２
（Ｅ））。ＫＯＨを使用してＳｉ基板１ｂをエッチング
し除去する（図２（Ｆ））。エッチングの際、Ｖ溝穴２
ａはワックスなどで塞いでおく。次に、ワックスを除去
する。ここまでの工程で図２（Ｇ）に示す基板材料４が
形成される。
【００６４】図３（Ａ）は、基板４を横方向から見た図
である。以下の工程説明ではこの方向から見た図を使用
する。表面にホトレジスト２１を塗布する（図３
（Ｂ））。次に、上面から見て図３（Ｃ）になるような
パターンでレジストを除去する。○の部分および○から
延びる平行な線の部分２１ｄがレジストが除去された部
分である。この部分はボンディングパッドおよび配線層
が形成される部分である。
【００６５】図３（Ｄ）は、図３（Ｃ）のＤ−Ｄ断面を
側面から見た図である。図３（Ｄ）以降については、図
３（Ｃ）のＤ−Ｄ断面に対応する断面図を使用して説明
する。
【００６６】次に、基板４上にＴｉ５１ａを１００ｎ
ｍ、Ａｕ５３ａを１００ｎｍ蒸着する（図３（Ｅ））。
ここで、図３（Ｅ）では、右側の一段下がったＴｉ５１
ａとＡｕ５３ａの後方にホトレジストおよびホトレジス
ト上のＴｉ５１ａとＡｕ５３ａが見えるはずであるが、
図が煩雑になるので省略した。図３（Ｅ）では、図３
（Ｃ）のＤ−Ｄ切断面に接する部分のみを示している。
次にレジストを除去する（図３（Ｆ））。図３（Ｂ）〜
図３（Ｆ）の工程は、いわゆるリストオフとよばれる手
法である。
【００６７】次に、プラズマＣＶＤ法により表面にＳｉ
Ｎ膜３ｃを形成する（図４（Ａ））。厚さは３００ｎｍ
である。次に、再びホトレジスト２１を塗布する（図４
（Ｂ））。上面から見て図４（Ｃ）のパターンになるよ
うにレジストに穴を開ける。
【００６８】ここで点線で示した○と○から伸びる平行
な線とは図３（Ｂ）〜図３（Ｆ）で形成されたＴｉ５１
ａとＡｕ５３ａ膜のパターンである。実線で示した○は
ＳｉＮ膜３ｃにコンタクトホールを開けるためのレジス
トの窓である。図４（Ｄ）は図４（Ｃ）を側面から見た
ものである。次にＳｉＮ膜３ｃに穴を開けた後、ホトレ
ジストを除去する（図４（Ｅ））。
【００６９】図５（Ａ）はＳｉＮ膜３ｃに開けられた窓
のパターンを示すものである。実線の○が窓のパターン
を示している。次に、再びホトレジスト２１を１．５μ
ｍ塗布する（図５（Ｂ））。ホトマスクを使用して紫外
線露光を行ない、右部分のホトレジストを除去する（図
５（Ｃ））。ここで、ホトレジストの紙面に垂直な方向
の断面形状は同じである。
【００７０】Ｔｉ５１およびＰｔ５２を蒸着する（図５
（Ｄ））。ＴｉとＰｔは全面に蒸着される。厚さはＴｉ
が１００ｎｍ、Ｐｔが３０ｎｍである。次にホトレジス
ト２１を除去する（図５（Ｅ））。ホトレジスト２１の
上のＴｉとＰｔは除去されるが、右側のＳｉＮ膜３ｃの
上のＴｉ５１とＰｔ５２は残る。この電極は後の工程で
金メッキ用電極として使用される。
【００７１】図６（Ａ）は、図５（Ｅ）のＳｉＮ膜３ｃ
に開けられた穴の部分を拡大した図である。以下、図６
（Ｄ）までを参照して、ボンディングパッドの形成方法
を説明する。厚さ３μｍのホトレジスト２１を塗布し、
ホトレジスト２１に穴２１ｇを開ける（図６（Ｂ））。
【００７２】次に、Ｔｉ５１とＰｔ５２を電極にして金
５３をメッキする（図６（Ｃ））。金５３の厚さは２μ
ｍである。これによりボンディングパッドに相当する部
分が形成される。
【００７３】ホトレジスト２１を除去し、スパッタによ
りＴｉ５１、Ｐｔ５２、金５３をエッチングする。金は
Ｔｉ、Ｐｔに比べてエッチング速度が遅いので、金５３
の部分のみを残すことができる（図６（Ｄ））。
【００７４】この結果、Ｔｉ５１とＰｔ５２とＡｕ５３
が積層したボンディングパッド５が形成される。ここま
では工程説明のため５１、５２、５３を区別して図に示
したが、以下では図が煩雑になるのを避けるため５１、
５２、５３を５で代表させる。さらに、これまではＴｉ
５１、Ｐｔ５２、Ａｕ５３の高さを強調していたが、図
７（Ａ）以下では薄いパッド５で示す。
【００７５】図７（Ａ）は、図６（Ｄ）までの工程を終
了した基板の全体図である。この基板にホトレジスト２
１を塗布する（図７（Ｂ））。ホトマスクを用いて紫外
線を露光し、ホトレジスト２１を現像して左半分のホト
レジストを除去する（図７（Ｃ））。ホトレジスト２１
をマスクにしてバッファード弗化水素酸でＳｉＮ膜３ｃ
とＳｉＯ2 膜３ｂ、３ａをエッチングする（図７
（Ｄ））。
【００７６】これによりＶ溝２ａが露出する。ホトレジ
スト２１を除去して図８（Ａ）のような実装基板が製作
される。ボンディングパッド５を利用して光学部品を実
装し、Ｖ溝２ａでファイバの位置決めを行なう（図８
（Ｂ））。
【００７７】図８（Ｂ）は、図８（Ａ）をＥの方向から
見た図である。図８（Ａ）、図８（Ｂ）において、６は
半導体レーザ、ホトダイオードなどの光学部品、６１は
光学部品に形成されたボンディング用パッド、６２は光
学的な能動領域、７は光ファイバ、８は光ファイバから
放射される光、Ｚはファイバ先端と光学部品の距離であ
る。
【００７８】本実施例１によると、Ｖ溝２ａを有する基
板１ａ上にボンディングパッドなどをパターニングする
際に、Ｖ溝に蓋がされて表面が平坦になっているため、
ホトレジストを均一に塗布することができる。そのた
め、ボンディングパッドなどの位置を高精度に形成する
ことが可能となる。
【００７９】図８（Ｂ）に示すように、Ｖ溝は光部品の
下にまで延在して形成されており、Ｖ溝終端とボンディ
ングパッドとの境界部分に斜面がないため、ファイバと
光学部品との距離Ｚを小さくすることができる。その結
果光結合効率が向上する。
【００８０】ホトダイオードとして吸収層の厚さが５μ
ｍ、幅が５０μｍのエッジ入射型ホトダイオードを使用
した場合、従来はファイバとホトダイオード端面間の距
離が約４０μｍ以上であったため、結合効率は４０％以
下であった。
【００８１】これに対し、上述の基板４と製造方法を使
用したことによって、ファイバとホトダイオード端面間
の距離を５μｍ以下にすることが可能となり、結合効率
が７２％まで向上した。
【００８２】Ｖ溝形成用のマスクに使用するＳｉＯ2 膜
３ａを３００ｎｍまで薄くしたので、幅と深さの精度の
高いＶ溝が実現された。一方、ＳｉＯ2 膜３ａ上のＳｉ
Ｏ2膜３ｂを６μｍにし、この上に配線パターン５ｂを
設けたので、ＳｉＯ2 膜３ａだけの場合に比べて静電容
量が１／２０以下に低減され、高速動作が可能となっ
た。
【００８３】Ｖ溝２ａの上に形成した誘電体膜３ａと３
ｂをＳｉＯ2 にしたので、可視光に対して透明であっ
た。そのため、ボンディングパッドを形成する際のマス
ク合わせをＶ溝２ａのエッジやＳｉ基板１ａ上の位置合
わせマークをシースルーで見ながらマスク合わせをする
ことが可能となった。そのため、精度の高いマスク合わ
せが実現された。
【００８４】本実施例には示さないが、ボンディングパ
ッド５の周辺全面に金属膜を形成して熱放散を向上させ
ることが可能である。また、薄膜ダイアモンドなどをコ
ーティングするとさらに熱放散特性が向上する。
【００８５】次に、Ｖ溝を基板の中央部のみに形成する
実施例２について、図９、図１０を参照して説明する。
実施例１ではＳｉＯ2 膜３ａと３ｂの下のＶ溝をＳｉ基
板４の端から端まで形成していたが、実施例２では基板
の中央部のみにＶ溝２ａを形成する。
【００８６】これは実施例１における図１（Ｄ）に示す
工程で、クロム２２ａのパターンが中央部のみに形成さ
れたマスクを使用することによって実現される。以下に
実施例１とは異なる部分を中心に本実施例の製造工程を
説明する。図９、図１０に示していない部分の工程は、
実施例１と同様である。
【００８７】まず、基板にホトレジストを塗布し、紫外
線露光する工程は実施例１と同様である。ただし、ホト
マスク２２のパターンは図９（Ａ）のようになり、実施
例１とは異なる。この結果形成される基板上のＶ溝パタ
ーンは図９（Ｂ）のようになる。
【００８８】図９（Ｂ）のようなＶ溝２ａが形成された
Ｓｉ基板１ａとＳｉＯ2 膜３ｂが形成された他のＳｉ基
板１ｂを貼り合わせる（図９（Ｃ））。Ｓｉ基板１ｂを
研磨とエッチングで除去したものが図９（Ｄ）である。
【００８９】図１０（Ａ）はこの基板の側面図である。
この基板に、実施例１と同様の工程でボンディングパッ
ド５が形成され、図中左半分のＳｉＯ2 膜３ａと３ｂを
除去する。この工程終了後の基板断面図を図１０（Ｂ）
に示す。
【００９０】最後に図１０（Ｃ）に示す線Ｆに沿って切
断すると、実施例１で作成した図８（Ａ）に示す基板と
ほぼ同様の基板が完成する。実施例２で作製した基板
が、実施例１で作製した基板と異なるのは、Ｖ溝の後方
の端部のみである。なお、先に述べたように、上述以外
の加工工程は実施例１と同様である。
【００９１】実施例２の方法が実施例１に対して改善さ
れたのは、実施例１の図２（Ｆ）に示すシリコン１ｂを
エッチングする工程において、Ｖ溝２ａをワックスなど
で塞ぐ必要がなくなることである。
【００９２】さらに、図１０（Ｃ）に示したＶ溝の先端
部２ｂをファイバの先端に当らない範囲でできるだけ図
の左側にもって行くことにより、空洞部が少なくなるの
で上に載せる光学部品の熱放散特性が向上する効果もあ
る。
【００９３】次に、Ｖ溝を有する基板の表面にモノシリ
ックのＩＣを形成する実施例３を図１１〜図１４を参照
して説明する。本実施例は、実施例１および実施例２に
おいて完全に除去された貼り合わせられたＳｉ基板１ｂ
の一部を残し、この表面にモノシリックのＩＣ６ｂを形
成するものである。
【００９４】さらに、本実施例では、ＩＣ上に直接光学
部品（具体的にはホトダイオード）をフリップチップボ
ンディングするためのボンディングパッド５ｂをも形成
した。
【００９５】なお、ここでは実施例１および実施例２と
は異なる部分を中心に本実施例の製造工程を説明する。
図１１〜図１４に示していない部分の工程は、実施例１
および実施例２と同様である。
【００９６】図１１（Ａ）は、実施例１における図２
（Ｄ）と同様であり、Ｖ溝２ａ付きＳｉ基板１ａの上に
ＳｉＯ2 膜３ｂ付きＳｉ基板１ｂを貼り合わせたもので
ある。本実施例ではＳｉＯ2 膜３ｂの厚さは３μｍであ
る。次に、貼り合わせたＳｉ基板を厚さが約１０μｍに
なるまで研磨する（図１１（Ｂ））。
【００９７】次に、Ｓｉ層１ｂを残すために、ＣＰ−８
と呼ばれるエッチング液（ＨＦ：ＨＮＯ3 ：ＣＨ3 ＣＯ
ＯＨ：Ｉ2 ＝１ｍｌ：５ｍｌ：２ｍｌ：９．６ｍｇ）を
使用し、Ｓｉがエッチングで全て除去される前にエッチ
ングを停止させる。残ったＳｉ層１ｂの厚さは３μｍで
ある。これ以外は実施例１における図１（Ａ）から図２
（Ｇ）までの工程と同様である。その結果得られた基板
が図１１（Ｃ）である。この基板が光電子集積回路用基
板４となる。
【００９８】図１２（Ａ）は、図１１（Ｃ）を側面から
見たものである。次の工程では、貼り合わせられ、薄膜
化されたＳｉ１ｂのうちＩＣを形成する部分（右半分）
以外のＳｉ１ｂをホトリソグラフィとエッチングにより
除去する（図１２（Ｂ））。
【００９９】通常のＳｉ−ＩＣのプロセスを使用してＩ
Ｃ６ｂを形成する（図１２（Ｃ））。次にＩＣ６ｂ上
に、実施例１と同様の工程で配線メタル５ｂとボンディ
ングパッド５ｄを形成する（図１２（Ｄ））。そしてさ
らにホトレジスト２１を塗布する（図１２（Ｄ））。
【０１００】ＩＣ部分をホトレジスト２１で保護してＶ
溝２ａを露出させる部分のＳｉＮ膜３ｃとＳｉＯ2 膜３
ａ、３ｂを除去する（図１２（Ｅ））。ホトレジストを
除去して図１３（Ａ）に示す構造が完成する。ここで、
図１３（Ｂ）は、図１３（Ａ）を図示したＥの方向から
見たものである。
【０１０１】なお、図１４に示すように、光学部品６用
のボンディングパッドをＳｉＯ2 上に形成し、その後方
（図１４では右側）にＳｉ−ＩＣを配置するような構造
としてもよい。なお、図１４ではパッド−パッド間を金
線５ｃで接続している。図１４で５は光学部品６をボン
ディングするためのパッド、５ｅは光学部品６とＩＣ６
ｂを接続するためのパッド、５ｆは外部回路やパッケー
ジのリード線と接続するためのパッドである。
【０１０２】実施例３においては、Ｓｉ−ＩＣ６ｂを集
積化したので小型化が可能になる。Ｓｉ−ＩＣを製作す
る際、深いＶ溝のない、通常のＩＣの製造に用いられる
ようなほぼ平坦な表面をもった基板を使用できるので、
プロセスが容易になる効果もある。ＳｉＯ2 上に形成し
たＳＯＩ構造のＩＣは、寄生容量が小さいので、高速動
作が可能となる効果もある。ホトダイオードをＳｉ−Ｉ
Ｃ６ｂに直接ボンディングする場合には、配線による周
波数特性の劣化が小さくなる効果もある。
【０１０３】下側基板１ａにはＶ溝加工に適したＳｉを
使用し、上側基板１ｂにはＩＣに最適なＳｉ基板を使用
するといった素子に最適のＳｉ材料を使用することによ
り、安価で高性能な光ハイブリッドＩＣが実現される効
果がある。
【０１０４】なお、図１３において、上側基板１ｂに
（１１０）面のＳｉ基板を使用すると、異方性エッチン
グで垂直に切り立ったエッチングが可能であること、上
側基板１ｂに他の半導体材料、たとえばＧａＡｓやＩｎ
Ｐなどの化合物半導体材料を使用すると、この部分にモ
ノリシックに光半導体素子を形成可能なことはいうまで
もない。
【０１０５】次に、本発明の実施例４による有機高分子
材料を使用した光導波路の製造方法を図１５〜図１６を
参照して説明する。まず、図２（Ｇ）に示す基板４を実
施例１と同様の方法で作製する。ここで、ＳｉＯ2 膜３
ａの厚さは３００ｎｍ、ＳｉＯ2 膜３ｂの厚さは３μ
ｍ、Ｖ溝２ａの間口の幅は１４４．６μｍである。
【０１０６】Ｖ溝２ａにクラッド径１２５μｍの光ファ
イバをはめ込むと、基板１ａの表面から見た光ファイバ
の中心の高さは６μｍである。なお、図１２（Ｇ）では
基板４の端から端までＶ溝を形成したが、実施例２のよ
うにＶ溝は途中で止ってもよい。
【０１０７】次に、図２（Ｇ）に示す基板４に２層の有
機高分子材料４１、４２を塗布する（図１５（Ａ））。
高分子材料にはポリメチル・メタクリレート（ＰＭＭ
Ａ）を使用し、塗布にはスピンコーティングを使用し
た。有機高分子材料４１、４２の厚さは両方とも２μｍ
である。４２にはポリベンジル・メタクリレートを添加
して屈折率を高くしている。次に、ベーキングして溶剤
を蒸発させ、固化させる。
【０１０８】表面にＳｉＯ2 膜３ｃを形成し、ホトリソ
グラフィによりＳｉＯ2 膜３ｃのパターンを光導波路の
パターンと同様のパターンになるように加工する（図１
５（Ｂ））。ＳｉＯ2 膜３ｃをマスクにして酸素プラズ
マを用いて、有機高分子材料４２をエッチングし、３次
元導波路を形成する（図１５（Ｃ））。有機高分子材料
４２は光導波路のコアである。
【０１０９】次に、ＳｉＯ2 膜３ｃを除去した後、上側
のクラッド層としてポリメチル・メタクリレート４３を
塗布する。塗布とベーキングの工程を３回繰り返して行
い、６μｍの上側クラッド層を形成する（図１５
（Ｄ））。
【０１１０】次に、表面にＳｉＯ2 膜３ｄを形成し、ホ
トリソグラフィによりＳｉＯ2 膜３ｄを図１６（Ａ）の
ようにパターン化する。次に、酸素プラズマでエッチン
グして導波路の端面を形成すると共に、ＳｉＯ2 膜３ｂ
を露出させる（図１６（Ｂ））。
【０１１１】次に、ＳｉＯ2 膜３ｄを除去した後、バッ
ファード弗酸でＳｉＯ2 膜３ｂを除去してＶ溝２ａを露
出させる（図１６（Ｃ））。以上の工程でＶ溝付きの基
板上に有機高分子導波路が形成される。
【０１１２】上記の工程で光導波路を作製すると、高分
子光導波路を塗布する際に、基板４の上面は平坦である
ため、均一に有機高分子材料を塗布することができる。
さらに、Ｖ溝は、ＳｉＯ2 膜で覆われているため、Ｖ溝
に有機高分子材料が入り込むこともない。
【０１１３】本実施例においては、Ｖ溝を形成したＳｉ
基板上に、ＳｉＯ2 膜を有する他のＳｉ基板をＳｉＯ2
面で貼り合わせて作製した基板を使用したが、Ｓｉに限
らず他の方法で作製された同様の基板を使用することも
可能である。
【０１１４】本実施例の応用として、図１７（Ａ）に示
すように、光導波路を形成する基板４のＳｉＯ2 上に光
半導体素子やＩＣをボンディングするためのボンディン
グパッド５ａや配線パターン５ｂを形成しておき、図１
７（Ｂ）、図１７（Ｃ）に示すように、実施例４と同様
の方法でこの基板４の上に有機高分子導波路を形成する
ようにしてもよい。
【０１１５】このような光導波路付き基板に、低温のハ
ンダなどを使用して光半導体素子やＩＣをボンディング
すれば光導波路付きモジュールを構成することが可能と
なる。
【０１１６】ただし、この方法で光導波路付きモジュー
ルを作製する場合には、導波路形成後にＶ溝上のＳｉＯ
2 膜３ｂをエッチングする時に、ボンディングパッド５
ａおよび配線パターン５ｂの下のＳｉＯ2 膜３ｂを保護
する必要がある。そのため、図１７（Ｂ）に示すように
アルミナやシリコン窒化膜等の保護膜４５を形成してあ
る。
【０１１７】具体的には、ＳｉＯ2 膜３ｂの上に熱ＣＶ
ＤでＳｉ窒化膜（１００ｎｍ）を形成し、図１７（Ｂ）
に示す４５の部分のみＳｉ窒化膜を残して、他の部分の
Ｓｉ窒化膜を除去する。
【０１１８】このＳｉ窒化膜の上にボンディングパッド
５ａや配線パターン５ｂを形成してプロセスすると、図
１７（Ｃ）の工程でボンディングパッド５ａや配線パタ
ーン５ｂの下のＳｉＯ2 膜を保護することができる。
【０１１９】次に、本発明の実施例５によるＳｉＯ2 を
使用した光導波路の製造方法を図１８、図１９を参照し
て説明する。まず、図２（Ｇ）に示す基板４を実施例１
と同様の方法で作成する。ここで、ＳｉＯ2 膜３ａの厚
さは０．３μｍ、ＳｉＯ2 膜３ｂの厚さは２．７μｍ、
Ｖ溝２ａの間口の幅は１３２μｍである。Ｖ溝２ａにク
ラッド径１２５μｍの光ファイバをはめ込むと、基板１
ａの表面から見た光ファイバの中心の高さは１５μｍで
ある。なお、図２（Ｇ）では基板４の端から端までＶ溝
を形成したが、実施例２のようにＶ溝は途中で止っても
よい。
【０１２０】次に、図２（Ｇ）に示す基板４に２層のＳ
ｉＯ2 膜４１ａと４２ａを形成する（図１８（Ａ））。
ＳｉＯ2 の堆積にはスパッタ法を使用し、スパッタした
ものをガラス化するために１０００℃で熱処理する。Ｓ
ｉＯ2 膜４１ａ、４２ａの厚さは両方とも８μｍであ
る。４２ａにはＧｅを添加して屈折率を高くしている。
【０１２１】表面にポリＳｉ膜３ｃを形成し、ホトリソ
グラフィによりポリＳｉ膜３ｃのパターンを光導波路の
パターンと同様のパターンになるように加工する（図１
８（Ｂ））。ポリＳｉ膜３ｃをマスクにしてリアクティ
ブ・イオンビーム・エッチング（ＲＩＥ）法を用いて、
ＳｉＯ2 膜４２ａをエッチングし、３次元導波路を形成
する（図１８（Ｃ））。ＳｉＯ2 膜４２ａは光導波路の
コアである。
【０１２２】次に、ポリＳｉ膜３ｃを除去した後、上側
のクラッド層としてＳｉＯ2 オーバークラッド４３ａを
形成する。コア４２ａの上のオーバークラッド４３ａの
厚さは１１μｍ、コアの上部以外は１９μｍである（図
１９（Ａ））。
【０１２３】次に、表面にポリＳｉ膜３ｄを形成し、ホ
トリソグラフィによりポリＳｉ膜３ｄを図１９（Ｂ）の
ようにパターン化する。次に、リアクティブ・イオンビ
ーム・エッチング（ＲＩＥ）法を用いて端面を形成す
る。このとき、ＳｉＯ2 膜３ｂもエッチングし、Ｓｉ基
板を露出させる（図１９（Ｃ））。以上の工程でＶ溝付
きの基板上に誘電体光導波路が形成される。
【０１２４】上記の工程でＳｉＯ2 光導波路を作成する
と、Ｖ溝エッチングの時の保護用ＳｉＯ2 膜３ｂを薄く
できるので、精度の高いＶ溝を形成することが可能とな
る。その後、Ｖ溝には蓋がされ、平坦面上で光導波路を
形成するので、光ファイバと光導波路との位置合わせ精
度が向上し、光の結合効率が向上する。
【０１２５】前記実施例までは、Ｖ溝を覆っていた平板
状部材を光ファイバ固定前に取り除く方法である。以下
に説明する実施例は、Ｖ溝を覆っている平板状部材をそ
のまま残し、Ｖ溝の空洞部分に光ファイバを挿入し、Ｖ
溝端部の斜面をその反射面として利用する方法である。
【０１２６】実施例６について、図２０を参照して説明
する。ＳｉＯ2 膜３、Ｖ溝２ａを備えたシリコン基板１
ａは、実施例１と同様の方法を用いて作製する。ただ
し、Ｖ溝は光ファイバを完全に収容できる寸法とし、Ｖ
溝上のＳｉＯ2 膜３は後の工程でも除去しない。バンプ
６１ａを使用してボンディングパッド５上にホトダイオ
ード（ＰＤ）６ａをフリップチップボンディングする。
ホトダイオード６ａは、光吸収領域６２ａ、電極６３ａ
およびレンズ６４ａを有する。電極６３ａは電流ワイヤ
８１ａによって配線８２ａに接続する。パッド５の直径
は６０μｍ、光ファイバ７の直径は１２５μｍ、Ｖ溝２
ａの最上部の開口幅は２４４μｍ、ＳｉＯ2 膜３の厚さ
は３μｍ、レンズ６４ａの直径は８０μｍである。
【０１２７】本実施例では、ボンディングパッド５を形
成する際、基板表面が平坦なので位置決めを高精度に行
うことができる。また、実施例１と同様に、Ｖ溝の幅の
精度向上、配線の静電容量の減少を図ることができる。
【０１２８】次に、実施例７について図２１を参照して
説明する。図２１に示す光半導体素子は、実施例６にお
ける光半導体素子のＳｉＯ2 膜３の上にＳｉ膜１ｂとＳ
ｉＯ 2 膜３ｅを積層している。実施例１の貼り合わせた
Ｓｉを研磨する工程において、所望の厚さまで研磨した
後、表面を熱酸化することによって、Ｓｉ膜１ｂおよび
ＳｉＯ2 膜３ｅを形成する。ＳｉＯ2 膜３ｅ上には、実
施例６と同様の方法でホトダイオード６ａを載置する。
【０１２９】１．５５μｍの波長ではＳｉは透明である
ため、光はＳｉ膜１ｂを透過する。ＳｉＯ2 膜３の厚さ
は０．２４μｍ、Ｓｉ膜１ｂの厚さは１０μｍ、ＳｉＯ
2 膜３ｅの厚さは３μｍである。この場合、ＳｉＯ2 膜
３は、反射防止膜として機能する。なお、反射防止効果
を必要としない場合には、ＳｉＯ2 膜３を省略しても何
等支障はない。さらに、ＳｉＯ2 膜３ｅの厚さも反射防
止膜として機能する厚さに選ぶと反射による損失をさら
に低下させることが可能となる。
【０１３０】本実施例では、厚いＳｉ膜１ｂのために、
Ｖ溝２ａの上の膜の機械的強度が大きくなる効果があ
る。また、Ｓｉ膜挿入による反射の増大は、ＳｉＯ2 膜
３−Ｓｉ膜１ｂの構造による反射防止の効果によって低
減できる。
【０１３１】熱酸化で形成するＳｉＯ2 膜は屈折率が安
定しており、しかも厚さの制御が容易なので再現性良く
反射防止膜を形成することができる。本実施例では、
１．５５μｍの光に対する反射防止のため、ＳｉＯ2 膜
３の厚さを２５６ｎｍとした。
【０１３２】次に、実施例８について、図２２を参照し
て説明する。本実施例の特徴は、実施例６で使用した単
位のＰＤ６ａの代りに、ウエハ状態のＰＤアレイ６ｃを
使用することである。位置合わせにはマスクアライナを
使用し、貼り合わせにはエポキシ系の接着剤を使用す
る。接着後点線Ａに沿って切断し、Ｖ溝２ａに光ファイ
バを実装する。
【０１３３】ＳｉＯ2 膜３があるため接着剤がＶ溝に入
り込むことがなくなり、容易にＶ溝２ａを有する基板と
ＰＤアレイを有する基板６ｃを貼り合わせることが可能
となった。ウエハスケールで位置合わせをすることがで
きるため、位置合わせが容易になる。
【０１３４】次に、実施例９について、図２３を参照し
て説明する。本実施例の特徴は、実施例９のＶ溝を有す
る基板とＰＤアレイ基板６ｃとの間に光学部品６ｄを挟
み込むことである。
【０１３５】光学部品６ｄとしてガラス板を使用すると
基板の補強の効果がある。また、レンズアレイを使用す
ると、光結合効率を向上させることが可能となる。本実
施例では、ＰＤアレイ６ｃと光学部品６ｄの位置合わせ
をマスクアライナで行うことができるので、高精度でウ
エハ全体の位置合わせを行うことが可能である。
【０１３６】次に、実施例１０による光半導体素子を図
２４に示す。本実施例の特徴は図２４（Ａ）において、
ＳｉＯ2 膜３の表面にホトレジストを使用したマイクロ
レンズ９ａを形成することである。
【０１３７】Ｓｉ基板１ａ、ＳｉＯ2 膜３、Ｖ溝２ａか
らなる基板は、実施例１と同様の方法で作製する。次
に、スピンコーティングでＳｉＯ2 膜３の上にホトレジ
ストを塗布する。次に、図２４（Ｂ）に示すように、Ｖ
溝２ａの端部の位置に整合させて、ＳｉＯ2 膜３上にホ
トリソグラフィにより円形のレジストパターン１９ｂを
形成する。
【０１３８】次に、２００℃に加熱し、レジストを溶融
させ表面張力によりレンズ９ａを形成する（図２４
（Ｃ））。レンズの直径はたとえば２５０μｍである。
なお、レンズ形成はウエハ単位で行うことが可能であ
る。
【０１３９】次に、図２４（Ａ）に示すように、Ｖ溝２
ａの空洞部分に光ファイバ７を挿入する。マイクロレン
ズ９ａの前方（図２４（Ａ）では下方）に光学部品６ａ
を適当な手段で固定する。実施例６のように、ＳｉＯ2
膜３上にボンディングパッドを形成し、光学部品６ａを
ボンディングしてもよい。
【０１４０】本実施例では、直径２５０μｍのマイクロ
レンズ９ａを使用することにより、ファイバ側の基板と
光学部品６ａの距離を大きくしても光結合効率が低下し
ない効果が得られる。また、Ｖ溝２ａの先端の斜めの面
で反射される光の光軸位置は幾学的に決まるので、マス
ク合わせでレンズを形成すれば、Ｖ溝の先端の斜めの面
で反射される光の光軸とレンズの光軸が自動的に一致す
る効果がある。
【０１４１】なお、本実施例のように、ホトリソグラフ
ィで光軸合わせして、直接Ｖ溝の上にレンズを形成する
ことが可能になったのは、Ｖ溝２ａをＳｉＯ2 膜３で覆
った基板を使用したためである。
【０１４２】次に、実施例１１について、図２５を参照
して説明する。本実施例の特徴は、図２５（Ａ）に示す
ように、ＳｉＯ2 膜３の表面にＳｉのエッチングを使用
したマイクロレンズ９ｂを形成することである。まず、
実施例７と同様の方法で、Ｓｉ基板１ａ、ＳｉＯ2 膜
３、Ｓｉ膜１ｂおよびＶ溝２ａからなる基板を準備す
る。次に、図２５（Ｂ）に示すように、Ｓｉ膜１ｂ上の
Ｖ溝２ａ端部に相当する位置に選択エッチングによりメ
サ１３ｄを形成する。
【０１４３】次に、ＨＦ：ＨＮＯ3 ：ＣＨ3 ＣＯＯＨが
１：２：１のエッチング液を使用してエッチングし、レ
ンズ９ｂを形成する。この時、メサ１３ｄの角の部分が
速くエッチングされるため、図２５（Ｃ）に示すような
レンズ９ｂを形成することが可能となる。
【０１４４】本実施例によっても、実施例１０とほぼ同
様の効果が得られる。なお、実施例１０と同様の方法で
Ｓｉ膜１ｂの表面にホトレジストを使用してレンズを形
成し、イオンミリング法でエッチングしてＳｉにホトレ
ジストの形状を転写する方法でレンズを形成することも
できる。
【０１４５】次に、実施例１２について図２６を参照し
て説明する。本実施例の特徴は、ガラス基板７１ａにパ
ッド５と配線パターン８２ａを形成し、バンプ６１ａを
使用してパッド５にＰＤ６ａをボンディングした後、Ｐ
Ｄ付きガラス基板７１ａをファイバ固定用基板に貼り合
わせることである。
【０１４６】図２６（Ａ）はＰＤ６ａをボンディングす
る工程、図２６（Ｂ）はＰＤ付きガラス基板７１ａを貼
りつける工程、図２６（Ｃ）はファイバ７を取り付けた
状態を示す図である。
【０１４７】Ｓｉ基板１ａ、ＳｉＯ2 膜３、Ｖ溝２ａか
らなるファイバ固定用基板は、実施例１と同様の方法で
作製したものである。なお、ガラス板とファイバ固定用
基板には直径が４インチのものを使用し、ウエハ単位で
位置合わせし、紫外線硬化型の樹脂で接着する。位置合
わせにはマスクアライナを使用する。
【０１４８】本実施例においては、ガラス板７１ａが配
線基板とＶ溝２ａを覆うＳｉＯ2 膜３の補強材料の働き
をする。さらに、一括位置合わせする際シースルーにな
るので、位置合わせが容易になる。また、ガラス基板７
１ａは、紫外線を透過するので紫外線硬化接着剤の使用
が可能となり接着工程を迅速に行うことができる。
【０１４９】また、ガラス上に電気配線すると、ＳｉＯ
2 膜の上に配線する場合に比べて、配線の静電容量が低
下し、高速動作が可能になる効果もある。なお、最初に
ガラス基板７１ａをファイバ固定用基板に接着し、後で
ＰＤ６ａをフリップチップボンディングしてもよい。こ
の場合はＰＤ６ａをフリップチップボンディングする際
の温度を、ガラス基板７１ａをファイバ固定用基板に接
着する接着剤が耐える温度よりも低くする必要がある。
さらに、単体のＰＤ６ａの代りにウエハ状のＰＤアレイ
を使用することもできる。
【０１５０】次に、実施例１３について、図２７を参照
して説明する。本実施例の特徴は、実施例１２で使用し
たガラス基板７１ａの代りにレンズを具備しているガラ
ス基板７２ａを使用することである。
【０１５１】ガラス基板７２ａのＶ溝２ａ端部に相当す
る位置に、イオン交換法で高屈折率領域９ｃを形成す
る。高屈折率領域９ｃはレンズの役割を果す。次に、ガ
ラス基板７２ａに、実施例１２と同様の方法で、ＰＤ６
ａをボンディングする。次に、ＰＤ付きガラス基板７２
ａをファイバ固定用基板１ａに実施例１２と同様の方法
で貼り合わせする。
【０１５２】レンズ９ｃの厚さは、ＰＤ６ａの活性領域
６２ａとレンズ９ｃによる集光点が一致するようにす
る。なお、ＰＤ６ａは別の基板にボンディングしたもの
を適当な手段で所望の位置に固定し、光結合させてもよ
い。
【０１５３】本実施例によると、ガラス基板７２ａがＳ
ｉＯ2 膜３の補強とレンズ９ｃによる集光作用の効果を
有するため、部品点数を少なくすることができる。本実
施例では単体のＰＤ６ａを使用したが、ウエハ状のＰＤ
とウエハ状のレンズ付き基板を使用してもよい。
【０１５４】次に、実施例１４について、図２８を参照
して説明する。実施例６〜実施例１３ではＶ溝を有する
Ｓｉ基板にＳｉＯ2 膜を形成した他のＳｉ基板を貼り合
わせてファイバ固定用基板を作製したが、本実施例で
は、ＳｉＯ2 膜を形成した他のＳｉ基板の代りにパイレ
ックスガラスを使用することを特徴とする。
【０１５５】まず、片面にＴｉ／Ａｕを蒸着したパイレ
ックスガラスとＶ溝付きＳｉ基板を準備する。パイレッ
クスガラスのＴｉ／Ａｕを蒸着した面とは反対の面をＶ
溝を有するＳｉ基板１ａに貼り合わせる。貼り合わせ
は、４００℃に加熱した後、５００Ｖの電圧を印加して
静電引力を利用して行なう。
【０１５６】その後、蒸着したＴｉ／Ａｕを除去し、新
たにボンディング用パッド５を形成する。そして、パイ
レックスガラス７３ａの上に実施例６と同様の方法でＰ
Ｄ６ａをボンディングする。
【０１５７】なお、貼り合わせの後、貼り合わせたパイ
レックスガラスを１００μｍ以下に薄く研磨すると、よ
り高い光結合効率が得られる効果がある。本実施例によ
ると、実施例６の効果の他に、実施例６に比べてＶ溝２
ａの上の平坦化部材の機械的強度が大きくなること、お
よび電気配線の静電容量が小さくなることなどの効果が
ある。なお、この基板を実施例６の基板とみなして、実
施例７〜実施例１３の構成を取ることも可能なことはい
うまでもない。
【０１５８】貼り合わせるガラス７３ａにイオン交換が
可能なガラスを使用すると、イオン交換法を使用して貼
り合わせたガラス７３ａにレンズや光導波路を形成する
ことも可能である。
【０１５９】実施例６〜実施例１４では、Ｖ溝２ａの端
部斜面で反射された光ビーム８を基板面に対して垂直な
光軸で示したが、実際には図２９（Ａ）に示すように、
垂直にはならず、図示の場合、やや右に傾く。図２９
（Ａ）の中のθ＝５４．７度、α＝１９．４度である。
この傾きを補正するためには、図２９（Ｂ）のように光
ファイバ７の端面７ｂを斜めにすればよい。
【０１６０】この方法により、反射された光ビーム８の
光軸を垂直に近づけることができ、ＰＤの受光部の高さ
が変化しても光軸のずれを小さくすることができる。ま
た、ＰＤに組み込まれているレンズに対する入射角度が
垂直に近付くので、収差が少なくなり、結合効率が向上
する。本方法は、実施例６〜実施例１４の全てについて
も適用可能である。
【０１６１】次に、実施例１５について、図３０〜図３
３を参照して説明する。本実施例は、面方位の異なるＳ
ｉ基板を重ねて２層構造にし、光ビームの反射面を基板
に垂直な方向から４５度傾けることによって、反射ビー
ムの光軸を垂直にすることを特徴とする。
【０１６２】まず、図３０を参照して本実施例で使用す
る基板の製造方法を説明する。まず、左右の面が（１０
０）面であるインゴット１から、点線Ｆで示すように垂
直に切断したウエハと点線Ｇで示すようにβだけ傾いた
角度で切断したウエハを準備する。ここで、βは１０．
３度である。（１００）面を有する図中左側のＳｉ基板
１ａにはＶ溝２ａを形成し、（１００）面から１０．３
度オフした右側のＳｉ基板１ｃには厚さ１μｍの酸化膜
３ｆを形成する。
【０１６３】次に、Ｓｉ基板１ａのＶ溝を有する面とＳ
ｉ基板１ｃのＳｉＯ2 膜３ｆを有する面を貼り合わせ
る。貼り合わせた後、Ｓｉ基板１ｃを５０μｍの厚さま
で研磨する（図３１（Ａ））。表面上に酸化膜３ａを形
成し、パターニングしてマスクを作成する。このマスク
を用いてＳｉ基板１ｃの一部をエッチングする（図３１
（Ｂ））。この工程により４５度の反射面２ｚを形成す
る。この時のマスクのパターンを図３１（Ｃ）に示す。
ここで３ａはマスク、３ｗは窓である。
【０１６４】次に、Ｖ溝２ａ上のＳｉＯ2 膜３ｆをエッ
チングする。この時同時にＳｉＯ2膜３ａも除去される
（図３１（Ｄ））。次に、厚さ６μｍの酸化膜３ｂのつ
いたＳｉ基板１ｂを貼り合わせる（図３２（Ａ））。次
に、Ｓｉ基板１ｂを除去する（図３２（Ｂ））。
【０１６５】光ファイバをはめ込む際にファイバのシー
ス７ａがＳｉ基板１ｃから飛出るため、Ｖ溝２ａ先端か
ら２５００μｍの位置より右側の部分のＳｉＯ2 膜３ｈ
を除去する。なお、このＳｉＯ2 膜３ｈの除去は、パッ
ド５を形成後行なう。加工用のマスクにはプラズマＣＶ
ＤによるアモルファスＳｉを使用し、エッチングにはリ
アクティブイオンエッチングを使用する。
【０１６６】続いて、実施例６と同様の方法により、Ｐ
Ｄ６ａを基板上にボンディングする。ＰＤ６ａをボンデ
ィングし、光ファイバ７を挿入した時の素子断面図を図
３３に示す。
【０１６７】本実施例によると、光が垂直に反射される
ので、ＰＤ６ａの高さが変化しても光軸のずれを防止す
ることができる。次に、Ｖ溝の内部に充填部材を充填す
ることによって、Ｖ溝の表面を平坦化する第２の手段に
ついて説明する。まず、実施例１６について図３４を参
照して説明する。図中左側の図はＶ溝に垂直な面で切断
した断面図、右側の図はＶ溝の中心線を含む面で切断し
た断面図である。ウエハサイズが４インチ、厚さ１ｍｍ
の（１００）面Ｓｉ基板１ａを準備する。
【０１６８】まず熱酸化により基板１ａの厚さ１μｍの
Ｓｉ酸化膜を形成する。次に、ホトレジストをスピンコ
ーティングし、ホトリソグラフィでレジストに窓を形成
し、バッファード弗酸で熱酸化膜をエッチングする。こ
のようにして形成された窓付きの酸化膜をＶ溝を形成す
る際のマスクに使用する。
【０１６９】窓の開口の幅は１３９μｍ、長さは６ｍｍ
である。ホトレジストを除去した後、濃度３０％（重量
％）のＫＯＨ水溶液でＳｉ基板１をエッチングして、図
３４（Ａ）に示すようなＶ溝２ａを形成する。ここで、
溝の深さが６０μｍより深ければ溝形状は逆台形であっ
てもよい。
【０１７０】次に、後の工程で保護膜として使用するた
め、熱酸化で厚さ１μｍのＳｉＯ2膜３を形成する。な
お、図３４には基板の一部のみを図示している。実際に
は、ウエハ単位の加工を行なう。図３４（Ｂ）に保護膜
ＳｉＯ2 膜６３を形成する工程を終了した基板を示す。
【０１７１】次に、熱酸化ＣＶＤ法を使用してポリシリ
コン１０を堆積する（図３４（Ｃ））。次に、ＳｉＯ2
膜３の平らな部分に達するまでポリッシュバックする。
この際、酸化膜３はポリシリコン１０より硬いので、比
較的容易に研磨を停止させることができる（図３５
（Ａ））。
【０１７２】次に、有機高分子材料４１、４２、４３を
塗布して光導波路を形成する。光導波路材料には、ポリ
メチル・メタクリレート（ＰＭＭＡ）を使用し、スピン
コーティング法で塗布する。コア４２には、ポリベンジ
ル・メタクリレートを添加して屈折率を高くし、コアパ
ターンの形成には酸素プラズマによるエッチングを使用
する（図３５（Ｂ））。
【０１７３】次に、酸素プラズマエッチングでＶ溝２ａ
の上の導波路材料４１、４２、４３を除去すると同時
に、光導波路の端面を形成する。ポリシリコンが露出す
るので、ＨＦとＨＮＯ3 とＣＨ3 ＣＯＯＨを１：２：１
の割合で混合した液を使用して、ポリシリコンをウエッ
トエッチングして除去する（図３５（Ｃ））。最後にダ
イシングソーを使用してチップ毎に切断し、Ｖ溝２ａに
光ファイバ７をはめ込み、エポキシ系の接着剤で固定す
る。
【０１７４】本実施例においては、Ｖ溝をポリシリコン
で埋め込み表面を平坦にしたので、有機高分子の導波路
を形成する際、導波路の各層の膜厚を均一にすることが
できる。また、導波路材料が溝に入り込むことを防止で
きる。Ｖ溝は、最初の工程で形成するので、マスクとし
て薄いＳｉＯ2 膜を使用できるため、比較的精度の高い
Ｖ溝を形成することができる。
【０１７５】さらに、Ｖ溝２ａの先端の壁が斜めになっ
ていても、光ファイバ７の先端を光導波路に近付けるこ
とができる。なお、保護膜３とポリシリコン１０は、１
０００℃以上の高温に耐えるので、ＳｉＯ2 導波路等の
製造プロセス中、高温の熱処理が行なわれる光導波路を
形成することも可能である。
【０１７６】次に、実施例１７について、図３６、３７
を使用して説明する。本実施例は、実施例１６の図３５
（Ｃ）の光導波路の後方にさらにエッジ入射形のホトダ
イオード６ａを実装することを特徴とする。
【０１７７】図３６（Ａ）は、実施例１６の図３５
（Ａ）に示す基板と同等のものである。まず、基板上
に、実施例１の図３（Ｂ）から図７（Ａ）までの工程と
同様の方法で配線パターン５６とボンディングパッド５
を形成する。
【０１７８】次に、有機高分子４１、４２、４３のスピ
ンコーティングと酸素プラズマによるコアパターン４２
のエッチングで光導波路を形成する（図３６（Ｃ））。
次に、光導波路となる部分をマスク３ｃで保護して、光
導波路の端面形成と同時にＶ溝２ａの上の光導波路材料
とボンディングパッド５の上の光導波路材料を除去する
（図３６（Ｄ））。
【０１７９】次に、Ｖ溝中のポリシリコン１０をウエッ
トエッチングで除去する（図３７（Ａ））。エッチャン
トにはＨＦとＨＮＯ3 とＣＨ3 ＣＯＯＨの混合液（混合
比１：２：１）を使用する。次に、ボンディングパッド
５にホトダイオード６ａをボンディングする（図３７
（Ｂ））。
【０１８０】次に、Ａ−Ａに沿って基板を切断する（図
３７（Ｃ））。次に、Ｖ溝２ａに光ファイバ７をはめ込
み、エポキシ系接着剤で固定する（図３７（Ｄ））。以
上の工程で光ファイバ７と光導波路とホトダイオード６
ａとを結合することができる。
【０１８１】本実施例により、光ファイバと光導波路と
ホトダイオードの三者の間の光結合を無調整で行なうこ
とができる。また、光導波路に様々な機能を持たせ、オ
プトエレクトロニックデバイスとしてホトダイオード以
外にレーザダイオード、レーザアンプまたは光スイッチ
等を使用すると、多種多用な集積化光装置を実現するこ
とが可能になる。
【０１８２】実施例１８を図３８に示す。本実施例は基
板にセラミックを使用したこと、および基板上の配線の
高周波特性を良くすることをを目的として２層構造のセ
ラミックを使用したことを特徴とする。
【０１８３】図３８中の１１と１１ａはセラミック基
板、１２はセラミック基板間に挟まれた金属薄膜、２ａ
はたとえば円盤状のダイヤモンドカッタで機械時に研削
して形成したＶ溝、５はボンディングパッド、５ｂは配
線パターン、６ａはホトダイオード、７は光ファイバで
ある。
【０１８４】まず、Ｖ溝２ａをポリシリコンで埋め込ん
だ後、セラミック１１の表面までポリッシュバックして
平坦な基板を製作する。そして、平坦な基板上に蒸着と
ホトリソグラフィでボンディングパッド５と配線パター
ン５ｂを形成した後、ＨＦとＨＮＯ3 とＣＨ3 ＣＯＯＨ
の混合液（混合比１：２：１）を使用して溝２ａの中の
ポリシリコンを除去する。
【０１８５】そして、ホトダイオード６ａをボンディン
グし、溝２ａにファイバ７をはめ込む。たとえば、基板
１１の厚さと配線パターン５の幅を共に約２００μｍに
選んだ。このときの配線の特性インピーダンスは５０Ω
であった。
【０１８６】以上のように、本実施例は、Ｖ溝の形成に
ダイヤモンドカッタを使用すること、Ｖ溝２ａが基板の
端から端まで形成されていること、配線とボンディング
パッドがＶ溝２ａをまたぐように形成されていること、
配線を特性インピーダンスが５０Ωのマイクロストリッ
プラインとしたこと以外は実施例１７と同様である。
【０１８７】本実施例においては、基板にＳｉを使用し
た場合に比べて、配線の静電容量が低下するため、周波
数特性を向上させることができる。さらに、基板を二層
にし、間に金属をはめ込んで、配線を５０Ωのマイクロ
ストリップラインとすることにより、１０ＧＨｚ以上の
帯域を持つ配線を実現することができる。
【０１８８】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【０１８９】
【発明の効果】以上説明したように、本発明によれば、
光ファイバ位置決め用溝を具備する基板の表面を平坦化
できるため、表面にボンディングパッドや光導波路を形
成する際のホトリソグラフィ精度の向上が容易になる。
その結果、Ｖ溝に光ファイバをはめ込むという簡単な方
法による光ファイバと導波路の光接続の精度を向上させ
ることが容易になる。
【０１９０】同様に、ボンディングパッドに光学部品を
フリップチップボンディングするという簡単な方法によ
る光ファイバと光学部品、あるいは光導波路と光学部品
の光接続の精度を向上させることが容易になる。
【０１９１】その結果、光学部品の光軸合わせに、高価
な多軸微調装置や、発光素子を発光させて微調整するた
めの補助的部材等を用いなくても、高い光結合効率を得
ることが可能になる。
【０１９２】しかも、ＩＣプロセスと同様の工程でウエ
ハ単位での一括製造が可能になる。その結果、光学部
品、光ファイバおよび電子部品を組み込んだ光結合部材
の組立コストの低減を図ることができる。
【０１９３】また、従来の無調整化を目指した光接続方
法と比較すると、より精度の高い位置合わせを行なうこ
とが容易になるので、より高性能な光学部品の光接続が
行なわれるようになる効果がある。
【０１９４】また、実施例１のように、光学部品が光フ
ァイバ位置決め用溝をまたぐような構成を採用すれば、
光ファイバと光学部品端面との距離を短くできるという
デバイス的効果を得ることが可能である。
【０１９５】また、実施例２のように、光ファイバ位置
決め用溝を下地基板中央部にのみ形成する構成を採用す
れば、貼り合わせたＳｉのエッチング時に、溝をワック
ス等で塞ぐ必要がなくなるというプロセス的効果、およ
び光学部品の熱拡散特性が向上するというデバイス的効
果を得ることも可能である。
【０１９６】また、実施例３のように、表面にＳｉＯ2
膜を有する貼り合わせＳｉ基板のうちＳｉを全て除去せ
ず、Ｓｉの薄膜を残す構成を採用すれば、光学部品が実
装される基板と同一基板上にモノリシックＩＣを形成す
ることが可能となる。
【０１９７】さらに、光学部品（発光素子や光電変換素
子）をモノリシックＩＣの電極に直接ボンディングし
て、１つの工程でＩＣとの電気的接続とファイバや導波
路との光学的接続を同時に実現することができる。
【０１９８】これにより、組立工程数の低減、光学部品
（発光素子や光電変換素子）とＩＣとの配線工程と配線
部材の省略が可能になり、本発明の実装技術で組み立て
られた装置が低価格化される。
【０１９９】さらに、装置の小型化や電気配線のインダ
クタンスが小さくなることによる装置の高速化等の性能
が向上する効果も得られる。また、実施例４のように、
低温プロセスで形成可能で、しかもスピンコーティング
で堆積させることが可能な有機高分子導波路を、光ファ
イバ位置決め用Ｖ溝を具備する基板の表面に形成するこ
とが容易になる効果がある。
【０２００】導波路を、ボンディングパッドが融解する
温度よりも低温で形成することが可能になるため、ボン
ディングパッドを形成した後に導波路を形成することが
できるようになる。
【０２０１】この結果、まず第１の効果として、ボンデ
ィングパッドを形成するためのホトリソグラフィプロセ
スを、平坦な基板上で行なうことが可能になる。その結
果、ホトリソグラフィによるボンディングパッドのパタ
ーン転写精度が向上し、ボンディングパッドを光導波路
端面に接近させることが可能になる。その結果、光導波
路とボンディングパッドにフリップチップボンディング
される光学部品との光結合効率が向上する効果がある。
【０２０２】次に、第２の効果として、ボンディングパ
ッドは段差が比較的小さいので、平坦な基板上にボンデ
ィングパッドを形成した後、スピンコーティングで導波
路を形成すると、有機高分子がボンディングパッドの段
差を平坦化するので、スピンコート後の導波路の表面も
平坦になる。
【０２０３】そのため、光導波路を形成するためのホト
リソグラフィプロセスも、平坦な面上で行なわれるよう
になる。その結果、導波路とボンディングパッドの相対
的位置精度が向上し、光接続が良好になる効果がある。
【０２０４】しかも、光ファイバ位置決め用Ｖ溝を具備
する基板のＶ溝を覆う平板状部材を除去することによっ
て、容易にＶ溝を露出させることができる効果がある。
その結果、光ファイバと光導波路と光学部品を１枚の基
板の上に実装することが容易になる効果がある。
【０２０５】なお、本発明の光ファイバ位置決め用Ｖ溝
を具備する基板のＶ溝の表面をＳｉＯ2 膜あるいはポリ
シリコンで平坦化した基板は、１０００℃以上の温度に
耐えるので、実施例５に示すように、本発明による表面
をＳｉＯ2 膜あるいはポリシリコンで平坦化した光結合
部材を、ＳｉＯ2 導波路等の高温で形成される導波路と
光ファイバとの光接続に用いることもできる効果があ
る。
【０２０６】有機高分子導波路を使用する場合と合わせ
て、光導波路と光ファイバの光接続に使用することがで
き、その際、光接続の高精度化によりデバイスを高性能
化する効果と光接続の無調整化により光接続のコストを
低減させる効果とがある。
【０２０７】また、実施例７のように、光ファイバ位置
決め用溝を覆う平面状の膜をＳｉ膜とＳｉＯ2 膜との積
層構造にすることにより、反射防止の効果を得ることも
可能である。
【０２０８】また、実施例８のように、単体の光学部品
をアレイ状に配置した基板を接着剤で貼り合わせして
も、接着剤がファイバ先端に回り込むことがないので、
光学部品がアレイ状に形成されたウエハ状の基板をマス
クアライナを用いてウエハ単位で一括位置合わせし、接
着剤で接着実装することも容易になる。
【０２０９】ウエハ単位で保持するので、部品の保持が
容易になる効果がある。さらに、マスクアライナは、位
置合わせ精度が高い装置なので、光学部品の位置合わせ
精度も向上する効果がある。さらに、ウエハ単位で位置
合わせされるので、部品１個当たりに換算した位置合わ
せ時間が短くなり、位置合わせのコストが低減される効
果がある。
【０２１０】また、実施例９のようにも光学部品をアレ
イ状に配置した基板と光ファイバ位置決め溝を具備した
基板との間に、シート状光学部品をはめ込むことによ
り、基板の強度増加および光結合効率の向上といったデ
バイス的およびプロセス的効果を得ることも可能であ
る。
【０２１１】また、実施例１０または実施例１１のよう
に、光ファイバ位置決め用溝を具備した基板表面に、ホ
トリソグラフィでレンズ形成を行なっても光ファイバ位
置決め用溝の中が保護される効果がある。
【０２１２】なお、実施例１０または実施例１１のよう
な方法を用いると、ファイバ位置決め用溝を具備した基
板の表面にホトリソグラフィでレンズを形成する際に、
光を反射する面とマスクパターンとの位置合わせを行な
うだけで、光軸とレンズの中心との位置合わせが行なわ
れる効果がある。
【０２１３】また、実施例１２のように、光ファイバ位
置決め用溝を具備する基板にガラス基板を張り合わせる
構成とすることにより、電気配線の静電容量の低減と共
に、配線基板と溝を覆うＳｉＯ2 膜の補強をすることが
可能である。さらに、実施例１３のように、このガラス
基板にイオン交換法によりレンズを形成することによ
り、光結合効率を向上させることが可能である。
【０２１４】また、実施例１４のように、光ファイバ位
置決め用溝を具備する基板にパイレックスガラスを貼り
合わせる構成とすることによっても、機械的強度の向上
および電気配線の静電容量の減少というデバイス的効果
を得ることも可能である。
【０２１５】また、実施例１５のように、下地基板とし
てＳｉの２層構造を採用すれば、反射光の光軸を基板と
垂直にすることが可能であり、光学部品の受光部の位置
決めを容易にすることが可能である。
【図面の簡単な説明】
【図１】本発明の実施例１による製造方法を説明するた
めの光学部品実装基板の斜視図、平面図および断面図で
ある。
【図２】本発明の実施例１による製造方法を説明するた
めの光学部品実装基板の斜視図、平面図および断面図で
ある。
【図３】本発明の実施例１による製造方法を説明するた
めの光学部品実装基板の平面図および断面図である。
【図４】本発明の実施例１による製造方法を説明するた
めの光学部品実装基板の平面図および断面図である。
【図５】本発明の実施例１による製造方法を説明するた
めの光学部品実装基板の平面図および断面図である。
【図６】本発明の実施例１による製造方法を説明するた
めの光学部品実装基板の断面図である。
【図７】本発明の実施例１による製造方法を説明するた
めの光学部品実装基板の断面図である。
【図８】本発明の実施例１による製造方法を説明するた
めの光学部品実装基板の斜視図および断面図である。
【図９】本発明の実施例２による製造方法を説明するた
めの光学部品実装基板の平面図および斜視図である。
【図１０】本発明の実施例２による製造方法を説明する
ための光学部品実装基板の断面図である。
【図１１】本発明の実施例３による製造方法を説明する
ための光学部品実装基板の斜視図および断面図である。
【図１２】本発明の実施例３による製造方法を説明する
ための光学部品実装基板の断面図である。
【図１３】本発明の実施例３による製造方法を説明する
ための光学部品実装基板の斜視図および断面図である。
【図１４】本発明の実施例３による製造方法を説明する
ための光学部品実装基板の断面図である。
【図１５】本発明の実施例４による製造方法を説明する
ための光学部品実装基板の斜視図である。
【図１６】本発明の実施例４による製造方法を説明する
ための光学部品実装基板の斜視図である。
【図１７】本発明の実施例４による他の実施例の製造方
法を説明するための光学部品実装基板の斜視図である。
【図１８】本発明の実施例５による製造方法を説明する
ための光学部品実装基板の斜視図である。
【図１９】本発明の実施例５による製造方法を説明する
ための光学部品実装基板の斜視図である。
【図２０】本発明の実施例６による光係合部材の断面図
である。
【図２１】本発明の実施例７による光係合部材の断面図
である。
【図２２】本発明の実施例８による製造方法を説明する
ためのＳｉウエハの斜視図である。
【図２３】本発明の実施例９による製造方法を説明する
ためのＳｉウエハおよびシート状光学部品の斜視図であ
る。
【図２４】本発明の実施例１０による光係合部材の断面
図である。
【図２５】本発明の実施例１１による光係合部材の断面
図よびその製造方法を説明するための断面図である。
【図２６】本発明の実施例１２による製造方法を説明す
るための光学部品実装基板および光学部品の断面図であ
る。
【図２７】本発明の実施例１３による光係合部材の断面
図である。
【図２８】本発明の実施例１４による光係合部材の断面
図である。
【図２９】光ファイバの端面を斜めにすることによる効
果を説明するための光結合部材の断面図である。
【図３０】本発明の実施例１５による製造方法を説明す
るためのシリコンインゴットおよび光学部品実装基板の
側面図および断面図である。
【図３１】本発明の実施例１５による製造方法を説明す
るためのシリコンインゴットおよび光学部品実装基板の
断面図および平面図である。
【図３２】本発明の実施例１５による製造方法を説明す
るためのシリコンインゴットおよび光学部品実装基板の
断面図である。
【図３３】本発明の実施例１５による光結合部材の断面
図である。
【図３４】本発明の実施例１６による製造方法を説明す
るための光学部品実装基板の断面図である。
【図３５】本発明の実施例１６による製造方法を説明す
るための光学部品実装基板の断面図である。
【図３６】本発明の実施例１７による製造方法を説明す
るための光学部品実装基板の断面図である。
【図３７】本発明の実施例１７による製造方法を説明す
るための光学部品実装基板の断面図である。
【図３８】本発明の実施例１８による光結合部材の製造
方法を説明するための光学部品実装基板、光学部品およ
び光ファイバの斜視図である。
【図３９】従来例による光結合部材の製造方法を説明す
るための光学部品実装基板の斜視図である。
【図４０】従来例による光結合部材の製造方法を説明す
るための光学部品実装基板の斜視図および断面図であ
る。
【図４１】従来例による光結合部材の製造方法を説明す
るための光学部品実装基板の斜視図および断面図であ
る。
【図４２】他の従来例による光学部品実装基板の製造方
法を説明するための基板の斜視図である。
【図４３】他の従来例による光学部品実装基板の製造方
法を説明するための基板の斜視図である。
【図４４】従来例による光導波路付き基板にボンディン
グパッドを形成する際の問題点を示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｂ 10/28 (58)調査した分野(Int.Cl.7，ＤＢ名) G02B 6/42 H01L 31/0232 H01L 33/00 H01S 5/02 H04B 10/02 H04B 10/28

Claims (39)

    (57)【特許請求の範囲】
  1. 【請求項１】 下地基板（１ａ）表面に光ファイバ位置
    決め用の溝（２ａ）を形成する溝形成工程と、 前記溝を有する下地基板表面を平坦化する平坦化工程
    と、 前記平坦化した表面上にホトレジストを塗布してホトレ
    ジスト膜を形成し、該ホトレジスト膜をパターニングす
    る位置決め工程と、前記位置決め工程後に、 前記溝を再度露出する露出工程
    と、 露出した溝に光ファイバを位置決めする光ファイバ実装
    工程とを含む光結合部材の製造方法。
  2. 【請求項２】 前記平坦化工程は、前記下地基板とは異
    なる材料で形成された平板状部材を前記溝を形成した下
    地基板表面上に溝を覆って貼り合わせる工程を含む請求
    項１記載の光結合部材の製造方法。
  3. 【請求項３】 前記溝が前記下地基板の面内の制限され
    た領域内に形成され、前記平板状部材によって密閉され
    る請求項２記載の光結合部材の製造方法。
  4. 【請求項４】 前記平板状部材が透明誘電体であり、前
    記位置決め工程が、透明誘電体を通して前記溝あるいは
    前記溝と同時に形成された位置合わせマークをモニタし
    つつ行なわれる請求項２または３に記載の光結合部材の
    製造方法。
  5. 【請求項５】 前記平坦化工程に、表面に透明誘電体膜
    を形成した半導体基板を、前記溝を有する下地基板表面
    に貼り合わせる工程を含み、しかも、前記透明誘電体膜
    が前記溝を有する下地基板表面に接するように貼り合わ
    せることを特徴とする請求項２または３に記載の光結合
    部材の製造方法。
  6. 【請求項６】 前記平坦化工程が、さらに前記半導体基
    板を除去する工程を含む請求項５記載の光結合部材の製
    造方法。
  7. 【請求項７】 前記平坦化工程が、さらに前記半導体基
    板を研磨して薄くする工程を含む請求項５記載の光結合
    部材の製造方法。
  8. 【請求項８】 さらに、前記薄くした半導体基板に半導
    体素子を形成する工程を含む請求項７記載の光結合部材
    の製造方法。
  9. 【請求項９】 前記位置決め工程が、前記平板状部材上
    に、前記溝と位置合わせして半田濡れ性のある導電パタ
    ーンを形成する工程を含む請求項２〜８のいずれかに記
    載の光結合部材の製造方法。
  10. 【請求項１０】 前記位置決め工程が、さらに前記半田
    濡れ性のある導電パターン上に光電子部品をフリップチ
    ップボンディングする工程を含む請求項９記載の光結合
    部材の製造方法。
  11. 【請求項１１】 前記位置決め工程が、前記平板状部材
    上に、前記溝と位置合わせして光導波路を形成する工程
    を含む請求項２〜９のいずれかに記載の光結合部材の製
    造方法。
  12. 【請求項１２】 前記導波路を形成する工程が屈折率の
    異なる高分子材料を積層する工程を含む請求項１１記載
    の光結合部材の製造方法。
  13. 【請求項１３】 前記導波路を形成する工程が屈折率の
    異なる無機材料を積層する工程を含む請求項１１記載の
    光結合部材の製造方法。
  14. 【請求項１４】 前記無機材料を積層する工程がＳｉＯ
    2 膜を形成する工程と、その上にＧｅを含むＳｉＯ2 膜
    を形成する工程と、Ｇｅを含むＳｉＯ2 膜をパターニン
    グする工程と、その上にＳｉＯ2 膜を形成する工程と、
    熱処理によってこれらのＳｉＯ2 膜をガラス化する工程
    とを含む請求項１３記載の光結合部材の製造方法。
  15. 【請求項１５】 前記下地基板がＳｉ基板であり、前記
    溝形成工程が異方性エッチングによってＶ溝またはＵ溝
    を形成する工程を含む請求項１〜１４のいずれかに記載
    の光結合部材の製造方法。
  16. 【請求項１６】 前記下地基板がセラミクスで形成さ
    れ、前記溝形成工程が下地基板表面をカッタで研削する
    工程を含み、前記平坦化工程が溝を多結晶半導体で埋め
    る工程を含む請求項１記載の光結合部材の製造方法。
  17. 【請求項１７】 セラミクスで形成された下地基板表面
    をカッタで研削することにより光ファイバ位置決め用の
    溝を形成する溝形成工程と、 前記溝を埋め込むように、前記下地基板の上に多結晶半
    導体を堆積させ、さらに該多結晶半導体を研磨すること
    により、前記下地基板表面を平坦化する平坦化工程と、 前記平坦化した表面上に光学部品を位置決めする位置決
    め工程と、 前記溝を再度露出する露出工程と、 露出した溝に光ファイバを位置決めする光ファイバ実装
    工程とを含む光結合部材の製造方法。
  18. 【請求項１８】 Ｓｉからなる下地基板表面に、端部に
    長さ方向に対して傾いた反射面を有し、光ファイバを収
    容できる溝を、異方性エッチングにより形成する溝形成
    工程と、 表面に透明誘電体膜を形成した半導体基板を前記透明誘
    電体膜が前記溝を有する下地基板表面と接するように貼
    り合わせ、該半導体基板を除去することにより、前記溝
    を有する下地基板表面を平坦化する平坦化工程と、 前記平坦化した表面上に光学部品を位置決めする位置決
    め工程と、 溝内に光ファイバを位置決めする光ファイバ実装工程と
    を含む光結合部材の製造方法。
  19. 【請求項１９】 前記溝が前記下地基板の面内の制限さ
    れた領域内に形成され、前記平板状部材によって密閉さ
    れる請求項１８記載の光結合部材の製造方法。
  20. 【請求項２０】 前記位置決め工程が、前記平板状部材
    上に、前記溝と位置合わせして半田濡れ性のある導電パ
    ターンを形成する工程を含む請求項１８または１９に記
    載の光結合部材の製造方法。
  21. 【請求項２１】 前記位置決め工程が、さらに前記半田
    濡れ性のある導電パターン上に光電子部品をフリップチ
    ップボンディングする工程を含む請求項２０記載の光結
    合部材の製造方法。
  22. 【請求項２２】 前記位置決め工程が前記平板状部材上
    にレンズを形成する工程を含む請求項１８または１９に
    記載の光結合部材の製造方法。
  23. 【請求項２３】 前記レンズが有機高分子材料で形成さ
    れる請求項２２記載の光結合部材の製造方法。
  24. 【請求項２４】 前記レンズが半導体で形成される請求
    項２２記載の光結合部材の製造方法。
  25. 【請求項２５】 Ｓｉからなる下地基板表面に、端部に
    長さ方向に対して傾いた反射面を有し、光ファイバを収
    容できる溝を、異方性エッチングにより形成する溝形成
    工程と、 表面に透明誘電体膜を形成した半導体基板を前記透明誘
    電体膜が前記溝を有する下地基板表面と接するように貼
    り合わせ、該半導体基板を研磨して薄くすることによ
    り、前記溝を有する下地基板表面を平坦化する平坦化工
    程と、 前記平坦化した表面上に光学部品を位置決めする位置決
    め工程と、 溝内に光ファイバを位置決めする光ファイバ実装工程と
    を含む光結合部材の製造方法。
  26. 【請求項２６】 前記溝が前記下地基板の面内の制限さ
    れた領域内に形成され、前記平板状部材によって密閉さ
    れる請求項２５記載の光結合部材の製造方法。
  27. 【請求項２７】 さらに、前記薄くした半導体基板に半
    導体素子を形成する工程を含む請求項２５または２６に
    記載の光結合部材の製造方法。
  28. 【請求項２８】 前記位置決め工程が、前記平板状部材
    上に、前記溝と位置合わせして半田濡れ性のある導電パ
    ターンを形成する工程を含む請求項２５または２６に記
    載の光結合部材の製造方法。
  29. 【請求項２９】 前記位置決め工程が、さらに前記半田
    濡れ性のある導電パターン上に光電子部品をフリップチ
    ップボンディングする工程を含む請求項２８記載の光結
    合部材の製造方法。
  30. 【請求項３０】 前記位置決め工程が前記平板状部材上
    にレンズを形成する工程を含む請求項２５または２６に
    記載の光結合部材の製造方法。
  31. 【請求項３１】 前記レンズが有機高分子材料で形成さ
    れる請求項３０記載の光結合部材の製造方法。
  32. 【請求項３２】 前記レンズが半導体で形成される請求
    項３０記載の光結合部材の製造方法。
  33. 【請求項３３】 表面に光ファイバ位置決め用溝を有す
    る下地基板と、 前記下地基板の表面上に形成され、平坦な表面を有する
    平板状部材であって、前記溝の一部は、該平板状部材で
    覆われておらず露出しており、前記溝の他の部分は、該
    平板状部材で覆われており、該平板状部材の縁の一部が
    前記溝の上に横たわっている前記平板状部材と、 光軸を有する光学部品であって、該光軸が前記平板状部
    材の表面よりも上方に位置するように、前記平板状部材
    の上に取り付けられた前記光学部品と、 光軸を有する光ファイバであって、前記溝のうち前記平
    板状部材で覆われていない部分に装填されて位置決めさ
    れ、先端が、前記平板状部材の縁に対向し、前記光学部
    品に光結合している前記光ファイバとを有する光装置。
  34. 【請求項３４】 前記平板状部材が前記光ファイバを透
    過する光に対して透明である請求項３３記載の光装置。
  35. 【請求項３５】 前記平板状部材が誘電体層と半導体層
    との積層を含む請求項３３記載の光装置。
  36. 【請求項３６】 前記下地基板がセラミクスで形成さ
    れ、さらにその表面に形成されたマイクロストリップ線
    路を有する請求項３３〜３５のいずれかに記載の光装
    置。
  37. 【請求項３７】 Ｓｉからなる下地基板を異方性エッチ
    ングすることにより、該下地基板表面に光ファイバ位置
    決め用のＶ溝を形成する溝形成工程と、 前記Ｖ溝の側面を含む表面に熱酸化膜を形成した後、該
    Ｖ溝をポリシリコンで埋め込み、その後Ｓｉ基板の平坦
    部分の熱酸化膜が露出するまで表面を平坦に研磨するこ
    とにより、前記溝を有する下地基板表面を平坦化する平
    坦化工程と、 前記平坦化した表面上に光学部品を位置決めする位置決
    め工程と、 前記溝を再度露出する露出工程と、 露出した溝に光ファイバを位置決めする光ファイバ実装
    工程とを含む光結合部材の製造方法。
  38. 【請求項３８】 前記位置決め工程が、平坦化工程を終
    了した光結合用部材の表面に、ホトリソグラフィプロセ
    スを用いて加工を行なう工程を含み、前記露出工程は、
    最後のホトリソグラフィプロセスを行った後に行われ、
    Ｖ溝に埋め込まれたポリシリコンを除去する工程を含む
    請求項３７に記載の光結合部材の製造方法。
  39. 【請求項３９】 下地基板表面に光ファイバ位置決め用
    の溝を形成する溝形成工程と、 前記下地基板とは異なる材料で形成された平板状部材を
    前記溝を形成した下地基板表面上に溝を覆って貼り合わ
    せることにより、前記溝を有する下地基板表面を平坦化
    する平坦化工程と、 前記平坦化した表面に、ホトリソグラフィプロセスを用
    いて加工を行なうことにより、光学部品を位置決めする
    位置決め工程と、 最後のホトリソグラフィプロセスを行った後、前記平板
    状部材を除去することにより前記溝を再度露出する露出
    工程と、 露出した溝に光ファイバを位置決めする光ファイバ実装
    工程とを含む光結合部材の製造方法。
JP06555993A 1993-03-24 1993-03-24 光結合部材の製造方法及び光装置 Expired - Lifetime JP3484543B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06555993A JP3484543B2 (ja) 1993-03-24 1993-03-24 光結合部材の製造方法及び光装置
US08/186,027 US5644667A (en) 1993-03-24 1994-01-25 Integrated semiconductor optical devices and method of manufacture employing substrate having alignment groove
DE4402422A DE4402422A1 (de) 1993-03-24 1994-01-27 Integrierte optische Halbeiteranordnung und ihr Herstellungsverfahren
US08/730,452 US5764832A (en) 1993-03-24 1996-10-15 Integrated semiconductor optical devices and method of manufacture employing substrate having alignment groove

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06555993A JP3484543B2 (ja) 1993-03-24 1993-03-24 光結合部材の製造方法及び光装置

Publications (2)

Publication Number Publication Date
JPH06275870A JPH06275870A (ja) 1994-09-30
JP3484543B2 true JP3484543B2 (ja) 2004-01-06

Family

ID=13290491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06555993A Expired - Lifetime JP3484543B2 (ja) 1993-03-24 1993-03-24 光結合部材の製造方法及び光装置

Country Status (3)

Country Link
US (2) US5644667A (ja)
JP (1) JP3484543B2 (ja)
DE (1) DE4402422A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI783391B (zh) * 2020-03-26 2022-11-11 美商格芯（美國）集成電路科技有限公司 用於光纖凹槽之拐角結構

Families Citing this family (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250496B2 (ja) * 1997-09-19 2002-01-28 日本電気株式会社 光素子実装基板
JP3492767B2 (ja) * 1994-06-30 2004-02-03 京セラ株式会社 光ファイバ位置決め部材とそれを用いた光ファイバの位置決め固定方法
DE4446509A1 (de) * 1994-12-24 1996-06-27 Sel Alcatel Ag Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat
EP0804323B1 (de) * 1995-01-18 1998-11-04 Robert Bosch Gmbh Anordnung zur umsetzung von optischen in elektrische signale und verfahren zur herstellung
JP3853866B2 (ja) * 1995-02-21 2006-12-06 日本碍子株式会社 光ファイバー固定用基板
JP2964941B2 (ja) * 1996-01-12 1999-10-18 日本電気株式会社 光デバイスの製造方法及び実装構造
US6128134A (en) * 1997-08-27 2000-10-03 Digital Optics Corporation Integrated beam shaper and use thereof
US20080136955A1 (en) * 1996-09-27 2008-06-12 Tessera North America. Integrated camera and associated methods
US8153957B2 (en) * 1996-09-27 2012-04-10 Digitaloptics Corporation East Integrated optical imaging systems including an interior space between opposing substrates and associated methods
US5923481A (en) * 1996-11-27 1999-07-13 The Regents Of The University Of California Microlens frames for laser diode arrays
JPH10160961A (ja) * 1996-12-03 1998-06-19 Mitsubishi Gas Chem Co Inc 光学素子
JPH10335383A (ja) 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6400498B1 (en) 1997-05-29 2002-06-04 Nec Corporation Optical signal repeating and amplifying device and optical level adjusting device
JP3064969B2 (ja) * 1997-07-03 2000-07-12 日本電気株式会社 受光モジュールとその製造方法
US5930428A (en) * 1997-08-12 1999-07-27 Rockwell Science Center, Inc. Blind-mate fiber optic connector with integral optoelectronic receiver circuits
JP3566842B2 (ja) * 1997-11-07 2004-09-15 松下電器産業株式会社 半導体受光装置、半導体受光装置の製造方法、双方向光半導体装置及び光伝送システム
JPH11194237A (ja) * 1997-12-26 1999-07-21 Nec Corp 光導波路とその製造方法及び光導波路と受光素子の結合構造
JPH11231173A (ja) * 1998-02-12 1999-08-27 Fujitsu Ltd 高速動作可能な光デバイス
SE513858C2 (sv) * 1998-03-06 2000-11-13 Ericsson Telefon Ab L M Flerskiktsstruktur samt förfarande för att tillverka flerskiktsmoduler
US6217232B1 (en) * 1998-03-24 2001-04-17 Micron Technology, Inc. Method and apparatus for aligning an optic fiber with an opto-electronic device
US6713788B2 (en) * 1998-03-30 2004-03-30 Micron Technology, Inc. Opto-electric mounting apparatus
US6380563B2 (en) * 1998-03-30 2002-04-30 Micron Technology, Inc. Opto-electric mounting apparatus
US6187515B1 (en) * 1998-05-07 2001-02-13 Trw Inc. Optical integrated circuit microbench system
DE19826648B4 (de) * 1998-06-16 2005-07-28 Siemens Ag Schaltungsträger mit einer optischen Schicht und optoelektronisches Bauelement
US6151430A (en) 1998-07-08 2000-11-21 Gore Enterprise Holdings, Inc. Photonic device having an integal guide and method of manufacturing
JP2000056281A (ja) * 1998-08-07 2000-02-25 Mitsubishi Electric Corp 光変調器とその製造方法
IT1308402B1 (it) * 1999-03-03 2001-12-17 Cselt Centro Studi Lab Telecom Procedimento e dispositivo per accoppiare fibre ottiche e componentioptoelettronici.
US6477284B1 (en) 1999-06-14 2002-11-05 Nec Corporation Photo-electric combined substrate, optical waveguide and manufacturing process therefor
JP2001066445A (ja) * 1999-08-26 2001-03-16 Oki Electric Ind Co Ltd 光導波路およびその形成方法
US20040041081A1 (en) * 2002-08-30 2004-03-04 Feldman Michael R. Integrated optical transceiver and related methods
US20070181781A1 (en) * 2001-03-06 2007-08-09 Digital Optics Corporation Integrated optical transceiver
US6325551B1 (en) 1999-12-08 2001-12-04 New Focus, Inc. Method and apparatus for optically aligning optical fibers with optical devices
JP2001174671A (ja) * 1999-12-16 2001-06-29 Japan Aviation Electronics Industry Ltd 光素子モジュール
US6632029B1 (en) 1999-12-22 2003-10-14 New Focus, Inc. Method & apparatus for packaging high frequency components
EP1116973A1 (en) 2000-01-11 2001-07-18 Corning Incorporated Athermalized integrated optical waveguide devices
EP1118886A1 (en) * 2000-01-11 2001-07-25 Corning Incorporated Tuning of optical waveguide devices containing an organic material
JP2001196607A (ja) * 2000-01-12 2001-07-19 Sumitomo Electric Ind Ltd マイクロベンチとその製造方法及びそれを用いた光半導体モジュール
JP2003526909A (ja) * 2000-03-06 2003-09-09 ディジタル・オプティックス・コーポレイション 集積化された光トランシーバおよび関連方法
US7842914B2 (en) * 2000-03-06 2010-11-30 Tessera North America, Inc. Optoelectronic package, camera including the same and related methods
US6655853B1 (en) * 2000-08-25 2003-12-02 Hrl Laboratories, Llc Optical bond-wire interconnections and a method for fabrication thereof
JP4008649B2 (ja) * 2000-09-27 2007-11-14 沖電気工業株式会社 光学装置
US7123448B1 (en) * 2000-10-13 2006-10-17 Seagate Technology, Llc Extended alumina basecoat advanced air bearing slider
US6493475B1 (en) * 2000-10-19 2002-12-10 Tellium, Inc. Monolithic integration of signal-monitoring scheme in an optical switch
JP3902394B2 (ja) * 2000-10-23 2007-04-04 日本電気株式会社 光通信モジュール及び光通信装置
JP2002131884A (ja) * 2000-10-30 2002-05-09 Hitachi Ltd フォトマスクの製造方法、フォトマスクおよび半導体集積回路装置の製造方法
US6393174B1 (en) 2000-11-15 2002-05-21 Optical Switch Corporation Integrated fiber array optical switch using double-pass propagation and method of operation
US6516107B1 (en) 2000-11-15 2003-02-04 Optical Switch Corporation 2×2 integrated fiber array optical switch and method of operation
US6516111B1 (en) 2000-11-15 2003-02-04 Optical Switch Corporation Cascaded integrated fiber array optical switch and method of operation
US6393175B1 (en) 2000-11-15 2002-05-21 Optical Switch Corporation Integrated fiber array optical switch and method of operation
US6450699B1 (en) * 2000-12-19 2002-09-17 Intel Corporation Photonic and electronic components on a shared substrate
US6819836B2 (en) 2000-12-19 2004-11-16 Intel Corporation Photonic and electronic components on a shared substrate with through substrate communication
US6650823B1 (en) 2000-12-19 2003-11-18 Intel Corporation Method of creating a photonic via using fiber optic
US7000434B2 (en) * 2000-12-19 2006-02-21 Intel Corporation Method of creating an angled waveguide using lithographic techniques
US6869882B2 (en) * 2000-12-19 2005-03-22 Intel Corporation Method of creating a photonic via using deposition
TW527676B (en) * 2001-01-19 2003-04-11 Matsushita Electric Ind Co Ltd Photo-semiconductor module and method for manufacturing
AU2002255791A1 (en) * 2001-03-16 2002-10-03 Peregrine Semiconductor Corporation Coupled optical and optoelectronic devices, and method of making the same
US6580858B2 (en) * 2001-04-30 2003-06-17 Xerox Corporation Micro-opto-electro-mechanical system (MOEMS)
US20030035643A1 (en) * 2001-08-17 2003-02-20 Photon-X, Inc. Structure for attaching an optical fiber to a planar waveguide and method thereof
KR100396252B1 (ko) * 2001-08-31 2003-09-02 신상모 광소자 및 그 제조방법
US6574399B2 (en) * 2001-11-02 2003-06-03 Corning Incorporated Ceramic waferboard for integration of optical/optoelectronic/electronic components
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
JP3960031B2 (ja) * 2001-12-12 2007-08-15 住友電気工業株式会社 光受信モジュール
JP2003270467A (ja) * 2002-01-09 2003-09-25 Matsushita Electric Ind Co Ltd 光導波路デバイスの製造方法、光導波路デバイス並びに当該光導波路デバイスを用いたコヒーレント光源及び光学装置
JP2003207694A (ja) * 2002-01-15 2003-07-25 Nec Corp 光モジュール
KR20050007459A (ko) * 2002-04-16 2005-01-18 엑스룸 포토닉스 리미티드 통합 커넥터를 구비한 전자 광학 회로 및 그 제조 방법
US20040021214A1 (en) * 2002-04-16 2004-02-05 Avner Badehi Electro-optic integrated circuits with connectors and methods for the production thereof
US6885795B1 (en) * 2002-05-31 2005-04-26 Kotusa, Inc. Waveguide tap monitor
US6947622B2 (en) * 2002-06-27 2005-09-20 Kotura, Inc. Wafer level testing of optical components
JP3858995B2 (ja) * 2002-07-02 2006-12-20 オムロン株式会社 光導波路装置の製造方法
US7149376B2 (en) * 2002-08-27 2006-12-12 Ibiden Co., Ltd. Embedded optical coupling in circuit boards
US7308166B1 (en) 2002-10-08 2007-12-11 Kotura, Inc. Coupling a light sensor array with an optical component
JP3966409B2 (ja) * 2002-11-19 2007-08-29 富士通株式会社 光導波路デバイスの製造方法
US6934455B2 (en) * 2002-12-24 2005-08-23 Intel Corporation Waveguides with optical monitoring
JP2004246279A (ja) * 2003-02-17 2004-09-02 Seiko Epson Corp 光モジュール及びその製造方法、光通信装置、光電気混載集積回路、回路基板、電子機器
JP3807385B2 (ja) * 2003-05-14 2006-08-09 セイコーエプソン株式会社 光モジュール及びその製造方法、光通信装置、電子機器
US7197224B2 (en) * 2003-07-24 2007-03-27 Reflex Photonics Inc. Optical ferrule
US20070110361A1 (en) * 2003-08-26 2007-05-17 Digital Optics Corporation Wafer level integration of multiple optical elements
JP4831950B2 (ja) * 2003-09-12 2011-12-07 株式会社半導体エネルギー研究所 発光装置、レーザーポインター
US7125176B1 (en) * 2003-09-30 2006-10-24 Stafford John W PCB with embedded optical fiber
WO2005036226A1 (en) 2003-10-15 2005-04-21 Xloom Photonics Ltd. Electro-optical circuitry having integrated connector and methods for the production thereof
JP4225179B2 (ja) * 2003-10-17 2009-02-18 株式会社日立製作所 光学素子実装用基板およびその製造方法
US20080085122A1 (en) * 2003-11-10 2008-04-10 Melexis Nv Optical Data Transmission, Optical Data Transceivers And Method Of Manufacturing And Packaging Thereof
US20050129367A1 (en) * 2003-12-12 2005-06-16 The Boeing Company, A Delaware Corporation Method and apparatus for angled fiber optical attenuation
WO2005067061A1 (ja) * 2003-12-26 2005-07-21 Nec Corporation 光素子一体型半導体集積回路
US20070165979A1 (en) * 2003-12-26 2007-07-19 Mikio Oda Optical input substrate, optical output substrate, optical input/output substrate, a fabrication method for these substrates, and an optical element integrated semiconductor integrated circuit
US7369718B2 (en) * 2004-01-23 2008-05-06 Intel Corporation Package substrate pattern to accommodate optical waveguide
US20050284181A1 (en) * 2004-06-29 2005-12-29 Smith Terry L Method for making an optical waveguide assembly with integral alignment features
KR100639962B1 (ko) * 2004-07-26 2006-10-31 한국전자통신연구원 광모듈에서 광섬유와의 수동정렬을 위한 폴리머 광도파로형성 방법
DE102004038530B3 (de) * 2004-08-07 2006-01-05 Universität Mannheim Verfahren und Vorrichtung zur Herstellung einer optischen Verbindung zwischen einem optoelektronischen Bauelement und einem Lichtwellenleiter
US7200295B2 (en) * 2004-12-07 2007-04-03 Reflex Photonics, Inc. Optically enabled hybrid semiconductor package
US7206472B2 (en) * 2005-03-15 2007-04-17 Fujitsu Ltd. Optical backplanes with integrated optical couplers and methods of making the same
JP2006267346A (ja) * 2005-03-23 2006-10-05 Fuji Xerox Co Ltd 光学部材の製造方法
JP2007011146A (ja) * 2005-07-01 2007-01-18 Seikoh Giken Co Ltd ポリマー光導波路の電極形成方法
WO2007076888A1 (en) * 2005-12-30 2007-07-12 Fci Optical coupling device
JP2007187793A (ja) * 2006-01-12 2007-07-26 Nec Corp 光モジュール
US7680376B2 (en) * 2006-06-30 2010-03-16 Applied Materials, Inc. Wafer-level alignment of optical elements
KR100871252B1 (ko) * 2007-01-19 2008-11-28 삼성전자주식회사 광섬유를 이용한 광/전기 배선을 갖는 연성 인쇄회로기판
JP2009020275A (ja) 2007-07-11 2009-01-29 Oki Electric Ind Co Ltd 光通信モジュール
FR2921730A1 (fr) * 2007-10-02 2009-04-03 Intexys Sa Sous-ensemble optoelectronique et procede d'assemblage de ce sous-ensemble
US20090093137A1 (en) * 2007-10-08 2009-04-09 Xloom Communications, (Israel) Ltd. Optical communications module
US7703993B1 (en) * 2008-12-17 2010-04-27 National Semiconductor Corporation Wafer level optoelectronic package with fiber side insertion
US8477298B2 (en) * 2009-09-30 2013-07-02 Corning Incorporated Angle-cleaved optical fibers and methods of making and using same
US20110075976A1 (en) * 2009-09-30 2011-03-31 James Scott Sutherland Substrates and grippers for optical fiber alignment with optical element(s) and related methods
US8611716B2 (en) * 2009-09-30 2013-12-17 Corning Incorporated Channeled substrates for integrated optical devices employing optical fibers
US8295671B2 (en) * 2009-10-15 2012-10-23 Corning Incorporated Coated optical fibers and related apparatuses, links, and methods for providing optical attenuation
US8876408B2 (en) 2010-04-23 2014-11-04 Ruprecht-Karls-Universität Heidelberg Optical connectors and a method of production thereof
DE102010018248B4 (de) 2010-04-23 2015-07-30 Ruprecht-Karls-Universität Heidelberg Über optische Verbinder und deren Herstellung
TWI436114B (zh) 2010-05-24 2014-05-01 Univ Nat Central 具有光波導結構之發射端模組和接收端模組
CN102385122A (zh) * 2010-09-03 2012-03-21 中央大学 具有光波导结构的光学传输模组
TW201211606A (en) 2010-09-03 2012-03-16 Univ Nat Central Optical transmission module with optical waveguide structure
DE102011018617A1 (de) 2010-11-30 2012-05-31 Ruprecht-Karls-Universität Heidelberg Über optische Verbinder und deren Herstellung
JP5664905B2 (ja) * 2011-01-18 2015-02-04 日立金属株式会社 光電変換モジュール
US9164231B2 (en) * 2011-08-08 2015-10-20 Oracle International Corporation Ultra-compact photodetector on an optical waveguide
JP5376617B2 (ja) * 2011-09-13 2013-12-25 日立金属株式会社 光電変換モジュール
CN103428997A (zh) * 2012-05-23 2013-12-04 鸿富锦精密工业（深圳）有限公司 光电电路板及电路板模块
US20130330033A1 (en) * 2012-06-12 2013-12-12 Futurewei Technologies, Inc. Tsv substrate with mirror and its application in high-speed optoelectronic packaging
KR101711691B1 (ko) 2013-01-02 2017-03-02 한국전자통신연구원 하이브리드 광결합 모듈 및 그 제조방법
US9772461B2 (en) 2013-10-02 2017-09-26 Photonics Electronics Technology Research Association Semiconductor integrated circuit and method for manufacturing the same
JP6354131B2 (ja) * 2013-10-02 2018-07-11 富士通株式会社 光導波路部品、その製造方法及び光導波路デバイス
JP2015096878A (ja) * 2013-11-15 2015-05-21 日本オクラロ株式会社 光受信モジュール及び光送信モジュール
JP6325941B2 (ja) * 2014-08-06 2018-05-16 日本電信電話株式会社 光回路
CN111929280A (zh) 2014-12-23 2020-11-13 苹果公司 包括考虑样本内光学路径长度变化的光学检查系统和方法
WO2017019089A1 (en) 2015-07-30 2017-02-02 Halliburton Energy Services, Inc. Micro-structured fiber optic cable for downhole sensing
US10801950B2 (en) 2015-09-01 2020-10-13 Apple Inc. Reference switch architectures for noncontact sensing of substances
US9638859B1 (en) * 2016-01-12 2017-05-02 Elenion Technologies, Llc Optical fiber alignment device
JP6659826B2 (ja) * 2016-03-15 2020-03-04 オリンパス株式会社 光伝送モジュール及び内視鏡
JP2018146511A (ja) * 2017-03-08 2018-09-20 トヨタ自動車株式会社 膜厚測定方法及び自動車の製造方法
EP3688849A1 (en) 2017-09-28 2020-08-05 Apple Inc. Laser architectures using quantum well intermixing techniques
WO2019067450A1 (en) 2017-09-29 2019-04-04 Masseta Technologies Llc CONNECTED EPITAXIAL OPTICAL DETECTION SYSTEMS
US11579080B2 (en) 2017-09-29 2023-02-14 Apple Inc. Resolve path optical sampling architectures
CN108700718A (zh) * 2017-11-15 2018-10-23 索尔思光电（成都）有限公司 波导阵列模块及光接收子器件
EP3752873A1 (en) * 2018-02-13 2020-12-23 Apple Inc. Integrated photonics device having integrated edge outcouplers
WO2019246594A1 (en) 2018-06-22 2019-12-26 Masseta Technologies Llc Discrete optical unit on a substrate of an integrated photonics chip
US11064592B1 (en) 2018-09-28 2021-07-13 Apple Inc. Systems and methods for wavelength locking in optical sensing systems
US11525967B1 (en) 2018-09-28 2022-12-13 Apple Inc. Photonics integrated circuit architecture
US11133645B2 (en) * 2018-10-19 2021-09-28 Cisco Technology, Inc. Laser integration into a silicon photonics platform
US11171464B1 (en) 2018-12-14 2021-11-09 Apple Inc. Laser integration techniques
US11532574B2 (en) * 2019-03-12 2022-12-20 Intel Coropration Through-substrate waveguide
US11506535B1 (en) 2019-09-09 2022-11-22 Apple Inc. Diffraction grating design
US11835836B1 (en) 2019-09-09 2023-12-05 Apple Inc. Mach-Zehnder interferometer device for wavelength locking
US11231319B1 (en) 2019-09-09 2022-01-25 Apple Inc. Athermal wavelength stability monitor using a detraction grating
US11525958B1 (en) 2019-09-09 2022-12-13 Apple Inc. Off-cut wafer with a supported outcoupler
US11881678B1 (en) 2019-09-09 2024-01-23 Apple Inc. Photonics assembly with a photonics die stack
US11320718B1 (en) 2019-09-26 2022-05-03 Apple Inc. Cantilever beam waveguide for silicon photonics device
CN110660722B (zh) * 2019-10-15 2022-10-14 上海集成电路研发中心有限公司 一种临时键合结构及临时键合方法
US11500154B1 (en) 2019-10-18 2022-11-15 Apple Inc. Asymmetric optical power splitting system and method
US11245250B2 (en) 2020-04-20 2022-02-08 Cisco Technology, Inc. Quantum dot comb laser
KR20230043191A (ko) 2020-09-09 2023-03-30 애플 인크. 노이즈 완화를 위한 광학 시스템
US11561346B2 (en) 2020-09-24 2023-01-24 Apple Inc. Tunable echelle grating
US11852865B2 (en) 2020-09-24 2023-12-26 Apple Inc. Optical system with phase shifting elements
US11906778B2 (en) 2020-09-25 2024-02-20 Apple Inc. Achromatic light splitting device with a high V number and a low V number waveguide
US11815719B2 (en) 2020-09-25 2023-11-14 Apple Inc. Wavelength agile multiplexing
US11487059B2 (en) 2021-02-19 2022-11-01 Globalfoundries U.S. Inc. Photonics integrated circuit with silicon nitride waveguide edge coupler

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130343A (en) * 1977-02-22 1978-12-19 Bell Telephone Laboratories, Incorporated Coupling arrangements between a light-emitting diode and an optical fiber waveguide and between an optical fiber waveguide and a semiconductor optical detector
US4666236A (en) * 1982-08-10 1987-05-19 Omron Tateisi Electronics Co. Optical coupling device and method of producing same
US4611884A (en) * 1982-11-24 1986-09-16 Magnetic Controls Company Bi-directional optical fiber coupler
CA1267468C (en) * 1983-11-21 1990-04-03 OPTICS MOUNTING
US4989934A (en) * 1987-11-13 1991-02-05 Kopin Corporation Monolithic integrated transceiver of III-V devices on silicon
US4897711A (en) * 1988-03-03 1990-01-30 American Telephone And Telegraph Company Subassembly for optoelectronic devices
US4916497A (en) * 1988-05-18 1990-04-10 Harris Corporation Integrated circuits including photo-optical devices and pressure transducers and method of fabrication
US5182782A (en) * 1990-07-11 1993-01-26 Gte Laboratories Incorporated Waferboard structure and method of fabricating
US5168537A (en) * 1991-06-28 1992-12-01 Digital Equipment Corporation Method and apparatus for coupling light between an optoelectronic device and a waveguide
DE4134940A1 (de) * 1991-10-23 1993-04-29 Bosch Gmbh Robert Integriertes optisches bauelement sowie verfahren zu seiner herstellung
TW255015B (ja) * 1993-11-05 1995-08-21 Motorola Inc
DE4416563C1 (de) * 1994-05-11 1995-07-20 Ant Nachrichtentech Anordnung zur Ankopplung von optoelektronischen Komponenten und Lichtwellenleitern aneinander

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI783391B (zh) * 2020-03-26 2022-11-11 美商格芯（美國）集成電路科技有限公司 用於光纖凹槽之拐角結構
US11569180B2 (en) 2020-03-26 2023-01-31 Globalfoundries U.S. Inc. Corner structures for an optical fiber groove and manufacturing methods thereof

Also Published As

Publication number Publication date
DE4402422A1 (de) 1994-09-29
US5644667A (en) 1997-07-01
JPH06275870A (ja) 1994-09-30
US5764832A (en) 1998-06-09

Similar Documents

Publication Publication Date Title
JP3484543B2 (ja) 光結合部材の製造方法及び光装置
JP3302458B2 (ja) 集積化光装置及び製造方法
US8442362B2 (en) Method for manufacturing optical coupling element, optical transmission substrate, optical coupling component, coupling method, and optical interconnect system
US6316281B1 (en) Method for fabricating a hybrid optical integrated circuit employing SOI optical waveguide
US5853626A (en) Optical module and a fabrication process thereof
US6517257B2 (en) Optical transmitter/receiver apparatus, method for fabricating the same and optical semiconductor module
USRE40416E1 (en) Multilayer optical fiber coupler
KR100198460B1 (ko) 브이홈에 정렬된 렌즈를 가진 광모듈 및 그 제작방법
EP0171615B1 (en) Hybrid optical integrated circuit and fabrication method thereof
US6888989B1 (en) Photonic chip mounting in a recess for waveguide alignment and connection
JP2003107273A (ja) 相互自己整列された多数のエッチング溝を有する光結合器及びその製造方法
KR20020038693A (ko) Ｓｉ-기판 상에 능동 및 수동 광학 구성소자들의하이브리드 집적
KR100456672B1 (ko) 광도파로 플랫폼 및 그 제조 방법
JP2823044B2 (ja) 光結合回路及びその製造方法
CA2344778A1 (en) Optical circuit in which fabrication is easy
KR100211985B1 (ko) 하이브리드 광집적회로용 마이크로 거울, 그의 제조방법, 마이크로 거울-광검출기 어셈블리 및 광수신용 하이브리드 광집적회로 어셈블리
EP0887674A2 (en) Optical transmitter/receiver apparatus, method for fabricating the same and optical semiconductor module
JPH0537024A (ja) 光半導体装置
JPH07151940A (ja) 光結合構造とその製造方法
JPH08110446A (ja) 光伝送モジュール
JP2000507713A (ja) 少なくとも１つの光電子素子および１つの導波路をハイブリッド集積する方法、並びに集積された電気―光学デバイス
JP3453608B2 (ja) ハイブリッド光電子集積用実装基板の作製方法
KR100527107B1 (ko) 광도파로 플랫폼 및 그 제조 방법
JP2001242349A (ja) 光部品実装用基板およびそれを用いた光モジュール
JPH08220375A (ja) 光電気混成回路モジュールおよび光結合器とその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101024

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101024

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 10