JP2823044B2 - 光結合回路及びその製造方法 - Google Patents
光結合回路及びその製造方法Info
- Publication number
- JP2823044B2 JP2823044B2 JP8118645A JP11864596A JP2823044B2 JP 2823044 B2 JP2823044 B2 JP 2823044B2 JP 8118645 A JP8118645 A JP 8118645A JP 11864596 A JP11864596 A JP 11864596A JP 2823044 B2 JP2823044 B2 JP 2823044B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical element
- optical waveguide
- layer
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
Description
【０００１】
【発明の属する技術分野】本発明は、光結合回路に関し
て、特に光導波路と発光素子や受光素子あるいは光機能
素子等の光素子の結合に関する。
て、特に光導波路と発光素子や受光素子あるいは光機能
素子等の光素子の結合に関する。
【０００２】
【従来の技術】一般に、光導波路を用いたデバイスは、
単に光を伝送するだけでなく、光のパワー分配や、光の
波長の合分波等の機能を有するため、将来の光通信シス
テムの構築において必要不可欠な構成要素である。しか
しながら、光通信に用いるためには、光ファイバは勿論
のこと、発光素子や受光素子等の光素子と光学的に結合
させる必要がある。特に光通信の中でも、現在提案され
ている加入者網の光化においては、各加入者宅に光ファ
イバを引き、これに光導波路、発光素子、受光素子を結
合させる必要があるため、加入者系においては光デバイ
スの量産化、低コスト化が必須であり、これらを実現す
るためには光デバイスの小型化、部品点数の削減、製作
工数の削減が望まれる。これらの課題の中でも光ファイ
バ、光導波路、発光素子の光学的結合は一般に１μｍ以
下の精度が要求されるため、多大な時間と労力を要し、
量産化、低コスト化を妨げる最大の要因となっている。
よってこれらの光学的結合の簡略化、無調整化が非常に
望まれている。
単に光を伝送するだけでなく、光のパワー分配や、光の
波長の合分波等の機能を有するため、将来の光通信シス
テムの構築において必要不可欠な構成要素である。しか
しながら、光通信に用いるためには、光ファイバは勿論
のこと、発光素子や受光素子等の光素子と光学的に結合
させる必要がある。特に光通信の中でも、現在提案され
ている加入者網の光化においては、各加入者宅に光ファ
イバを引き、これに光導波路、発光素子、受光素子を結
合させる必要があるため、加入者系においては光デバイ
スの量産化、低コスト化が必須であり、これらを実現す
るためには光デバイスの小型化、部品点数の削減、製作
工数の削減が望まれる。これらの課題の中でも光ファイ
バ、光導波路、発光素子の光学的結合は一般に１μｍ以
下の精度が要求されるため、多大な時間と労力を要し、
量産化、低コスト化を妨げる最大の要因となっている。
よってこれらの光学的結合の簡略化、無調整化が非常に
望まれている。
【０００３】光導波路と光ファイバの結合に関しては発
明者等が先に提案した様に（特開平７−３５９４８号公
報）、導波路基板にＶ溝を形成し、このＶ溝をガイドと
して光ファイバを装着することにより、複雑な工程を必
要とせず、無調整で高精度な光学的結合が行える様にな
ってきた。しかし発光素子と光ファイバ又は光導波路の
光学的結合に関しては、発光素子のモードフィールドが
光ファイバや光導波路と異なり、このまま直接結合した
のでは１０分の１以下の結合効率しか得られないため、
間にレンズを挿入し、空間的に光学的結合させる方法
や、光ファイバの先端を半球状に加工しレンズ状の効果
を持たせる方法により結合効率を高めるしかなかった。
さらにこれらの方法ではレンズを用いているため、位置
ずれに対する許容精度が厳しく、無調整での光学的結合
は非常に困難であった。しかしながら近年、発光素子の
モードフィールドが光ファイバや光導波路のモードフィ
ールドに近いものが報告されており（例えば、三富等、
１９９５年電子情報通信学会エレクトロニクスソサイエ
テイ大会ＳＣ−１−２）、１〜２ｄＢ程度の結合効率、
及び±１〜２μｍ程度の比較的広い位置ずれ許容量を持
つようになってきた。この改善された発光素子を用い
て、光導波路と発光素子を直接光学的に結合させた構造
を持つデバイスが報告されている（山田等、１９９５年
電子情報通信学会エレクトロニクスソサイエテイ大会Ｓ
Ｃ−１−１１）。さらに発光素子と光導波路を全く無調
整で行う試みもなされている（Ｅ．Ｆｒｉｅｄｒｉｃｈ
等Ｊ．ｏｆＬｉｇｈｔｗａｖｅ Ｔｅｃｈ．，ｖｏｌ．
１０，Ｎｏ．３，ｐｐ．３３６−３３９，１９９２）。
上記技術のポイントを以下に記する。光導波路と発光素
子を簡便に高精度で光学的に結合するためには高さ方向
に関して基準となる面が必要である。一般に光導波路を
形成する際にはコア層の周囲をクラッド層で囲むことに
より基板による導波光の吸収を防ぐとともに精密な屈折
率制御を可能としている。この時導波路の中心から基板
表面までの距離、即ち下部クラッド層の厚さは、少なく
とも１０μｍ以上必要とされる。しかしながら発光素子
として用いられる半導体レーザー等の光学的中心となる
活性層の位置は一般に素子表面から２〜３μｍであり、
直接発光素子を基板上に搭載すると、全く結合させるこ
とができない。このため何らかの方法で両者の高さ方向
の基準面を設ける必要がある。山田等の方法においては
予め基板に凸凹を設けておき下部クラッド層を形成した
後、表面の研磨を行い平坦化し、露出した基板部を発光
素子搭載部、凹部の下部クラッド層が残った部分を導波
路形成部としている。この方法によると、最後に発光素
子搭載部分を形成するためにこの上の導波路形成層を除
去する際、露出した基板面がエッチングのストップ層と
しての働きをする。つまり前の工程で研磨し、平坦化さ
れた面が光導波路と発光素子の結合における基準面とな
る。さらに露出した基板面は発光素子を搭載する際に発
光素子の放熱を行うヒートシンクとしての働きを行う。
またＥ．Ｆｒｉｅｄｒｉｃｈ等の方法においては、発光
素子搭載部分の導波路形成層を除去する際に、搭載部分
の一部を光導波路と発光素子の高さが最適な位置でエッ
チングを停止させ、この面を基準面とすることにより最
適な発光素子と光導波路の結合を実現している。
明者等が先に提案した様に（特開平７−３５９４８号公
報）、導波路基板にＶ溝を形成し、このＶ溝をガイドと
して光ファイバを装着することにより、複雑な工程を必
要とせず、無調整で高精度な光学的結合が行える様にな
ってきた。しかし発光素子と光ファイバ又は光導波路の
光学的結合に関しては、発光素子のモードフィールドが
光ファイバや光導波路と異なり、このまま直接結合した
のでは１０分の１以下の結合効率しか得られないため、
間にレンズを挿入し、空間的に光学的結合させる方法
や、光ファイバの先端を半球状に加工しレンズ状の効果
を持たせる方法により結合効率を高めるしかなかった。
さらにこれらの方法ではレンズを用いているため、位置
ずれに対する許容精度が厳しく、無調整での光学的結合
は非常に困難であった。しかしながら近年、発光素子の
モードフィールドが光ファイバや光導波路のモードフィ
ールドに近いものが報告されており（例えば、三富等、
１９９５年電子情報通信学会エレクトロニクスソサイエ
テイ大会ＳＣ−１−２）、１〜２ｄＢ程度の結合効率、
及び±１〜２μｍ程度の比較的広い位置ずれ許容量を持
つようになってきた。この改善された発光素子を用い
て、光導波路と発光素子を直接光学的に結合させた構造
を持つデバイスが報告されている（山田等、１９９５年
電子情報通信学会エレクトロニクスソサイエテイ大会Ｓ
Ｃ−１−１１）。さらに発光素子と光導波路を全く無調
整で行う試みもなされている（Ｅ．Ｆｒｉｅｄｒｉｃｈ
等Ｊ．ｏｆＬｉｇｈｔｗａｖｅ Ｔｅｃｈ．，ｖｏｌ．
１０，Ｎｏ．３，ｐｐ．３３６−３３９，１９９２）。
上記技術のポイントを以下に記する。光導波路と発光素
子を簡便に高精度で光学的に結合するためには高さ方向
に関して基準となる面が必要である。一般に光導波路を
形成する際にはコア層の周囲をクラッド層で囲むことに
より基板による導波光の吸収を防ぐとともに精密な屈折
率制御を可能としている。この時導波路の中心から基板
表面までの距離、即ち下部クラッド層の厚さは、少なく
とも１０μｍ以上必要とされる。しかしながら発光素子
として用いられる半導体レーザー等の光学的中心となる
活性層の位置は一般に素子表面から２〜３μｍであり、
直接発光素子を基板上に搭載すると、全く結合させるこ
とができない。このため何らかの方法で両者の高さ方向
の基準面を設ける必要がある。山田等の方法においては
予め基板に凸凹を設けておき下部クラッド層を形成した
後、表面の研磨を行い平坦化し、露出した基板部を発光
素子搭載部、凹部の下部クラッド層が残った部分を導波
路形成部としている。この方法によると、最後に発光素
子搭載部分を形成するためにこの上の導波路形成層を除
去する際、露出した基板面がエッチングのストップ層と
しての働きをする。つまり前の工程で研磨し、平坦化さ
れた面が光導波路と発光素子の結合における基準面とな
る。さらに露出した基板面は発光素子を搭載する際に発
光素子の放熱を行うヒートシンクとしての働きを行う。
またＥ．Ｆｒｉｅｄｒｉｃｈ等の方法においては、発光
素子搭載部分の導波路形成層を除去する際に、搭載部分
の一部を光導波路と発光素子の高さが最適な位置でエッ
チングを停止させ、この面を基準面とすることにより最
適な発光素子と光導波路の結合を実現している。
【０００４】さらに岡村等による特開平５−１００１２
２号公報においては、コア層の近傍に薄膜層を形成し、
この薄膜層の上面を基準面として露出させ、この基準面
と光学要素を支持するガイド部材の基準面を密着させる
ことにより光学要素と光導波路の結合を行っている。
２号公報においては、コア層の近傍に薄膜層を形成し、
この薄膜層の上面を基準面として露出させ、この基準面
と光学要素を支持するガイド部材の基準面を密着させる
ことにより光学要素と光導波路の結合を行っている。
【０００５】
【発明が解決しようとする課題】本発明が解決しようと
する課題を前記した従来の技術との関連において記載す
る。山田等の方法においては露出した基板表面を光導波
路と発光素子の高さ方向の基準面としているため、高精
度に位置決めをすることが可能となる反面、この基準面
を設けるためには作製工程において研磨を行う必要があ
り、工程が複雑化するため、大量に生産を行う際には不
都合を生じる。大量に生産を行う様な場合は半導体ＬＳ
Ｉプロセスの様に一括して成膜、パターンニング、エッ
チング等の工程のみで行う方法が理想的である。また、
Ｅ．Ｆｒｉｅｄｒｉｃｈ等の方法によると、高精度な位
置合わせを実現するためには最適な位置でのエッチング
の停止を必要とするため、エッチング装置の高精度なエ
ッチング速度の制御を必要とする。特に量産化を行う場
合には１枚のウェハに大量の数の光結合回路が形成され
るため、ウェハ内におけるエッチング速度の分布や、エ
ッチングされるべき導波路形成層の膜厚分布を正確に制
御する必要があるが、これらの課題の解決は非常に困難
であるため、この方法では量産化は望めない。また岡村
等の方法では光導波路と結合させる光素子にガイド部材
が必要であるため部品点数が多くなるという問題があ
る。さらにこの方法を用いて直接光素子を搭載する場
合、基板と搭載位置の間にはアンダークラッドが存在す
るため、光ファイバや受光素子等の発熱を伴わない素子
と光導波路との結合には有効であるが、発光素子の場合
は発熱を伴うため、十分放熱を行うことができないとい
う欠点を持つ。
する課題を前記した従来の技術との関連において記載す
る。山田等の方法においては露出した基板表面を光導波
路と発光素子の高さ方向の基準面としているため、高精
度に位置決めをすることが可能となる反面、この基準面
を設けるためには作製工程において研磨を行う必要があ
り、工程が複雑化するため、大量に生産を行う際には不
都合を生じる。大量に生産を行う様な場合は半導体ＬＳ
Ｉプロセスの様に一括して成膜、パターンニング、エッ
チング等の工程のみで行う方法が理想的である。また、
Ｅ．Ｆｒｉｅｄｒｉｃｈ等の方法によると、高精度な位
置合わせを実現するためには最適な位置でのエッチング
の停止を必要とするため、エッチング装置の高精度なエ
ッチング速度の制御を必要とする。特に量産化を行う場
合には１枚のウェハに大量の数の光結合回路が形成され
るため、ウェハ内におけるエッチング速度の分布や、エ
ッチングされるべき導波路形成層の膜厚分布を正確に制
御する必要があるが、これらの課題の解決は非常に困難
であるため、この方法では量産化は望めない。また岡村
等の方法では光導波路と結合させる光素子にガイド部材
が必要であるため部品点数が多くなるという問題があ
る。さらにこの方法を用いて直接光素子を搭載する場
合、基板と搭載位置の間にはアンダークラッドが存在す
るため、光ファイバや受光素子等の発熱を伴わない素子
と光導波路との結合には有効であるが、発光素子の場合
は発熱を伴うため、十分放熱を行うことができないとい
う欠点を持つ。
【０００６】上記したように将来の光導波路と発光素子
における光結合回路の量産化を図るためには、一括した
簡便な工程でなおかつ、ウェハ内において安定した高さ
方向の基準面を形成し、かつ発光素子の十分な放熱を行
うことが不可欠である。
における光結合回路の量産化を図るためには、一括した
簡便な工程でなおかつ、ウェハ内において安定した高さ
方向の基準面を形成し、かつ発光素子の十分な放熱を行
うことが不可欠である。
【０００７】
【課題を解決するための手段】本発明は、前記課題を解
決するための手段として、基板上に形成された下部クラ
ッド層、コア層及び上部クラッド層の光導波路形成層か
らなる光導波路と、前記光導波路形成層の一部分を除去
し形成した光素子搭載部を有し、露出した前記光導波路
の端面と前記光素子搭載部に搭載された光素子を光学的
に結合させる光結合回路において、前記光素子搭載部は
前記光導波路形成層の間に挿入された少なくとも１層の
薄膜から形成されるエッチングストップ用マスクを有
し、かつ、前記光素子が前記エッチングストップ用マス
クと接触する光素子と光導波路の光結合回路を、採用す
る。
決するための手段として、基板上に形成された下部クラ
ッド層、コア層及び上部クラッド層の光導波路形成層か
らなる光導波路と、前記光導波路形成層の一部分を除去
し形成した光素子搭載部を有し、露出した前記光導波路
の端面と前記光素子搭載部に搭載された光素子を光学的
に結合させる光結合回路において、前記光素子搭載部は
前記光導波路形成層の間に挿入された少なくとも１層の
薄膜から形成されるエッチングストップ用マスクを有
し、かつ、前記光素子が前記エッチングストップ用マス
クと接触する光素子と光導波路の光結合回路を、採用す
る。
【０００８】また、本発明は、前記課題を解決するため
の手段として、基板上に形成された下部クラッド層、コ
ア層及び上部クラッド層の光導波路形成層からなる光導
波路と、前記光導波路形成層の一部分を除去し形成した
光素子搭載部を有し、露出した前記光導波路の端面と前
記光素子搭載部に搭載された光素子を光学的に結合させ
る光結合回路の製造方法において、前記光導波路形成層
の間に少なくとも１層の薄膜を挿入する工程と、前記光
素子搭載部において前記薄膜の一部を除去する工程と、
前記上部クラッド層を形成した後に前記光素子搭載部の
前記導波路形成層を除去する際に、前記薄膜の表面をエ
ッチングストップ用マスクとする工程と、前記薄膜が除
去された部分の前記基板の表面を露出させる工程が含ま
れている光素子と光導波路の光結合回路の製造方法を、
採用する。
の手段として、基板上に形成された下部クラッド層、コ
ア層及び上部クラッド層の光導波路形成層からなる光導
波路と、前記光導波路形成層の一部分を除去し形成した
光素子搭載部を有し、露出した前記光導波路の端面と前
記光素子搭載部に搭載された光素子を光学的に結合させ
る光結合回路の製造方法において、前記光導波路形成層
の間に少なくとも１層の薄膜を挿入する工程と、前記光
素子搭載部において前記薄膜の一部を除去する工程と、
前記上部クラッド層を形成した後に前記光素子搭載部の
前記導波路形成層を除去する際に、前記薄膜の表面をエ
ッチングストップ用マスクとする工程と、前記薄膜が除
去された部分の前記基板の表面を露出させる工程が含ま
れている光素子と光導波路の光結合回路の製造方法を、
採用する。
【０００９】
【作用】本発明によると、光素子搭載部のマスクにより
エッチング速度の高精度な制御及び膜厚分布の高精度な
制御が全く不要となる。つまりエッチングによりマスク
が露出しても、このマスク材料として導波路形成層より
エッチング速度の非常に遅い膜を用いることにより、高
さ方向の基準面として安定して形成することができる。
さらに光素子搭載部のマスクの一部が除去されているこ
とによりこの部分の導波路形成層は除去され、基板表面
が露出する。よってこの露出した基板表面と光素子を熱
的または電気的に伝導度の高い材料を介してコンタクト
させることによりヒートシンクとして用いることができ
る。さらに本方法を実現するためには、光導波路形成層
の間に薄膜を挿入するだけでよく、通常の成膜、パター
ン化工程で形成できるため量産化するためには最適であ
る。
エッチング速度の高精度な制御及び膜厚分布の高精度な
制御が全く不要となる。つまりエッチングによりマスク
が露出しても、このマスク材料として導波路形成層より
エッチング速度の非常に遅い膜を用いることにより、高
さ方向の基準面として安定して形成することができる。
さらに光素子搭載部のマスクの一部が除去されているこ
とによりこの部分の導波路形成層は除去され、基板表面
が露出する。よってこの露出した基板表面と光素子を熱
的または電気的に伝導度の高い材料を介してコンタクト
させることによりヒートシンクとして用いることができ
る。さらに本方法を実現するためには、光導波路形成層
の間に薄膜を挿入するだけでよく、通常の成膜、パター
ン化工程で形成できるため量産化するためには最適であ
る。
【００１０】
【発明の実施の形態】本発明の実施の形態例について図
面を参照して説明する。図１（ａ）〜（ｄ）は本発明に
よって構成された光結合回路の第１実施の形態例を示
し、図１（ａ），（ｂ）はそれぞれ光素子を搭載する前
の光結合回路の斜視図及び断面図、図１（ｃ），（ｄ）
はそれぞれ光素子を搭載した後の光結合回路の斜視図及
び断面図である。図２は本実施の形態例の光結合回路を
構成するための工程を順番に示す斜視図である。本実施
の形態例では下部クラッド層の間にエッチングストップ
用のマスクを形成するため、下部クラッド層を２回に分
けて成膜する。まず基板１上に第１の下部クラッド層２
を成膜した後（図２（ａ））、エッチングストップ用の
マスクとなる薄膜６を形成する。この後光素子搭載部分
においてこの薄膜６の一部をパターン化により除去す
る。ここで光素子搭載部分の薄膜６が除去された部分と
残った部分をそれぞれ６ａ，６ｂとする（図２
（ｂ））。この後第２の下部クラッド層３、コア層５を
順次形成する（図２（ｃ））。ここで高さ方向の位置を
正確に決定するために予め成膜する膜厚を決定する必要
がある。搭載する光素子７の表面から光学的中心となる
活性層８の中心までの距離をｄ１、コア層５の膜厚をｄ
２とすると、第２の下部クラッド層３の必要な膜厚ｄ１
−ｄ２／２で決定される。一例としてコア層５の膜厚ｄ
２を６μｍ、光素子７の表面から光学的中心となる活性
層８の中心までの距離ｄ１を４μｍとすると、第２の下
部クラッド層３において必要な膜厚は１μｍとなる。こ
の時第１の下部クラッド層２の膜厚は第２の下部クラッ
ド層３と合わせて導波光が基板に吸収されない程度に厚
くすればよく、第１の下部クラッド層２の膜厚に正確な
精度は全く要求されない。さらに第２の下部クラッド層
３からコア層５の中心までの高さは例の場合４μｍであ
り、成膜時の膜厚におけるウェハ面内ばらつきが±１０
％程度であっても光素子を搭載したときの高さばらつき
は高々±０．４μｍ程度であり、高効率な光学的結合を
行うには問題のない十分高い精度である。図２（ｄ）に
おいてはコア層５を導波路形状にパターン化しエッチン
グを行った後、上部クラッド層４を成膜する。この上部
クラッド層４についても十分に厚くすればよく、膜厚の
正確な精度は全く必要としない。この後光素子７を搭載
する部分の光導波路形成層のエッチングを行う（図２
（ｅ））。
面を参照して説明する。図１（ａ）〜（ｄ）は本発明に
よって構成された光結合回路の第１実施の形態例を示
し、図１（ａ），（ｂ）はそれぞれ光素子を搭載する前
の光結合回路の斜視図及び断面図、図１（ｃ），（ｄ）
はそれぞれ光素子を搭載した後の光結合回路の斜視図及
び断面図である。図２は本実施の形態例の光結合回路を
構成するための工程を順番に示す斜視図である。本実施
の形態例では下部クラッド層の間にエッチングストップ
用のマスクを形成するため、下部クラッド層を２回に分
けて成膜する。まず基板１上に第１の下部クラッド層２
を成膜した後（図２（ａ））、エッチングストップ用の
マスクとなる薄膜６を形成する。この後光素子搭載部分
においてこの薄膜６の一部をパターン化により除去す
る。ここで光素子搭載部分の薄膜６が除去された部分と
残った部分をそれぞれ６ａ，６ｂとする（図２
（ｂ））。この後第２の下部クラッド層３、コア層５を
順次形成する（図２（ｃ））。ここで高さ方向の位置を
正確に決定するために予め成膜する膜厚を決定する必要
がある。搭載する光素子７の表面から光学的中心となる
活性層８の中心までの距離をｄ１、コア層５の膜厚をｄ
２とすると、第２の下部クラッド層３の必要な膜厚ｄ１
−ｄ２／２で決定される。一例としてコア層５の膜厚ｄ
２を６μｍ、光素子７の表面から光学的中心となる活性
層８の中心までの距離ｄ１を４μｍとすると、第２の下
部クラッド層３において必要な膜厚は１μｍとなる。こ
の時第１の下部クラッド層２の膜厚は第２の下部クラッ
ド層３と合わせて導波光が基板に吸収されない程度に厚
くすればよく、第１の下部クラッド層２の膜厚に正確な
精度は全く要求されない。さらに第２の下部クラッド層
３からコア層５の中心までの高さは例の場合４μｍであ
り、成膜時の膜厚におけるウェハ面内ばらつきが±１０
％程度であっても光素子を搭載したときの高さばらつき
は高々±０．４μｍ程度であり、高効率な光学的結合を
行うには問題のない十分高い精度である。図２（ｄ）に
おいてはコア層５を導波路形状にパターン化しエッチン
グを行った後、上部クラッド層４を成膜する。この上部
クラッド層４についても十分に厚くすればよく、膜厚の
正確な精度は全く必要としない。この後光素子７を搭載
する部分の光導波路形成層のエッチングを行う（図２
（ｅ））。
【００１１】この時、光素子搭載部分の薄膜６が除去さ
れた部分即ち６ａ部は、エッチングが基板表面１３まで
進行し、基板表面１３が露出した時点でエッチングが停
止する。また光素子搭載部分の薄膜６が残った部分即ち
６ｂ部は、エッチングがそこまで進行した時点で停止
し、この露出した基板表面１３が光素子搭載時の高さ方
向基準面となる。この露出した薄膜が残った部分６ｂの
表面上に光素子を搭載するため、光素子搭載位置におい
て薄膜６を除去した部分６ａと残った部分６ｂの位置関
係を図３に示す第２〜第４実施の形態例のようにするこ
とにより安定した光素子の搭載が可能となる。
れた部分即ち６ａ部は、エッチングが基板表面１３まで
進行し、基板表面１３が露出した時点でエッチングが停
止する。また光素子搭載部分の薄膜６が残った部分即ち
６ｂ部は、エッチングがそこまで進行した時点で停止
し、この露出した基板表面１３が光素子搭載時の高さ方
向基準面となる。この露出した薄膜が残った部分６ｂの
表面上に光素子を搭載するため、光素子搭載位置におい
て薄膜６を除去した部分６ａと残った部分６ｂの位置関
係を図３に示す第２〜第４実施の形態例のようにするこ
とにより安定した光素子の搭載が可能となる。
【００１２】図２ｅにおいてエッチングを行う際に、光
素子７と光学的に結合する導波路端面部分も同時に形成
することが工程の簡略化を図る上で望ましい。この導波
路端面部分は良好な結合効率を得るためには十分な平坦
性と垂直性が必要であるため、反応性イオンエッチング
（ＲＩＥ）、イオンビームエッチング（ＩＢＥ）、反応
性イオンビームエッチング（ＲＩＢＥ）等によるドライ
エッチングにより形成することが望ましいが、ドライエ
ッチングを用いなくても、代わりにウェットエッチング
を行った後に、端面部分にダイシングソー等で機械的に
溝を掘り、端面を形成することも可能である。
素子７と光学的に結合する導波路端面部分も同時に形成
することが工程の簡略化を図る上で望ましい。この導波
路端面部分は良好な結合効率を得るためには十分な平坦
性と垂直性が必要であるため、反応性イオンエッチング
（ＲＩＥ）、イオンビームエッチング（ＩＢＥ）、反応
性イオンビームエッチング（ＲＩＢＥ）等によるドライ
エッチングにより形成することが望ましいが、ドライエ
ッチングを用いなくても、代わりにウェットエッチング
を行った後に、端面部分にダイシングソー等で機械的に
溝を掘り、端面を形成することも可能である。
【００１３】従来の技術の中で記述した様に一般に光素
子の中でも発光素子として用いられる半導体レーザーは
発熱が大きいため、熱容量の大きいヒートシンクと呼ば
れる材料と接触させ、加熱させる必要がある。このヒー
トシンクの材料としてはＳｉ，ＢＮ等があるが、基板材
料として一般に用いられるＳｉを直接利用することが賢
明である。本実施の形態例においては薄膜６が除去され
た部分６ａを設けることにより、この部分において露出
したＳｉ基板と搭載した光素子を熱伝導率の高い材料を
介して接触させ、光素子の放熱を行うことが可能であ
る。一般に熱伝導率が高く、かつ電気的な導電率が高
く、さらに機械的に接着させる機能をもつ材料としてＡ
ｕＳｎ半田等がある。露出した基板表面部分にこのＡｕ
Ｓｎ半田等により十分な厚さの半田バンプ９を形成し、
搭載する光素子７と接触させることにより半田バンプ９
を通して十分な放熱効果が得られる。ここで高さ方向の
位置決めはエッチングストップ用マスク６ｂにより行わ
れるため、半田バンプの高さには全く関係なく高精度な
位置合わせが保たれる。
子の中でも発光素子として用いられる半導体レーザーは
発熱が大きいため、熱容量の大きいヒートシンクと呼ば
れる材料と接触させ、加熱させる必要がある。このヒー
トシンクの材料としてはＳｉ，ＢＮ等があるが、基板材
料として一般に用いられるＳｉを直接利用することが賢
明である。本実施の形態例においては薄膜６が除去され
た部分６ａを設けることにより、この部分において露出
したＳｉ基板と搭載した光素子を熱伝導率の高い材料を
介して接触させ、光素子の放熱を行うことが可能であ
る。一般に熱伝導率が高く、かつ電気的な導電率が高
く、さらに機械的に接着させる機能をもつ材料としてＡ
ｕＳｎ半田等がある。露出した基板表面部分にこのＡｕ
Ｓｎ半田等により十分な厚さの半田バンプ９を形成し、
搭載する光素子７と接触させることにより半田バンプ９
を通して十分な放熱効果が得られる。ここで高さ方向の
位置決めはエッチングストップ用マスク６ｂにより行わ
れるため、半田バンプの高さには全く関係なく高精度な
位置合わせが保たれる。
【００１４】ここで用いるエッチングストップ用マスク
６ｂには第１の下部クラッド層２のエッチングを行って
もほとんどエッチングされない特性が要求される。一般
的に下部クラッド層の膜厚は１０μｍ以上必要であるの
で、高精度な高さ方向位置を保つための精度±１μｍを
実現するためにはエッチングストップ用マスクは１μｍ
以下に抑える必要がある。よってこのマスクと下部クラ
ッド層のエッチング速度比（一般に選択比と呼ばれる）
は１０倍以上必要である。この選択比を１０倍以上とれ
るマスク材料としては、多結晶ＳｉやＣｒ，Ａｕ，Ｐｔ
等の金属、ＷＳｉやＭｏＳｉ等のシリサイドが有効であ
る。なお要求されるマスク材料の特性としては選択比を
大きくとれるという特性の他に、この上に第２の下部ク
ラッド層、コア層、上層クラッド層を成膜する際に膜質
が劣化しないことが必要である。一般に導波路形成のた
めの材料としては、Ｐ，Ｇｅ，Ｂ，Ｔｉ等をドープし屈
折率を変化させることが可能な石英膜や、Ｓｉ3 Ｎ4 膜
がある。特によく用いられる石英膜の成膜方法には常圧
ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ法、火炎堆積
法などがあるが、マスクの膜質の劣化を防ぐためには、
なるべく低温で形成することが望ましい。
６ｂには第１の下部クラッド層２のエッチングを行って
もほとんどエッチングされない特性が要求される。一般
的に下部クラッド層の膜厚は１０μｍ以上必要であるの
で、高精度な高さ方向位置を保つための精度±１μｍを
実現するためにはエッチングストップ用マスクは１μｍ
以下に抑える必要がある。よってこのマスクと下部クラ
ッド層のエッチング速度比（一般に選択比と呼ばれる）
は１０倍以上必要である。この選択比を１０倍以上とれ
るマスク材料としては、多結晶ＳｉやＣｒ，Ａｕ，Ｐｔ
等の金属、ＷＳｉやＭｏＳｉ等のシリサイドが有効であ
る。なお要求されるマスク材料の特性としては選択比を
大きくとれるという特性の他に、この上に第２の下部ク
ラッド層、コア層、上層クラッド層を成膜する際に膜質
が劣化しないことが必要である。一般に導波路形成のた
めの材料としては、Ｐ，Ｇｅ，Ｂ，Ｔｉ等をドープし屈
折率を変化させることが可能な石英膜や、Ｓｉ3 Ｎ4 膜
がある。特によく用いられる石英膜の成膜方法には常圧
ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ法、火炎堆積
法などがあるが、マスクの膜質の劣化を防ぐためには、
なるべく低温で形成することが望ましい。
【００１５】上記の方法により高さ方向の高精度位置合
わせが簡単に実現できるが、さらに簡便な光素子の搭載
を可能にするには横方向（基板面内方向）の位置合わせ
も同時に行えることが望ましい。これを実現する方法と
して画像認識を用いたインデックスアライメント法があ
る。この方法は光導波路と精密に位置合わせされた基板
上の位置にマーカーを設け、さらに光素子にもマーカー
を設け、これらのマーカーを画像認識することにより精
密な位置合わせを可能とするものである。この方法を組
み合わせることにより、光導波路と光素子の光学的結合
を行う際に全くモニターせず実装を行えるパッシブアラ
インメントが実現できるため、量産化には最適である。
わせが簡単に実現できるが、さらに簡便な光素子の搭載
を可能にするには横方向（基板面内方向）の位置合わせ
も同時に行えることが望ましい。これを実現する方法と
して画像認識を用いたインデックスアライメント法があ
る。この方法は光導波路と精密に位置合わせされた基板
上の位置にマーカーを設け、さらに光素子にもマーカー
を設け、これらのマーカーを画像認識することにより精
密な位置合わせを可能とするものである。この方法を組
み合わせることにより、光導波路と光素子の光学的結合
を行う際に全くモニターせず実装を行えるパッシブアラ
インメントが実現できるため、量産化には最適である。
【００１６】なお、上記した実施の形態例は、光素子の
表面の位置が搭載した際に下部クラッド層の間にある場
合についての説明であるが、光素子の活性層の位置が光
素子表面からさらに近い位置にある場合は、光素子の表
面が搭載した際にコア層の間に位置することがある。こ
のような場合には図４に示す第５実施の形態例のように
コア層５を第１のコア層１１ａと第２のコア層１１ｂの
２回に分けて下部クラッド層１０上に成膜し、この間に
エッチングストップ用マスク６ｂを形成すればよいこと
は明らかである。さらに近年、光素子の構造において図
５ａに示す第６実施の形態例のように活性層８の部分の
みが光素子７の表面より台形状に盛り上がって形成され
る場合がある。このような場合は、光素子の表面の位置
が搭載した際に上部クラッド層の間にあるので、図５ｂ
に示す様に上部クラッド層４を第１の上部クラッド層１
２ａと第２の上部クラッド層１２ｂの２回に分けて成膜
し、この間にエッチングストップ用マスク６ｂを形成す
ればよい。この時エッチングストップ用マスクは図１の
様に光素子を搭載する部分の内、活性層の部分に位置す
るマスクを予め除去しておく必要がある。上述した実施
例は主に発光素子や受光素子と光導波路の結合に関して
であるが、本発明の応用は発光素子や受光素子だけに限
らない。光導波路デバイスとしては石英導波路以外に実
用化されているものとしてＬｉＮｂＯ3 基板を用いたデ
バイスがある。この材料は電気光学効果、圧電効果をも
つため、光変調器や光スイッチ等の機能デバイスとして
応用されている。石英導波路は光導波路として優れた特
性を有する反面、ＬｉＮｂＯ3がもつ機能を有しないた
め、これらを組み合わせて用いることは非常に魅力的で
ある。ＬｉＮｂＯ3 基板に形成される光導波路は一般に
基板表面付近に位置するため、上述した発光素子、受光
素子等と同様に本発明により簡単に結合させることがで
きることは明らかである。
表面の位置が搭載した際に下部クラッド層の間にある場
合についての説明であるが、光素子の活性層の位置が光
素子表面からさらに近い位置にある場合は、光素子の表
面が搭載した際にコア層の間に位置することがある。こ
のような場合には図４に示す第５実施の形態例のように
コア層５を第１のコア層１１ａと第２のコア層１１ｂの
２回に分けて下部クラッド層１０上に成膜し、この間に
エッチングストップ用マスク６ｂを形成すればよいこと
は明らかである。さらに近年、光素子の構造において図
５ａに示す第６実施の形態例のように活性層８の部分の
みが光素子７の表面より台形状に盛り上がって形成され
る場合がある。このような場合は、光素子の表面の位置
が搭載した際に上部クラッド層の間にあるので、図５ｂ
に示す様に上部クラッド層４を第１の上部クラッド層１
２ａと第２の上部クラッド層１２ｂの２回に分けて成膜
し、この間にエッチングストップ用マスク６ｂを形成す
ればよい。この時エッチングストップ用マスクは図１の
様に光素子を搭載する部分の内、活性層の部分に位置す
るマスクを予め除去しておく必要がある。上述した実施
例は主に発光素子や受光素子と光導波路の結合に関して
であるが、本発明の応用は発光素子や受光素子だけに限
らない。光導波路デバイスとしては石英導波路以外に実
用化されているものとしてＬｉＮｂＯ3 基板を用いたデ
バイスがある。この材料は電気光学効果、圧電効果をも
つため、光変調器や光スイッチ等の機能デバイスとして
応用されている。石英導波路は光導波路として優れた特
性を有する反面、ＬｉＮｂＯ3がもつ機能を有しないた
め、これらを組み合わせて用いることは非常に魅力的で
ある。ＬｉＮｂＯ3 基板に形成される光導波路は一般に
基板表面付近に位置するため、上述した発光素子、受光
素子等と同様に本発明により簡単に結合させることがで
きることは明らかである。
【００１７】
【発明の効果】以上説明したように本発明は、下部クラ
ッド層、コア層、上部クラッド層の光導波路形成層から
なる光導波路と、この光導波路形成層の一部分を除去
し、露出した導波路端面に光素子を光学的に結合させる
光結合回路において、光導波路形成層の間に少なくとも
１層の薄膜か挿入され光素子搭載部の薄膜を一部除去し
た構造を持つことにより、残った薄膜の部分が光導波路
の光素子と結合させる端面の形成時における光素子搭載
部のエッチングストップ用マスクとなり、素子の高さ方
向位置決め基準面として用いることができ、さらに薄膜
が除去された部分はエッチングにより導波路形成層が除
去され、基板表面が露出されるため、熱伝導率の高い材
料を介してヒートシンクである基板と光素子を接触させ
ることができる。よって光導波路と光素子の高さ方向の
位置を高精度で制御することができ、かつ発熱を生じる
光素子の放熱を十分に行うことができるため安定した実
装が可能となる。さらにウェハ内における位置ずれのば
らつきもほとんど生じることがないので光結合回路の量
産化に非常に効果を発揮することができる。
ッド層、コア層、上部クラッド層の光導波路形成層から
なる光導波路と、この光導波路形成層の一部分を除去
し、露出した導波路端面に光素子を光学的に結合させる
光結合回路において、光導波路形成層の間に少なくとも
１層の薄膜か挿入され光素子搭載部の薄膜を一部除去し
た構造を持つことにより、残った薄膜の部分が光導波路
の光素子と結合させる端面の形成時における光素子搭載
部のエッチングストップ用マスクとなり、素子の高さ方
向位置決め基準面として用いることができ、さらに薄膜
が除去された部分はエッチングにより導波路形成層が除
去され、基板表面が露出されるため、熱伝導率の高い材
料を介してヒートシンクである基板と光素子を接触させ
ることができる。よって光導波路と光素子の高さ方向の
位置を高精度で制御することができ、かつ発熱を生じる
光素子の放熱を十分に行うことができるため安定した実
装が可能となる。さらにウェハ内における位置ずれのば
らつきもほとんど生じることがないので光結合回路の量
産化に非常に効果を発揮することができる。
【図１】本発明の第１実施の形態例を示し、（ａ），
（ｂ）は、それぞれ光素子を搭載する前の光結合回路の
斜視図、断面図、（ｃ），（ｄ）は、それぞれ光素子を
搭載した後の光結合回路の斜視図、断面図である。
（ｂ）は、それぞれ光素子を搭載する前の光結合回路の
斜視図、断面図、（ｃ），（ｄ）は、それぞれ光素子を
搭載した後の光結合回路の斜視図、断面図である。
【図２】本発明の第１実施の形態例の工程の斜視図であ
り、順次（ａ）〜（ｅ）に示す。
り、順次（ａ）〜（ｅ）に示す。
【図３】本発明の第２〜第４実施の形態例の平面図であ
り、順次（ａ）〜（ｃ）に示す。
り、順次（ａ）〜（ｃ）に示す。
【図４】本発明の第５実施の形態例の断面図である。
【図５】本発明の第６実施の形態例を示し、（ａ）は斜
視図、（ｂ）は断面図である。
視図、（ｂ）は断面図である。
１ 基板 ２ 第１の下部クラッド層 ３ 第２の下部クラッド層 ４ 上部クラッド層 ５ コア層 ６ 薄膜 ６ａ 光素子搭載部分の薄膜が除去された部分 ６ｂ 光素子搭載部分の薄膜が残った部分、エッチン
グストップ用マスク ７ 光素子 ８ 活性層 ９ 半田バンプ １０ 下部クラッド層 １１ａ 第１のコア層 １１ｂ 第２のコア層 １２ａ 第１の上部クラッド層 １２ｂ 第２の上部クラッド層 １３ 基板表面
グストップ用マスク ７ 光素子 ８ 活性層 ９ 半田バンプ １０ 下部クラッド層 １１ａ 第１のコア層 １１ｂ 第２のコア層 １２ａ 第１の上部クラッド層 １２ｂ 第２の上部クラッド層 １３ 基板表面
Claims (5)
- 【請求項１】 基板上に形成された下部クラッド層、コ
ア層及び上部クラッド層の光導波路形成層からなる光導
波路と、前記光導波路形成層の一部分を除去し形成した
光素子搭載部を有し、露出した前記光導波路の端面と前
記光素子搭載部に搭載された光素子を光学的に結合させ
る光結合回路において、前記光素子搭載部は前記光導波
路形成層の間に挿入された少なくとも１層の薄膜から形
成されるエッチングストップ用マスクを有し、かつ、前
記光素子が前記エッチングストップ用マスクと接触する
ことを特徴とする光素子と光導波路の光結合回路。 - 【請求項２】 前記光素子搭載部において形成された前
記エッチングストップ用マスク以外の部分の前記光導波
路形成層が除去され、前記基板が露出していることを特
徴とする請求項１記載の光素子と光導波路の光結合回
路。 - 【請求項３】 露出した前記基板の表面と前記光素子は
電気的又は熱的に伝導率の高い材料により接触している
ことを特徴とする請求項２記載の光素子と光導波路の光
結合回路。 - 【請求項４】 基板上に形成された下部クラッド層、コ
ア層及び上部クラッド層の光導波路形成層からなる光導
波路と、前記光導波路形成層の一部分を除去し形成した
光素子搭載部を有し、露出した前記光導波路の端面と前
記光素子搭載部に搭載された光素子を光学的に結合させ
る光結合回路の製造方法において、前記光導波路形成層
の間に少なくとも１層の薄膜を挿入する工程と、前記光
素子搭載部において前記薄膜の一部を除去する工程と、
前記上部クラッド層を形成した後に前記光素子搭載部の
前記導波路形成層を除去する際に、前記薄膜の表面をエ
ッチングストップ用マスクとする工程と、前記薄膜が除
去された部分の前記基板の表面を露出させる工程が含ま
れていることを特徴とする光素子と光導波路の光結合回
路の製造方法。 - 【請求項５】 前記光導波路形成層を除去する工程にお
ける前記光導波路形成層の間に形成された前記薄膜のエ
ッチング速度は、前記導波路形成層のエッチング速度の
１０分の１以下であることを特徴とする請求項４記載の
光素子と光導波路の光結合回路の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8118645A JP2823044B2 (ja) | 1996-05-14 | 1996-05-14 | 光結合回路及びその製造方法 |
| US08/851,679 US5907646A (en) | 1996-05-14 | 1997-05-06 | Optical coupling circuit and fabrication process therefor |
| EP97107800A EP0807838A1 (en) | 1996-05-14 | 1997-05-13 | Optical waveguide coupling arrangement and fabrication process therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8118645A JP2823044B2 (ja) | 1996-05-14 | 1996-05-14 | 光結合回路及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09304663A JPH09304663A (ja) | 1997-11-28 |
| JP2823044B2 true JP2823044B2 (ja) | 1998-11-11 |
Family
ID=14741691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8118645A Expired - Fee Related JP2823044B2 (ja) | 1996-05-14 | 1996-05-14 | 光結合回路及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5907646A (ja) |
| EP (1) | EP0807838A1 (ja) |
| JP (1) | JP2823044B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361520B2 (en) | 2006-04-28 | 2008-04-22 | Nec Corporation | Optical waveguide device and manufacturing method thereof |
| US7492984B2 (en) | 2006-04-17 | 2009-02-17 | Nec Corporation | Optical waveguide device and manufacturing method thereof |
| EP2042900A1 (en) | 2007-09-28 | 2009-04-01 | NEC Corporation | Planar lightwave circuit, manufacturing method thereof, and light waveguide device |
| WO2010106995A1 (ja) | 2009-03-17 | 2010-09-23 | 日本電気株式会社 | 光導波路デバイス及びその製造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2985830B2 (ja) | 1997-05-19 | 1999-12-06 | 日本電気株式会社 | 光モジュール及びその製造方法 |
| KR100762387B1 (ko) | 1999-07-16 | 2007-10-02 | 하이마이트 에이/에스 | Ｓｉ-기판 상의 능동 및 수동 광학 소자들의 하이브리드 집적 |
| JP2001142037A (ja) * | 1999-11-17 | 2001-05-25 | Oki Electric Ind Co Ltd | 電界効果型光変調器および半導体光素子の製造方法 |
| JP4779255B2 (ja) * | 2001-07-16 | 2011-09-28 | パナソニック株式会社 | レーザ光源 |
| US6922508B2 (en) * | 2001-08-17 | 2005-07-26 | Fujitsu Limited | Optical switching apparatus with adiabatic coupling to optical fiber |
| US6898343B2 (en) | 2001-08-17 | 2005-05-24 | Fujitsu Limited | Optical switching apparatus and method for fabricating |
| US6710350B2 (en) | 2002-03-05 | 2004-03-23 | Ge Medical Systems Information Technologies, Inc. | Radiation detector with microphotonic optical switches to route light in an imaging system |
| KR100456672B1 (ko) * | 2002-03-30 | 2004-11-10 | 한국전자통신연구원 | 광도파로 플랫폼 및 그 제조 방법 |
| JP5186785B2 (ja) * | 2007-03-23 | 2013-04-24 | 日本電気株式会社 | 光導波路デバイス、光導波路デバイス用光素子実装システム、光素子実装方法、及びそのプログラム |
| CH700471B1 (de) * | 2009-02-17 | 2013-07-31 | Vario Optics Ag | Verfahren zur Herstellung einer elektro-optischen Leiterplatte mit Lichtwellenleiterstrukturen. |
| US11181688B2 (en) | 2009-10-13 | 2021-11-23 | Skorpios Technologies, Inc. | Integration of an unprocessed, direct-bandgap chip into a silicon photonic device |
| US9882073B2 (en) * | 2013-10-09 | 2018-01-30 | Skorpios Technologies, Inc. | Structures for bonding a direct-bandgap chip to a silicon photonic device |
| JP5834461B2 (ja) * | 2011-04-14 | 2015-12-24 | 日本電気株式会社 | 半導体レーザモジュール及びその製造方法 |
| JP6380069B2 (ja) * | 2014-12-11 | 2018-08-29 | 住友電気工業株式会社 | 光送信モジュール |
| JP6696151B2 (ja) * | 2015-11-11 | 2020-05-20 | 富士通株式会社 | 光集積素子及びその製造方法並びに光通信装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1255382A (en) * | 1984-08-10 | 1989-06-06 | Masao Kawachi | Hybrid optical integrated circuit with alignment guides |
| JPH01198706A (ja) * | 1987-12-02 | 1989-08-10 | Furukawa Electric Co Ltd:The | 埋め込み型光導波路 |
| JPH02244104A (ja) * | 1989-03-17 | 1990-09-28 | Nippon Telegr & Teleph Corp <Ntt> | ガラス光導波路 |
| JPH04242127A (ja) * | 1991-01-16 | 1992-08-28 | Canon Inc | 導波型光検出器 |
| JP3100698B2 (ja) * | 1991-10-11 | 2000-10-16 | 富士通株式会社 | 導波路型光デバイスの製造方法 |
| JPH06201930A (ja) * | 1993-01-07 | 1994-07-22 | Nippon Telegr & Teleph Corp <Ntt> | ハイブリッド光導波回路およびその製造方法 |
| JP2798583B2 (ja) * | 1993-06-08 | 1998-09-17 | 日本電気株式会社 | 光デバイスの製造方法 |
| JP3117107B2 (ja) * | 1993-08-03 | 2000-12-11 | シャープ株式会社 | 光集積回路素子の組立構造 |
| FR2727768B1 (fr) * | 1994-12-05 | 1997-01-10 | Alcatel Nv | Procede pour former une couche de silice a eliminer ulterieurement et procede pour rapporter un composant en optique integree |
-
1996
- 1996-05-14 JP JP8118645A patent/JP2823044B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-06 US US08/851,679 patent/US5907646A/en not_active Expired - Lifetime
- 1997-05-13 EP EP97107800A patent/EP0807838A1/en not_active Ceased
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7492984B2 (en) | 2006-04-17 | 2009-02-17 | Nec Corporation | Optical waveguide device and manufacturing method thereof |
| US7778504B2 (en) | 2006-04-17 | 2010-08-17 | Nec Corporation | Optical waveguide device and manufacturing method thereof |
| EP1847860A3 (en) * | 2006-04-17 | 2011-11-30 | NEC Corporation | Optical waveguide device with optical component and its manufacturing method |
| US7361520B2 (en) | 2006-04-28 | 2008-04-22 | Nec Corporation | Optical waveguide device and manufacturing method thereof |
| EP2042900A1 (en) | 2007-09-28 | 2009-04-01 | NEC Corporation | Planar lightwave circuit, manufacturing method thereof, and light waveguide device |
| WO2010106995A1 (ja) | 2009-03-17 | 2010-09-23 | 日本電気株式会社 | 光導波路デバイス及びその製造方法 |
| US8594477B2 (en) | 2009-03-17 | 2013-11-26 | Nec Corporation | Optical waveguide device and method of manufacturing thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US5907646A (en) | 1999-05-25 |
| JPH09304663A (ja) | 1997-11-28 |
| EP0807838A1 (en) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823044B2 (ja) | 光結合回路及びその製造方法 | |
| JP3062884B2 (ja) | Ｓｏｉ光導波路を利用したハイブリッド光集積回路用基板の製造方法 | |
| JP3302458B2 (ja) | 集積化光装置及び製造方法 | |
| US5499732A (en) | Method for fabricating an optical device | |
| US10761279B2 (en) | Method of producing a device for adiabatic coupling between waveguide arrays, corresponding device, and system | |
| EP0171615B1 (en) | Hybrid optical integrated circuit and fabrication method thereof | |
| US6112002A (en) | Optical coupler optically coupling a light beam of a semiconductor laser source with a single mode optical waveguide or fiber | |
| US6118917A (en) | Optical fiber passive alignment apparatus using alignment platform | |
| US5703980A (en) | Method for low-loss insertion of an optical signal from an optical fibre to a waveguide integrated on to a semiconductor wafer | |
| KR100456672B1 (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
| KR100427582B1 (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
| JPH087288B2 (ja) | ハイブリッド光集積回路の製造方法 | |
| JPH08179155A (ja) | レンズと光ファイバとの結合方法及びレンズ基板の作成方法 | |
| JPH07128531A (ja) | 光集積回路およびその作製方法 | |
| JP6384152B2 (ja) | 光デバイス及びその製造方法 | |
| EP1211532A2 (en) | Optical device for mounting optical elements | |
| JPH07151940A (ja) | 光結合構造とその製造方法 | |
| JP2006251046A (ja) | 光導波路基板、光表面実装導波路素子およびそれらの製造方法 | |
| US20040247248A1 (en) | Passive alignment between waveguides and optical components | |
| JP3204437B2 (ja) | ハイブリッド光集積用実装基板の作製方法 | |
| JPH0915440A (ja) | ハイブリッド光集積用実装基板の作製方法 | |
| WO2023084610A1 (ja) | 光モジュールおよびその作製方法 | |
| JPH11190811A (ja) | 光デバイス実装用基板及びその製造方法並びに光モジュール | |
| KR20000065884A (ko) | 광송수신 모듈 및 그 제조방법 | |
| KR100650820B1 (ko) | 평면 광도파로 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |