KR100650820B1 - 평면 광도파로 소자의 제조방법 - Google Patents

평면 광도파로 소자의 제조방법 Download PDF

Info

Publication number
KR100650820B1
KR100650820B1 KR1020040059334A KR20040059334A KR100650820B1 KR 100650820 B1 KR100650820 B1 KR 100650820B1 KR 1020040059334 A KR1020040059334 A KR 1020040059334A KR 20040059334 A KR20040059334 A KR 20040059334A KR 100650820 B1 KR100650820 B1 KR 100650820B1
Authority
KR
South Korea
Prior art keywords
layer
optical waveguide
forming
lower clad
clad layer
Prior art date
Application number
KR1020040059334A
Other languages
English (en)
Other versions
KR20050030535A (ko
Inventor
최정호
류기한
신상길
박승배
Original Assignee
엘에스전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스전선 주식회사 filed Critical 엘에스전선 주식회사
Publication of KR20050030535A publication Critical patent/KR20050030535A/ko
Application granted granted Critical
Publication of KR100650820B1 publication Critical patent/KR100650820B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/134—Integrated optical circuits characterised by the manufacturing method by substitution by dopant atoms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12183—Ion-exchange
    • G02B2006/12185—Ion-exchange field-assisted ion-exchange

Abstract

광도파로와 광섬유 가이드홈이 동일 기판상에 형성되는 평면 광도파로 소자 및 그 제조방법이 제공된다. 본 발명의 평면 광도파로 소자는, 평면기판; 광도파로 패턴에 상응하는 부분의 기판 표면으로부터 내부로 연장형성된 소정 두께의 하부 클래드층; 광도파로 패턴의 단부로부터 연장되는 광섬유 가이드홈 패턴에 상응하는 부분의 기판 표면에 형성된 광섬유 가이드홈; 광도파로 패턴에 상응하여 상기 하부 클래드층 상에 형성된 코어층; 및 상기 코어층 상에 형성된 상부 클래드층;을 포함한다. 본 발명의 평면 광도파로 소자의 제조방법은, 광도파로 패턴이 형성될 부분의 평면기판 표면으로부터 내부로 소정 두께의 다공성 구조층을 형성하는 단계; 광도파로 패턴이 형성될 부분의 다공성 구조층을 하부 클래드층으로 형성하는 단계; 광도파로 패턴에 상응하는 코어층을 상기 하부 클래드층 상에 형성하는 단계; 상기 코어층 상에 상부 클래드층을 형성하는 단계;를 포함한다.
PLC, 평면 광도파로, 다공성 구조층, 다공성 실리콘층, 전기화학적 처리

Description

평면 광도파로 소자의 제조방법{Method for producing planar lightwave circuit device}
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 종래의 평면 광도파로 소자의 제조과정을 도시한 사시도.
도 2는 본 발명의 바람직한 실시예에 따른 평면 광도파로 소자 제조방법의 공정순서도.
도 3은 도 2의 각 과정에 상응하는 제조공정을 도식화한 단면도.
도 4는 본 발명에 따라 제조된 평면 광도파로 소자의 구성예을 도시하는 절개사시도.
<도면의 주요 참조부호에 대한 설명>
10...실리콘 기판 15,40,50...마스크
20...다공성 실리콘층 21...실리카층
25...산화방지막 30...실리카 완충층
35...코어층 45...상부 클래드층
55...광섬유 가이드홈
본 발명은 평면 광도파로 소자 및 그 제조방법에 관한 것이다.
수동(passive) 광소자의 경우에는 능동(active) 소자에 비해 광학적 입출력단이 많으며, 광손실이 소자의 중요한 성능으로 작용하므로 입출력단에 결합되는 광섬유와의 정밀한 광축정렬이 요구된다.
특히, 최근에는 광신호에 대한 분기, 스위칭, 신호 다중화 등의 처리를 위해 평면기판 상에 광도파로 회로가 형성된 평면 광도파로 소자(Planar Lightwave Circuit; PLC)에 대한 관심이 높아지고 있는데, 평면 광도파로의 제작을 위해서는 매우 정확하고도 효율적인 광섬유 결합공정이나 패키징 처리가 수행되어야 한다.
어레이 도파로 회절격자(Arrayed Waveguide Grating; AWG)나 스플리터(splitter)는 평면 광도파로 형태로 제작되는 대표적인 수동 광소자로서, 종래에는 이러한 소자와 광섬유를 결합하기 위해, 광도파로의 입출력단에 대하여 광섬유 어레이를 능동정렬한 후 에폭시를 이용하여 고정시키고 별도의 외부 케이스에 하우징 처리하는 방식이 사용되었다. 이를 도 1을 참조하여 설명하면 다음과 같다.
도 1은 하나의 광신호를 여러개의 광신호로 분기하는 종래의 평면 광도파로 소자(1x4 스플리터)에 광섬유 어레이의 입출력단을 결합하고 하우징 처리를 하는 과정을 개략적으로 도시한다.
도 1을 참조하면, 종래의 평면 광도파로 소자는, 먼저 하나의 입력광을 분기하여 4개의 광으로 출력하기 위한 평면 광도파로가 형성된 스플리터칩(120)에 대하여, 그 입력단과 출력단에 각각 1채널 광섬유 어레이(115)와 4채널 광섬유 어레이(125)가 광축정렬 과정을 거쳐서 결합된다. 즉, 1채널 광섬유 어레이(115)를 통해 입력된 후 스플리터칩(120)을 거쳐서 상기 4채널 광섬유 어레이(125)에서 출력되는 광의 세기를 관찰하면서 스플리터칩(120)에 대한 양측 광섬유 어레이(115,125)의 배치를 능동적으로 변화시키는 방식으로 광축의 능동정렬이 이루어지게 된다.
한편, 광축정렬 후에는 정렬상태를 고정하도록 스플리터칩(120)과 양측 광섬유 어레이(115,125) 간에 에폭시를 이용한 접합공정이 수행되고, 자외선 처리에 의한 본딩공정이 이루어진다.
이렇게 제조된 종래의 평면 광도파로 소자는 그 접합 부위가 약하므로 별도의 외부 케이스에 의한 하우징 처리를 거치게 된다. 즉, 양단에 광섬유 어레이(115,125)가 접합된 스플리터칩(120)이 하부케이스(140) 내에 조심스럽게 놓여지면, 외부 충격 방지용 충진재(미도시)가 간극에 채워지고, 이어서 하부케이스(140)의 위에 상부케이스(135)가 결합되어 패키징이 완료된다.
그러나, 이와 같은 방식의 평면 광도파로 소자 제조공정은 복잡한 능동 광축정렬을 위해 많은 시간과 비용이 소요되고, 패키징 공정 등이 용이하지 않은 문제가 있다.
또한, 광섬유 어레이의 구성시 기판상에 광섬유의 배치를 위한 V-홈을 형성하기 위해서는 기판과 마스크 간에 정밀한 정렬이 이루어져야 하며, V-홈의 형성후 에는 홈의 경사면을 다듬는 공정이 이어져야 하므로 작업이 매우 까다롭다. 따라서, 광도파로와 광섬유 간의 정확한 정렬을 위해서는 광섬유의 가이드를 위한 홈을 용이하고도 정밀하게 가공하기 위한 기술이 제공되어야 한다.
이와 같이, 종래의 평면 광도파로 소자는 광축정렬과 제작에 많은 시간과 비용이 소요되는데, 특히 채널수가 증가하게 되면 광섬유 어레이(115,125)의 가격이 스플리터칩(120)의 가격을 상회하게 되고, 광축의 능동 정렬에 따른 비용과 신뢰성 확보에 소요되는 노력 등으로 인해 광도파로 소자의 가격을 낮추는 데에 한계가 있다.
본 발명은 상기와 같은 과제들을 해결하기 위해 창안된 것으로서, 광축정렬과 제조가 저렴하고도 매우 정밀하게 수행되는 평면 광도파로 소자 및 그 제조방법을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은, 광도파로 회로와 광섬유 가이드홈을 동일 평면기판 상에 형성함으로써, 광도파로 소자의 제조와 정렬에 소요되는 시간과 비용을 현저하게 절감할 수 있는 광도파로 소자의 제조방법을 제공한다.
즉, 본 발명의 일 측면에 따른 평면 광도파로 소자의 제조방법은, 광도파로 패턴이 형성될 부분의 평면기판 표면으로부터 내부로 소정 두께의 다공성 구조층을 형성하는 단계; 광도파로 패턴이 형성될 부분의 다공성 구조층을 하부 클래드층으로 형성하는 단계; 광도파로 패턴에 상응하는 코어층을 상기 하부 클래드층 상에 형성하는 단계; 상기 코어층 상에 상부 클래드층을 형성하는 단계;를 포함한다.
여기서, 상기 평면기판으로는 실리콘 기판을 이용할 수 있고, 이 경우 상기 하부 클래드층을 형성하는 단계는, 상기 다공성 구조층을 실리카층으로 산화하여 굴절률을 조절함으로써 하부 클래드층으로 형성한다.
또한, 본 발명의 다른 측면에 따른 광도파로 소자의 제조방법은, 광도파로 패턴 및 광섬유 가이드홈 패턴이 형성될 부분의 실리콘 평면기판 표면으로부터 내부로 소정 두께의 다공성(porous) 실리콘층을 형성하는 단계; 광도파로 패턴이 형성될 부분의 다공성 실리콘층을 선택적으로 실리카층으로 산화하여 하부 클래드층을 형성하는 단계; 광도파로 패턴에 상응하는 코어층을 상기 하부 클래드층 상에 형성하는 단계; 상기 코어층 상에 상부 클래드층을 형성하는 단계; 광도파로 패턴의 단부로부터 연장되는 광섬유 가이드홈 패턴에 상응하는 지점의 다공성 실리콘층을 노출시키는 단계; 및 상기 노출된 다공성 실리콘층을 식각하여 광섬유 가이드홈을 형성하는 단계;를 포함한다.
상기 다공성 실리콘층은, 상기 실리콘 기판을 전기화학적 분해처리를 하여 얻어질 수 있다.
상기 하부 클래드층을 형성하는 단계 이전에, 광섬유 가이드홈 패턴이 형성될 부분의 다공성 실리콘층에 산화방지막을 증착하는 단계;가 더 포함될 수 있다.
상기 하부 클래드층을 형성하는 단계에는, 산화정도를 조절하여 다공성 실리콘과 실리카의 함량비율을 변화시킴으로써 굴절률을 조절하는 단계;가 포함될 수 있다.
본 발명에는 상기 실리카층에 붕소 또는 인을 도핑하여 굴절률을 조절하는 단계;가 더 포함될 수 있다.
또한, 본 발명에는 상기 하부 클래드층의 평탄화를 위해 열처리 하는 단계;가 더 포함될 수 있다.
본 발명에는 상기 하부 클래드층의 평탄화를 위해 실리카 완충층을 형성하는 단계;가 포함될 수도 있다.
한편, 본 발명에 의하면, 평면기판; 광도파로 패턴에 상응하는 부분의 기판 표면으로부터 내부로 연장형성된 소정 두께의 하부 클래드층; 광도파로 패턴의 단부로부터 연장되는 광섬유 가이드홈 패턴에 상응하는 부분의 기판 표면에 형성된 광섬유 가이드홈; 광도파로 패턴에 상응하여 상기 하부 클래드층 상에 형성된 코어층; 및 상기 코어층 상에 형성된 상부 클래드층;을 포함하는 평면 광도파로 소자가 제공된다.
바람직하게, 상기 평면기판은 실리콘 기판으로 이루어지고, 상기 하부 클래드층은 실리카(SiO2)로 형성될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 2는 본 발명의 바람직한 실시예에 따른 평면 광도파로 소자 제조방법의 공정순서도이며, 도 3은 각 제조공정을 도식화한 단면도로서, 도면 왼쪽은 광도파로 패턴 부분을 도시한 단면도이고, 오른쪽은 광섬유 가이드홈(도 4에서 55) 부분을 도시한 단면도이다.
도 2 및 도 3을 참조하면, 먼저 공정 ①과 같이 실리콘(Si) 기판(10)을 준비한 후, 공정 ② 및 ③과 같이 광도파로 패턴과 광섬유 가이드홈이 형성될 부분에 다공성 실리콘층(20)을 형성하는 공정이 수행된다(단계 S100). 구체적으로, 광도파로 패턴과 광섬유 가이드홈 패턴에 상응하는 부분의 실리콘 기판(10) 상에는 공정 ②와 같이 마스크 패턴(15)이 증착된 후 공정 ③과 같이 전기화학적 분해공정을 통해 실리콘 기판(10) 표면으로부터 내부로 연장되며 예컨대, 5㎛ 이상의 두께를 갖는 다공성 실리콘층(20)이 형성된다. 광도파로 패턴 부분에 형성된 다공성 실리콘층(20)은 후속하는 산화공정에 의해 산화되어 하부 클래드층으로 되며, 광섬유 가이드홈 패턴 부분의 다공성 실리콘층(20)은 후술하는 광섬유 가이드홈 형성공정에서 제거되어 광섬유 가이드홈으로 된다. 여기서 전기화학적 분해공정 자체는 반도체 공정에 공지되어 있으므로 간략하게 설명하면, 실리콘 기판(웨이퍼)에 전극과 다공성 실리콘층을 형성할 영역을 노출하는 마스크 패턴(15)을 형성하고 HF or KOH 등 적절한 전해질 용액에 담근 후 전류를 흘려, 마스크 패턴(15)에 의해 노출된 영역의 실리콘 웨이퍼에 나노미터에서 마이크로미터 직경의 수많은 공공을 만드는 공정을 말한다.
이와 같이 형성된 다공성 실리콘층(20)은 일반 실리콘 기판에 비해 몇 차수(order)나 빠르게 산화반응이 진행되므로 실리카(SiO2)층 제조 공정에 소요되는 시간이 현저하게 줄어들어 공정가격이 저렴한 장점이 있다. 이어서, 공정 ④와 같이, 전기화학적 분해공정에서 사용된 마스크 패턴(15)은 제거한다.
일반적으로 실리콘의 굴절률은 3.5 정도이므로, 전술한 바와 같이 광도파로 패턴에 상응하는 부분의 다공성 실리콘층(20)은 굴절률이 예컨대, 1.5 정도 되는 하부 클래드층의 역할을 수행하도록 공정 ⑥과 같이 선택적으로 실리카(SiO2)층(21)으로 산화되는 공정을 거친다(단계 S110). 이러한 산화공정으로는 열산화 또는 습식 산화공정이 채용될 수 있다. 다공성 실리콘층(20)이 산화되어 실리카(SiO2)층(21)이 형성될 경우, 단위 체적당 원자수가 증가되어 부피가 늘어나기 때문에 본래의 다공성 구조는 좀 더 치밀해지게 되는데, 이때 다공성 실리콘의 기공율(단위부피당 기공이 차지하는 비율)을 조절하면, 기공율이 줄어든 실리카층 또는 기공이 존재하지 않는 실리카층을 얻을 수 있다.
부가적으로, 실리카층(21)의 형성시 산화정도를 조절하여 실리콘과 실리카의 성분비율을 변화시키면 하부 클래드층의 굴절률을 조절하는 것이 가능하다. 또한, 실리카층(21)을 얻은 후 붕소(B)를 도핑하면 굴절률이 감소하고, 인(P)을 도핑하면 굴절률이 증가하므로 이러한 도핑제의 첨가량을 변화시켜 굴절률을 조절하는 것도 가능하다. 굴절률을 조절하기 위해 사용되는 도핑제는 이외에도 게르마늄(Ge) 등 공지의 다양한 물질이 사용될 수 있다.
한편, 산화공정 ⑥에 앞서, 광섬유 가이드홈이 형성될 부분은, 공정 ⑤와 같이 산화방지막(25)을 형성하는 공정을 거침으로써 상기의 열산화 또는 습식 산화공정시 다공성 실리콘층(20)의 산화를 방지하는 것이 바람직하다.
상기와 같이 하부 클래드층이 형성된 후에는 공정 ⑦ 내지 공정 ⑨와 같이 광도파로 패턴에 상응하는 코어층을 형성하는 공정이 이어진다(단계 S120).
여기서, 공정 ⑦은 상기 하부 클래드층의 표면이 코어층을 증착하기에 충분히 평탄하지 않을 경우 그 영향을 줄이기 위해 수십~수천 nm의 실리카 완충충(30)을 형성한 후 상기 실리카 완충층(30) 상에 코어층(35) 및 마스크층(40)을 형성하는 공정에 해당한다. 이때, 실리카 완충층(30)을 형성하는 공정은, 상기 공정 ⑥에서 다공성 실리콘층(20)이 기공이 존재하지 않는 실리카층(21)으로 산화될 경우 생략될 수 있다. 상기 하부 클래드층의 평탄화를 위해서는 별도의 열처리 공정이 대안으로서 포함될 수 있다.
또한, 공정 ⑧은 광 리소그라피를 이용해 코어패턴에 상응하는 마스크 패턴을 형성하는 공정이며, 공정 ⑨는 상기 마스크 패턴에 상응하는 코어층(35)을 제외한 나머지 부분을 식각하는 공정이다. 이때, 광섬유 가이드홈 패턴 부분에서는 마스크층(40)이 모두 제거되어 코어층(35)이 형성되지 않고 모두 제거된다.
광도파로 패턴 부분에 코어층(35)이 형성되면, 공정 ⑩과 같이 마스크 패턴 을 제거한 후 코어층(35) 위에 상부 클래드층(45)을 증착하는 공정이 진행된다(단계 S130).
상기와 같이 광도파로를 형성한 후에는, 공정 ⑪ 내지 공정 ⑭를 통해 광섬유 가이드홈 패턴에 상응하는 다공성 실리콘층(20)을 노출시키는 단계 S140과, 노출된 다공성 실리콘층(20)을 식각하여 광섬유 가이드홈을 형성하는 단계 S150이 수행된다.
구체적으로, 공정 ⑪은 상부 클래드층(45) 위에 마스크층(50)을 형성한 후 광섬유 가이드홈에 상응하여 마스크층(50)을 패터닝하는 공정을 나타낸다. 이때 광도파로 패턴 부분에는 마스크층(50)이 제거되지 않고 남는다.
또한, 공정 ⑫와 공정 ⑬은 상기 광섬유 가이드홈 패턴에 상응하는 부분의 상부 클래드층(45), 실리카 완충층(30) 및 산화방지막(25)을 순차적으로 식각하여 제거한 후 상기 마스크층(50)을 제거하는 공정이다.
공정 ⑭는 최종적으로 광섬유 가이드홈(55)을 얻는 공정으로서, 상기 공정 ⑫를 통해 노출된 다공성 실리콘층(20)을 습식 식각하는 공정에 해당한다. 습식 식각하는 에칭용액은 예컨대, 묽은 수산화칼륨(KOH) 에칭용액 등이 사용될 수 있다. 이때, 식각되는 정도를 조절하면 광섬유 가이드홈(55)의 폭, 깊이 등을 코어와의 광축정렬을 위한 최적치로 형성할 수 있다.
도 4는 상기와 같은 본 발명을 이용해 1x4 스플리터칩을 제조한 예를 도시하는 절개사시도이다.
도 4를 참조하면, 광도파로는 실리콘 기판(10)의 표면으로부터 내부로 소정 두께 만큼 연장형성되어 하부 클래드층이 되는 실리카층(21)과, 실리카층(21) 위에 형성되는 코어층(35) 및 상부 클래드층(45)으로 이루어진다. 또한, 광섬유 가이드홈(55)은 코어층(35)의 단부와 동일 연장선에서 대응되며 실리콘 기판(10)의 표면으로부터 내부로 연장 형성되는데, 상기 광도파로의 제조공정에 따라 형성된 상부 클래드층(45) 및 다공성 실리콘층(도 3의 20 참조)을 광섬유 가이드홈 패턴에 맞게 선택적으로 제거하여 형성된다. 광섬유 가이드홈(55)에는 필요에 따라 단일의 광섬유나 광섬유 리본이 결합된다.
따라서, 광섬유 가이드홈(55)에 광섬유를 배치하는 것만으로 해당 코어와의 수동 광축정렬이 이루어지게 된다.
이상의 설명과 같이 본 발명은, 실리콘 기판(10)의 표면을 전기화학적으로 분해처리하여 다공성 실리콘층(20)을 형성하는 한편, 광도파로 형성후에는 해당 지점의 다공성 실리콘층(20)을 식각하여 광섬유 가이드홈(55)을 형성하므로 편리하고도 정밀하게 광도파로 회로와 광섬유 가이드홈을 동일 기판 상에 형성할 수 있다.
또한, 종래의 평면 광도파로 소자는 기판 위에 하부 클래드층, 코어층, 상부 클래드층을 순차 형성함에 반해, 본 발명의 평면 광도파로 소자는 기판 표면으로부터 깊이 방향으로 하부 클래드층(21)이 형성되고 기판 표면으로부터 코어층(35), 상부 클래드층(45)이 형성된다. 따라서, 종래에는 기판 표면으로부터 코어층의 높이가 적어도 십수 마이크로미터가 되는 반면, 본 발명에서는 기판과 거의 같은 높이에서 코어층이 형성된다. 이는 레이저 다이오드나 포토 다이오드와 같은 능동 소자와 수동 소자를 함께 하이브리드 패킹(hybrid packaging)할 때 매우 유리한 장점 을 제공한다. 즉, 능동 소자와 수동 소자를 모두 포함한 광소자를 제조할 때는 수동 소자의 광도파로 코어와 능동 소자의 광 출사 또는 입사부를 광결합해야 하는데, 이때 까다로운 작업이 각 광축의 높이를 정확히 맞추는 것이다. 최근의 하이브리드 패킹 공정은 능동 소자 칩을 뒤집어서 수동 소자와 광결합을 시키게 된다. 이때 능동 소자의 광 출사 또는 입사부는 칩의 표면에서 1~2㎛ 아래에 위치한다. 따라서 본 발명에서와 같이 광도파로 코어가 기판의 표면과 거의 같은 위치에 있다면 칩을 뒤집어 붙이는 것만으로도 광축의 높이를 자동으로 맞출 수 있게 된다.
한편, 이상의 구체적인 실시예의 설명에서 기판(10)은 실리콘 기판으로 설명되었지만, 기판의 재질은 이에 한하지 않는다. 즉, GaAs나 InP 등 반도체 공정에 사용되는 다양한 기판을 사용할 수 있다. 이 경우, 다공성 구조층은 상술한 실시예에서와 동일한 전기화학적 분해공정을 이용하여 만들 수 있는데, 다만 기판의 재료에 따라 전해질 용액의 종류를 달리 사용하면 된다. 또한, 코어층과 상부 클래드층은 되도록 기판과 동일한 재료로 증착함으로써 형성하는 것이 바람직하다.
또한, 이상의 실시예에서는 다공성 실리콘층을 산화함으로써 굴절률을 조절하여 하부 클래드층으로 형성하는 것으로 설명하였지만, 기판의 재료에 따라서는 산화 공정 대신에, 전술한 적절한 물질을 도핑함으로써 굴절률을 조절하여 하부 클래드층으로 형성할 수도 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내 에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명에 의하면 광도파로 및 광섬유 가이드홈이 동일기판 상에 일체로 형성되므로, 별도의 광섬유 어레이가 필요한 종래에 비해, 제조가 간단하고, 정밀하고도 간편하게 수동 광축정렬이 이루어질 수 있다.
또한, 본 발명에 의하면, 광도파로 회로와 광섬유 가이드홈이 동일기판 상에 형성되고, 실리콘 기판의 다공성 실리콘층을 하부 클래드의 형성 공정과 아울러, 광섬유 가이드홈 형성 공정에 사용하게 되므로 공정비용 및 시간을 절감할 수 있다.
또한, 본 발명에 의하면 전기화학적 분해공정, 산화공정 등을 통해 두꺼운 하부 클래드층을 형성할 수 있으므로, 화염가수분해증착(Flame Hydrolysis Deposition; FHD)이나 열산화공정, 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD) 등을 이용해 평면 광도파로 소자의 하부 클래드층을 형성하는 종래 기술에 비해 매우 저렴하고도 간단하게 작업공정이 이루어지는 장점이 있다. 아울러, 본 발명은 하부 클래드층이 실리카로 이루어지므로 기판간 열팽창 계수 차이로 인한 광특성의 저하를 줄일 수 있다.
본 발명은 실리콘 기판을 이용하여 평면 광도파로 소자를 제조하게 되므로 실리콘 웨이퍼를 이용하는 반도체 공정을 적용할 수 있는 이점이 있다.

Claims (14)

  1. 광도파로 패턴이 형성될 부분의 평면기판 표면으로부터 내부로 소정 두께의 다공성 구조층을 형성하는 단계;
    광도파로 패턴이 형성될 부분의 다공성 구조층을 하부 클래드층으로 형성하는 단계;
    광도파로 패턴에 상응하는 코어층을 상기 하부 클래드층 상에 형성하는 단계;
    상기 코어층 상에 상부 클래드층을 형성하는 단계;를 포함하는 평면 광도파로 소자 제조방법.
  2. 제 1항에 있어서, 상기 평면기판은 실리콘 기판인 것을 특징으로 하는 평면 광도파로 소자 제조방법.
  3. 제 2항에 있어서, 상기 하부 클래드층을 형성하는 단계에서,
    상기 다공성 구조층을 실리카층으로 산화하여 하부 클래드층으로 형성하는 것을 특징으로 하는 평면 광도파로 소자 제조방법.
  4. 제 1항에 있어서, 상기 하부 클래드층을 형성하는 단계에서,
    상기 다공성 구조층에 불순물을 도핑함으로써 굴절률을 조절하여 하부 클래 드층으로 형성하는 것을 특징으로 하는 평면 광도파로 소자 제조방법.
  5. 광도파로 패턴 및 광섬유 가이드홈 패턴이 형성될 부분의 실리콘 평면기판 표면으로부터 내부로 소정 두께의 다공성 실리콘층을 형성하는 단계;
    광도파로 패턴이 형성될 부분의 다공성 실리콘층을 선택적으로 실리카층으로 산화하여 하부 클래드층을 형성하는 단계;
    광도파로 패턴에 상응하는 코어층을 상기 하부 클래드층 상에 형성하는 단계;
    상기 코어층 상에 상부 클래드층을 형성하는 단계;
    광도파로 패턴의 단부로부터 연장되는 광섬유 가이드홈 패턴에 상응하는 지점의 다공성 실리콘층을 노출시키는 단계; 및
    상기 노출된 다공성 실리콘층을 식각하여 광섬유 가이드홈을 형성하는 단계;를 포함하는 평면 광도파로 소자 제조방법.
  6. 제 5항에 있어서,
    상기 다공성 실리콘층은, 상기 실리콘 기판을 전기화학적 분해처리를 하여 얻어진 것을 특징으로 하는 평면 광도파로 소자 제조방법.
  7. 제 5항에 있어서, 상기 하부 클래드층을 형성하는 단계 이전에,
    광섬유 가이드홈 패턴이 형성될 부분의 다공성 실리콘층에 산화방지막을 증 착하는 단계;가 더 포함된 것을 특징으로 하는 평면 광도파로 소자 제조방법.
  8. 제 5항에 있어서, 상기 하부 클래드층을 형성하는 단계에서,
    상기 산화정도를 조절하여 다공성 실리콘과 실리카의 함량비율을 변화시킴으로써 굴절률을 조절하는 단계;를 포함하는 것을 특징으로 하는 평면 광도파로 소자 제조방법.
  9. 제 5항에 있어서,
    상기 실리카층에 붕소 또는 인을 도핑하여 굴절률을 조절하는 단계;를 더 포함하는 것을 특징으로 하는 평면 광도파로 소자 제조방법.
  10. 제 5항에 있어서,
    상기 하부 클래드층의 평탄화를 위해 열처리 하는 단계;를 더 포함하는 것을 특징으로 하는 평면 광도파로 소자 제조방법.
  11. 제 5항에 있어서,
    상기 하부 클래드층의 평탄화를 위해 실리카 완충층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 평면 광도파로 소자 제조방법.
  12. 삭제
  13. 삭제
  14. 삭제
KR1020040059334A 2003-09-26 2004-07-28 평면 광도파로 소자의 제조방법 KR100650820B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20030067063 2003-09-26
KR1020030067063 2003-09-26

Publications (2)

Publication Number Publication Date
KR20050030535A KR20050030535A (ko) 2005-03-30
KR100650820B1 true KR100650820B1 (ko) 2006-11-27

Family

ID=34386627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040059334A KR100650820B1 (ko) 2003-09-26 2004-07-28 평면 광도파로 소자의 제조방법

Country Status (2)

Country Link
KR (1) KR100650820B1 (ko)
WO (1) WO2005031413A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012134025A1 (ko) * 2011-03-25 2012-10-04 Lee Seo Young 광도파로 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103482566B (zh) * 2013-09-30 2016-01-20 杭州士兰集成电路有限公司 用于mems工艺中的深槽制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0743542A (ja) * 1993-07-30 1995-02-14 Nec Corp 光結合構造とその製造方法
JPH0815544A (ja) * 1994-07-01 1996-01-19 Sumitomo Electric Ind Ltd 光導波路と光ファイバの接続方法
JPH11133266A (ja) 1997-10-31 1999-05-21 Furukawa Electric Co Ltd:The 光導波路部品の製造方法
KR20020059289A (ko) * 2002-06-11 2002-07-12 서동수 실리콘의 결정방향의존식각특성을 이용한 광섬유 블록 일체형 단면 무연마 에스오아이 광소자의 제작 기술
KR20050008097A (ko) * 2003-07-14 2005-01-21 주식회사 오랜텍 광도파로 소자 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11194221A (ja) * 1998-01-07 1999-07-21 Oki Electric Ind Co Ltd 光導波路の形成方法および光導波路素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0743542A (ja) * 1993-07-30 1995-02-14 Nec Corp 光結合構造とその製造方法
JPH0815544A (ja) * 1994-07-01 1996-01-19 Sumitomo Electric Ind Ltd 光導波路と光ファイバの接続方法
JPH11133266A (ja) 1997-10-31 1999-05-21 Furukawa Electric Co Ltd:The 光導波路部品の製造方法
KR20020059289A (ko) * 2002-06-11 2002-07-12 서동수 실리콘의 결정방향의존식각특성을 이용한 광섬유 블록 일체형 단면 무연마 에스오아이 광소자의 제작 기술
KR20050008097A (ko) * 2003-07-14 2005-01-21 주식회사 오랜텍 광도파로 소자 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012134025A1 (ko) * 2011-03-25 2012-10-04 Lee Seo Young 광도파로 및 그 제조방법
US9031373B2 (en) 2011-03-25 2015-05-12 Seo Young Lee Lightwave circuit and method for manufacturing same

Also Published As

Publication number Publication date
WO2005031413A1 (en) 2005-04-07
KR20050030535A (ko) 2005-03-30

Similar Documents

Publication Publication Date Title
US11133225B2 (en) Mode converter and method of fabricating thereof
JP3302458B2 (ja) 集積化光装置及び製造方法
US10007061B2 (en) Three-dimensional (3D) photonic chip-to-fiber interposer
KR101121459B1 (ko) 광섬유 및 평면 광학 도파관을 치밀하게 결합하는 방법 및장치
US20020191916A1 (en) Vertical waveguide tapers for optical coupling between optical fibers and thin silicon waveguides
US6621961B2 (en) Self-alignment hybridization process and component
JP2008509450A (ja) 光ファイバと一体型平面導波路との間の光結合効率を改善するためのシステム及びテーパ導波路並びにその製造方法
JP2823044B2 (ja) 光結合回路及びその製造方法
CN113534337B (zh) 一种硅光子芯片光耦合结构加工方法及结构
WO2005116705A1 (ja) 光分岐器及びその製造方法
US6732550B2 (en) Method for performing a deep trench etch for a planar lightwave circuit
US6366730B1 (en) Tunable optical waveguides
KR100650820B1 (ko) 평면 광도파로 소자의 제조방법
JP2002162527A (ja) 光デバイスおよびその光デバイス用半製品
US11914193B2 (en) Optical assembly for coupling with two-dimensionally arrayed waveguides and associated methods
US10007060B1 (en) Construction of integrated mode transformers
KR100563489B1 (ko) 실리카/폴리머 하이브리드 광도파로를 이용한 광소자
JP3204437B2 (ja) ハイブリッド光集積用実装基板の作製方法
JPH09133828A (ja) ファイバと平面導波管との結合を備える物およびその物の製造方法
US11880071B2 (en) Optical assembly for interfacing waveguide arrays, and associated methods
WO2023084610A1 (ja) 光モジュールおよびその作製方法
JPH1152175A (ja) 光集積回路基板及びその製造方法
JP4473732B2 (ja) 光学装置
OKANO et al. Passive aligned hybrid integrated WDM transceiver module using planar lightwave circuit platform
JP2004029359A (ja) 光導波路構造及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee