JP2002162527A - 光デバイスおよびその光デバイス用半製品 - Google Patents

光デバイスおよびその光デバイス用半製品

Info

Publication number
JP2002162527A
JP2002162527A JP2000361374A JP2000361374A JP2002162527A JP 2002162527 A JP2002162527 A JP 2002162527A JP 2000361374 A JP2000361374 A JP 2000361374A JP 2000361374 A JP2000361374 A JP 2000361374A JP 2002162527 A JP2002162527 A JP 2002162527A
Authority
JP
Japan
Prior art keywords
glass
optical device
positioning pattern
melting point
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000361374A
Other languages
English (en)
Inventor
Masanobu Nekado
昌伸 根角
Hiroshi Kawashima
洋志 川島
Kazutaka Nara
一孝 奈良
Isao Oyama
功 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2000361374A priority Critical patent/JP2002162527A/ja
Priority to KR1020010074113A priority patent/KR20020041755A/ko
Priority to US09/993,607 priority patent/US20030039043A1/en
Priority to EP01309958A priority patent/EP1211532A3/en
Priority to CN01140171A priority patent/CN1356566A/zh
Publication of JP2002162527A publication Critical patent/JP2002162527A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12173—Masking
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
    • G02B6/4221—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera
    • G02B6/4224—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera using visual alignment markings, e.g. index methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 搭載される光素子を光導波回路等と低損失で
光接続可能な光デバイスを提供する。 【解決手段】 基板１を備えたベース２０上に、融点が
ガラスの焼結透明化温度よりも高い温度の高融点材料の
Ｐｔ膜の位置決めパターン１５を形成した後、火炎堆積
法によるガラス微粒子の堆積と堆積ガラス微粒子の焼結
透明化によってガラス層を形成し、該ガラス層により位
置決めパターン１５およびベース２０上を覆う。位置決
めパターン１５の形成領域上側とその周辺領域のガラス
層を除去して位置決めパターン１５およびその周辺領域
のベース２０を露出させ、該露出領域を素子搭載領域４
とする。位置決めパターン１５によって受光素子８の位
置決めを行ない、素子搭載領域４上に正確に位置決め固
定できるようにし、除去しないで残したガラス層により
形成される光導波路形成領域２の回路と低損失で接続可
能とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上にレーザダ
イオードやフォトダイオード、光ファイバ等の素子を搭
載する素子搭載領域を形成した光デバイスおよびその光
デバイス用半製品に関するものである。
【０００２】
【従来の技術】近年、光通信における大容量化、波長多
重通信の加速、ＦＴＴＨ（ファイバ・ツー・ザ・ホー
ム）の実現・普及が強く要求されるようになってきてい
る。この要求を満たすためには、レーザダイオード（Ｌ
Ｄ）やフォトダイオード（ＰＤ）、光ファイバ等の素子
（光素子）と、これらの光素子を基板に搭載する光デバ
イスとを有して構成される光ハイブリッドモジュールの
高品質化および低価格化が必須の課題となる。
【０００３】光ハイブリッドモジュールの低価格化を実
現するためには、光ハイブリッドモジュールを構成する
各部品のそれぞれの製造および、光ハイブリッドモジュ
ールの組立が容易であることが求められる。また、光ハ
イブリッドモジュールの高品質化のためには、光ハイブ
リッドモジュールを構成する各部品を低い接続損失で光
学的に接続でき、所望の特性を得られる光ハイブリッド
モジュールが求められる。
【０００４】図９には、光ハイブリッドモジュールの構
成例が示されている。この光ハイブリッドモジュール
は、同図に示すように、基板１上に素子搭載領域４と光
導波路形成領域２とを隣り合わせに形成した光デバイス
を有している。素子搭載領域４の面（素子搭載面）１１
と光導波路形成領域２の面（表面）１２はその境界に段
差が形成されており、この段差は、例えば数十μｍから
１００μｍ程度である。また、素子搭載領域４の面１１
上には、受光素子（ＰＤ：フォトダイオード）８および
発光素子（ＬＤ：レーザダイオード）９、モニタＰＤ２
１が設けられている。
【０００５】前記光導波路形成領域２は、２本のコア３
（３ａ，３ｂ）を有する光導波回路を備えており、これ
らのコア３ａ，３ｂはクラッドガラス層内に埋め込み形
成されている。コア３ａ，３ｂの一端面（図の左端面）
がそれぞれ、素子搭載領域４と光導波路形成領域２との
境界の段差端面１３ａ，１３ｂに終端され、コア３ａの
終端面が受光素子８の受光部に対向し、コア３ｂの終端
面が発光素子９の発光部に対向している。この状態で、
コア３ａが受光素子８に光接続され、コア３ｂが発光素
子９に光接続される。
【０００６】なお、図９の図中、１０３ａは、必要に応
じて設けられる絶縁膜であり、ＳｉＯ２等により形成さ
れる。また、図中、５，６，６’はそれぞれ電極配線パ
ターンを示し、１０はワイヤ等の配線材を示す。
【０００７】上記のように、光ハイブリッドモジュール
は、例えば平面光導波回路や光素子を搭載する素子搭載
領域等を含む平面光波回路（ＰＬＣ；Ｐｌａｎｅｒ Ｌ
ｉｇｈｔ−ｗａｖｅ Ｃｉｒｃｕｉｔ）から成る光デバ
イスを有しており、この光デバイスは、必要に応じて、
ＬＤやＰＤ等のアクティブデバイス（能動光素子）を動
作させるための電気的回路を組み込んで構成されること
もある。
【０００８】
【発明が解決しようとする課題】ところで、上記光デバ
イスには、受光素子８や発光素子９等の光軸を接続相手
側（例えば光導波回路の光軸）と高精度に一致できるこ
とが要求される。
【０００９】そこで、光デバイスの素子搭載領域４に位
置決め用のマーカーを設けておき、位置決めマーカーに
よって位置決めされた受光素子８、発光素子９をそれぞ
れコア３ａ，３ｂに接続することが考えられる。この位
置決めマーカーは、基板面と平行な方向（水平方向）に
対して正確に位置決めできるものである。なお、位置決
めマーカーとしては、例えば従来の電気配線用として用
いられているＡｕ、Ａｌ、Ｃｒ／Ｎｉ／Ａｕ等の材料の
適用が考えられる。
【００１０】しかしながら、図９に示すような光ハイブ
リッドモジュールにおいては、前記の如く、素子搭載領
域４の面１１と光導波路形成領域２の面１２とは段差が
あり、この段差を有する状態で、前記位置決めマーカー
をサブμｍ~数μｍ程度の精度で素子搭載領域４に形成
することは困難である。
【００１１】そこで、例えば素子搭載領域４に予め位置
決めマーカーを形成しておき、その状態で、光導波路形
成領域２を形成するためのガラス層を形成して位置決め
マーカーおよび基板１上を覆い、然る後に、前記位置決
めマーカーの上側や周辺領域のガラス層を除去して位置
決めマーカーを露出させて光デバイスとすることが考え
られる。
【００１２】しかしながら、上記材料を適用した位置決
めマーカーを形成した場合、光導波路形成領域２を形成
する方法として一般的に知られている火炎堆積法を用い
ると、ガラス微粒子の堆積後に、ガラス微粒子の焼結透
明化を行なうため、図８の（ａ）に示すように、上記材
料を適用した位置決めマーカーの周辺部に気泡が生じた
り、位置決めマーカーが変形するといった問題が生じ
る。
【００１３】また、光導波路領域２の形成方法として、
スパッタ法による成膜や周知のＣＶＤ（化学気相堆積）
法による蒸着やＥＢ（電子ビーム）蒸着法等のガラス成
膜方法を用いると、図７の（ａ）に示すように間隔を介
して形成されたコア３の上部側に、同図の（ｂ）に示す
ように上部クラッドを形成すると、コア３間の上部クラ
ッドに空隙が生じる問題が発生する。空隙を埋めるため
に９００℃以上の高温によるアニール処理を行なう。そ
うすると、このアニール処理の際に、上記と同様に、例
えば図８の（ｂ）に示すように上記材料を位置決めマー
カーに適用した場合、位置決めマーカーが変形するとい
った問題が生じる。
【００１４】したがって、受光素子８、発光素子９を素
子搭載領域４に高精度で位置決め配置し、これらの受発
光素子８，９をそれぞれコア３ａ，３ｂに接続できるよ
うな、製造歩留まりの高い光デバイスは未だ開発されて
いなかった。
【００１５】本発明は上記課題を解決するために成され
たものであり、その目的は、例えば搭載される光素子を
光導波回路や光部品と低損失で光接続可能な光デバイス
およびその光デバイス用半製品を提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は次のような構成をもって課題を解決するた
めの手段としている。すなわち、第１の発明の光デバイ
スは、基板を備えたベース上に、融点がガラスの焼結透
明化温度よりも高い温度の高融点材料または融点がガラ
スのアニール温度よりも高い温度の高融点材料により形
成された位置決めパターンを形成し、該位置決めパター
ンおよび前記ベース上をガラス層で覆い、前記位置決め
パターン形成領域の上側のガラス層を除去して露出させ
た露出領域を素子搭載領域と成し、該素子搭載領域に位
置決めパターンを露出させた構成をもって課題を解決す
る手段としている。
【００１７】また、第２の発明の光デバイスは、基板を
備えたベース上に、融点がガラスの焼結透明化温度より
も高い温度の高融点材料または融点がガラスのアニール
温度よりも高い温度の高融点材料により形成された位置
決めパターンを形成し、該位置決めパターンおよび前記
ベース上をガラス層で覆い、前記位置決めパターン形成
領域の上側のガラス層を除去して露出させた露出領域を
素子搭載領域と成し、該素子搭載領域に露出した位置決
めパターンをマスクとして素子搭載領域に凹部を形成し
た構成をもって課題を解決する手段としている。
【００１８】さらに、第３の発明の光デバイスは、基板
を備えたベース上に、融点がガラスの焼結透明化温度よ
りも高い温度の高融点材料または融点がガラスのアニー
ル温度よりも高い温度の高融点材料により形成された位
置決めパターンを形成し、該位置決めパターンおよび前
記ベース上をガラス層で覆い、前記位置決めパターン形
成領域の上側のガラス層を除去して露出させた露出領域
を素子搭載領域と成し、該素子搭載領域に露出した位置
決めパターンをマスクとして素子搭載領域に凹部を形成
した後に、前記マスクを除去した構成をもって課題を解
決する手段としている。
【００１９】さらに、第４の発明の光デバイスは、上記
第１又は第２又は第３の発明の構成に加え、前記位置決
めパターンはＡｌ２Ｏ３とＰｔの少なくとも一方の膜に
より形成した構成をもって課題を解決する手段としてい
る。
【００２０】さらに、第５の発明の光デバイスは、上記
第１乃至第４のいずれか一つの発明の構成に加え、前記
ガラス層は火炎堆積法によるガラス微粒子の堆積と該堆
積ガラス微粒子の焼結透明化によって形成さている構成
をもって課題を解決する手段としている。
【００２１】さらに、第６の発明の光デバイスは、上記
第１乃至第４のいずれか一つの発明の構成に加え、前記
ガラス層はスパッタ法と蒸着法のいずれかのガラス成膜
方法により形成され、アニール処理が施されている構成
をもって課題を解決する手段としている。
【００２２】さらに、第７の発明の光デバイスは、上記
第１乃至第６のいずれか一つの発明の構成に加え、前記
ベースは基板上にベースガラス膜を設けて形成した構成
をもって課題を解決する手段としている。
【００２３】さらに、第８の発明の光デバイスは、上記
第１乃至第６のいずれか一つの発明の構成に加え、前記
ベースは基板そのものとした構成をもって課題を解決す
る手段としている。
【００２４】さらに、第９の発明の光デバイスは、上記
第８の発明の構成に加え、前記位置決めパターンは基板
上に形成した熱酸化膜上に形成した構成をもって課題を
解決する手段としている。
【００２５】さらに、第１０の発明の光デバイスは、上
記第１乃至第９のいずれか一つの発明の構成に加え、前
記素子搭載領域は該素子搭載領域上に搭載される素子を
基板面に対して水平方向と垂直方向の両方に位置決めで
きる態様と成している構成をもって課題を解決する手段
としている。
【００２６】さらに、第１１の発明の光デバイスは、上
記第１乃至第１０のいずれか一つの発明の構成に加え、
前記ベース上に、光導波回路を有する光導波路形成領域
と素子搭載領域とを隣り合わせて形成した構成をもって
課題を解決する手段としている。
【００２７】さらに、第１２の発明の光デバイス用半製
品は、上記第１乃至第１１のいずれか一つの発明の光デ
バイス用の半製品であって、基板を備えたベース上に、
融点がガラスの焼結透明化温度よりも高い温度の高融点
材料により形成された位置決めパターンを形成し、火炎
堆積法によるガラス微粒子の堆積と該堆積ガラス微粒子
の焼結透明化によって形成したガラス層により前記位置
決めパターンおよび前記ベース上を覆った構成をもって
課題を解決する手段としている。
【００２８】さらに、第１３の発明の光デバイス用半製
品は、上記第１乃至第１１のいずれか一つの発明の光デ
バイス用の半製品であって、基板を備えたベース上に、
融点がガラスのアニール温度よりも高い温度の高融点材
料により形成された位置決めパターンを形成し、スパッ
タ法と蒸着法のいずれかのガラス成膜方法を用いて形成
したガラス層により前記位置決めパターンおよび前記ベ
ース上を覆い、アニール処理を施した構成をもって課題
を解決する手段としている。
【００２９】さらに、第１４の発明の光デバイス用半製
品は、上記第１２又は第１３の発明の構成に加え、前記
位置決めパターンはＡｌ２Ｏ３とＰｔの少なくとも一方
の膜により形成した構成をもって課題を解決する手段と
している。
【００３０】上記構成の本発明においては、基板を備え
たベース上に、ＰｔやＡｌ２Ｏ３等の、融点がガラスの
焼結透明化温度より高温もしくはガラスのアニール温度
より高温の高融点材料により形成された位置決めパター
ンを形成し、ガラス層を形成して該ガラス層により前記
位置決めパターンおよび前記ベース上を覆うので、ガラ
ス層形成時に堆積ガラス微粒子の焼結透明化を行なった
り、ガラス層形成後のアニール処理を行って、位置決め
パターンやその形成領域が高温になっても、位置決めパ
ターンが変形することはなく、位置決めパターンの周り
に気泡が発生することも無い。
【００３１】特に、上記材料（ＰｔやＡｌ２Ｏ３）の位
置決めパターンを用いて光デバイスを上記のように形成
すると、ＰｔやＡｌ２Ｏ３上にガラス層を形成する際
に、ガラス層とＰｔ膜やＡｌ２Ｏ３膜との濡れ性が良好
であり、位置決めパターンの変形や気泡の発生を確実に
抑制できる。このことは、本発明者が実験により初めて
明らかにしたものであり、本発明は、上記特徴的な位置
決めパターンを適用することにより、位置決めパターン
を正確に形成した光デバイスとすることが可能となる。
【００３２】そして、本発明の光デバイスにおいて、前
記位置決めパターン形成領域の上側のガラス層を除去し
て露出させた露出領域を素子搭載領域と成し、該素子搭
載領域に位置決めパターンを露出させた構成において
は、変形等の無い、設計通りに形成された位置決めパタ
ーンを素子搭載領域に露出させているので、素子搭載領
域上に配置される光素子を、この位置決めパターンに基
づいて正確に位置決めすることが可能となる。
【００３３】なお、位置決めパターンによる光素子の位
置決めは、基板面に対して平行な水平方向だけでなく、
高さ方向（垂直方向）の素子位置決め用として用いるこ
とができる効果がある。この場合、上記のように正確に
形成した位置決めパターンを利用して、素子を的確に位
置決めし、素子と接続相手側の光部品とを低損失で接続
可能となる。
【００３４】一方、本発明の光デバイスにおいて、位置
決めパターン形成領域の上側のガラス層を除去して露出
させた露出領域を素子搭載領域と成し、該素子搭載領域
に露出した位置決めパターンをマスクとして素子搭載領
域に凹部を形成した、第２、第３の発明の構成を有する
ものにおいては、変形等の無い、設計通りに形成された
位置決めパターンをマスクとして、凹部（本明細書にお
いて、凹部とは、Ｖ溝等の溝を含むものである）を正確
に形成することが可能となる。したがって、例えばこの
凹部に嵌合する光素子を、光部品や光導波路と位置合わ
せして接続することができる。
【００３５】すなわち、例えば結晶の異方性エッチング
によってＶ溝を形成する場合、Ｖ溝に素子が嵌合する高
さ位置が位置決めパターンの形成精度によって左右され
る。すなわち、図１０の（ａ）に示すように、互いに間
隔を介して並設される位置決めパターンの並設間隔Ｗが
狭い場合、Ｖ溝３０の深さが浅くなり、同図の（ｂ）に
示すように、位置決めパターンの並設間隔Ｗが広い場
合、Ｖ溝３０の深さが深くなる。
【００３６】そして、例えばＶ溝３０に素子としての光
ファイバ１４を挿入する場合は、Ｖ溝３０の深さが浅く
なると光ファイバ１４のコアの位置は高くなり、Ｖ溝３
０の深さが深くなると光ファイバ１４のコアの位置は低
くなる。
【００３７】第２、第３の発明の構成を有する光デバイ
スは、上記のように位置決めパターンを正確に形成で
き、この位置決めパターンを利用して結晶の異方性エッ
チング等を行なうので、Ｖ溝等を精度良く形成すること
ができ、Ｖ溝等に嵌合する光ファイバ等の素子を、基板
面に対して水平方向（水平面方向）と高さ方向（垂直方
向）の両方について正確に位置合わせして接続すること
ができる。
【００３８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。なお、本実施形態例の説明におい
て、従来例と同一名称部分には同一符号を付し、その重
複説明は省略する。図１には、本発明に係る光デバイス
の第１実施形態例が、受光素子８を搭載した状態で示さ
れている。
【００３９】同図に示すように、本実施形態例の光デバ
イスは、基板１を備えたベース２０上に、融点がガラス
の焼結透明化温度よりも高い温度の高融点材料により形
成された位置決めパターン１５を形成し、該位置決めパ
ターン１５および前記ベース２０上をガラス層で覆い、
前記位置決めパターン形成領域の上側のガラス層を除去
して露出させた露出領域を素子搭載領域４と成し、該素
子搭載領域４に位置決めパターン１５を露出させたもの
である。
【００４０】本実施形態例において、ガラス層は、火炎
堆積法によるガラス微粒子の堆積と該堆積ガラス微粒子
の焼結透明化によって形成されており、このガラス層に
より光導波路形成領域２が形成されている。前記位置決
めパターン１５は、融点が１７７２℃の高融点材料であ
るＰｔにより形成されている。本実施形態例の光デバイ
スは、前記ベース２０上に素子搭載領域４と光導波路形
成領域２とを隣り合わせて形成されており、ベース２０
は、基板１上にベースガラス膜１９を設けて形成されて
いる。
【００４１】本実施形態例の光デバイスは、以上のよう
に構成されており、以下、本実施形態例の光デバイスの
製造方法を、図２、３に基づいて説明する。まず、図２
の（ａ）に示すように、基板１上に周知のＣＶＤ（ケミ
カル・ベーパー・デポジッション）法によりベースガラ
ス膜１９を形成してベース２０とする。次に、同図の
（ｂ）に示すように、ベース２０上に、厚さ０．０５μ
ｍのＴｉ膜２３を成膜し、その上にスパッタにより厚さ
０．５μｍのＰｔ膜２２を形成する。なお、Ｔｉ膜２３
は、薄膜の該Ｔｉ膜を介在させることによりベースガラ
ス膜１９へのＰｔ成膜性を向上させる（Ｐｔ膜をベース
ガラス膜１９から剥がれにくくする）ものであり、その
融点は１６７５℃である。
【００４２】その後、周知のフォトリソグラフィとＲＩ
Ｅによるドライエッチングによって、図２の（ｃ）に示
すように、Ｔｉ膜２３とＰｔ膜２２のパターニングを行
なって、位置決めパターン１５を形成する。
【００４３】次に、図２の（ｄ）〜（ｇ）に示すよう
に、火炎堆積法によるガラス微粒子の堆積と該堆積ガラ
ス微粒子の焼結透明化を含む工程によって光導波回路を
有するガラス層を形成し、図２の（ｇ）に示す光デバイ
ス用半製品とする。
【００４４】具体的には、同図の（ｄ）に示すように、
ベース２０上に、火炎堆積法により下部クラッドガラス
微粒子を堆積して下部クラッド層２４を形成し、位置決
めパターン１５を覆う。この下部クラッド層２４は、前
記ベースガラス膜１９と同等の屈折率を有するものとす
る。次に、同図の（ｅ）に示すように、下部クラッド層
２４上に、下部クラッド層２４よりも屈折率が高いコア
ガラス微粒子を堆積してコア層２５を形成する。そし
て、下部クラッド層２４とコア層２５を約１１００℃〜
１３００℃の高温にて焼結透明化する。
【００４５】次に、同図の（ｆ）に示すように、コア層
２５のパターニングを行ない、コア３とする。この方法
は、例えば、コア層２５上に、スパッタ法によりＷＳｉ
とＳｉＯ２を順に形成し、次に、フォトマスクに描かれ
た導波路形状のパターンを、周知のフォトリソグラフィ
とＲＩＥのドライエッチングによってＳｉＯ２に転写
し、続いてＷＳｉに転写し、これをコア層２５に転写し
て行なう。次に、図２の（ｇ）に示すように、コア３の
上部側に、火炎堆積法により上部クラッドガラス微粒子
を堆積して上部クラッド層２６を形成し、上記と同様
に、上部クラッド層２６を焼結透明化する。
【００４６】その後、図２の（ｈ）に示すように、ＷＳ
ｉ膜２７とＳｉＯ２膜２８をスパッタ等により順に形成
し、光導波路形成領域２となる領域（コア３が形成され
ている領域）上のマスキングを行なう。この方法は、例
えば、上記と同様に、スパッタ等によりＷＳｉ膜２７と
ＳｉＯ２膜２８を順に形成し、次に、フォトマスクに描
かれたパターンを、周知のフォトリソグラフィとＲＩＥ
のドライエッチングによってＳｉＯ２膜２８に転写し、
続いてＷＳｉ膜２７に転写して行なう。
【００４７】然る後に、周知のＲＩＥによるドライエッ
チングによって、図３の（ａ）に示すように、前記位置
決めパターン１５形成領域の上側および周辺領域のガラ
ス層を除去して位置決めパターン１５およびその周辺領
域のベース２０の表面を露出させ、該露出領域を素子搭
載領域４とする。なお、このとき、ベース２０のベース
ガラス膜１９を一部エッチングする。
【００４８】その後、同図の（ｂ）に示すように、ＷＳ
ｉ膜２７をエッチング除去し、さらに、同図の（ｃ）に
示すように、位置決めパターン１５のＰｔ膜２２とＴｉ
膜２３の不要部分（素子を搭載する部分）を除去する。
また、最終的には、同図の（ｄ）に示すような、例えば
Ｃｒ／Ｎｉ／Ａｕ材料が周知のフォトリソグラフィとＥ
Ｂ蒸着によって電極配線パターン５の形成を行なって光
デバイスを完成する。
【００４９】なお、同図の（ｅ）に示すようなＳｕＡｕ
等の半田チップ７の配設を行ない、同図の（ｆ）に示す
ように、受光素子８を位置決めパターン１５で位置合わ
せ配置して半田固定し、配線材１０によるワイヤボンデ
ィングを行なうことにより、光ハイブリッドモジュール
が形成される。
【００５０】本実施形態例によれば、融点がガラスの焼
結透明化温度よりも高い温度の高融点材料であるＰｔ膜
２２により形成された位置決めパターン１５を形成し、
ガラス層を形成して該ガラス層により前記位置決めパタ
ーン１５および前記ベース２０上を覆うので、ガラス層
形成にあたり、約１１００℃〜１３００℃の高温で堆積
ガラス微粒子の焼結透明化を行なっても、位置決めパタ
ーン１５の変形や、位置決めパターン１５の周りへの気
泡の発生を抑制でき、光導波路形成領域２の表面１２と
素子搭載領域４の面１１とが段差を有していても、正確
な位置決めパターン１５を有する光デバイスとすること
ができる。
【００５１】特に、本実施形態例では、位置決めパター
ン１５形成用にＰｔ膜２２を適用しており、Ｐｔはガラ
ス層との濡れ性が良好であるために、上記気泡の発生を
確実に抑制できる。
【００５２】また、本実施形態例によれば、上記のよう
な、正確な、変形の無い平坦面の位置決めパターン１５
を利用することによって、この位置決めパターン１５に
おける素子を搭載する部分のＰｔ膜２２とＴｉ膜２３を
除去して、基板１の高さ方向に対して変形の無い素子搭
載面を形成できる。
【００５３】したがって、本実施形態例は、上記正確な
位置決めパターン１５を利用して、基板面に対して水平
方向と垂直方向の両方に、つまり３次元的に受光素子８
を的確に位置決めし、受光素子８と光導波路形成領域２
の光導波回路（コア３）とを低損失で接続できる優れた
光デバイスとすることができる。
【００５４】さらに、本実施形態例によれば、ベース２
０は、基板１上にベースガラス膜１９を設けて形成し、
このベースガラス膜１９上を素子搭載領域４としている
ので、受光素子８の動作特性に及ぼす基板１と受光素子
８との間の電気的容量を小さくすることができ、受光素
子８の動作を良好にすることができる。
【００５５】さらに、本実施形態例によれば、光導波路
形成領域２の形成は火炎堆積法を用いたガラス微粒子堆
積を適用しているので、厚いクラッドガラス層２４，２
６を容易に形成でき、光学的に低損失である光導波回路
を形成することができる。
【００５６】次に、本発明に係る光デバイスの第２実施
形態例について説明する。本第２実施形態例は、上記第
１実施形態例とほぼ同様に構成されており、本第２実施
形態例が上記第１実施形態例と異なる特徴的なことは、
ガラス層がスパッタ法と蒸着方の何れかのガラス成膜方
法により形成され、アニール処理が施されていることで
ある。なお、本第２実施形態例の説明において、上記第
１実施形態例との重複説明は省略する。
【００５７】本第２実施形態例は、図２の（ｄ）に示し
た下部クラッド層２４の形成と同図の（ｅ）に示したコ
ア層２５の形成を、周知のＣＶＤ法により形成し、その
後、上記第１実施形態例と同様にコアのパターニングを
行ない、その後、同図の（ｇ）に示した上部クラッド層
２６の形成を、上記ＣＶＤ法により行なっている。
【００５８】そして、上記方法によるガラス層の形成
後、温度１１００℃〜１３００℃にてアニール処理を行
ない、光デバイス用半製品とした。本第２実施形態例で
は、このアニール処理によって、例えば図７に示したよ
うに、コア３間の空隙を埋め、設計通りの光導波回路を
精度よく形成した光デバイス用半製品を得ることができ
た。
【００５９】なお、本第２実施形態例でも、位置決めパ
ターン１５はＰｔ膜２２を適用しており、Ｐｔは、上記
アニール温度よりも高い高融点材料であるため、アニー
ル処理によって位置決めパターン１５が変形したり、位
置決めパターン１５の周りに気泡が生じたりすることを
抑制できる。
【００６０】そして、この光デバイス用半製品を用い、
上記第１実施形態例と同様に、図２の（ｈ）〜図３の
（ｆ）に示す工程により、上記第１実施形態例とほぼ同
様の第２実施形態例の光デバイスを形成した。
【００６１】本第２実施形態例も上記第１実施形態例と
ほぼ同様の効果を奏することができる。
【００６２】図４には、本発明に係る光デバイスの第３
実施形態例が、光ファイバ１４と受光素子８を搭載した
状態で示されている。
【００６３】本第３実施形態例の光デバイスは、ベース
としての基板１上に、融点がガラスの焼結透明化温度よ
りも高い温度の高融点材料により形成された位置決めパ
ターン（同図には図示せず）を形成し、該位置決めパタ
ーンおよび前記基板１上をガラス層で覆い、前記位置決
めパターン形成領域の上側のガラス層を除去して露出さ
せた露出領域を素子搭載領域４と成し、該素子搭載領域
４に露出した位置決めパターンをマスクとして素子搭載
領域に凹部としてのＶ溝３０を形成したものである。
【００６４】上記位置決めパターンは、融点が約２０１
５℃のＡｌ２Ｏ３膜３２により形成し、Ｖ溝３０は光フ
ァイバ１４の挿入用の溝としている。また、素子搭載領
域４と段差を有する面１６は、電気配線パターン６の形
成面と成しており、光ファイバ１４と接続される受光素
子８の配置領域である。
【００６５】本第３実施形態例の光デバイスは、以上の
ように構成されており、以下、本実施形態例の光デバイ
スの製造方法を、図５、６に基づいて説明する。まず、
図５の（ａ）に示すように、Ｓｉの基板１上に、周知の
熱酸化膜３１を形成し、同図の（ｂ）に示すように、熱
酸化膜３１上にスパッタ法にてＡｌ２Ｏ３膜３２を成膜
する。
【００６６】次に、同図の（ｃ）に示すように、周知の
フォトリソグラフィとエッチングによってＡｌ２Ｏ３膜
３２をパターニングし、位置決めパターン１５を形成す
る。その後、同図の（ｄ）に示すように、ベース２０上
に、火炎堆積法によるガラス微粒子の堆積と該堆積ガラ
ス微粒子の焼結透明化を含む工程によって、絶縁膜とし
て機能する厚さ２５μｍのガラス層３３を形成する。な
お、このように、火炎堆積法を用いると、成膜レートが
高いので、数十μｍの良質な膜厚のガラス層を形成でき
る。
【００６７】次に、図５の（ｅ）に示すように、ガラス
層３３の上に、電気配線パターン６を形成する。この電
気配線パターン６は、例えばＣｒ／Ｎｉ／Ａｕ材料がフ
ォトリソグラフィとＥＢ蒸着により形成される。その
後、同図の（ｆ）に示すように、ガラス層３３の上に、
ＳｉＯ２膜３４と、ＷＳｉ膜２７、ＷＳｉ膜２７の上面
全面にＳｉＯ２膜２８をスパッタ等により形成する。
【００６８】次に、図６の（ａ）に示すように、上記Ｗ
Ｓｉ膜２７とＳｉＯ２の膜２８、３４によって電気配線
パターン６の形成された面１６（図４、図６の（ｅ）、
（ｆ）に図示）上のマスキングを行なう。すなわち、Ｓ
ｉＯ２の膜２８上に周知のフォトレジストを塗布し、フ
ォトマスクに描かれたパターンを、周知のフォトリソグ
ラフィとＲＩＥのドライエッチングによってＳｉＯ２膜
２８転写し、続いてＷＳｉ膜２７に転写し、ＳｉＯ２膜
３４にも転写し、ガラス層３３を露出する。
【００６９】そして、上記ＳｉＯ２の膜２８とＷＳｉ膜
２７をマスクとして、同図の（ｂ）に示すように、基板
１の表面が露出するまでエッチングを行ない（ＳｉＯ２
膜２８は途中でなくなる）、位置決めパターン１５およ
びその周辺のベース（ここでは基板１）を露出させ、該
露出領域を素子搭載領域４とする。なお、このとき、熱
酸化膜３１よりエッチングレートの低いＡｌ２Ｏ３膜３
２を利用して、Ａｌ２Ｏ３膜３２の下層の熱酸化膜３１
は残存させた。
【００７０】その後、同図の（ｃ）に示すように、露出
していたＷＳｉ膜２７をドライエッチングにて除去し
た。次に、同図の（ｄ）に示すように、周知のＫＯＨ溶
液によるエッチングにて露出した素子搭載領域４のＳｉ
を異方性エッチングし、光ファイバ搭載用のＶ溝３０を
形成した。
【００７１】その後、同図の（ｅ）に示すように、位置
決めパターン１５のＡｌ２Ｏ３膜３２を除去し、素子搭
載領域４および電気配線パターン６が形成された面１６
（図４、図６の（ｅ）、（ｆ）に図示）上の不要なＳｉ
Ｏ２膜３４や位置決めパターン１５上の熱酸化膜３１、
Ａｌ２Ｏ３膜３２をエッチングによって除去し、ダイシ
ングによって溝６０を形成することによって光デバイス
を完成する。なお、同図の（ｆ）に示すように、Ｖ溝３
０上に光ファイバ１４を位置決めパターン１５を目印に
して配置し、電気配線パターン６に受光素子８を搭載し
て配線材１０によるワイヤボンディングを行なうことに
より、光ハイブリッドモジュールが形成される。
【００７２】本第３実施形態例によれば、上記第１実施
形態例と同様に、位置決めパターン１５を、ガラスの焼
結透明化温度よりも高い温度の高融点材料であるＡｌ２
Ｏ３膜３２により形成することにより、ガラス層焼結透
明化時の高温による変形や位置決めパターン１５の周り
への気泡発生を抑制でき、また、電気配線パターン６の
形成領域の面１６と素子搭載領域４とが段差を有してい
ても、容易、かつ、正確に位置決めパターン１５を形成
できる。
【００７３】したがって、本第３実施形態例によれば、
位置決めパターン１５を利用して、光ファイバ１４の挿
入用のＶ溝３０を正確に形成することができるので、光
ファイバ１４と受光素子８との位置決めを正確に行なえ
る優れた光デバイスとすることができる。
【００７４】なお、本第３実施形態例において、ガラス
層の形成を、上記第２実施形態例と同様に、スパッタ法
と蒸着法の何れかのガラス成膜方法により行ない、アニ
ール処理を施すこともできる。この場合も、Ａｌ２Ｏ３
膜３２は融点がガラスのアニール温度よりも高い温度の
高融点材料であるので、位置決めパターン１５を正確に
形成でき、上記と同様の効果を奏することができる。
【００７５】なお、本発明は上記実施形態例に限定され
ることはなく、様々な実施の態様を採り得る。例えば上
記第１実施形態例では、光導波路形成領域２の光導波回
路と受光素子８とを光接続できる光デバイスとしたが、
素子搭載領域４上に搭載される発光素子９等の他の素子
と光導波回路とが光接続されるようにしてもよい。
【００７６】また、光導波路形成領域２に形成される光
導波回路の態様は特に限定されるものではなく適宜設定
されるものである。
【００７７】さらに、上記第３実施形態例では、Ｖ溝３
０を有する素子搭載領域４と電気配線形成領域とをＶ溝
の長手方向に設け、Ｖ溝３０に嵌合される光ファイバ１
４を電気配線形成領域上に配置される受光素子８と接続
されるようにしたが、素子搭載領域４と左右のいずれか
一方に隣り合わせに光導波路形成領域を形成し、この光
導波路形成領域の光導波回路と光ファイバ１４とが光接
続されるようにしてもよい。
【００７８】このように、本発明の光デバイスにおい
て、光導波回路や電気回路等の回路構成は特に限定され
るものでなく、適宜設定されるものであり、様々な回路
構成の光デバイスに本発明を適用することにより、上記
各実施形態例のように、素子と光部品又は光導波回路を
低損失で接続可能な優れた光デバイスとすることができ
る。
【００７９】
【発明の効果】本発明の光デバイスおよび光デバイス用
半製品によれば、基板を備えたベース上に、ＰｔやＡｌ
２Ｏ３等の、融点がガラスの焼結透明化温度よりも高い
温度の高融点材料または融点がガラスのアニール温度よ
りも高い温度の高融点材料により形成された位置決めパ
ターンを形成し、ガラス層を形成して該ガラス層により
前記位置決めパターンおよび前記ベース上を覆うので、
ガラス層形成時やその後のアニール処理の際に位置決め
パターンやその形成領域が高温になっても、位置決めパ
ターンが変形することを抑制でき、位置決めパターンの
周りに気泡が発生することも抑制でき、正確な位置決め
パターンを有する光デバイスを形成することができる。
【００８０】そして、本発明の光デバイスは、上記のよ
うに、ガラス層により前記位置決めパターンおよび前記
ベース上を覆い、位置決めパターンを露出させるので、
該位置決めパターンを素子搭載領域上に搭載される素子
の位置決め用として用いる構成の光デバイスは、正確に
形成した位置決めパターンを利用して、素子を基板面に
対して水平方向と垂直方向の両方に的確に位置決めし、
素子と接続相手側の光部品または光導波路回路とを低損
失で接続できる。
【００８１】また、本発明において、上記露出させた位
置決めパターンをマスクとして素子搭載領域に凹部を形
成する構成の光デバイスは、素子搭載領域の表面側に凹
部を正確に形成できる。そして、この凹部に素子を嵌合
することにより、この素子を接続相手側の光部品や光導
波路回路と位置合わせして接続することができる。
【００８２】また、位置決めパターンをＡｌ２Ｏ３とＰ
ｔの少なくとも一方の膜により形成することにより、上
記効果を確実に発揮することができる。
【００８３】さらに、ベース上に形成される素子搭載領
域は、該素子搭載領域上に搭載される素子を基板面に対
して水平方向と垂直方向の両方に位置決めできる態様と
成した構成によれば、素子を水平方向と垂直方向の両方
に位置決めできるので、素子と接続相手側の光部品とを
低損失で接続可能な優れた光デバイスとすることができ
る。
【００８４】さらに、本発明の光デバイスにおいて、ベ
ース上に光導波回路を有する光導波路形成領域と素子搭
載領域とを隣り合わせて形成した構成によれば、光導波
路形成領域に形成される光導波回路を素子搭載領域に搭
載される素子と低損失で接続可能な優れた光デバイスと
することができる。
【００８５】さらに、本発明の光デバイスにおいて、ベ
ースは基板上にベースガラス膜を設けて形成した構成に
よれば、素子搭載領域上に搭載される光素子等の素子と
基板の間の電気的容量を小さくすることができ、素子の
良好な動作を可能とすることができる。
【００８６】さらに、本発明の光デバイスは、その用途
や形態に対応させてベースを基板そのものとしたり、そ
の基板上に形成した熱酸化膜上に位置決めパターンを形
成したものとすることができ、それにより、上記優れた
効果を奏する様々な態様の光デバイスを構成することが
できる。
【図面の簡単な説明】
【図１】本発明に係る光デバイスの第１、第２実施形態
例を用いて形成される光モジュールの例を示す要部構成
図である。
【図２】上記実施形態例の製造方法を示す説明図であ
る。
【図３】上記実施形態例の製造方法を図２に続いて示す
説明図である。
【図４】本発明に係る光デバイスの第３実施形態例を用
いて形成される光モジュールの例を示す要部構成図であ
る。
【図５】上記第３実施形態例の製造方法を示す説明図で
ある。
【図６】上記第３実施形態例の製造方法を図５に続いて
示す説明図である。
【図７】光導波回路を有するガラス層への空隙発生とア
ニール処理後の状態を模式的に示す断面説明図である。
【図８】高温処理に伴う位置決めマーカー変形状態を模
式的に示す断面説明図である。
【図９】従来の光モジュールの例を示す説明図である。
【図１０】位置決めパターンの間隔と異方性エッチング
形態との関係を模式的に示す説明図である。
【符号の説明】
１ 基板 ２ 導波路形成領域 ３，３ａ，３ｂ， コア ４ 素子搭載領域 ８ 受光素子 １１ 面（素子搭載面） １２ 面（表面） １５ 位置決めパターン ３０ Ｖ溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奈良 一孝 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 (72)発明者 大山 功 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 Ｆターム(参考） 2H037 AA01 BA02 BA11 DA11 2H047 KA04 MA07 5F073 AB28 BA01 FA01 FA06 FA23 FA27 5F088 BA16 BB01 JA03 JA14 JA20

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 基板を備えたベース上に、融点がガラス
    の焼結透明化温度よりも高い温度の高融点材料または融
    点がガラスのアニール温度よりも高い温度の高融点材料
    により形成された位置決めパターンを形成し、該位置決
    めパターンおよび前記ベース上をガラス層で覆い、前記
    位置決めパターン形成領域の上側のガラス層を除去して
    露出させた露出領域を素子搭載領域と成し、該素子搭載
    領域に位置決めパターンを露出させたことを特徴とする
    光デバイス。
  2. 【請求項２】 基板を備えたベース上に、融点がガラス
    の焼結透明化温度よりも高い温度の高融点材料または融
    点がガラスのアニール温度よりも高い温度の高融点材料
    により形成された位置決めパターンを形成し、該位置決
    めパターンおよび前記ベース上をガラス層で覆い、前記
    位置決めパターン形成領域の上側のガラス層を除去して
    露出させた露出領域を素子搭載領域と成し、該素子搭載
    領域に露出した位置決めパターンをマスクとして素子搭
    載領域に凹部を形成したことを特徴とする光デバイス。
  3. 【請求項３】 基板を備えたベース上に、融点がガラス
    の焼結透明化温度よりも高い温度の高融点材料または融
    点がガラスのアニール温度よりも高い温度の高融点材料
    により形成された位置決めパターンを形成し、該位置決
    めパターンおよび前記ベース上をガラス層で覆い、前記
    位置決めパターン形成領域の上側のガラス層を除去して
    露出させた露出領域を素子搭載領域と成し、該素子搭載
    領域に露出した位置決めパターンをマスクとして素子搭
    載領域に凹部を形成した後に、前記マスクを除去したこ
    とを特徴とする光デバイス。
  4. 【請求項４】 位置決めパターンはＡｌ２Ｏ３とＰｔの
    少なくとも一方の膜により形成したことを特徴とする請
    求項１又は請求項２又は請求項３記載の光デバイス。
  5. 【請求項５】 ガラス層は火炎堆積法によるガラス微粒
    子の堆積と該堆積ガラス微粒子の焼結透明化によって形
    成さていることを特徴とする請求項１乃至請求項４のい
    ずれか一つに記載の光デバイス。
  6. 【請求項６】 ガラス層はスパッタ法と蒸着法のいずれ
    かのガラス成膜方法により形成され、アニール処理が施
    されていることを特徴とする請求項１乃至請求項４のい
    ずれか一つに記載の光デバイス。
  7. 【請求項７】 ベースは基板上にベースガラス膜を設け
    て形成したことを特徴とする請求項１乃至請求項６のい
    ずれか一つに記載の光デバイス。
  8. 【請求項８】 ベースは基板そのものとしたことを特徴
    とする請求項１乃至請求項６のいずれか一つに記載の光
    デバイス。
  9. 【請求項９】 位置決めパターンは基板上に形成した熱
    酸化膜上に形成したことを特徴とする請求項８記載の光
    デバイス。
  10. 【請求項１０】 素子搭載領域は該素子搭載領域上に搭
    載される素子を基板面に対して水平方向と垂直方向の両
    方に位置決めできる態様と成していることを特徴とする
    請求項１乃至請求項９のいずれか一つに記載の光デバイ
    ス。
  11. 【請求項１１】 ベース上に、光導波回路を有する光導
    波路形成領域と素子搭載領域とを隣り合わせて形成した
    ことを特徴とする請求項１乃至請求項１０のいずれか一
    つに記載の光デバイス。
  12. 【請求項１２】 請求項１乃至請求項１１のいずれか一
    つに記載の光デバイス用の半製品であって、基板を備え
    たベース上に、融点がガラスの焼結透明化温度よりも高
    い温度の高融点材料により形成された位置決めパターン
    を形成し、火炎堆積法によるガラス微粒子の堆積と該堆
    積ガラス微粒子の焼結透明化によって形成したガラス層
    により前記位置決めパターンおよび前記ベース上を覆っ
    たことを特徴とする光デバイス用半製品。
  13. 【請求項１３】 請求項１乃至請求項１１のいずれか一
    つに記載の光デバイス用の半製品であって、基板を備え
    たベース上に、融点がガラスのアニール温度よりも高い
    温度の高融点材料により形成された位置決めパターンを
    形成し、スパッタ法と蒸着法のいずれかのガラス成膜方
    法を用いて形成したガラス層により前記位置決めパター
    ンおよび前記ベース上を覆い、アニール処理を施したこ
    とを特徴とする光デバイス用半製品。
  14. 【請求項１４】 位置決めパターンはＡｌ２Ｏ３とＰｔ
    の少なくとも一方の膜により形成したことを特徴とする
    請求項１２又は請求項１３記載の光デバイス用半製品。
JP2000361374A 2000-11-28 2000-11-28 光デバイスおよびその光デバイス用半製品 Pending JP2002162527A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000361374A JP2002162527A (ja) 2000-11-28 2000-11-28 光デバイスおよびその光デバイス用半製品
KR1020010074113A KR20020041755A (ko) 2000-11-28 2001-11-27 광하이브리드모듈 및 그 광디바이스 및 그광디바이스용반제품
US09/993,607 US20030039043A1 (en) 2000-11-28 2001-11-27 Optical hybrid module, optical device thereof and semifabricated product for the optical device
EP01309958A EP1211532A3 (en) 2000-11-28 2001-11-28 Optical device for mounting optical elements
CN01140171A CN1356566A (zh) 2000-11-28 2001-11-28 光混合模块和光器件以及该光器件用半成品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000361374A JP2002162527A (ja) 2000-11-28 2000-11-28 光デバイスおよびその光デバイス用半製品

Publications (1)

Publication Number Publication Date
JP2002162527A true JP2002162527A (ja) 2002-06-07

Family

ID=18832820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000361374A Pending JP2002162527A (ja) 2000-11-28 2000-11-28 光デバイスおよびその光デバイス用半製品

Country Status (5)

Country Link
US (1) US20030039043A1 (ja)
EP (1) EP1211532A3 (ja)
JP (1) JP2002162527A (ja)
KR (1) KR20020041755A (ja)
CN (1) CN1356566A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004109425A (ja) * 2002-09-18 2004-04-08 Hitachi Chem Co Ltd 光導波路デバイスの製造方法
US7217957B2 (en) 2002-02-14 2007-05-15 Sumitomo Electric Industries, Ltd. Optical transmission module
JP2010020180A (ja) * 2008-07-11 2010-01-28 Nec Corp 光導波路デバイスとその製造方法
JP2012028515A (ja) * 2010-07-22 2012-02-09 Sumitomo Electric Ind Ltd 発光モジュール及びチップ部品実装用部材

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030056333A (ko) * 2001-12-28 2003-07-04 한국전자통신연구원 광도파로 플랫폼 및 그 제조 방법
GB2425895A (en) * 2005-03-04 2006-11-08 Afonics Fibreoptics Ltd Registration structure for aligning components on a substrate
JP2007065562A (ja) 2005-09-02 2007-03-15 Furukawa Electric Co Ltd:The アレイ導波路回折格子
JP5100175B2 (ja) * 2007-03-28 2012-12-19 古河電気工業株式会社 アレイ導波路格子型の合分波装置
US20110085761A1 (en) * 2009-05-26 2011-04-14 Furukawa Electric Co., Ltd. Arrayed waveguide grating and method of manufacturing arrayed waveguide grating
JP5747592B2 (ja) * 2011-03-22 2015-07-15 富士通株式会社 受光装置
JP6157911B2 (ja) * 2013-04-17 2017-07-05 富士通株式会社 光半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2798583B2 (ja) * 1993-06-08 1998-09-17 日本電気株式会社 光デバイスの製造方法
JP2964941B2 (ja) * 1996-01-12 1999-10-18 日本電気株式会社 光デバイスの製造方法及び実装構造
JPH11109184A (ja) * 1997-09-30 1999-04-23 Kyocera Corp 光デバイス実装用基板及び光モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217957B2 (en) 2002-02-14 2007-05-15 Sumitomo Electric Industries, Ltd. Optical transmission module
JP2004109425A (ja) * 2002-09-18 2004-04-08 Hitachi Chem Co Ltd 光導波路デバイスの製造方法
JP2010020180A (ja) * 2008-07-11 2010-01-28 Nec Corp 光導波路デバイスとその製造方法
JP2012028515A (ja) * 2010-07-22 2012-02-09 Sumitomo Electric Ind Ltd 発光モジュール及びチップ部品実装用部材

Also Published As

Publication number Publication date
EP1211532A2 (en) 2002-06-05
US20030039043A1 (en) 2003-02-27
EP1211532A3 (en) 2002-08-21
KR20020041755A (ko) 2002-06-03
CN1356566A (zh) 2002-07-03

Similar Documents

Publication Publication Date Title
JP3302458B2 (ja) 集積化光装置及び製造方法
US10761279B2 (en) Method of producing a device for adiabatic coupling between waveguide arrays, corresponding device, and system
US7492984B2 (en) Optical waveguide device and manufacturing method thereof
JP2823044B2 (ja) 光結合回路及びその製造方法
JP2000089054A (ja) Ｓｏｉ光導波路を利用したハイブリッド光集積回路用基板の製造方法
US6621961B2 (en) Self-alignment hybridization process and component
JP2009086238A (ja) 平面光波回路及びその製造方法並びに光導波路デバイス
KR100456672B1 (ko) 광도파로 플랫폼 및 그 제조 방법
JP2002162527A (ja) 光デバイスおよびその光デバイス用半製品
KR101008465B1 (ko) 광모듈용 연결구조물 및 그 제조방법
KR20040013694A (ko) 광도파로 플랫폼 및 그 제조 방법
US11914193B2 (en) Optical assembly for coupling with two-dimensionally arrayed waveguides and associated methods
JP5449041B2 (ja) 光デバイスの製造方法
KR101367595B1 (ko) 광모듈용 연결구조물 및 그 제조방법
JP3204437B2 (ja) ハイブリッド光集積用実装基板の作製方法
JP3976875B2 (ja) 半導体レーザ素子とその実装方法
KR101233311B1 (ko) 광배선 구조물 및 그 제조방법
JP2005017761A (ja) 光導波路および光導波路の製造方法
JPH09133828A (ja) ファイバと平面導波管との結合を備える物およびその物の製造方法
JPH11190811A (ja) 光デバイス実装用基板及びその製造方法並びに光モジュール
KR20050070263A (ko) 복합형 광소자, 복합형 광소자용 실리콘 광학 벤치,복합형 광소자용 평면형 광도파로 소자, 복합형 광소자의제조방법, 및 이를 위한 광소자의 광축 정렬 방법
KR100527107B1 (ko) 광도파로 플랫폼 및 그 제조 방법
JP2004151689A (ja) スポットサイズ変換素子及びこれを用いた導波路埋め込み型光回路
KR100650820B1 (ko) 평면 광도파로 소자의 제조방법
WO2023084610A1 (ja) 光モジュールおよびその作製方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040309