JP2000089054A - Ｓｏｉ光導波路を利用したハイブリッド光集積回路用基板の製造方法 - Google Patents
Ｓｏｉ光導波路を利用したハイブリッド光集積回路用基板の製造方法Info
- Publication number
- JP2000089054A JP2000089054A JP10297369A JP29736998A JP2000089054A JP 2000089054 A JP2000089054 A JP 2000089054A JP 10297369 A JP10297369 A JP 10297369A JP 29736998 A JP29736998 A JP 29736998A JP 2000089054 A JP2000089054 A JP 2000089054A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- soi
- substrate
- etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 516
- 239000000758 substrate Substances 0.000 title claims abstract description 156
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 85
- 238000005530 etching Methods 0.000 claims abstract description 164
- 239000013307 optical fiber Substances 0.000 claims abstract description 123
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 85
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 85
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 80
- 239000010703 silicon Substances 0.000 claims abstract description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 78
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 238000005253 cladding Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 102
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000002265 prevention Effects 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 238000013518 transcription Methods 0.000 abstract 1
- 230000035897 transcription Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 215
- 239000004065 semiconductor Substances 0.000 description 82
- 239000010410 layer Substances 0.000 description 71
- 238000010586 diagram Methods 0.000 description 42
- 238000004891 communication Methods 0.000 description 38
- 235000012431 wafers Nutrition 0.000 description 38
- 230000008569 process Effects 0.000 description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- 238000001020 plasma etching Methods 0.000 description 18
- 239000010409 thin film Substances 0.000 description 18
- 238000010168 coupling process Methods 0.000 description 16
- 230000008878 coupling Effects 0.000 description 14
- 238000005859 coupling reaction Methods 0.000 description 14
- 238000012546 transfer Methods 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 239000012792 core layer Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 238000012937 correction Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010953 base metal Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000011162 core material Substances 0.000 description 4
- 239000000835 fiber Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000003921 oil Substances 0.000 description 2
- 238000001579 optical reflectometry Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000005676 thermoelectric effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 101150000715 DA18 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/424—Mounting of the optical light guide
- G02B6/4243—Mounting of the optical light guide into a groove
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/30—Optical coupling means for use between fibre and thin-film device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
- G02B6/4221—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera
- G02B6/4224—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera using visual alignment markings, e.g. index methods
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Mechanical Coupling Of Light Guides (AREA)
Abstract
(57)【要約】
【課題】 転写の整列誤差を最小化し、光導波路の断面
に最適化された反射防止膜を備えるハイブリッド光集積
回路用基板の製造方法を提供する。 【解決手段】 SOI ウエハーのシリコン層を選択蝕刻し
てSOI スラブを形成する第１段階、SOI ウエハー上部に
シリコン窒化膜及び蝕刻防止膜を形成する第２段階、蝕
刻してスラブの単結晶シリコンを露出させ、光繊維整列
用のV-溝蝕刻ウィンドウ及び光素子整列用マークを形成
する第３段階、露出された単結晶シリコン層を蝕刻して
SOI リーブを形成する第４段階、蝕刻防止膜とシリコン
窒化膜とを除去する第５段階、SOI スラブ表面に光導波
路のクラッディング層を形成する第６段階、光繊維整列
用のV-溝蝕刻ウィンドウに露出されたシリコン基板を異
方性蝕刻して光繊維整列用のV-溝を形成する第７段階、
SOI スラブの両終面に隣接した領域の蝕刻防止膜を除去
しシリコン窒化膜を露出させる第８段階を備える。
に最適化された反射防止膜を備えるハイブリッド光集積
回路用基板の製造方法を提供する。 【解決手段】 SOI ウエハーのシリコン層を選択蝕刻し
てSOI スラブを形成する第１段階、SOI ウエハー上部に
シリコン窒化膜及び蝕刻防止膜を形成する第２段階、蝕
刻してスラブの単結晶シリコンを露出させ、光繊維整列
用のV-溝蝕刻ウィンドウ及び光素子整列用マークを形成
する第３段階、露出された単結晶シリコン層を蝕刻して
SOI リーブを形成する第４段階、蝕刻防止膜とシリコン
窒化膜とを除去する第５段階、SOI スラブ表面に光導波
路のクラッディング層を形成する第６段階、光繊維整列
用のV-溝蝕刻ウィンドウに露出されたシリコン基板を異
方性蝕刻して光繊維整列用のV-溝を形成する第７段階、
SOI スラブの両終面に隣接した領域の蝕刻防止膜を除去
しシリコン窒化膜を露出させる第８段階を備える。
Description
【０００１】
【発明が属する技術分野】本発明は半導体技術に関し、
特に光導波路(optical waveguide)、発光素子(light em
itting device)及び受光素子(light receiving device)
のような光素子(optical device)、そして光繊維（ファ
イバー）などが同一基板に実装されるハイブリッド光集
積回路用基板の製造方法に関するものである。
特に光導波路(optical waveguide)、発光素子(light em
itting device)及び受光素子(light receiving device)
のような光素子(optical device)、そして光繊維（ファ
イバー）などが同一基板に実装されるハイブリッド光集
積回路用基板の製造方法に関するものである。
【０００２】
【従来技術】現代情報化社会で流通する情報量が急激に
増加することにより、光伝送システムの価格と性能とに
対する高い要求をあらゆる面において満足させることが
できる核心要素として光集積回路がある。光素子と電子
素子を高密度で集積させる概念は、大きく分けると、OE
IC(opto electronic integrated circuit)と、PIC(phot
onic integrated circuit)と、HIC(hybrid integrated
circuit)とがある。
増加することにより、光伝送システムの価格と性能とに
対する高い要求をあらゆる面において満足させることが
できる核心要素として光集積回路がある。光素子と電子
素子を高密度で集積させる概念は、大きく分けると、OE
IC(opto electronic integrated circuit)と、PIC(phot
onic integrated circuit)と、HIC(hybrid integrated
circuit)とがある。
【０００３】OEICはモノリシック(monolithic)に成長さ
れ処理されたウエハー、例えば代表的にInP などの化合
物半導体ウエハー上に光導波路、発光素子及び受光素子
などが同じ材料で作られて相互結合されることによって
あらゆる機能がなされる。反面において、HIC では発光
素子と受光素子とが光導波路が形成された基板上に表面
実装技術により結合される。現在の技術水準でみると、
OEICよりはHICの概念の方がより接近し易いと言える。
れ処理されたウエハー、例えば代表的にInP などの化合
物半導体ウエハー上に光導波路、発光素子及び受光素子
などが同じ材料で作られて相互結合されることによって
あらゆる機能がなされる。反面において、HIC では発光
素子と受光素子とが光導波路が形成された基板上に表面
実装技術により結合される。現在の技術水準でみると、
OEICよりはHICの概念の方がより接近し易いと言える。
【０００４】発光素子および受光素子のような能動光素
子を光導波路素子と共に実装してハイブリッド光集積回
路を製作するための努力は多様に行なわれている。
子を光導波路素子と共に実装してハイブリッド光集積回
路を製作するための努力は多様に行なわれている。
【０００５】図１は、Masso Kawachiなどが提案した"Me
thod for fabricatinghybrid optical integrated circ
uit" (US patent4,735,677)によるハイブリッド光集積
回路用基板の構造とハイブリッド光集積回路用基板上に
光素子及び光繊維を整列する方法とを示したものであ
る。図示の通り、ハイブリッド光集積回路用基板は、シ
リコン基板(140)上に形成されたハイシリカガラス光導
波路(141)、発光素子としての半導体レーザー(147)、受
光素子としての半導体光検出機(148)、半導体レーザー
(147)を整列するためのガイド(142)、光繊維(149) を整
列するためのガイド(143) で構成される。ハイシリカ光
導波路(141）は、Y-ブランチ(Y-branch)型で、三個の終
面(endface)(144,145,146）を持つ。
thod for fabricatinghybrid optical integrated circ
uit" (US patent4,735,677)によるハイブリッド光集積
回路用基板の構造とハイブリッド光集積回路用基板上に
光素子及び光繊維を整列する方法とを示したものであ
る。図示の通り、ハイブリッド光集積回路用基板は、シ
リコン基板(140)上に形成されたハイシリカガラス光導
波路(141)、発光素子としての半導体レーザー(147)、受
光素子としての半導体光検出機(148)、半導体レーザー
(147)を整列するためのガイド(142)、光繊維(149) を整
列するためのガイド(143) で構成される。ハイシリカ光
導波路(141）は、Y-ブランチ(Y-branch)型で、三個の終
面(endface)(144,145,146）を持つ。
【０００６】ガイド(142)間に挿入される半導体レーザ
ー(147）はシリコン基板(140)上に付着されて光導波路
の一つの終面(144) に結合される。光検出機(148）は、
シリコン基板(140)に付着されて光導波路の別の一つの
終面(145)に結合される。光繊維(149）はガイド(143)間
に挿入されて、光導波路のまた別の一つの終面(146)に
結合される。このように、シリコン基板(140)上に光導
波路(141)を形成して、光導波路(141)のような薄膜で形
成された光繊維整列用ガイド(143)及び半導体レーザー
整列用ガイド(142)を利用して光繊維(149)と半導体レー
ザー(147)とを各々光導波路の終面(146,144)に整列させ
ると、光導波路(141）の高さが数十ミクロンに達するよ
うな厚い場合には、光導波路(141)をプラズマエッチン
グにより完全に除去するのに必要とするエッチング時間
が長くなり、必然的に蝕刻防止膜部分の所望しない部分
にエッチングが発生し、実際の光導波路(141）の寸法と
設計寸法との間に差が生じる。
ー(147）はシリコン基板(140)上に付着されて光導波路
の一つの終面(144) に結合される。光検出機(148）は、
シリコン基板(140)に付着されて光導波路の別の一つの
終面(145)に結合される。光繊維(149）はガイド(143)間
に挿入されて、光導波路のまた別の一つの終面(146)に
結合される。このように、シリコン基板(140)上に光導
波路(141)を形成して、光導波路(141)のような薄膜で形
成された光繊維整列用ガイド(143)及び半導体レーザー
整列用ガイド(142)を利用して光繊維(149)と半導体レー
ザー(147)とを各々光導波路の終面(146,144)に整列させ
ると、光導波路(141）の高さが数十ミクロンに達するよ
うな厚い場合には、光導波路(141)をプラズマエッチン
グにより完全に除去するのに必要とするエッチング時間
が長くなり、必然的に蝕刻防止膜部分の所望しない部分
にエッチングが発生し、実際の光導波路(141）の寸法と
設計寸法との間に差が生じる。
【０００７】また半導体レーザー整列用ガイド(142)に
半導体レーザー(147)を整列させるには、半導体レーザ
ー(147)も精密に加工される必要があるが、InP及びGaAs
等の半導体レーザー(147）の製作に使われる化合物半導
体の材料は単結晶体として非常に砕けやすいために、こ
れらをサブミクロンの精密度で加工することは非常に困
難な技術となっている。また半導体レーザー（チップ）
(147)と整列用ガイド(142)側面との粗密の程度にしたが
って、半導体レーザー（チップ）(147)と光導波路(141)
との整列の度合いが大きく変動するが、ミクロン単位で
粗密の程度を制御するのは非常に難しい技術となってい
る。
半導体レーザー(147)を整列させるには、半導体レーザ
ー(147)も精密に加工される必要があるが、InP及びGaAs
等の半導体レーザー(147）の製作に使われる化合物半導
体の材料は単結晶体として非常に砕けやすいために、こ
れらをサブミクロンの精密度で加工することは非常に困
難な技術となっている。また半導体レーザー（チップ）
(147)と整列用ガイド(142)側面との粗密の程度にしたが
って、半導体レーザー（チップ）(147)と光導波路(141)
との整列の度合いが大きく変動するが、ミクロン単位で
粗密の程度を制御するのは非常に難しい技術となってい
る。
【０００８】光導波路素子は、光素子や光集積回路内で
光を短く伝送するのに使用される光部品として、光伝送
の低い損失及び光繊維あるいは光素子との低い接続損失
が要求され、場合によっては多様な電光(electro-opti
c)あるいは熱電効果(thermo-electric effect)を持つの
で、光導波路を利用した受動及び能動の光導波路装置の
実現が可能であるべき等の条件が要求される。半導体集
積回路の製造に広く使われるシリコンは、1.2〜1.6ミク
ロン波長の光に対して非常に高い光透過度を持っている
ので上記波長領域で光導波路として使用できる。
光を短く伝送するのに使用される光部品として、光伝送
の低い損失及び光繊維あるいは光素子との低い接続損失
が要求され、場合によっては多様な電光(electro-opti
c)あるいは熱電効果(thermo-electric effect)を持つの
で、光導波路を利用した受動及び能動の光導波路装置の
実現が可能であるべき等の条件が要求される。半導体集
積回路の製造に広く使われるシリコンは、1.2〜1.6ミク
ロン波長の光に対して非常に高い光透過度を持っている
ので上記波長領域で光導波路として使用できる。
【０００９】図２は、リーブ(rib)型SOI(silicon on in
sulator)光導波路素子の構造を簡略に示したもので、こ
のSOI光導波路は、通常、SOIウエハーを使用して作られ
る。SOIウエハーは、また、シリコン直接ボンディング
(silicon directbonding)法あるいはイオン注入を通じ
て単結晶シリコンウエハー内に絶縁層を形成する方法(s
eparation by implantation of oxygen,SIMOX)により製
造される。
sulator)光導波路素子の構造を簡略に示したもので、こ
のSOI光導波路は、通常、SOIウエハーを使用して作られ
る。SOIウエハーは、また、シリコン直接ボンディング
(silicon directbonding)法あるいはイオン注入を通じ
て単結晶シリコンウエハー内に絶縁層を形成する方法(s
eparation by implantation of oxygen,SIMOX)により製
造される。
【００１０】SOI光導波路の構造はシリコン基板(150)上
に形成されたバッファー層(bufferlayer)(151)、コア層
(core layer)(152)、そしてクラッディング層(cladding
layer)(153) で構成されて、バッファー層(151）は、普
通、SOIウエハーの基板絶縁層であるシリコン酸化膜で
構成されて1〜2ミクロンの厚さを持つ。
に形成されたバッファー層(bufferlayer)(151)、コア層
(core layer)(152)、そしてクラッディング層(cladding
layer)(153) で構成されて、バッファー層(151）は、普
通、SOIウエハーの基板絶縁層であるシリコン酸化膜で
構成されて1〜2ミクロンの厚さを持つ。
【００１１】コア層(152）はバッファー層(151)上に形
成された2〜10ミクロン厚さの単結晶シリコン層でな
り、クラッディング層(153）は、コア層(152）の表面を
熱酸化させて形成される1〜2ミクロン厚さのシリコン酸
化膜で構成される。SOI光導波路で、コア層(152)内にガ
イディング(guiding)される光が、垂直及び水平方向で
単一モード条件を満足するためには、リーブ(rib）の幅
(W,155)、コア層の高さ(H,157)、そしてスラブ(slab)
の高さ(rH,154) とが、次の[数１]を満足しなければな
らない(R.A.Soref, IEEEJ. Quantum Electron.,vol.27,
pp1971-1974,1991参照)。
成された2〜10ミクロン厚さの単結晶シリコン層でな
り、クラッディング層(153）は、コア層(152）の表面を
熱酸化させて形成される1〜2ミクロン厚さのシリコン酸
化膜で構成される。SOI光導波路で、コア層(152)内にガ
イディング(guiding)される光が、垂直及び水平方向で
単一モード条件を満足するためには、リーブ(rib）の幅
(W,155)、コア層の高さ(H,157)、そしてスラブ(slab)
の高さ(rH,154) とが、次の[数１]を満足しなければな
らない(R.A.Soref, IEEEJ. Quantum Electron.,vol.27,
pp1971-1974,1991参照)。
【００１２】
【数1】
【００１３】(但、r≦0.5) 上記のような条件を満足する範囲内でコア層(152)の厚
さ(H,157)、リーブの幅(W,155)、そしてリーブの高さ
(D,156) とを適切に調節して、SOI光導波路をレーザー
あるいは光繊維と光結合させる時、光結合効率が最適に
なるように設計される。上記のようなSOI シリコン光導
波路は構造が非常に簡単で、かつ既存のシリコン工程技
術を利用して製作可能であるという点で、他の光導波路
の材料に比べて有利な特徴を持っている。
さ(H,157)、リーブの幅(W,155)、そしてリーブの高さ
(D,156) とを適切に調節して、SOI光導波路をレーザー
あるいは光繊維と光結合させる時、光結合効率が最適に
なるように設計される。上記のようなSOI シリコン光導
波路は構造が非常に簡単で、かつ既存のシリコン工程技
術を利用して製作可能であるという点で、他の光導波路
の材料に比べて有利な特徴を持っている。
【００１４】図３は、SOI 光導波路を利用した従来のハ
イブリッド光集積回路の一例としてのSOI 光導波路を利
用したハイブリッド光集積回路であり、光導波路とレー
ザーとの間の整列状態を示している(ASOCTM-A silicon-
based integratedoptical manufacturing technology",
Tim Bestwick et al, Proceedings ofthe 48th ECTC19
98参照)。図示の通り、リーブ型のSOI光導波路(162）
は、シリコン基板(160)上に埋没酸化膜(buried oxide)
(163) により隔離された単結晶シリコン層(164）の所望
しない部分(165）を一定の深さでエッチングして形成さ
れ、レーザー(161）は、SOI光導波路(162）のリーブ形
成のために所望しない単結晶シリコン層(164）をエッチ
ングする時、同時に形成されたレーザー用の溝(168)内
に付着してSOI光導波路(162)と光結合されるようにして
いる。したがって、レーザー(161)を光導波路(162)と整
列させるためのガイドは、光導波路のような単結晶シリ
コン層(164)の薄膜で構成されて、レーザー(161)をレー
ザー用の溝(168）の二つの側壁(166,169) に密着して付
着することにより、レーザー(161)と光導波路(162) と
が水平に整列されるようになっている。
イブリッド光集積回路の一例としてのSOI 光導波路を利
用したハイブリッド光集積回路であり、光導波路とレー
ザーとの間の整列状態を示している(ASOCTM-A silicon-
based integratedoptical manufacturing technology",
Tim Bestwick et al, Proceedings ofthe 48th ECTC19
98参照)。図示の通り、リーブ型のSOI光導波路(162）
は、シリコン基板(160)上に埋没酸化膜(buried oxide)
(163) により隔離された単結晶シリコン層(164）の所望
しない部分(165）を一定の深さでエッチングして形成さ
れ、レーザー(161）は、SOI光導波路(162）のリーブ形
成のために所望しない単結晶シリコン層(164）をエッチ
ングする時、同時に形成されたレーザー用の溝(168)内
に付着してSOI光導波路(162)と光結合されるようにして
いる。したがって、レーザー(161)を光導波路(162)と整
列させるためのガイドは、光導波路のような単結晶シリ
コン層(164)の薄膜で構成されて、レーザー(161)をレー
ザー用の溝(168）の二つの側壁(166,169) に密着して付
着することにより、レーザー(161)と光導波路(162) と
が水平に整列されるようになっている。
【００１５】上記従来の技術は、シリカ光導波路を利用
する従来の方法と同様に、光導波路薄膜を光素子の機械
的なガイド(mechanical stops)で利用することとしてい
ることから、半導体レーザーを機械的に加工すべき問題
点をそのまま持っているといえる。また厚さが約10μｍ
に過ぎないSOI光導波路薄膜が、厚さが約125μｍに達す
る光繊維の整列ガイドで使われにくいため、SOI 光導波
路薄膜以外の別途の光繊維整列手段、例えば異方性蝕刻
されたシリコンV-溝などを必要とする。しかしSOI 光導
波路薄膜でない他の手段で光繊維整列用構造体を作る場
合には、光導波路と光繊維整列構造体との相互間に基板
内での整列誤差が発生するようになり、光繊維と光導波
路との間に多くの光結合損失が発生する。
する従来の方法と同様に、光導波路薄膜を光素子の機械
的なガイド(mechanical stops)で利用することとしてい
ることから、半導体レーザーを機械的に加工すべき問題
点をそのまま持っているといえる。また厚さが約10μｍ
に過ぎないSOI光導波路薄膜が、厚さが約125μｍに達す
る光繊維の整列ガイドで使われにくいため、SOI 光導波
路薄膜以外の別途の光繊維整列手段、例えば異方性蝕刻
されたシリコンV-溝などを必要とする。しかしSOI 光導
波路薄膜でない他の手段で光繊維整列用構造体を作る場
合には、光導波路と光繊維整列構造体との相互間に基板
内での整列誤差が発生するようになり、光繊維と光導波
路との間に多くの光結合損失が発生する。
【００１６】SOI光導波路が有する短所のひとつは、コ
ア物質のシリコンの屈折率が約3.5であり、屈折率が1で
ある空気よりたいそう大きいために、光が空気からSOI
光導波路に入射したりSOI光導波路から空気に放射され
たりする際に、SOI光導波路の前・後断面(face)で多量
のフレネル(Fresnel) 損失が発生することである。この
フレネル損失を減らすためには、光導波路の前・後断面
に反射防止膜(anti-reflection film)を形成することを
必要とする。理論的に最も適合した反射防止膜は、屈折
率が1.87で、媒質内での光波長の1/4の整数倍に該当す
る厚さを持つことが望ましい。
ア物質のシリコンの屈折率が約3.5であり、屈折率が1で
ある空気よりたいそう大きいために、光が空気からSOI
光導波路に入射したりSOI光導波路から空気に放射され
たりする際に、SOI光導波路の前・後断面(face)で多量
のフレネル(Fresnel) 損失が発生することである。この
フレネル損失を減らすためには、光導波路の前・後断面
に反射防止膜(anti-reflection film)を形成することを
必要とする。理論的に最も適合した反射防止膜は、屈折
率が1.87で、媒質内での光波長の1/4の整数倍に該当す
る厚さを持つことが望ましい。
【００１７】図４は、上記図３に示した、従来技術でSO
I 光導波路と表面受光型の光検出機との間の光結合方法
と反射防止膜の形成方法とを説明する図である。まずSO
I光導波路(170）の断面(175)と対向する位置の単結晶シ
リコン層(177）をエッチングして基板表面と約54度の傾
斜する鏡面(172）を形成し、この鏡面(172)上にアルミ
ニウム(171)で反射膜を形成した後、光導波路の断面(17
5)とアルミニウム(171) 層との上に反射防止膜(173）を
共通的に形成した。この時、光導波路(170)から放出さ
れた基板表面と平行した入射光(176）は、アルミニウム
(171)層で反射されて単結晶シリコン層(177)上に付着さ
れた光検出機(174)に入射される。この技術では、アル
ミニウム(171)でコーティングされた鏡面(172)上に反射
防止膜(173）を鏡面(172)と光導波路の断面(175)とに同
時に形成することによって光導波路の断面(175)と鏡面
(172)とでのフレネル損失を同時に防止する側面の効果
があるが、反射防止膜(173）の形成がアルミニウム(17
1）の蒸着以後になされるため、アルミニウム(171)など
の金属が損傷されないようにするためには400℃以下の
低温で反射防止膜(173）を形成する必要があり、この
時、反射防止膜として適合する約２程度の屈折率を持つ
LPCVD(low pressure chemical vapordeposition)シリコ
ン窒化膜と共に高温で形成される優秀な反射防止膜を使
用することができないという短所がある。また低温で形
成されたシリコン酸化膜及びシリコン窒化膜は多量の水
素を含有しているため、周囲の環境変化及び時間の経過
によって水素の離脱にともなう特性の変化が発生する。
このように、製造工程の条件の変動にともなう屈折率の
変化が激しいことから、所望の特性の反射防止膜を形成
することが極めて困難となっている。
I 光導波路と表面受光型の光検出機との間の光結合方法
と反射防止膜の形成方法とを説明する図である。まずSO
I光導波路(170）の断面(175)と対向する位置の単結晶シ
リコン層(177）をエッチングして基板表面と約54度の傾
斜する鏡面(172）を形成し、この鏡面(172)上にアルミ
ニウム(171)で反射膜を形成した後、光導波路の断面(17
5)とアルミニウム(171) 層との上に反射防止膜(173）を
共通的に形成した。この時、光導波路(170)から放出さ
れた基板表面と平行した入射光(176）は、アルミニウム
(171)層で反射されて単結晶シリコン層(177)上に付着さ
れた光検出機(174)に入射される。この技術では、アル
ミニウム(171)でコーティングされた鏡面(172)上に反射
防止膜(173）を鏡面(172)と光導波路の断面(175)とに同
時に形成することによって光導波路の断面(175)と鏡面
(172)とでのフレネル損失を同時に防止する側面の効果
があるが、反射防止膜(173）の形成がアルミニウム(17
1）の蒸着以後になされるため、アルミニウム(171)など
の金属が損傷されないようにするためには400℃以下の
低温で反射防止膜(173）を形成する必要があり、この
時、反射防止膜として適合する約２程度の屈折率を持つ
LPCVD(low pressure chemical vapordeposition)シリコ
ン窒化膜と共に高温で形成される優秀な反射防止膜を使
用することができないという短所がある。また低温で形
成されたシリコン酸化膜及びシリコン窒化膜は多量の水
素を含有しているため、周囲の環境変化及び時間の経過
によって水素の離脱にともなう特性の変化が発生する。
このように、製造工程の条件の変動にともなう屈折率の
変化が激しいことから、所望の特性の反射防止膜を形成
することが極めて困難となっている。
【００１８】したがって、従来のシリカ光導波路及びSO
I光導波路を利用するハイブリッド光集積回路では、光
導波路薄膜自体でなる光素子整列用ガイドに光素子を整
列させるためには、これと対応するように光素子自体を
精密に加工される必要があるという問題点を有してい
る。そして前述したように、SOI光導波路を利用する従
来のハイブリッド光集積回路の製造方法では、光導波路
薄膜自体を光繊維整列用ガイドとして使用することがで
きないため、異方性蝕刻されたV-溝と同じ別途の光繊維
整列用ガイドの形成を必要として、この時、光繊維整列
用ガイドと光導波路との間に整列誤差が発生し、さら
に、SOI光導波路に適合した反射防止膜を形成し難い問
題点を持っている。
I光導波路を利用するハイブリッド光集積回路では、光
導波路薄膜自体でなる光素子整列用ガイドに光素子を整
列させるためには、これと対応するように光素子自体を
精密に加工される必要があるという問題点を有してい
る。そして前述したように、SOI光導波路を利用する従
来のハイブリッド光集積回路の製造方法では、光導波路
薄膜自体を光繊維整列用ガイドとして使用することがで
きないため、異方性蝕刻されたV-溝と同じ別途の光繊維
整列用ガイドの形成を必要として、この時、光繊維整列
用ガイドと光導波路との間に整列誤差が発生し、さら
に、SOI光導波路に適合した反射防止膜を形成し難い問
題点を持っている。
【００１９】
【発明が解決しようとする課題】本発明は前記問題点を
解決するために創案されたものであり、SOI光導波路の
リーブ領域と光素子用の整列マーク、そして光繊維整列
用のV-溝パターン間の写真転写の整列誤差を最小化した
ハイブリッド光集積回路用基板の製造方法の提供をその
目的としている。また、他の装置部分に悪影響を及ぼさ
ずに、SOI光導波路の断面に最適化された反射防止膜を
備えるハイブリッド光集積回路用基板の製造方法の提供
をその目的としている。
解決するために創案されたものであり、SOI光導波路の
リーブ領域と光素子用の整列マーク、そして光繊維整列
用のV-溝パターン間の写真転写の整列誤差を最小化した
ハイブリッド光集積回路用基板の製造方法の提供をその
目的としている。また、他の装置部分に悪影響を及ぼさ
ずに、SOI光導波路の断面に最適化された反射防止膜を
備えるハイブリッド光集積回路用基板の製造方法の提供
をその目的としている。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に本発明のハイブリッド光集積回路用基板の製造方法
は、シリコン基板、埋没絶縁膜及び単結晶シリコン層で
なるSOIウエハーの上記単結晶シリコン層を選択蝕刻し
てSOIスラブを形成する第１段階と、上記SOIウエハーの
全体構造上部に低圧化学気相蒸着(LPCVD) シリコン窒化
膜及び蝕刻防止膜を形成する第２段階と、上記蝕刻防止
膜及び上記LPCVDシリコン窒化膜を選択蝕刻してリーブ
領域を除外した上記SOIスラブの上記単結晶シリコンを
露出させて、同時に光繊維整列用V-溝蝕刻ウィンドウ及
び光素子整列用マークを形成する第３段階と、上記SOI
スラブ上部の露出された上記単結晶シリコン層を選択蝕
刻してSOIリーブを形成する第４段階と、上記SOIリーブ
上部の上記蝕刻防止膜及び上記LPCVDシリコン窒化膜を
選択除去する第５段階と、上記SOIリーブを含んだ上記S
OIスラブ表面に光導波路のクラッディング層を形成する
第６段階と、光繊維整列用V-溝蝕刻ウィンドウに露出さ
れた上記シリコン基板を異方性蝕刻して光繊維整列用V-
溝を形成する第７段階と、上記SOI スラブ両終面に隣接
した領域の上記蝕刻防止膜を選択除去して上記LPCVDシ
リコン窒化膜を露出させる第８段階とを含んでなるハイ
ブリッド光集積回路用基板の製造方法である。
に本発明のハイブリッド光集積回路用基板の製造方法
は、シリコン基板、埋没絶縁膜及び単結晶シリコン層で
なるSOIウエハーの上記単結晶シリコン層を選択蝕刻し
てSOIスラブを形成する第１段階と、上記SOIウエハーの
全体構造上部に低圧化学気相蒸着(LPCVD) シリコン窒化
膜及び蝕刻防止膜を形成する第２段階と、上記蝕刻防止
膜及び上記LPCVDシリコン窒化膜を選択蝕刻してリーブ
領域を除外した上記SOIスラブの上記単結晶シリコンを
露出させて、同時に光繊維整列用V-溝蝕刻ウィンドウ及
び光素子整列用マークを形成する第３段階と、上記SOI
スラブ上部の露出された上記単結晶シリコン層を選択蝕
刻してSOIリーブを形成する第４段階と、上記SOIリーブ
上部の上記蝕刻防止膜及び上記LPCVDシリコン窒化膜を
選択除去する第５段階と、上記SOIリーブを含んだ上記S
OIスラブ表面に光導波路のクラッディング層を形成する
第６段階と、光繊維整列用V-溝蝕刻ウィンドウに露出さ
れた上記シリコン基板を異方性蝕刻して光繊維整列用V-
溝を形成する第７段階と、上記SOI スラブ両終面に隣接
した領域の上記蝕刻防止膜を選択除去して上記LPCVDシ
リコン窒化膜を露出させる第８段階とを含んでなるハイ
ブリッド光集積回路用基板の製造方法である。
【００２１】本発明においては、SOI 光導波路のリーブ
領域と光素子用の整列マーク、そして光繊維整列用のV-
溝パターンを自己整列方式で形成してそれらの間の写真
転写の整列誤差を最小化する。すなわち、光素子の整列
方法で機械的な構造物を使用せず、マークによるインデ
ックス整列を利用できるように基板を形成することによ
って精密な光素子の加工が不要であり、光繊維整列用の
V-溝とSOI光導波路、そして光素子整列用のマーク間の
整列精密度が優れていることから、高い光結合効率を得
ることができる。また、本発明はSOI 光導波路と光繊維
及び光素子整列用の構造体の製造過程において、他の部
分に悪影響を及ぼさないことから、SOI 光導波路の断面
に、優れた特性を有する反射防止膜を形成することが可
能となる。
領域と光素子用の整列マーク、そして光繊維整列用のV-
溝パターンを自己整列方式で形成してそれらの間の写真
転写の整列誤差を最小化する。すなわち、光素子の整列
方法で機械的な構造物を使用せず、マークによるインデ
ックス整列を利用できるように基板を形成することによ
って精密な光素子の加工が不要であり、光繊維整列用の
V-溝とSOI光導波路、そして光素子整列用のマーク間の
整列精密度が優れていることから、高い光結合効率を得
ることができる。また、本発明はSOI 光導波路と光繊維
及び光素子整列用の構造体の製造過程において、他の部
分に悪影響を及ぼさないことから、SOI 光導波路の断面
に、優れた特性を有する反射防止膜を形成することが可
能となる。
【００２２】
【発明の実施の形態】以下、本発明の望ましい実施の形
態を図面を参照して詳細に説明する。
態を図面を参照して詳細に説明する。
【００２３】図５は、SOI 光導波路を利用した両方向光
通信用ハイブリッド光集積回路の構造を図示したもので
あり、光集積回路用基板(1）の構造と、光集積回路用基
板(1) 上に、送信用光源として側面放出型(edge emitti
ng type）の半導体レーザー(3)、半導体レーザー(3)を
監視するためのモニター光検出機(6)、光導波路型(wave
guide type)受信用光検出機(4)を示し、そして光繊維
(2)を整列するための方法を示している。
通信用ハイブリッド光集積回路の構造を図示したもので
あり、光集積回路用基板(1）の構造と、光集積回路用基
板(1) 上に、送信用光源として側面放出型(edge emitti
ng type）の半導体レーザー(3)、半導体レーザー(3)を
監視するためのモニター光検出機(6)、光導波路型(wave
guide type)受信用光検出機(4)を示し、そして光繊維
(2)を整列するための方法を示している。
【００２４】図示した通り、ハイブリッド光集積回路
は、表面絶縁層(38)で保護されたシリコン基板(9)とそ
の上部に形成されたSOI光導波路(5)、半導体レーザー整
列マーク(11)、モニター光検出機整列マーク(12)、半導
体レーザー(3）の後面から放出された光を表面受光型の
モニター光検出機(6)に伝達するための光ガイド用V-溝
(7)、受信用光検出機整列マーク(13)、半導体レーザー
及び受信用光検出機の高さを調節するための台(20)、光
繊維をSOI光導波路と整列するための光繊維整列用V-溝
(14)、半導体レーザー(3)及び光検出機(4,6)を電気的に
連結するためのワイヤーボンディングパッド(10)、光繊
維(2)が光繊維整列用V-溝(14）のはしで傾斜面によりSO
I光導波路(5)に近く接近できないことを防止するために
SOI光導波路(5)と隣接したV-溝(14）のはし部分をブラ
インドソーカット(blind sawcut)等で除去したトレンチ
(15)で構成される。Y-ブランチ型のSOI光導波路(5）
は、望ましくはマハ-ジェンダー干渉計(Mach-Zehnder i
nterferometer)及び光フィルター(optical filter)等で
構成することにより、一本の光繊維で送信と受信とを並
行して行なう波長分割多重(wavelength division multi
plexing,WDM)機能をより效果的に行なうことができる。
光送信及び光受信に共通的に使われる光繊維(2）は、SO
I光導波路(5）の光軸(26)と整列されて形成された光繊
維整列用V-溝(14)に、UV硬化樹脂あるいはインデックス
マッチングオイル(index matching oil)等で固定され
る。この時、V-溝が形成されたシリコン基板あるいはガ
ラス等で光繊維(2)を覆うこともできる。
は、表面絶縁層(38)で保護されたシリコン基板(9)とそ
の上部に形成されたSOI光導波路(5)、半導体レーザー整
列マーク(11)、モニター光検出機整列マーク(12)、半導
体レーザー(3）の後面から放出された光を表面受光型の
モニター光検出機(6)に伝達するための光ガイド用V-溝
(7)、受信用光検出機整列マーク(13)、半導体レーザー
及び受信用光検出機の高さを調節するための台(20)、光
繊維をSOI光導波路と整列するための光繊維整列用V-溝
(14)、半導体レーザー(3)及び光検出機(4,6)を電気的に
連結するためのワイヤーボンディングパッド(10)、光繊
維(2)が光繊維整列用V-溝(14）のはしで傾斜面によりSO
I光導波路(5)に近く接近できないことを防止するために
SOI光導波路(5)と隣接したV-溝(14）のはし部分をブラ
インドソーカット(blind sawcut)等で除去したトレンチ
(15)で構成される。Y-ブランチ型のSOI光導波路(5）
は、望ましくはマハ-ジェンダー干渉計(Mach-Zehnder i
nterferometer)及び光フィルター(optical filter)等で
構成することにより、一本の光繊維で送信と受信とを並
行して行なう波長分割多重(wavelength division multi
plexing,WDM)機能をより效果的に行なうことができる。
光送信及び光受信に共通的に使われる光繊維(2）は、SO
I光導波路(5）の光軸(26)と整列されて形成された光繊
維整列用V-溝(14)に、UV硬化樹脂あるいはインデックス
マッチングオイル(index matching oil)等で固定され
る。この時、V-溝が形成されたシリコン基板あるいはガ
ラス等で光繊維(2)を覆うこともできる。
【００２５】半導体レーザー(3)及び光検出機(4,6）の
基板付着法としては、ダイボンディング(die bonding)
法あるいはフリップチップボンディング法(L.F.Mille
r,"Controlled Collapse Chip Connection,"IBM J Res
Dev13, pp.239-250,1969参照）を使用することができる
が、本発明に係るハイブリッド光集積回路の製造にあた
っては、整列精密度が優秀なフリップチップボンディン
グ法を使用することがより望ましい。
基板付着法としては、ダイボンディング(die bonding)
法あるいはフリップチップボンディング法(L.F.Mille
r,"Controlled Collapse Chip Connection,"IBM J Res
Dev13, pp.239-250,1969参照）を使用することができる
が、本発明に係るハイブリッド光集積回路の製造にあた
っては、整列精密度が優秀なフリップチップボンディン
グ法を使用することがより望ましい。
【００２６】半導体レーザー(3）はシリコン基板(9)内
の整列マーク(11)と半導体レーザー(3)表面の整列マー
ク(29)とにより半導体レーザー(3）の光軸(23)と光導波
路の光軸(27）とが整列されてからソルダバンプ(22)に
より、基板にフリップチップボンディングされる。受信
機の光検出機(4)もまた、シリコン基板(9)表面の整列マ
ーク(12)と光検出機(4)表面の整列マーク(30)とにより
光検出機の光軸(24)と光導波路の光軸(28）とが整列さ
れた後ソルダバンプ(21)によりフリップチップボンディ
ングされる。
の整列マーク(11)と半導体レーザー(3)表面の整列マー
ク(29)とにより半導体レーザー(3）の光軸(23)と光導波
路の光軸(27）とが整列されてからソルダバンプ(22)に
より、基板にフリップチップボンディングされる。受信
機の光検出機(4)もまた、シリコン基板(9)表面の整列マ
ーク(12)と光検出機(4)表面の整列マーク(30)とにより
光検出機の光軸(24)と光導波路の光軸(28）とが整列さ
れた後ソルダバンプ(21)によりフリップチップボンディ
ングされる。
【００２７】フリップチップボンディングされた半導体
レーザー(3)及び受信機光検出機(4）のハイブリッド光
集積回路用基板表面からの高さは、フリップチップボン
ディング用ソルダバンプ(16)等とは関係なく、半導体レ
ーザー(3)及び受信機光検出機(4)用の台(20,21)により
決定される。場合によっては、フリップチップボンディ
ング用ソルダバンプ(16)により光素子の高さを調節でき
るが、この場合には台(20,21）は省略してもよい。
レーザー(3)及び受信機光検出機(4）のハイブリッド光
集積回路用基板表面からの高さは、フリップチップボン
ディング用ソルダバンプ(16)等とは関係なく、半導体レ
ーザー(3)及び受信機光検出機(4)用の台(20,21)により
決定される。場合によっては、フリップチップボンディ
ング用ソルダバンプ(16)により光素子の高さを調節でき
るが、この場合には台(20,21）は省略してもよい。
【００２８】モニター光検出機(6）は、受光領域(32）
が光ガイド用V-溝(7）の側壁(8）の中央近所に位置する
ように整列されてフリップチップボンディングされる。
この時、モニター光検出機(6）は、半導体レーザー(3）
の後面(33)から放出されたビーム中で光ガイド用V-溝
(7）の側壁(8）を通じてz方向で屈折された光を受光領
域(32）を通じて感知する。表面受光型のモニター光検
出機(6)の代わりに側面受光型(edge receivingtype）の
モニター光検出機を使用する場合、光ガイド用V-溝(7）
を使用しないで受信機の光検出機(4)のような方法で半
導体レーザー(3)とモニター光検出機とを直接光結合さ
せることができる。半導体レーザー(3)、光検出機(4,6)
などの光素子の駆動に必要な電気的連結はフリップチッ
プソルダバンプ(16)と直接連結したワイヤーボンディン
グパッド(10)と光素子とワイヤーボンディングで連結さ
れた孤立された金属パッド(17)とを通じて行なう。
が光ガイド用V-溝(7）の側壁(8）の中央近所に位置する
ように整列されてフリップチップボンディングされる。
この時、モニター光検出機(6）は、半導体レーザー(3）
の後面(33)から放出されたビーム中で光ガイド用V-溝
(7）の側壁(8）を通じてz方向で屈折された光を受光領
域(32）を通じて感知する。表面受光型のモニター光検
出機(6)の代わりに側面受光型(edge receivingtype）の
モニター光検出機を使用する場合、光ガイド用V-溝(7）
を使用しないで受信機の光検出機(4)のような方法で半
導体レーザー(3)とモニター光検出機とを直接光結合さ
せることができる。半導体レーザー(3)、光検出機(4,6)
などの光素子の駆動に必要な電気的連結はフリップチッ
プソルダバンプ(16)と直接連結したワイヤーボンディン
グパッド(10)と光素子とワイヤーボンディングで連結さ
れた孤立された金属パッド(17)とを通じて行なう。
【００２９】図６は、図５に図示されたハイブリッド光
集積回路で、光繊維(2)、SOI光導波路(5)および半導体
レーザー(3)部位の断面を示したものである。図示した
通り、SOI光導波路(5)と光繊維(2)および半導体レーザ
ー(3）の光軸との高さをシリコン基板上にて自動的に合
せるためには、SOI 光導波路のバッファー層(35）の厚
さを含んだSOI 光導波路の光軸(36）のシリコン基板表
面(34)からの高さに合うように、シリコン基板表面(3
4）の表面絶縁層(38）の厚さと半導体レーザー(3)の下
段の台(20）の高さを決定して、半導体レーザー(3）の
光軸(36)とSOI光導波路の光軸(36）とのシリコン基板表
面(34)から高さが互いに一致するようにして、光繊維
(2)が光繊維整列用V-溝(14)に置かれた時、光繊維光軸
(39）の高さがSOI 光導波路の光軸(36）の高さと一致す
るようにV-溝(14）の幅を決定する。
集積回路で、光繊維(2)、SOI光導波路(5)および半導体
レーザー(3)部位の断面を示したものである。図示した
通り、SOI光導波路(5)と光繊維(2)および半導体レーザ
ー(3）の光軸との高さをシリコン基板上にて自動的に合
せるためには、SOI 光導波路のバッファー層(35）の厚
さを含んだSOI 光導波路の光軸(36）のシリコン基板表
面(34)からの高さに合うように、シリコン基板表面(3
4）の表面絶縁層(38）の厚さと半導体レーザー(3)の下
段の台(20）の高さを決定して、半導体レーザー(3）の
光軸(36)とSOI光導波路の光軸(36）とのシリコン基板表
面(34)から高さが互いに一致するようにして、光繊維
(2)が光繊維整列用V-溝(14)に置かれた時、光繊維光軸
(39）の高さがSOI 光導波路の光軸(36）の高さと一致す
るようにV-溝(14）の幅を決定する。
【００３０】図７ないし図２３は、本発明の一実施の形
態(図５及び図６参照)に係るハイブリッド光集積回路用
基板の製造工程を示す図である。以下、図面を参照して
本発明の一実施の形態による、SOIウエハーを使用してS
OI光導波路と共に光繊維整列用V-溝、光素子整列用マー
ク、および光素子のフリップチップボンディング用ソル
ダバンプなどを形成する工程を詳細に説明する。
態(図５及び図６参照)に係るハイブリッド光集積回路用
基板の製造工程を示す図である。以下、図面を参照して
本発明の一実施の形態による、SOIウエハーを使用してS
OI光導波路と共に光繊維整列用V-溝、光素子整列用マー
ク、および光素子のフリップチップボンディング用ソル
ダバンプなどを形成する工程を詳細に説明する。
【００３１】まず、図７はハイブリッド光集積回路用基
板材料として使われるSOIウエハーの断面図であり、SOI
ウエハーは、＜100＞の結晶方向を持ったシリコン基板
(51)上に形成されたバッファー層(52)と、＜100＞の結
晶方向を持った単結晶シリコン層(53)で構成される。
板材料として使われるSOIウエハーの断面図であり、SOI
ウエハーは、＜100＞の結晶方向を持ったシリコン基板
(51)上に形成されたバッファー層(52)と、＜100＞の結
晶方向を持った単結晶シリコン層(53)で構成される。
【００３２】次に、図８に示す通り、SOI ウエハーの全
面にシリコン窒化膜あるいはシリコン酸化膜で第１蝕刻
保護膜(54)を形成するとともに、写真転写工程とプラズ
マエッチングとを通じて第１蝕刻保護膜(54)の所望しな
い領域(SOIスラブを除外した領域）を除去し、続いて、
残っている第１蝕刻保護膜(54)を蝕刻マスクとして単結
晶シリコン層(53)をプラズマエッチングあるいは湿式(w
et)エッチングしてSOIスラブ(55)を形成する。
面にシリコン窒化膜あるいはシリコン酸化膜で第１蝕刻
保護膜(54)を形成するとともに、写真転写工程とプラズ
マエッチングとを通じて第１蝕刻保護膜(54)の所望しな
い領域(SOIスラブを除外した領域）を除去し、続いて、
残っている第１蝕刻保護膜(54)を蝕刻マスクとして単結
晶シリコン層(53)をプラズマエッチングあるいは湿式(w
et)エッチングしてSOIスラブ(55)を形成する。
【００３３】図９に、図８のa-a'線に沿って切断した断
面を示した。この時、単結晶シリコン層(53)の乾式ある
いは湿式エッチング時、蝕刻マスクとして通常の感光膜
を使用してもよい。
面を示した。この時、単結晶シリコン層(53)の乾式ある
いは湿式エッチング時、蝕刻マスクとして通常の感光膜
を使用してもよい。
【００３４】次いで、第１蝕刻保護膜(54)と露出された
バッファー層(52)を湿式あるいはプラズマエッチング法
で、あるいはプラズマエッチング及び湿式エッチング法
を混用して除去した後、図１０に示したように、ウエハ
ーの全面に、LPCVDシリコン窒化膜(57)と、PECVD(plasm
a enhanced CVD)シリコン窒化膜(58)とを順に蒸着す
る。ここで、PECVDシリコン窒化膜(58)は、シリコン酸
化膜のようにLPCVDシリコン窒化膜(57）を損傷させない
でHF/H2O溶液等で選択的な除去が可能な物質で代替でき
る。
バッファー層(52)を湿式あるいはプラズマエッチング法
で、あるいはプラズマエッチング及び湿式エッチング法
を混用して除去した後、図１０に示したように、ウエハ
ーの全面に、LPCVDシリコン窒化膜(57)と、PECVD(plasm
a enhanced CVD)シリコン窒化膜(58)とを順に蒸着す
る。ここで、PECVDシリコン窒化膜(58)は、シリコン酸
化膜のようにLPCVDシリコン窒化膜(57）を損傷させない
でHF/H2O溶液等で選択的な除去が可能な物質で代替でき
る。
【００３５】次いで、図１１に示すように、写真転写工
程を通じて感光膜(66）をパタニーングし、これを蝕刻
マスクとしてプラズマエッチング法でPECVDシリコン窒
化膜(58)とLPCVDシリコン窒化膜(57）とを順に選択蝕刻
し、SOIリーブ領域(61)、半導体レーザー及びモニター
光検出機の整列のためのマーク(62,63)、そして光繊維
整列用V-溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻
ウィンドウ(65）を形成する。この時、光繊維整列用V-
溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻ウィンド
ウ(65）はシリコン基板(51）の＜110＞結晶方向と並ん
で整列させる。
程を通じて感光膜(66）をパタニーングし、これを蝕刻
マスクとしてプラズマエッチング法でPECVDシリコン窒
化膜(58)とLPCVDシリコン窒化膜(57）とを順に選択蝕刻
し、SOIリーブ領域(61)、半導体レーザー及びモニター
光検出機の整列のためのマーク(62,63)、そして光繊維
整列用V-溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻
ウィンドウ(65）を形成する。この時、光繊維整列用V-
溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻ウィンド
ウ(65）はシリコン基板(51）の＜110＞結晶方向と並ん
で整列させる。
【００３６】このように、SOIリーブ領域(61)と半導体
レーザー及びモニター光検出機との整列のためのマーク
(62,63)と光繊維整列用V-溝蝕刻ウィンドウ(64)及び光
ガイド用V-溝蝕刻ウィンドウ(65)とを同時に形成するこ
とは、これらを個別的に形成する時現れるやすい写真転
写の誤差を減少させ、これにより、整列構造体間の整列
誤差を最小化することによって結果的に光導波路、光繊
維そして光素子間に高い光結合効率を得ることができる
ようにするものである。
レーザー及びモニター光検出機との整列のためのマーク
(62,63)と光繊維整列用V-溝蝕刻ウィンドウ(64)及び光
ガイド用V-溝蝕刻ウィンドウ(65)とを同時に形成するこ
とは、これらを個別的に形成する時現れるやすい写真転
写の誤差を減少させ、これにより、整列構造体間の整列
誤差を最小化することによって結果的に光導波路、光繊
維そして光素子間に高い光結合効率を得ることができる
ようにするものである。
【００３７】次いで、残留する感光膜(66）を除去し、
写真転写工程でSOI スラブ(55)以外のシリコン基板表面
部分を新しい感光膜（図示せず）で保護した後、SOIリ
ーブ領域(61）のPECVDシリコン窒化膜(58)とLPCVDシリ
コン窒化膜(57）とを蝕刻マスクとして、プラズマある
いは湿式方法でSOIリーブ領域(61）を除外したSOIスラ
ブ(55）を特定深さでエッチングし、図１２に示すよう
に、リーブ（72）を形成し、感光膜を除去する。リーブ
(72）の幅と深さとは上記図２で説明した通りシリコン
ガイド層(74)及びリーブ(72)内で単一モード条件が満足
され、レーザー及び光検出機、そして光繊維との光結合
効率が最大になるように設定する。リーブ(72) の形成
段階でSOIスラブ(55) 以外の領域を感光膜で保護するの
は、V-溝蝕刻ウィンドウ(64,65)と光素子整列用マーク
(62,63)等、SOIスラブ(55)以外の露出されたシリコン基
板(51）がエッチングされることを防止するためであ
る。
写真転写工程でSOI スラブ(55)以外のシリコン基板表面
部分を新しい感光膜（図示せず）で保護した後、SOIリ
ーブ領域(61）のPECVDシリコン窒化膜(58)とLPCVDシリ
コン窒化膜(57）とを蝕刻マスクとして、プラズマある
いは湿式方法でSOIリーブ領域(61）を除外したSOIスラ
ブ(55）を特定深さでエッチングし、図１２に示すよう
に、リーブ（72）を形成し、感光膜を除去する。リーブ
(72）の幅と深さとは上記図２で説明した通りシリコン
ガイド層(74)及びリーブ(72)内で単一モード条件が満足
され、レーザー及び光検出機、そして光繊維との光結合
効率が最大になるように設定する。リーブ(72) の形成
段階でSOIスラブ(55) 以外の領域を感光膜で保護するの
は、V-溝蝕刻ウィンドウ(64,65)と光素子整列用マーク
(62,63)等、SOIスラブ(55)以外の露出されたシリコン基
板(51）がエッチングされることを防止するためであ
る。
【００３８】しかし、単結晶シリコン層(53）の厚さが1
0μｍ程度である場合には、リーブ(72)を形成するため
のシリコンのエッチング深さが5μｍ程度に過ぎないの
で、V-溝蝕刻ウィンドウ(64,65)と光素子整列用マーク
(62,63)部分の基板シリコン(51）とがエッチングされる
ように放置しても以後の工程に大きな障害とならないの
であれば、V-溝蝕刻ウィンドウ(64,65)及び光素子整列
用マーク(62,63)領域の保護は省略してもよい。また、
場合によっては、感光膜の代わりにアルミニウムなどの
金属薄膜を保護膜として使用してもよい。
0μｍ程度である場合には、リーブ(72)を形成するため
のシリコンのエッチング深さが5μｍ程度に過ぎないの
で、V-溝蝕刻ウィンドウ(64,65)と光素子整列用マーク
(62,63)部分の基板シリコン(51）とがエッチングされる
ように放置しても以後の工程に大きな障害とならないの
であれば、V-溝蝕刻ウィンドウ(64,65)及び光素子整列
用マーク(62,63)領域の保護は省略してもよい。また、
場合によっては、感光膜の代わりにアルミニウムなどの
金属薄膜を保護膜として使用してもよい。
【００３９】図１３（図１２のb-b'線に沿って切断した
断面図)を参照して、本実施の形態の製造工程におい
て、LPCVDシリコン窒化膜(57）の作用のひとつは、SOI
光導波路の終断面(73)で、反射防止膜(anti-reflection
coating)として作用することである。したがって、LPC
VDシリコン窒化膜(57）の厚さは、使用する光がシリコ
ン窒化膜内で持つ波長の1/4の整数倍とすることが望ま
しい。反面において、上記図１１に示した通り、SOIリ
ーブ領域(61)以外のSOIスラブ(55)を、プラズマエッチ
ングする際に必要とした蝕刻保護膜の厚さは、反射防止
膜より厚い場合がありうるので、LPCVDシリコン窒化膜
(57)上に塗布されたPECVDシリコン窒化膜(58)として不
足した蝕刻保護膜の厚さを補充するようになる。また一
方で、LPCVDシリコン窒化膜(57)上に追加で塗布されたP
ECVDシリコン窒化膜(58)は、上記図１２に示した通り
に、SOIスラブ層(55)をエッチングしてリーブ(72)を形
成する段階で、下部のLPCVD シリコン窒化膜(57)の厚さ
が薄くなることを防止する役割も行なう。
断面図)を参照して、本実施の形態の製造工程におい
て、LPCVDシリコン窒化膜(57）の作用のひとつは、SOI
光導波路の終断面(73)で、反射防止膜(anti-reflection
coating)として作用することである。したがって、LPC
VDシリコン窒化膜(57）の厚さは、使用する光がシリコ
ン窒化膜内で持つ波長の1/4の整数倍とすることが望ま
しい。反面において、上記図１１に示した通り、SOIリ
ーブ領域(61)以外のSOIスラブ(55)を、プラズマエッチ
ングする際に必要とした蝕刻保護膜の厚さは、反射防止
膜より厚い場合がありうるので、LPCVDシリコン窒化膜
(57)上に塗布されたPECVDシリコン窒化膜(58)として不
足した蝕刻保護膜の厚さを補充するようになる。また一
方で、LPCVDシリコン窒化膜(57)上に追加で塗布されたP
ECVDシリコン窒化膜(58)は、上記図１２に示した通り
に、SOIスラブ層(55)をエッチングしてリーブ(72)を形
成する段階で、下部のLPCVD シリコン窒化膜(57)の厚さ
が薄くなることを防止する役割も行なう。
【００４０】SOI 光導波路の表面にシリコン酸化膜のク
ラッディング層を形成する以前に、光繊維整列用V-溝蝕
刻ウィンドウ(64)と光ガイド用V-溝蝕刻ウィンドウ(6
5)、そして光素子用整列マーク(62,63)との領域に、所
望しないシリコン酸化膜が成長するのを防止するため
に、図１４（図１２のc-c'線方向で切断した断面図）に
示した通りに、まずウエハーの全体表面にPECVDシリコ
ン窒化膜等で第２蝕刻保護膜(75)を蒸着し、写真転写工
程とプラズマエッチング法とでシリコンガイド層(74)表
面の第２蝕刻保護膜(75)とリーブ(72)表面のPECVDシリ
コン窒化膜(58)とLPCVDシリコン窒化膜(57）とを順に除
去する。図１５はこの時の断面図である。
ラッディング層を形成する以前に、光繊維整列用V-溝蝕
刻ウィンドウ(64)と光ガイド用V-溝蝕刻ウィンドウ(6
5)、そして光素子用整列マーク(62,63)との領域に、所
望しないシリコン酸化膜が成長するのを防止するため
に、図１４（図１２のc-c'線方向で切断した断面図）に
示した通りに、まずウエハーの全体表面にPECVDシリコ
ン窒化膜等で第２蝕刻保護膜(75)を蒸着し、写真転写工
程とプラズマエッチング法とでシリコンガイド層(74)表
面の第２蝕刻保護膜(75)とリーブ(72)表面のPECVDシリ
コン窒化膜(58)とLPCVDシリコン窒化膜(57）とを順に除
去する。図１５はこの時の断面図である。
【００４１】次いで、ウエハーを洗浄した後に、湿式あ
るいは乾式熱酸化法でシリコン酸化膜を成長させる。図
１６はシリコン酸化膜でなされたクラッディング層(8
1）が形成された光導波路の断面を図示したもので、図
１７はその側断面（図１２のb-b'線方向と同じ切断面）
を図示したのである。シリコン酸化膜はシリコンの表面
がシリコン窒化膜等で遮蔽されている場合には成長する
ことができない。したがってシリコン酸化膜のクラッデ
ィング層(81）は、その表面がLPCVDシリコン窒化膜及び
PECVDシリコン窒化膜で保護されたSOIスラブの前・後断
面(73)には形成されないで、上記図１６のようにシリコ
ンガイド層(74)の表面にだけ成長される。
るいは乾式熱酸化法でシリコン酸化膜を成長させる。図
１６はシリコン酸化膜でなされたクラッディング層(8
1）が形成された光導波路の断面を図示したもので、図
１７はその側断面（図１２のb-b'線方向と同じ切断面）
を図示したのである。シリコン酸化膜はシリコンの表面
がシリコン窒化膜等で遮蔽されている場合には成長する
ことができない。したがってシリコン酸化膜のクラッデ
ィング層(81）は、その表面がLPCVDシリコン窒化膜及び
PECVDシリコン窒化膜で保護されたSOIスラブの前・後断
面(73)には形成されないで、上記図１６のようにシリコ
ンガイド層(74)の表面にだけ成長される。
【００４２】次いで、図１８に図示した通りに、Ti/Ni/
Au, Ti/Ni/Pt/Au, Ti/TiN/Pt/Atなどの多層金属薄膜で
ソルダバンプの下部構成物質であるアンダーバンプ金属
(under bump metal,UBM)パターン(82)、光素子と外部と
の電気的な連結のためのワイヤーボンディングパッド(8
3)、そしてレーザー及び受信用光検出機の高さ調節のた
めの台(20,21)の下部の台金属パッド(84)などの金属パ
ターンを形成する。
Au, Ti/Ni/Pt/Au, Ti/TiN/Pt/Atなどの多層金属薄膜で
ソルダバンプの下部構成物質であるアンダーバンプ金属
(under bump metal,UBM)パターン(82)、光素子と外部と
の電気的な連結のためのワイヤーボンディングパッド(8
3)、そしてレーザー及び受信用光検出機の高さ調節のた
めの台(20,21)の下部の台金属パッド(84)などの金属パ
ターンを形成する。
【００４３】次に、図１９に示した通りに、ウエハーの
全面にPECVD シリコン酸化膜あるいはPECVDシリコン窒
化膜で第３蝕刻保護膜(85）を蒸着し、写真転写工程と
プラズマエッチング法あるいは湿式エッチング法とで第
３蝕刻保護膜(85）を選択蝕刻し、UBM パターン(82)、
ワイヤーボンディングパッド(83)、そして台金属パッド
(84)の上部を露出させる。これと同時に、光繊維整列用
V-溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻ウィン
ドウ(65)内の第３蝕刻保護膜(85)と第２蝕刻保護膜(7
5）とを除去し、光繊維整列用V-溝蝕刻パターン(91) 及
び光ガイド用V-溝蝕刻パターン(92）とを形成する。こ
の時、光繊維整列用V-溝蝕刻パターン(91)及び光ガイド
用V-溝蝕刻パターン(92)の大きさを上記図１１で定義さ
れた光繊維整列用V-溝蝕刻ウィンドウ(64)及び光ガイド
用V-溝蝕刻ウィンドウ(65)より約数μｍ程度大きく形成
し、またLPCVDシリコン窒化膜(57）が蝕刻されないよう
に蝕刻時間を調節することにより、写真転写過程で光繊
維整列用V-溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕
刻ウィンドウ(65)と光繊維整列用V-溝蝕刻パターン(91)
及び光ガイド用V-溝蝕刻パターン(92)との間に一定量の
位置整列誤差が発生しても光繊維整列用V-溝蝕刻ウィン
ドウ(64) 及び光ガイド用V-溝蝕刻ウィンドウ(65）の位
置及び大きさの変化を防止できる。
全面にPECVD シリコン酸化膜あるいはPECVDシリコン窒
化膜で第３蝕刻保護膜(85）を蒸着し、写真転写工程と
プラズマエッチング法あるいは湿式エッチング法とで第
３蝕刻保護膜(85）を選択蝕刻し、UBM パターン(82)、
ワイヤーボンディングパッド(83)、そして台金属パッド
(84)の上部を露出させる。これと同時に、光繊維整列用
V-溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻ウィン
ドウ(65)内の第３蝕刻保護膜(85)と第２蝕刻保護膜(7
5）とを除去し、光繊維整列用V-溝蝕刻パターン(91) 及
び光ガイド用V-溝蝕刻パターン(92）とを形成する。こ
の時、光繊維整列用V-溝蝕刻パターン(91)及び光ガイド
用V-溝蝕刻パターン(92)の大きさを上記図１１で定義さ
れた光繊維整列用V-溝蝕刻ウィンドウ(64)及び光ガイド
用V-溝蝕刻ウィンドウ(65)より約数μｍ程度大きく形成
し、またLPCVDシリコン窒化膜(57）が蝕刻されないよう
に蝕刻時間を調節することにより、写真転写過程で光繊
維整列用V-溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕
刻ウィンドウ(65)と光繊維整列用V-溝蝕刻パターン(91)
及び光ガイド用V-溝蝕刻パターン(92)との間に一定量の
位置整列誤差が発生しても光繊維整列用V-溝蝕刻ウィン
ドウ(64) 及び光ガイド用V-溝蝕刻ウィンドウ(65）の位
置及び大きさの変化を防止できる。
【００４４】次いで、図２０に示した通りに、ベース(b
ase)金属の蒸着とメッキ法とを使用して、光素子の高さ
を調節するための台(94)を台金属パッド(84)の上に形成
し、次いでウエハーをKOH,EDP(ethylenediamine pyroca
techol)などの異方性シリコンエッチング溶液を使用し
て光繊維整列用V-溝蝕刻パターン(91)及び光ガイド用V-
溝蝕刻パターン(92) 領域のシリコン基板(51）をエッチ
ングして光繊維整列用V-溝(95)及び光ガイド用V-溝(9
6）を形成する。
ase)金属の蒸着とメッキ法とを使用して、光素子の高さ
を調節するための台(94)を台金属パッド(84)の上に形成
し、次いでウエハーをKOH,EDP(ethylenediamine pyroca
techol)などの異方性シリコンエッチング溶液を使用し
て光繊維整列用V-溝蝕刻パターン(91)及び光ガイド用V-
溝蝕刻パターン(92) 領域のシリコン基板(51）をエッチ
ングして光繊維整列用V-溝(95)及び光ガイド用V-溝(9
6）を形成する。
【００４５】次に、図２１に示した通りに、光ガイド用
V-溝(97）の内壁に光反射度を向上させ、光導波路の両
終断面に位置したLPCVDシリコン窒化膜(57)の上部のPEC
VDシリコン窒化膜(58) と第２蝕刻保護膜(75) と第３蝕
刻保護膜(85)とを選択除去するための蝕刻マスクで使用
するために、先ず、Ti/Au,Ti/Pt/Au,Ti/TiN/Auなどの第
４蝕刻保護膜(98）をスパッタリングなどの物理気相蒸
着法あるいは化学気相蒸着法とでウエハーの全面に塗布
し、更に、該上に感光膜(99）の塗布及び露光そして現
象工程を通じて、SOI光導波路の両終断面(73)部分の第
４蝕刻保護膜(98）を露出させ、続いて、感光膜(99）を
蝕刻マスクとして、露出された第４蝕刻保護膜(98）を
湿式エッチング法で除去する。
V-溝(97）の内壁に光反射度を向上させ、光導波路の両
終断面に位置したLPCVDシリコン窒化膜(57)の上部のPEC
VDシリコン窒化膜(58) と第２蝕刻保護膜(75) と第３蝕
刻保護膜(85)とを選択除去するための蝕刻マスクで使用
するために、先ず、Ti/Au,Ti/Pt/Au,Ti/TiN/Auなどの第
４蝕刻保護膜(98）をスパッタリングなどの物理気相蒸
着法あるいは化学気相蒸着法とでウエハーの全面に塗布
し、更に、該上に感光膜(99）の塗布及び露光そして現
象工程を通じて、SOI光導波路の両終断面(73)部分の第
４蝕刻保護膜(98）を露出させ、続いて、感光膜(99）を
蝕刻マスクとして、露出された第４蝕刻保護膜(98）を
湿式エッチング法で除去する。
【００４６】次いで、図２２に示された通りに、第４蝕
刻保護膜(98) 及び感光膜(99）を蝕刻マスクとして第３
蝕刻保護膜(85)、第２蝕刻保護膜(75) 及びPECVDシリコ
ン窒化膜(58）をHF/H2O溶液等で選択蝕刻し、感光膜(9
9）を除去する。光導波路の両終断面(73)に残留されたL
PCVDシリコン窒化膜(57）は、光導波路の反射防止膜と
して作用するようになる。その後、光ガイド用V-溝(97)
を写真転写工程により感光膜(図示せず)で保護してか
ら、ウエハー表面の第４蝕刻保護膜(98）をプラズマあ
るいは湿式エッチングして除去する。
刻保護膜(98) 及び感光膜(99）を蝕刻マスクとして第３
蝕刻保護膜(85)、第２蝕刻保護膜(75) 及びPECVDシリコ
ン窒化膜(58）をHF/H2O溶液等で選択蝕刻し、感光膜(9
9）を除去する。光導波路の両終断面(73)に残留されたL
PCVDシリコン窒化膜(57）は、光導波路の反射防止膜と
して作用するようになる。その後、光ガイド用V-溝(97)
を写真転写工程により感光膜(図示せず)で保護してか
ら、ウエハー表面の第４蝕刻保護膜(98）をプラズマあ
るいは湿式エッチングして除去する。
【００４７】次に、図２３に図示した通りにUBMパター
ン(82)(図２０参照)の上にソルダバンプ(102)を形成し
てからブラインドソーカット等でSOI光導波路(100)の前
方の光繊維整列用V-溝(95）を横切る約数十ミクロン幅
のトレンチ(101)を形成することでハイブリッド光集積
回路用基板の製作が完了する。
ン(82)(図２０参照)の上にソルダバンプ(102)を形成し
てからブラインドソーカット等でSOI光導波路(100)の前
方の光繊維整列用V-溝(95）を横切る約数十ミクロン幅
のトレンチ(101)を形成することでハイブリッド光集積
回路用基板の製作が完了する。
【００４８】図２４は、本発明の他の実施の形態によっ
て製造されたハイブリッド光集積回路を図示すものであ
る。上記図７ないし２３に図示された実施の形態では、
光導波路形態の受信用光検出機を光導波路と光結合させ
る方式を使用したが、本発明の他の実施の形態によれ
ば、図２４に示された通り、表面受光型の受信用光検出
機(108) のための光経路変換装置を利用することによっ
て表面受光型の受信用光検出機(108)をSOI光導波路(10
0)と光結合させたのである。すなわち、シリコン材質の
マイクロ反射装置(107)をシリコン基板(110)上に設置
し、マイクロ反射装置(107)上に表面受光型の受信用光
検出機(108)を付着することにより、光導波路(100)から
放出された基板と並べて進行する光がマイクロ反射装置
(107)で基板表面上に屈折されて表面受光型の受信用光
検出機(108)に伝達されるように構成できる。参考に、
マイクロ反射装置(107)及び表面受光型の受信用光検出
機(108)を除外した残り部分は前述した実施の形態他と
ほとんど同じ構成を持つ。
て製造されたハイブリッド光集積回路を図示すものであ
る。上記図７ないし２３に図示された実施の形態では、
光導波路形態の受信用光検出機を光導波路と光結合させ
る方式を使用したが、本発明の他の実施の形態によれ
ば、図２４に示された通り、表面受光型の受信用光検出
機(108) のための光経路変換装置を利用することによっ
て表面受光型の受信用光検出機(108)をSOI光導波路(10
0)と光結合させたのである。すなわち、シリコン材質の
マイクロ反射装置(107)をシリコン基板(110)上に設置
し、マイクロ反射装置(107)上に表面受光型の受信用光
検出機(108)を付着することにより、光導波路(100)から
放出された基板と並べて進行する光がマイクロ反射装置
(107)で基板表面上に屈折されて表面受光型の受信用光
検出機(108)に伝達されるように構成できる。参考に、
マイクロ反射装置(107)及び表面受光型の受信用光検出
機(108)を除外した残り部分は前述した実施の形態他と
ほとんど同じ構成を持つ。
【００４９】以上において説明した本発明は、前述した
実施の形態及び添付された図面により特に限定されるこ
となく、本発明が属する技術分野の当業者において、本
発明の技術的思想を逸脱しない範囲内で様々な置換、変
形及び変更が可能であることはいうまでもない。
実施の形態及び添付された図面により特に限定されるこ
となく、本発明が属する技術分野の当業者において、本
発明の技術的思想を逸脱しない範囲内で様々な置換、変
形及び変更が可能であることはいうまでもない。
【００５０】例えば、前述した実施の形態では、光導波
路の形態が単純に一直線形態のSOI光導波路を一例とし
てハイブリッド光集積回路用基板の製造工程を説明した
が、本発明の技術的原理は上記図５に図示したようなY-
ブランチ形態のSOI光導波路装置をはじめとしてその他
マハ-ジェンダー干渉計等SOI光導波路を利用して製作可
能な受動及び能動の光導波路装置を持った光モジュール
を製造するのにも適用できる。それだけでなく、SOI光
スイッチ(optical switch)、SOI光変調器(optical modu
lator)等のようにSOI構造として実現可能なあらゆる種
類の光導波路装置で代替できる。
路の形態が単純に一直線形態のSOI光導波路を一例とし
てハイブリッド光集積回路用基板の製造工程を説明した
が、本発明の技術的原理は上記図５に図示したようなY-
ブランチ形態のSOI光導波路装置をはじめとしてその他
マハ-ジェンダー干渉計等SOI光導波路を利用して製作可
能な受動及び能動の光導波路装置を持った光モジュール
を製造するのにも適用できる。それだけでなく、SOI光
スイッチ(optical switch)、SOI光変調器(optical modu
lator)等のようにSOI構造として実現可能なあらゆる種
類の光導波路装置で代替できる。
【００５１】また前述した実施の形態は、SOIリーブの
幅が、長手方向両端で同じ直線形態である場合を一例と
して説明したが、場合により、SOIリーブ領域を定義す
るマスクでリーブ領域の前記幅を前記両端で互いに異な
るように設計し、テーパード光導波路(tapered wavegu
ide)形態にて製作することもできる。また、前述した実
施の形態では、半導体レーザー，モニター光検出機、受
信用光検出機、光繊維及び光導波路を各々ひとつずつ具
備したハイブリッド光集積回路に対して説明したが、本
発明の技術的原理はシリコン基板上に多数の光導波路が
形成され、またその上に多数のレーザー、モニター光検
出機、光検出機及び光繊維で構成されるアレイ形態のハ
イブリッド光集積回路にも適用できる。
幅が、長手方向両端で同じ直線形態である場合を一例と
して説明したが、場合により、SOIリーブ領域を定義す
るマスクでリーブ領域の前記幅を前記両端で互いに異な
るように設計し、テーパード光導波路(tapered wavegu
ide)形態にて製作することもできる。また、前述した実
施の形態では、半導体レーザー，モニター光検出機、受
信用光検出機、光繊維及び光導波路を各々ひとつずつ具
備したハイブリッド光集積回路に対して説明したが、本
発明の技術的原理はシリコン基板上に多数の光導波路が
形成され、またその上に多数のレーザー、モニター光検
出機、光検出機及び光繊維で構成されるアレイ形態のハ
イブリッド光集積回路にも適用できる。
【００５２】
【発明の効果】以上説明のように本発明によれば、SOI
ウエハー上にSOI光導波路の形成と同時に光素子及び光
繊維の整列及び固定のための構造体を製作することか
ら、光導波路領域と光繊維の整列に使われるV-溝蝕刻ウ
ィンドウと光素子の整列用のマークとの相互間の水平的
な整列誤差を最小化する効果があり、また、光導波路及
び光素子，そして光繊維が一つの基板上で受動的な方式
で整列されることによって、光集積回路の製造単価を大
幅に低減し、大きさも減らすことができる効果を有す
る。また、本発明は、光導波路の前・後断面に優秀な反
射防止特性を持ったLPCVDシリコン窒化膜を使用するこ
とにより光結合効率を向上させる効果がある。
ウエハー上にSOI光導波路の形成と同時に光素子及び光
繊維の整列及び固定のための構造体を製作することか
ら、光導波路領域と光繊維の整列に使われるV-溝蝕刻ウ
ィンドウと光素子の整列用のマークとの相互間の水平的
な整列誤差を最小化する効果があり、また、光導波路及
び光素子，そして光繊維が一つの基板上で受動的な方式
で整列されることによって、光集積回路の製造単価を大
幅に低減し、大きさも減らすことができる効果を有す
る。また、本発明は、光導波路の前・後断面に優秀な反
射防止特性を持ったLPCVDシリコン窒化膜を使用するこ
とにより光結合効率を向上させる効果がある。
【図１】従来技術に係るハイブリッド光集積回路の構造
図である。
図である。
【図２】SOI光導波路装置の断面図である。
【図３】SOI光導波路を利用したハイブリッド光集積回
路で光導波路と半導体レーザーとの整列状態図である。
路で光導波路と半導体レーザーとの整列状態図である。
【図４】SOI光導波路を利用したハイブリッド光集積回
路で光導波路と半導体レーザーとの整列状態図である。
路で光導波路と半導体レーザーとの整列状態図である。
【図５】本発明の実施の形態に係る両方向光通信用ハイ
ブリッド光集積回路構造図である。
ブリッド光集積回路構造図である。
【図６】図５に示すハイブリッド光集積回路の断面図で
ある。
ある。
【図７】本発明の一実施の形態に係る両方向光通信用ハ
イブリッド光集積回路用基板の製造工程図である。
イブリッド光集積回路用基板の製造工程図である。
【図８】本発明の一実施の形態に係る両方向光通信用ハ
イブリッド光集積回路用基板の製造工程図である。
イブリッド光集積回路用基板の製造工程図である。
【図９】本発明の一実施の形態に係る両方向光通信用ハ
イブリッド光集積回路用基板の製造工程図である。
イブリッド光集積回路用基板の製造工程図である。
【図１０】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１１】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１２】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１３】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１４】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１５】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１６】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１７】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１８】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１９】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図２０】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図２１】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図２２】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図２３】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図２４】本発明の他の実施の形態によって製造された
ハイブリッド光集積回路である。
ハイブリッド光集積回路である。
51:シリコン基板 55:SOIスラブ 57:LPCVDシリコン窒化膜 58:PECVDシリコン窒化膜 61:SOIリーブ領域 62,63:マーク 64:光繊維整列用V-溝蝕刻ウィンドウ 65:光ガイド用V-溝蝕刻ウィンドウ 66:感光膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１２月１４日（１９９９．１２．
１４）
１４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 ＳＯＩ光導波路を利用したハイブリ
ッド光集積回路用基板の製造方法
ッド光集積回路用基板の製造方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は半導体技術に関し、
特に光導波路(optical waveguide)、発光素子(light em
itting device)及び受光素子(light receiving device)
のような光素子(optical device)、そして光繊維（ファ
イバー）などが同一基板に実装されるハイブリッド光集
積回路用基板の製造方法に関するものである。
特に光導波路(optical waveguide)、発光素子(light em
itting device)及び受光素子(light receiving device)
のような光素子(optical device)、そして光繊維（ファ
イバー）などが同一基板に実装されるハイブリッド光集
積回路用基板の製造方法に関するものである。
【０００２】
【従来技術】現代情報化社会で流通する情報量が急激に
増加することにより、光伝送システムの価格と性能とに
対する高い要求をあらゆる面において満足させることが
できる核心要素として光集積回路がある。光素子と電子
素子を高密度で集積させる概念は、大きく分けると、OE
IC(opto electronic integrated circuit)と、PIC(phot
onic integrated circuit)と、HIC(hybrid integrated
circuit)とがある。
増加することにより、光伝送システムの価格と性能とに
対する高い要求をあらゆる面において満足させることが
できる核心要素として光集積回路がある。光素子と電子
素子を高密度で集積させる概念は、大きく分けると、OE
IC(opto electronic integrated circuit)と、PIC(phot
onic integrated circuit)と、HIC(hybrid integrated
circuit)とがある。
【０００３】OEICはモノリシック(monolithic)に成長さ
れ処理されたウエハー、例えば代表的にInPなどの化合
物半導体ウエハー上に光導波路、発光素子及び受光素子
などが同じ材料で作られて相互結合されることによって
あらゆる機能がなされる。反面において、HICでは発光
素子と受光素子とが光導波路が形成された基板上に表面
実装技術により結合される。現在の技術水準でみると、
OEICよりはHICの概念の方がより接近し易いと言える。
れ処理されたウエハー、例えば代表的にInPなどの化合
物半導体ウエハー上に光導波路、発光素子及び受光素子
などが同じ材料で作られて相互結合されることによって
あらゆる機能がなされる。反面において、HICでは発光
素子と受光素子とが光導波路が形成された基板上に表面
実装技術により結合される。現在の技術水準でみると、
OEICよりはHICの概念の方がより接近し易いと言える。
【０００４】発光素子および受光素子のような能動光素
子を光導波路素子と共に実装してハイブリッド光集積回
路を製作するための努力は多様に行なわれている。
子を光導波路素子と共に実装してハイブリッド光集積回
路を製作するための努力は多様に行なわれている。
【０００５】図１は、Masso Kawachiなどが提案した"Me
thod for fabricatinghybrid optical integrated circ
uit" (US patent4,735,677)によるハイブリッド光集積
回路用基板の構造とハイブリッド光集積回路用基板上に
光素子及び光繊維を整列する方法とを示したものであ
る。図示の通り、ハイブリッド光集積回路用基板は、シ
リコン基板(140)上に形成されたハイシリカガラス光導
波路(141)、発光素子としての半導体レーザー(147)、受
光素子としての半導体光検出機(148)、半導体レーザー
(147)を整列するためのガイド(142)、光繊維(149)を整
列するためのガイド(143)で構成される。ハイシリカ光
導波路(141）は、Y-ブランチ(Y-branch)型で、三個の終
面(endface)(144,145,146）を持つ。
thod for fabricatinghybrid optical integrated circ
uit" (US patent4,735,677)によるハイブリッド光集積
回路用基板の構造とハイブリッド光集積回路用基板上に
光素子及び光繊維を整列する方法とを示したものであ
る。図示の通り、ハイブリッド光集積回路用基板は、シ
リコン基板(140)上に形成されたハイシリカガラス光導
波路(141)、発光素子としての半導体レーザー(147)、受
光素子としての半導体光検出機(148)、半導体レーザー
(147)を整列するためのガイド(142)、光繊維(149)を整
列するためのガイド(143)で構成される。ハイシリカ光
導波路(141）は、Y-ブランチ(Y-branch)型で、三個の終
面(endface)(144,145,146）を持つ。
【０００６】ガイド(142)間に挿入される半導体レーザ
ー(147)はシリコン基板(140)上に付着されて光導波路の
一つの終面(144)に結合される。光検出機(148)は、シリ
コン基板(140)に付着されて光導波路の別の一つの終面
(145)に結合される。光繊維(149）はガイド(143)間に挿
入されて、光導波路のまた別の一つの終面(146)に結合
される。このように、シリコン基板(140)上に光導波路
(141)を形成して、光導波路(141)のような薄膜で形成さ
れた光繊維整列用ガイド(143)及び半導体レーザー整列
用ガイド(142)を利用して光繊維(149)と半導体レーザー
(147)とを各々光導波路の終面(146,144)に整列させる
と、光導波路(141)の高さが数十ミクロンに達するよう
な厚い場合には、光導波路(141)をプラズマエッチング
により完全に除去するのに必要とするエッチング時間が
長くなり、必然的に蝕刻防止膜部分の所望しない部分に
エッチングが発生し、実際の光導波路(141)の寸法と設
計寸法との間に差が生じる。
ー(147)はシリコン基板(140)上に付着されて光導波路の
一つの終面(144)に結合される。光検出機(148)は、シリ
コン基板(140)に付着されて光導波路の別の一つの終面
(145)に結合される。光繊維(149）はガイド(143)間に挿
入されて、光導波路のまた別の一つの終面(146)に結合
される。このように、シリコン基板(140)上に光導波路
(141)を形成して、光導波路(141)のような薄膜で形成さ
れた光繊維整列用ガイド(143)及び半導体レーザー整列
用ガイド(142)を利用して光繊維(149)と半導体レーザー
(147)とを各々光導波路の終面(146,144)に整列させる
と、光導波路(141)の高さが数十ミクロンに達するよう
な厚い場合には、光導波路(141)をプラズマエッチング
により完全に除去するのに必要とするエッチング時間が
長くなり、必然的に蝕刻防止膜部分の所望しない部分に
エッチングが発生し、実際の光導波路(141)の寸法と設
計寸法との間に差が生じる。
【０００７】また半導体レーザー整列用ガイド(142)に
半導体レーザー(147)を整列させるには、半導体レーザ
ー(147)も精密に加工される必要があるが、InP及びGaAs
等の半導体レーザー(147）の製作に使われる化合物半導
体の材料は単結晶体として非常に砕けやすいために、こ
れらをサブミクロンの精密度で加工することは非常に困
難な技術となっている。また半導体レーザー（チップ）
(147)と整列用ガイド(142)側面との粗密の程度にしたが
って、半導体レーザー（チップ）(147)と光導波路(141)
との整列の度合いが大きく変動するが、ミクロン単位で
粗密の程度を制御するのは非常に難しい技術となってい
る。
半導体レーザー(147)を整列させるには、半導体レーザ
ー(147)も精密に加工される必要があるが、InP及びGaAs
等の半導体レーザー(147）の製作に使われる化合物半導
体の材料は単結晶体として非常に砕けやすいために、こ
れらをサブミクロンの精密度で加工することは非常に困
難な技術となっている。また半導体レーザー（チップ）
(147)と整列用ガイド(142)側面との粗密の程度にしたが
って、半導体レーザー（チップ）(147)と光導波路(141)
との整列の度合いが大きく変動するが、ミクロン単位で
粗密の程度を制御するのは非常に難しい技術となってい
る。
【０００８】光導波路素子は、光素子や光集積回路内で
光を短く伝送するのに使用される光部品として、光伝送
の低い損失及び光繊維あるいは光素子との低い接続損失
が要求され、場合によっては多様な電光(electro-opti
c)あるいは熱電効果(thermo-electric effect)を持つの
で、光導波路を利用した受動及び能動の光導波路装置の
実現が可能であるべき等の条件が要求される。半導体集
積回路の製造に広く使われるシリコンは、1.2〜1.6ミク
ロン波長の光に対して非常に高い光透過度を持っている
ので上記波長領域で光導波路として使用できる。
光を短く伝送するのに使用される光部品として、光伝送
の低い損失及び光繊維あるいは光素子との低い接続損失
が要求され、場合によっては多様な電光(electro-opti
c)あるいは熱電効果(thermo-electric effect)を持つの
で、光導波路を利用した受動及び能動の光導波路装置の
実現が可能であるべき等の条件が要求される。半導体集
積回路の製造に広く使われるシリコンは、1.2〜1.6ミク
ロン波長の光に対して非常に高い光透過度を持っている
ので上記波長領域で光導波路として使用できる。
【０００９】図２は、リーブ(rib)型SOI(silicon on in
sulator)光導波路素子の構造を簡略に示したもので、こ
のSOI光導波路は、通常、SOIウエハーを使用して作られ
る。SOIウエハーは、また、シリコン直接ボンディング
(silicon directbonding)法あるいはイオン注入を通じ
て単結晶シリコンウエハー内に絶縁層を形成する方法(s
eparation by implantation of oxygen,SIMOX)により製
造される。
sulator)光導波路素子の構造を簡略に示したもので、こ
のSOI光導波路は、通常、SOIウエハーを使用して作られ
る。SOIウエハーは、また、シリコン直接ボンディング
(silicon directbonding)法あるいはイオン注入を通じ
て単結晶シリコンウエハー内に絶縁層を形成する方法(s
eparation by implantation of oxygen,SIMOX)により製
造される。
【００１０】SOI光導波路の構造はシリコン基板(150)上
に形成されたバッファー層（bufferlayer)(151)、コア
層(core layer)(152)、そしてクラッディング層(claddi
nglayer)(153)で構成されて、バッファー層(151)は、普
通、SOIウエハーの基板絶縁層であるシリコン酸化膜で
構成されて1〜2ミクロンの厚さを持つ。
に形成されたバッファー層（bufferlayer)(151)、コア
層(core layer)(152)、そしてクラッディング層(claddi
nglayer)(153)で構成されて、バッファー層(151)は、普
通、SOIウエハーの基板絶縁層であるシリコン酸化膜で
構成されて1〜2ミクロンの厚さを持つ。
【００１１】コア層(152)はバッファー層(151)上に形成
された2〜10ミクロン厚さの単結晶シリコン層でなり、
クラッディング層(153)は、コア層(152)の表面を熱酸化
させて形成される1〜2ミクロン厚さのシリコン酸化膜で
構成される。SOI光導波路で、コア層(152)内にガイディ
ング(guiding)される光が、垂直及び水平方向で単一モ
ード条件を満足するためには、リーブ(rib）の幅(W,15
5)、コア層の高さ(H,157)、そしてスラブ(slab)の高さ
(rH,154)とが、次の[数１]を満足しなければならない
(R.A.Soref,IEEEJ. Quantum Electron.,vol.27,pp1971-
1974,1991参照)。
された2〜10ミクロン厚さの単結晶シリコン層でなり、
クラッディング層(153)は、コア層(152)の表面を熱酸化
させて形成される1〜2ミクロン厚さのシリコン酸化膜で
構成される。SOI光導波路で、コア層(152)内にガイディ
ング(guiding)される光が、垂直及び水平方向で単一モ
ード条件を満足するためには、リーブ(rib）の幅(W,15
5)、コア層の高さ(H,157)、そしてスラブ(slab)の高さ
(rH,154)とが、次の[数１]を満足しなければならない
(R.A.Soref,IEEEJ. Quantum Electron.,vol.27,pp1971-
1974,1991参照)。
【００１２】
【数1】
【００１３】(但、r≦0.5) 上記のような条件を満足する範囲内でコア層(152)の厚
さ(H,157)、リーブの幅(W,155)、そしてリーブの高さ
(D,156)とを適切に調節して、SOI光導波路をレーザーあ
るいは光繊維と光結合させる時、光結合効率が最適にな
るように設計される。上記のようなSOIシリコン光導波
路は構造が非常に簡単で、かつ既存のシリコン工程技術
を利用して製作可能であるという点で、他の光導波路の
材料に比べて有利な特徴を持っている。
さ(H,157)、リーブの幅(W,155)、そしてリーブの高さ
(D,156)とを適切に調節して、SOI光導波路をレーザーあ
るいは光繊維と光結合させる時、光結合効率が最適にな
るように設計される。上記のようなSOIシリコン光導波
路は構造が非常に簡単で、かつ既存のシリコン工程技術
を利用して製作可能であるという点で、他の光導波路の
材料に比べて有利な特徴を持っている。
【００１４】図３は、SOI光導波路を利用した従来のハ
イブリッド光集積回路の一例としてのSOI光導波路を利
用したハイブリッド光集積回路であり、光導波路とレー
ザーとの間の整列状態を示している(ASOCTM-A silicon-
based integratedoptical manufacturing technology",
Tim Bestwick et al, Proceedings ofthe 48th ECTC19
98参照)。図示の通り、リーブ型のSOI光導波路(162）
は、シリコン基板(160)上に埋没酸化膜(buried oxide)
(163)により隔離された単結晶シリコン層(164）の所望
しない部分(165)を一定の深さでエッチングして形成さ
れ、レーザー(161)は、SOI光導波路(162)のリーブ形成
のために所望しない単結晶シリコン層(164)をエッチン
グする時、同時に形成されたレーザー用の溝(168)内に
付着してSOI光導波路(162)と光結合されるようにしてい
る。したがって、レーザー(161)を光導波路(162)と整列
させるためのガイドは、光導波路のような単結晶シリコ
ン層(164)の薄膜で構成されて、レーザー(161)をレーザ
ー用の溝(168）の二つの側壁(166,169)に密着して付着
することにより、レーザー(161)と光導波路(162)とが水
平に整列されるようになっている。
イブリッド光集積回路の一例としてのSOI光導波路を利
用したハイブリッド光集積回路であり、光導波路とレー
ザーとの間の整列状態を示している(ASOCTM-A silicon-
based integratedoptical manufacturing technology",
Tim Bestwick et al, Proceedings ofthe 48th ECTC19
98参照)。図示の通り、リーブ型のSOI光導波路(162）
は、シリコン基板(160)上に埋没酸化膜(buried oxide)
(163)により隔離された単結晶シリコン層(164）の所望
しない部分(165)を一定の深さでエッチングして形成さ
れ、レーザー(161)は、SOI光導波路(162)のリーブ形成
のために所望しない単結晶シリコン層(164)をエッチン
グする時、同時に形成されたレーザー用の溝(168)内に
付着してSOI光導波路(162)と光結合されるようにしてい
る。したがって、レーザー(161)を光導波路(162)と整列
させるためのガイドは、光導波路のような単結晶シリコ
ン層(164)の薄膜で構成されて、レーザー(161)をレーザ
ー用の溝(168）の二つの側壁(166,169)に密着して付着
することにより、レーザー(161)と光導波路(162)とが水
平に整列されるようになっている。
【００１５】上記従来の技術は、シリカ光導波路を利用
する従来の方法と同様に、光導波路薄膜を光素子の機械
的なガイド(mechanical stops)で利用することとしてい
ることから、半導体レーザーを機械的に加工すべき問題
点をそのまま持っているといえる。また厚さが約10μｍ
に過ぎないSOI光導波路薄膜が、厚さが約125μｍに達す
る光繊維の整列ガイドで使われにくいため、SOI光導波
路薄膜以外の別途の光繊維整列手段、例えば異方性蝕刻
されたシリコンV-溝などを必要とする。しかしSOI光導
波路薄膜でない他の手段で光繊維整列用構造体を作る場
合には、光導波路と光繊維整列構造体との相互間に基板
内での整列誤差が発生するようになり、光繊維と光導波
路との間に多くの光結合損失が発生する。
する従来の方法と同様に、光導波路薄膜を光素子の機械
的なガイド(mechanical stops)で利用することとしてい
ることから、半導体レーザーを機械的に加工すべき問題
点をそのまま持っているといえる。また厚さが約10μｍ
に過ぎないSOI光導波路薄膜が、厚さが約125μｍに達す
る光繊維の整列ガイドで使われにくいため、SOI光導波
路薄膜以外の別途の光繊維整列手段、例えば異方性蝕刻
されたシリコンV-溝などを必要とする。しかしSOI光導
波路薄膜でない他の手段で光繊維整列用構造体を作る場
合には、光導波路と光繊維整列構造体との相互間に基板
内での整列誤差が発生するようになり、光繊維と光導波
路との間に多くの光結合損失が発生する。
【００１６】SOI光導波路が有する短所のひとつは、コ
ア物質のシリコンの屈折率が約3.5であり、屈折率が1で
ある空気よりたいそう大きいために、光が空気からSOI
光導波路に入射したりSOI光導波路から空気に放射され
たりする際に、SOI光導波路の前・後断面(face)で多量
のフレネル(Fresnel)損失が発生することである。この
フレネル損失を減らすためには、光導波路の前・後断面
に反射防止膜(anti-reflection film)を形成することを
必要とする。理論的に最も適合した反射防止膜は、屈折
率が1.87で、媒質内での光波長の1/4の整数倍に該当す
る厚さを持つことが望ましい。
ア物質のシリコンの屈折率が約3.5であり、屈折率が1で
ある空気よりたいそう大きいために、光が空気からSOI
光導波路に入射したりSOI光導波路から空気に放射され
たりする際に、SOI光導波路の前・後断面(face)で多量
のフレネル(Fresnel)損失が発生することである。この
フレネル損失を減らすためには、光導波路の前・後断面
に反射防止膜(anti-reflection film)を形成することを
必要とする。理論的に最も適合した反射防止膜は、屈折
率が1.87で、媒質内での光波長の1/4の整数倍に該当す
る厚さを持つことが望ましい。
【００１７】図４は、上記図３に示した、従来技術でSO
I 光導波路と表面受光型の光検出機との間の光結合方法
と反射防止膜の形成方法とを説明する図である。まずSO
I光導波路(170）の断面(175)と対向する位置の単結晶シ
リコン層(177）をエッチングして基板表面と約54度の傾
斜する鏡面(172）を形成し、この鏡面(172)上にアルミ
ニウム(171)で反射膜を形成した後、光導波路の断面(17
5)とアルミニウム(171)層との上に反射防止膜(173）を
共通的に形成した。この時、光導波路(170)から放出さ
れた基板表面と平行した入射光(176）は、アルミニウム
(171)層で反射されて単結晶シリコン層(177)上に付着さ
れた光検出機(174)に入射される。この技術では、アル
ミニウム(171)でコーティングされた鏡面(172)上に反射
防止膜(173）を鏡面(172)と光導波路の断面(175)とに同
時に形成することによって光導波路の断面(175)と鏡面
(172)とでのフレネル損失を同時に防止する側面の効果
があるが、反射防止膜(173)の形成がアルミニウム(171)
の蒸着以後になされるため、アルミニウム(171)などの
金属が損傷されないようにするためには400℃以下の低
温で反射防止膜(173)を形成する必要があり、この時、
反射防止膜として適合する約２程度の屈折率を持つLPCV
D(low pressure chemical vapordeposition)シリコン窒
化膜と共に高温で形成される優秀な反射防止膜を使用す
ることができないという短所がある。また低温で形成さ
れたシリコン酸化膜及びシリコン窒化膜は多量の水素を
含有しているため、周囲の環境変化及び時間の経過によ
って水素の離脱にともなう特性の変化が発生する。この
ように、製造工程の条件の変動にともなう屈折率の変化
が激しいことから、所望の特性の反射防止膜を形成する
ことが極めて困難となっている。
I 光導波路と表面受光型の光検出機との間の光結合方法
と反射防止膜の形成方法とを説明する図である。まずSO
I光導波路(170）の断面(175)と対向する位置の単結晶シ
リコン層(177）をエッチングして基板表面と約54度の傾
斜する鏡面(172）を形成し、この鏡面(172)上にアルミ
ニウム(171)で反射膜を形成した後、光導波路の断面(17
5)とアルミニウム(171)層との上に反射防止膜(173）を
共通的に形成した。この時、光導波路(170)から放出さ
れた基板表面と平行した入射光(176）は、アルミニウム
(171)層で反射されて単結晶シリコン層(177)上に付着さ
れた光検出機(174)に入射される。この技術では、アル
ミニウム(171)でコーティングされた鏡面(172)上に反射
防止膜(173）を鏡面(172)と光導波路の断面(175)とに同
時に形成することによって光導波路の断面(175)と鏡面
(172)とでのフレネル損失を同時に防止する側面の効果
があるが、反射防止膜(173)の形成がアルミニウム(171)
の蒸着以後になされるため、アルミニウム(171)などの
金属が損傷されないようにするためには400℃以下の低
温で反射防止膜(173)を形成する必要があり、この時、
反射防止膜として適合する約２程度の屈折率を持つLPCV
D(low pressure chemical vapordeposition)シリコン窒
化膜と共に高温で形成される優秀な反射防止膜を使用す
ることができないという短所がある。また低温で形成さ
れたシリコン酸化膜及びシリコン窒化膜は多量の水素を
含有しているため、周囲の環境変化及び時間の経過によ
って水素の離脱にともなう特性の変化が発生する。この
ように、製造工程の条件の変動にともなう屈折率の変化
が激しいことから、所望の特性の反射防止膜を形成する
ことが極めて困難となっている。
【００１８】したがって、従来のシリカ光導波路及びSO
I光導波路を利用するハイブリッド光集積回路では、光
導波路薄膜自体でなる光素子整列用ガイドに光素子を整
列させるためには、これと対応するように光素子自体を
精密に加工される必要があるという問題点を有してい
る。そして前述したように、SOI光導波路を利用する従
来のハイブリッド光集積回路の製造方法では、光導波路
薄膜自体を光繊維整列用ガイドとして使用することがで
きないため、異方性蝕刻されたV-溝と同じ別途の光繊維
整列用ガイドの形成を必要として、この時、光繊維整列
用ガイドと光導波路との間に整列誤差が発生し、さら
に、SOI光導波路に適合した反射防止膜を形成し難い問
題点を持っている。
I光導波路を利用するハイブリッド光集積回路では、光
導波路薄膜自体でなる光素子整列用ガイドに光素子を整
列させるためには、これと対応するように光素子自体を
精密に加工される必要があるという問題点を有してい
る。そして前述したように、SOI光導波路を利用する従
来のハイブリッド光集積回路の製造方法では、光導波路
薄膜自体を光繊維整列用ガイドとして使用することがで
きないため、異方性蝕刻されたV-溝と同じ別途の光繊維
整列用ガイドの形成を必要として、この時、光繊維整列
用ガイドと光導波路との間に整列誤差が発生し、さら
に、SOI光導波路に適合した反射防止膜を形成し難い問
題点を持っている。
【００１９】
【発明が解決しようとする課題】本発明は前記問題点を
解決するために創案されたものであり、SOI光導波路の
リーブ領域と光素子用の整列マーク、そして光繊維整列
用のV-溝パターン間の写真転写の整列誤差を最小化した
ハイブリッド光集積回路用基板の製造方法の提供をその
目的としている。また、他の装置部分に悪影響を及ぼさ
ずに、SOI光導波路の断面に最適化された反射防止膜を
備えるハイブリッド光集積回路用基板の製造方法の提供
をその目的としている。
解決するために創案されたものであり、SOI光導波路の
リーブ領域と光素子用の整列マーク、そして光繊維整列
用のV-溝パターン間の写真転写の整列誤差を最小化した
ハイブリッド光集積回路用基板の製造方法の提供をその
目的としている。また、他の装置部分に悪影響を及ぼさ
ずに、SOI光導波路の断面に最適化された反射防止膜を
備えるハイブリッド光集積回路用基板の製造方法の提供
をその目的としている。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に本発明のハイブリッド光集積回路用基板の製造方法
は、シリコン基板、埋没絶縁膜及び単結晶シリコン層で
なるSOIウエハーの上記単結晶シリコン層を選択蝕刻し
てSOIスラブを形成する第１段階と、上記SOIウエハーの
全体構造上部に低圧化学気相蒸着(LPCVD)シリコン窒化
膜及び蝕刻防止膜を形成する第２段階と、上記蝕刻防止
膜及び上記LPCVDシリコン窒化膜を選択蝕刻してリーブ
領域を除外した上記SOIスラブの上記単結晶シリコンを
露出させて、同時に光繊維整列用V-溝蝕刻ウィンドウ及
び光素子整列用マークを形成する第３段階と、上記SOI
スラブ上部の露出された上記単結晶シリコン層を選択蝕
刻してSOIリーブを形成する第４段階と、上記SOIリーブ
上部の上記蝕刻防止膜及び上記LPCVDシリコン窒化膜を
選択除去する第５段階と、上記SOIリーブを含んだ上記S
OIスラブ表面に光導波路のクラッディング層を形成する
第６段階と、光繊維整列用V-溝蝕刻ウィンドウに露出さ
れた上記シリコン基板を異方性蝕刻して光繊維整列用V-
溝を形成する第７段階と、上記SOIスラブ両終面に隣接
した領域の上記蝕刻防止膜を選択除去して上記LPCVDシ
リコン窒化膜を露出させる第８段階とを含んでなるハイ
ブリッド光集積回路用基板の製造方法である。
に本発明のハイブリッド光集積回路用基板の製造方法
は、シリコン基板、埋没絶縁膜及び単結晶シリコン層で
なるSOIウエハーの上記単結晶シリコン層を選択蝕刻し
てSOIスラブを形成する第１段階と、上記SOIウエハーの
全体構造上部に低圧化学気相蒸着(LPCVD)シリコン窒化
膜及び蝕刻防止膜を形成する第２段階と、上記蝕刻防止
膜及び上記LPCVDシリコン窒化膜を選択蝕刻してリーブ
領域を除外した上記SOIスラブの上記単結晶シリコンを
露出させて、同時に光繊維整列用V-溝蝕刻ウィンドウ及
び光素子整列用マークを形成する第３段階と、上記SOI
スラブ上部の露出された上記単結晶シリコン層を選択蝕
刻してSOIリーブを形成する第４段階と、上記SOIリーブ
上部の上記蝕刻防止膜及び上記LPCVDシリコン窒化膜を
選択除去する第５段階と、上記SOIリーブを含んだ上記S
OIスラブ表面に光導波路のクラッディング層を形成する
第６段階と、光繊維整列用V-溝蝕刻ウィンドウに露出さ
れた上記シリコン基板を異方性蝕刻して光繊維整列用V-
溝を形成する第７段階と、上記SOIスラブ両終面に隣接
した領域の上記蝕刻防止膜を選択除去して上記LPCVDシ
リコン窒化膜を露出させる第８段階とを含んでなるハイ
ブリッド光集積回路用基板の製造方法である。
【００２１】本発明においては、SOI光導波路のリーブ
領域と光素子用の整列マーク、そして光繊維整列用のV-
溝パターンを自己整列方式で形成してそれらの間の写真
転写の整列誤差を最小化する。すなわち、光素子の整列
方法で機械的な構造物を使用せず、マークによるインデ
ックス整列を利用できるように基板を形成することによ
って精密な光素子の加工が不要であり、光繊維整列用の
V-溝とSOI光導波路、そして光素子整列用のマーク間の
整列精密度が優れていることから、高い光結合効率を得
ることができる。また、本発明はSOI光導波路と光繊維
及び光素子整列用の構造体の製造過程において、他の部
分に悪影響を及ぼさないことから、SOI光導波路の断面
に、優れた特性を有する反射防止膜を形成することが可
能となる。
領域と光素子用の整列マーク、そして光繊維整列用のV-
溝パターンを自己整列方式で形成してそれらの間の写真
転写の整列誤差を最小化する。すなわち、光素子の整列
方法で機械的な構造物を使用せず、マークによるインデ
ックス整列を利用できるように基板を形成することによ
って精密な光素子の加工が不要であり、光繊維整列用の
V-溝とSOI光導波路、そして光素子整列用のマーク間の
整列精密度が優れていることから、高い光結合効率を得
ることができる。また、本発明はSOI光導波路と光繊維
及び光素子整列用の構造体の製造過程において、他の部
分に悪影響を及ぼさないことから、SOI光導波路の断面
に、優れた特性を有する反射防止膜を形成することが可
能となる。
【００２２】
【発明の実施の形態】以下、本発明の望ましい実施の形
態を図面を参照して詳細に説明する。
態を図面を参照して詳細に説明する。
【００２３】図５は、SOI光導波路を利用した両方向光
通信用ハイブリッド光集積回路の構造を図示したもので
あり、光集積回路用基板(1）の構造と、光集積回路用基
板(1)上に、送信用光源として側面放出型(edge emittin
g type)の半導体レーザー(3)、半導体レーザー(3)を監
視するためのモニター光検出機(6)、光導波路型(wavegu
ide type)受信用光検出機(4)を示し、そして光繊維(2)
を整列するための方法を示している。
通信用ハイブリッド光集積回路の構造を図示したもので
あり、光集積回路用基板(1）の構造と、光集積回路用基
板(1)上に、送信用光源として側面放出型(edge emittin
g type)の半導体レーザー(3)、半導体レーザー(3)を監
視するためのモニター光検出機(6)、光導波路型(wavegu
ide type)受信用光検出機(4)を示し、そして光繊維(2)
を整列するための方法を示している。
【００２４】図示した通り、ハイブリッド光集積回路
は、表面絶縁層(38)で保護されたシリコン基板(9)とそ
の上部に形成されたSOI光導波路(5)、半導体レーザー整
列マーク(11)、モニター光検出機整列マーク(12)、半導
体レーザー(3)の後面から放出された光を表面受光型の
モニター光検出機(6)に伝達するための光ガイド用V-溝
(7)、受信用光検出機整列マーク(13)、半導体レーザー
及び受信用光検出機の高さを調節するための台(20)、光
繊維をSOI光導波路と整列するための光繊維整列用V-溝
(14)、半導体レーザー(3)及び光検出機(4,6)を電気的に
連結するためのワイヤーボンディングパッド(10)、光繊
維(2)が光繊維整列用V-溝(14)のはしで傾斜面によりSOI
光導波路(5)に近く接近できないことを防止するためにS
OI光導波路(5)と隣接したV-溝(14)のはし部分をブライ
ンドソーカット(blind sawcut)等で除去したトレンチ(1
5)で構成される。Y-ブランチ型のSOI光導波路(5)は、望
ましくはマハ-ジェンダー干渉計(Mach-Zehnder interfe
rometer)及び光フィルター(optical filter)等で構成す
ることにより、一本の光繊維で送信と受信とを並行して
行なう波長分割多重(wavelengthdivision multiplexin
g,WDM)機能をより效果的に行なうことができる。光送信
及び光受信に共通的に使われる光繊維(2)は、SOI光導波
路(5)の光軸(26)と整列されて形成された光繊維整列用V
-溝(14)に、UV硬化樹脂あるいはインデックスマッチン
グオイル(index matching oil)等で固定される。この
時、V-溝が形成されたシリコン基板あるいはガラス等で
光繊維(2)を覆うこともできる。
は、表面絶縁層(38)で保護されたシリコン基板(9)とそ
の上部に形成されたSOI光導波路(5)、半導体レーザー整
列マーク(11)、モニター光検出機整列マーク(12)、半導
体レーザー(3)の後面から放出された光を表面受光型の
モニター光検出機(6)に伝達するための光ガイド用V-溝
(7)、受信用光検出機整列マーク(13)、半導体レーザー
及び受信用光検出機の高さを調節するための台(20)、光
繊維をSOI光導波路と整列するための光繊維整列用V-溝
(14)、半導体レーザー(3)及び光検出機(4,6)を電気的に
連結するためのワイヤーボンディングパッド(10)、光繊
維(2)が光繊維整列用V-溝(14)のはしで傾斜面によりSOI
光導波路(5)に近く接近できないことを防止するためにS
OI光導波路(5)と隣接したV-溝(14)のはし部分をブライ
ンドソーカット(blind sawcut)等で除去したトレンチ(1
5)で構成される。Y-ブランチ型のSOI光導波路(5)は、望
ましくはマハ-ジェンダー干渉計(Mach-Zehnder interfe
rometer)及び光フィルター(optical filter)等で構成す
ることにより、一本の光繊維で送信と受信とを並行して
行なう波長分割多重(wavelengthdivision multiplexin
g,WDM)機能をより效果的に行なうことができる。光送信
及び光受信に共通的に使われる光繊維(2)は、SOI光導波
路(5)の光軸(26)と整列されて形成された光繊維整列用V
-溝(14)に、UV硬化樹脂あるいはインデックスマッチン
グオイル(index matching oil)等で固定される。この
時、V-溝が形成されたシリコン基板あるいはガラス等で
光繊維(2)を覆うこともできる。
【００２５】半導体レーザー(3)及び光検出機(4,6）の
基板付着法としては、ダイボンディング(die bonding)
法あるいはフリップチップボンディング法(L.F.Mille
r,"Controlled Collapse Chip Connection,"IBM J Res
Dev13, pp.239-250,1969参照）を使用することができる
が、本発明に係るハイブリッド光集積回路の製造にあた
っては、整列精密度が優秀なフリップチップボンディン
グ法を使用することがより望ましい。
基板付着法としては、ダイボンディング(die bonding)
法あるいはフリップチップボンディング法(L.F.Mille
r,"Controlled Collapse Chip Connection,"IBM J Res
Dev13, pp.239-250,1969参照）を使用することができる
が、本発明に係るハイブリッド光集積回路の製造にあた
っては、整列精密度が優秀なフリップチップボンディン
グ法を使用することがより望ましい。
【００２６】半導体レーザー(3)はシリコン基板(9)内の
整列マーク(11)と半導体レーザー(3)表面の整列マーク
(29)とにより半導体レーザー(3)の光軸(23)と光導波路
の光軸(27）とが整列されてからソルダバンプ(22)によ
り、基板にフリップチップボンディングされる。受信機
の光検出機(4)もまた、シリコン基板(9)表面の整列マー
ク(12)と光検出機(4)表面の整列マーク(30)とにより光
検出機の光軸(24)と光導波路の光軸(28)とが整列された
後ソルダバンプ(21)によりフリップチップボンディング
される。
整列マーク(11)と半導体レーザー(3)表面の整列マーク
(29)とにより半導体レーザー(3)の光軸(23)と光導波路
の光軸(27）とが整列されてからソルダバンプ(22)によ
り、基板にフリップチップボンディングされる。受信機
の光検出機(4)もまた、シリコン基板(9)表面の整列マー
ク(12)と光検出機(4)表面の整列マーク(30)とにより光
検出機の光軸(24)と光導波路の光軸(28)とが整列された
後ソルダバンプ(21)によりフリップチップボンディング
される。
【００２７】フリップチップボンディングされた半導体
レーザー(3)及び受信機光検出機(4）のハイブリッド光
集積回路用基板表面からの高さは、フリップチップボン
ディング用ソルダバンプ(16)等とは関係なく、半導体レ
ーザー(3)及び受信機光検出機(4)用の台(20,21)により
決定される。場合によっては、フリップチップボンディ
ング用ソルダバンプ(16)により光素子の高さを調節でき
るが、この場合には台(20,21）は省略してもよい。
レーザー(3)及び受信機光検出機(4）のハイブリッド光
集積回路用基板表面からの高さは、フリップチップボン
ディング用ソルダバンプ(16)等とは関係なく、半導体レ
ーザー(3)及び受信機光検出機(4)用の台(20,21)により
決定される。場合によっては、フリップチップボンディ
ング用ソルダバンプ(16)により光素子の高さを調節でき
るが、この場合には台(20,21）は省略してもよい。
【００２８】モニター光検出機(6)は、受光領域(32)が
光ガイド用V-溝(7)の側壁(8)の中央近所に位置するよう
に整列されてフリップチップボンディングされる。この
時、モニター光検出機(6)は、半導体レーザー(3)の後面
(33)から放出されたビーム中で光ガイド用V-溝(7)の側
壁(8)を通じてz方向で屈折された光を受光領域(32)を通
じて感知する。表面受光型のモニター光検出機(6)の代
わりに側面受光型(edge receivingtype）のモニター光
検出機を使用する場合、光ガイド用V-溝(7)を使用しな
いで受信機の光検出機(4)のような方法で半導体レーザ
ー(3)とモニター光検出機とを直接光結合させることが
できる。半導体レーザー(3)、光検出機(4,6)などの光素
子の駆動に必要な電気的連結はフリップチップソルダバ
ンプ(16)と直接連結したワイヤーボンディングパッド(1
0)と光素子とワイヤーボンディングで連結された孤立さ
れた金属パッド(17)とを通じて行なう。
光ガイド用V-溝(7)の側壁(8)の中央近所に位置するよう
に整列されてフリップチップボンディングされる。この
時、モニター光検出機(6)は、半導体レーザー(3)の後面
(33)から放出されたビーム中で光ガイド用V-溝(7)の側
壁(8)を通じてz方向で屈折された光を受光領域(32)を通
じて感知する。表面受光型のモニター光検出機(6)の代
わりに側面受光型(edge receivingtype）のモニター光
検出機を使用する場合、光ガイド用V-溝(7)を使用しな
いで受信機の光検出機(4)のような方法で半導体レーザ
ー(3)とモニター光検出機とを直接光結合させることが
できる。半導体レーザー(3)、光検出機(4,6)などの光素
子の駆動に必要な電気的連結はフリップチップソルダバ
ンプ(16)と直接連結したワイヤーボンディングパッド(1
0)と光素子とワイヤーボンディングで連結された孤立さ
れた金属パッド(17)とを通じて行なう。
【００２９】図６は、図５に図示されたハイブリッド光
集積回路で、光繊維(2)、SOI光導波路(5)および半導体
レーザー(3)部位の断面を示したものである。図示した
通り、SOI光導波路(5)と光繊維(2)および半導体レーザ
ー(3)の光軸との高さをシリコン基板上にて自動的に合
せるためには、SOI 光導波路のバッファー層(35）の厚
さを含んだSOI光導波路の光軸(36)のシリコン基板表面
(34)からの高さに合うように、シリコン基板表面(34)の
表面絶縁層(38)の厚さと半導体レーザー(3)の下段の台
(20)の高さを決定して、半導体レーザー(3)の光軸(36)
とSOI光導波路の光軸(36)とのシリコン基板表面(34)か
ら高さが互いに一致するようにして、光繊維(2)が光繊
維整列用V-溝(14)に置かれた時、光繊維光軸(39)の高さ
がSOI光導波路の光軸(36)の高さと一致するようにV-溝
(14)の幅を決定する。
集積回路で、光繊維(2)、SOI光導波路(5)および半導体
レーザー(3)部位の断面を示したものである。図示した
通り、SOI光導波路(5)と光繊維(2)および半導体レーザ
ー(3)の光軸との高さをシリコン基板上にて自動的に合
せるためには、SOI 光導波路のバッファー層(35）の厚
さを含んだSOI光導波路の光軸(36)のシリコン基板表面
(34)からの高さに合うように、シリコン基板表面(34)の
表面絶縁層(38)の厚さと半導体レーザー(3)の下段の台
(20)の高さを決定して、半導体レーザー(3)の光軸(36)
とSOI光導波路の光軸(36)とのシリコン基板表面(34)か
ら高さが互いに一致するようにして、光繊維(2)が光繊
維整列用V-溝(14)に置かれた時、光繊維光軸(39)の高さ
がSOI光導波路の光軸(36)の高さと一致するようにV-溝
(14)の幅を決定する。
【００３０】図７ないし図２３は、本発明の一実施の形
態(図５及び図６参照)に係るハイブリッド光集積回路用
基板の製造工程を示す図である。以下、図面を参照して
本発明の一実施の形態による、SOIウエハーを使用してS
OI光導波路と共に光繊維整列用V-溝、光素子整列用マー
ク、および光素子のフリップチップボンディング用ソル
ダバンプなどを形成する工程を詳細に説明する。
態(図５及び図６参照)に係るハイブリッド光集積回路用
基板の製造工程を示す図である。以下、図面を参照して
本発明の一実施の形態による、SOIウエハーを使用してS
OI光導波路と共に光繊維整列用V-溝、光素子整列用マー
ク、および光素子のフリップチップボンディング用ソル
ダバンプなどを形成する工程を詳細に説明する。
【００３１】まず、図７はハイブリッド光集積回路用基
板材料として使われるSOIウエハーの断面図であり、SOI
ウエハーは、＜100＞の結晶方向を持ったシリコン基板
(51)上に形成されたバッファー層(52)と、＜100＞の結
晶方向を持った単結晶シリコン層(53)で構成される。
板材料として使われるSOIウエハーの断面図であり、SOI
ウエハーは、＜100＞の結晶方向を持ったシリコン基板
(51)上に形成されたバッファー層(52)と、＜100＞の結
晶方向を持った単結晶シリコン層(53)で構成される。
【００３２】次に、図８に示す通り、SOI ウエハーの全
面にシリコン窒化膜あるいはシリコン酸化膜で第１蝕刻
保護膜(54)を形成するとともに、写真転写工程とプラズ
マエッチングとを通じて第１蝕刻保護膜(54)の所望しな
い領域(SOIスラブを除外した領域）を除去し、続いて、
残っている第１蝕刻保護膜(54)を蝕刻マスクとして単結
晶シリコン層(53)をプラズマエッチングあるいは湿式(w
et)エッチングしてSOIスラブ(55)を形成する。
面にシリコン窒化膜あるいはシリコン酸化膜で第１蝕刻
保護膜(54)を形成するとともに、写真転写工程とプラズ
マエッチングとを通じて第１蝕刻保護膜(54)の所望しな
い領域(SOIスラブを除外した領域）を除去し、続いて、
残っている第１蝕刻保護膜(54)を蝕刻マスクとして単結
晶シリコン層(53)をプラズマエッチングあるいは湿式(w
et)エッチングしてSOIスラブ(55)を形成する。
【００３３】図９に、図８のa-a'線に沿って切断した断
面を示した。この時、単結晶シリコン層(53)の乾式ある
いは湿式エッチング時、蝕刻マスクとして通常の感光膜
を使用してもよい。
面を示した。この時、単結晶シリコン層(53)の乾式ある
いは湿式エッチング時、蝕刻マスクとして通常の感光膜
を使用してもよい。
【００３４】次いで、第１蝕刻保護膜(54)と露出された
バッファー層(52)を湿式あるいはプラズマエッチング法
で、あるいはプラズマエッチング及び湿式エッチング法
を混用して除去した後、図１０に示したように、ウエハ
ーの全面に、LPCVDシリコン窒化膜(57)と、PECVD(plasm
a enhanced CVD)シリコン窒化膜(58)とを順に蒸着す
る。ここで、PECVDシリコン窒化膜(58)は、シリコン酸
化膜のようにLPCVDシリコン窒化膜(57）を損傷させない
でHF/H2O溶液等で選択的な除去が可能な物質で代替でき
る。
バッファー層(52)を湿式あるいはプラズマエッチング法
で、あるいはプラズマエッチング及び湿式エッチング法
を混用して除去した後、図１０に示したように、ウエハ
ーの全面に、LPCVDシリコン窒化膜(57)と、PECVD(plasm
a enhanced CVD)シリコン窒化膜(58)とを順に蒸着す
る。ここで、PECVDシリコン窒化膜(58)は、シリコン酸
化膜のようにLPCVDシリコン窒化膜(57）を損傷させない
でHF/H2O溶液等で選択的な除去が可能な物質で代替でき
る。
【００３５】次いで、図１１に示すように、写真転写工
程を通じて感光膜(66)をパターニングし、これを蝕刻マ
スクとしてプラズマエッチング法でPECVDシリコン窒化
膜(58)とLPCVDシリコン窒化膜(57)とを順に選択蝕刻
し、SOIリーブ領域(61)、半導体レーザー及びモニター
光検出機の整列のためのマーク(62,63)、そして光繊維
整列用V-溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻
ウィンドウ(65）を形成する。この時、光繊維整列用V-
溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻ウィンド
ウ(65)はシリコン基板(51）の＜110＞結晶方向と並んで
整列させる。
程を通じて感光膜(66)をパターニングし、これを蝕刻マ
スクとしてプラズマエッチング法でPECVDシリコン窒化
膜(58)とLPCVDシリコン窒化膜(57)とを順に選択蝕刻
し、SOIリーブ領域(61)、半導体レーザー及びモニター
光検出機の整列のためのマーク(62,63)、そして光繊維
整列用V-溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻
ウィンドウ(65）を形成する。この時、光繊維整列用V-
溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻ウィンド
ウ(65)はシリコン基板(51）の＜110＞結晶方向と並んで
整列させる。
【００３６】このように、SOIリーブ領域(61)と半導体
レーザー及びモニター光検出機との整列のためのマーク
(62,63)と光繊維整列用V-溝蝕刻ウィンドウ(64)及び光
ガイド用V-溝蝕刻ウィンドウ(65)とを同時に形成するこ
とは、これらを個別的に形成する時現れるやすい写真転
写の誤差を減少させ、これにより、整列構造体間の整列
誤差を最小化することによって結果的に光導波路、光繊
維そして光素子間に高い光結合効率を得ることができる
ようにするものである。
レーザー及びモニター光検出機との整列のためのマーク
(62,63)と光繊維整列用V-溝蝕刻ウィンドウ(64)及び光
ガイド用V-溝蝕刻ウィンドウ(65)とを同時に形成するこ
とは、これらを個別的に形成する時現れるやすい写真転
写の誤差を減少させ、これにより、整列構造体間の整列
誤差を最小化することによって結果的に光導波路、光繊
維そして光素子間に高い光結合効率を得ることができる
ようにするものである。
【００３７】次いで、残留する感光膜(66)を除去し、写
真転写工程でSOIスラブ(55)以外のシリコン基板表面部
分を新しい感光膜（図示せず）で保護した後、SOIリー
ブ領域(61)のPECVDシリコン窒化膜(58)とLPCVDシリコン
窒化膜(57)とを蝕刻マスクとして、プラズマあるいは湿
式方法でSOIリーブ領域(61)を除外したSOIスラブ(55）
を特定深さでエッチングし、図１２に示すように、リー
ブ(72)を形成し、感光膜を除去する。リーブ(72)の幅と
深さとは上記図２で説明した通りシリコンガイド層(74)
及びリーブ(72)内で単一モード条件が満足され、レーザ
ー及び光検出機、そして光繊維との光結合効率が最大に
なるように設定する。リーブ(72)の形成段階でSOIスラ
ブ(55)以外の領域を感光膜で保護するのは、V-溝蝕刻ウ
ィンドウ(64,65)と光素子整列用マーク(62,63)等、SOI
スラブ(55)以外の露出されたシリコン基板(51）がエッ
チングされることを防止するためである。
真転写工程でSOIスラブ(55)以外のシリコン基板表面部
分を新しい感光膜（図示せず）で保護した後、SOIリー
ブ領域(61)のPECVDシリコン窒化膜(58)とLPCVDシリコン
窒化膜(57)とを蝕刻マスクとして、プラズマあるいは湿
式方法でSOIリーブ領域(61)を除外したSOIスラブ(55）
を特定深さでエッチングし、図１２に示すように、リー
ブ(72)を形成し、感光膜を除去する。リーブ(72)の幅と
深さとは上記図２で説明した通りシリコンガイド層(74)
及びリーブ(72)内で単一モード条件が満足され、レーザ
ー及び光検出機、そして光繊維との光結合効率が最大に
なるように設定する。リーブ(72)の形成段階でSOIスラ
ブ(55)以外の領域を感光膜で保護するのは、V-溝蝕刻ウ
ィンドウ(64,65)と光素子整列用マーク(62,63)等、SOI
スラブ(55)以外の露出されたシリコン基板(51）がエッ
チングされることを防止するためである。
【００３８】しかし、単結晶シリコン層(53)の厚さが10
μｍ程度である場合には、リーブ(72)を形成するための
シリコンのエッチング深さが5μｍ程度に過ぎないの
で、V-溝蝕刻ウィンドウ(64,65)と光素子整列用マーク
(62,63)部分の基板シリコン(51）とがエッチングされる
ように放置しても以後の工程に大きな障害とならないの
であれば、V-溝蝕刻ウィンドウ(64,65)及び光素子整列
用マーク(62,63)領域の保護は省略してもよい。また、
場合によっては、感光膜の代わりにアルミニウムなどの
金属薄膜を保護膜として使用してもよい。
μｍ程度である場合には、リーブ(72)を形成するための
シリコンのエッチング深さが5μｍ程度に過ぎないの
で、V-溝蝕刻ウィンドウ(64,65)と光素子整列用マーク
(62,63)部分の基板シリコン(51）とがエッチングされる
ように放置しても以後の工程に大きな障害とならないの
であれば、V-溝蝕刻ウィンドウ(64,65)及び光素子整列
用マーク(62,63)領域の保護は省略してもよい。また、
場合によっては、感光膜の代わりにアルミニウムなどの
金属薄膜を保護膜として使用してもよい。
【００３９】図１３（図１２のb-b'線に沿って切断した
断面図)を参照して、本実施の形態の製造工程におい
て、LPCVDシリコン窒化膜(57)の作用のひとつは、SOI光
導波路の終断面(73)で、反射防止膜(anti-reflection c
oating)として作用することである。したがって、LPCVD
シリコン窒化膜(57)の厚さは、使用する光がシリコン窒
化膜内で持つ波長の1/4の整数倍とすることが望まし
い。反面において、上記図１１に示した通り、SOIリー
ブ領域(61)以外のSOIスラブ(55)を、プラズマエッチン
グする際に必要とした蝕刻保護膜の厚さは、反射防止膜
より厚い場合がありうるので、LPCVDシリコン窒化膜(5
7)上に塗布されたPECVDシリコン窒化膜(58)として不足
した蝕刻保護膜の厚さを補充するようになる。また一方
で、LPCVDシリコン窒化膜(57)上に追加で塗布されたPEC
VDシリコン窒化膜(58)は、上記図１２に示した通りに、
SOIスラブ層(55)をエッチングしてリーブ(72)を形成す
る段階で、下部のLPCVDシリコン窒化膜(57)の厚さが薄
くなることを防止する役割も行なう。
断面図)を参照して、本実施の形態の製造工程におい
て、LPCVDシリコン窒化膜(57)の作用のひとつは、SOI光
導波路の終断面(73)で、反射防止膜(anti-reflection c
oating)として作用することである。したがって、LPCVD
シリコン窒化膜(57)の厚さは、使用する光がシリコン窒
化膜内で持つ波長の1/4の整数倍とすることが望まし
い。反面において、上記図１１に示した通り、SOIリー
ブ領域(61)以外のSOIスラブ(55)を、プラズマエッチン
グする際に必要とした蝕刻保護膜の厚さは、反射防止膜
より厚い場合がありうるので、LPCVDシリコン窒化膜(5
7)上に塗布されたPECVDシリコン窒化膜(58)として不足
した蝕刻保護膜の厚さを補充するようになる。また一方
で、LPCVDシリコン窒化膜(57)上に追加で塗布されたPEC
VDシリコン窒化膜(58)は、上記図１２に示した通りに、
SOIスラブ層(55)をエッチングしてリーブ(72)を形成す
る段階で、下部のLPCVDシリコン窒化膜(57)の厚さが薄
くなることを防止する役割も行なう。
【００４０】SOI光導波路の表面にシリコン酸化膜のク
ラッディング層を形成する以前に、光繊維整列用V-溝蝕
刻ウィンドウ(64)と光ガイド用V-溝蝕刻ウィンドウ(6
5)、そして光素子用整列マーク(62,63)との領域に、所
望しないシリコン酸化膜が成長するのを防止するため
に、図１４（図１２のc-c'線方向で切断した断面図）に
示した通りに、まずウエハーの全体表面にPECVDシリコ
ン窒化膜等で第２蝕刻保護膜(75)を蒸着し、写真転写工
程とプラズマエッチング法とでシリコンガイド層(74)表
面の第２蝕刻保護膜(75)とリーブ(72)表面のPECVDシリ
コン窒化膜(58)とLPCVDシリコン窒化膜(57）とを順に除
去する。図１５はこの時の断面図である。
ラッディング層を形成する以前に、光繊維整列用V-溝蝕
刻ウィンドウ(64)と光ガイド用V-溝蝕刻ウィンドウ(6
5)、そして光素子用整列マーク(62,63)との領域に、所
望しないシリコン酸化膜が成長するのを防止するため
に、図１４（図１２のc-c'線方向で切断した断面図）に
示した通りに、まずウエハーの全体表面にPECVDシリコ
ン窒化膜等で第２蝕刻保護膜(75)を蒸着し、写真転写工
程とプラズマエッチング法とでシリコンガイド層(74)表
面の第２蝕刻保護膜(75)とリーブ(72)表面のPECVDシリ
コン窒化膜(58)とLPCVDシリコン窒化膜(57）とを順に除
去する。図１５はこの時の断面図である。
【００４１】次いで、ウエハーを洗浄した後に、湿式あ
るいは乾式熱酸化法でシリコン酸化膜を成長させる。図
１６はシリコン酸化膜でなされたクラッディング層(81)
が形成された光導波路の断面を図示したもので、図１７
はその側断面（図１２のb-b'線方向と同じ切断面）を図
示したのである。シリコン酸化膜はシリコンの表面がシ
リコン窒化膜等で遮蔽されている場合には成長すること
ができない。したがってシリコン酸化膜のクラッディン
グ層(81)は、その表面がLPCVDシリコン窒化膜及びPECVD
シリコン窒化膜で保護されたSOIスラブの前・後断面(7
3)には形成されないで、上記図１６のようにシリコンガ
イド層(74)の表面にだけ成長される。
るいは乾式熱酸化法でシリコン酸化膜を成長させる。図
１６はシリコン酸化膜でなされたクラッディング層(81)
が形成された光導波路の断面を図示したもので、図１７
はその側断面（図１２のb-b'線方向と同じ切断面）を図
示したのである。シリコン酸化膜はシリコンの表面がシ
リコン窒化膜等で遮蔽されている場合には成長すること
ができない。したがってシリコン酸化膜のクラッディン
グ層(81)は、その表面がLPCVDシリコン窒化膜及びPECVD
シリコン窒化膜で保護されたSOIスラブの前・後断面(7
3)には形成されないで、上記図１６のようにシリコンガ
イド層(74)の表面にだけ成長される。
【００４２】次いで、図１８に図示した通りに、Ti/Ni/
Au, Ti/Ni/Pt/Au, Ti/TiN/Pt/Atなどの多層金属薄膜で
ソルダバンプの下部構成物質であるアンダーバンプ金属
(under bump metal,UBM)パターン(82)、光素子と外部と
の電気的な連結のためのワイヤーボンディングパッド(8
3)、そしてレーザー及び受信用光検出機の高さ調節のた
めの台(20,21)の下部の台金属パッド(84)などの金属パ
ターンを形成する。
Au, Ti/Ni/Pt/Au, Ti/TiN/Pt/Atなどの多層金属薄膜で
ソルダバンプの下部構成物質であるアンダーバンプ金属
(under bump metal,UBM)パターン(82)、光素子と外部と
の電気的な連結のためのワイヤーボンディングパッド(8
3)、そしてレーザー及び受信用光検出機の高さ調節のた
めの台(20,21)の下部の台金属パッド(84)などの金属パ
ターンを形成する。
【００４３】次に、図１９に示した通りに、ウエハーの
全面にPECVDシリコン酸化膜あるいはPECVDシリコン窒化
膜で第３蝕刻保護膜(85）を蒸着し、写真転写工程とプ
ラズマエッチング法あるいは湿式エッチング法とで第３
蝕刻保護膜(85)を選択蝕刻し、UBM パターン(82)、ワイ
ヤーボンディングパッド(83)、そして台金属パッド(84)
の上部を露出させる。これと同時に、光繊維整列用V-溝
蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻ウィンドウ
(65)内の第３蝕刻保護膜(85)と第２蝕刻保護膜(75）と
を除去し、光繊維整列用V-溝蝕刻パターン(91)及び光ガ
イド用V-溝蝕刻パターン(92)とを形成する。この時、光
繊維整列用V-溝蝕刻パターン(91)及び光ガイド用V-溝蝕
刻パターン(92)の大きさを上記図１１で定義された光繊
維整列用V-溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕
刻ウィンドウ(65)より約数μｍ程度大きく形成し、また
LPCVDシリコン窒化膜(57）が蝕刻されないように蝕刻時
間を調節することにより、写真転写過程で光繊維整列用
V-溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻ウィン
ドウ(65)と光繊維整列用V-溝蝕刻パターン(91)及び光ガ
イド用V-溝蝕刻パターン(92)との間に一定量の位置整列
誤差が発生しても光繊維整列用V-溝蝕刻ウィンドウ(64)
及び光ガイド用V-溝蝕刻ウィンドウ(65)の位置及び大き
さの変化を防止できる。
全面にPECVDシリコン酸化膜あるいはPECVDシリコン窒化
膜で第３蝕刻保護膜(85）を蒸着し、写真転写工程とプ
ラズマエッチング法あるいは湿式エッチング法とで第３
蝕刻保護膜(85)を選択蝕刻し、UBM パターン(82)、ワイ
ヤーボンディングパッド(83)、そして台金属パッド(84)
の上部を露出させる。これと同時に、光繊維整列用V-溝
蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻ウィンドウ
(65)内の第３蝕刻保護膜(85)と第２蝕刻保護膜(75）と
を除去し、光繊維整列用V-溝蝕刻パターン(91)及び光ガ
イド用V-溝蝕刻パターン(92)とを形成する。この時、光
繊維整列用V-溝蝕刻パターン(91)及び光ガイド用V-溝蝕
刻パターン(92)の大きさを上記図１１で定義された光繊
維整列用V-溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕
刻ウィンドウ(65)より約数μｍ程度大きく形成し、また
LPCVDシリコン窒化膜(57）が蝕刻されないように蝕刻時
間を調節することにより、写真転写過程で光繊維整列用
V-溝蝕刻ウィンドウ(64)及び光ガイド用V-溝蝕刻ウィン
ドウ(65)と光繊維整列用V-溝蝕刻パターン(91)及び光ガ
イド用V-溝蝕刻パターン(92)との間に一定量の位置整列
誤差が発生しても光繊維整列用V-溝蝕刻ウィンドウ(64)
及び光ガイド用V-溝蝕刻ウィンドウ(65)の位置及び大き
さの変化を防止できる。
【００４４】次いで、図２０に示した通りに、ベース(b
ase)金属の蒸着とメッキ法とを使用して、光素子の高さ
を調節するための台(94)を台金属パッド(84)の上に形成
し、次いでウエハーをKOH,EDP(ethylenediamine pyroca
techol)などの異方性シリコンエッチング溶液を使用し
て光繊維整列用V-溝蝕刻パターン(91)及び光ガイド用V-
溝蝕刻パターン(92)領域のシリコン基板(51)をエッチン
グして光繊維整列用V-溝(95)及び光ガイド用V-溝(96）
を形成する。
ase)金属の蒸着とメッキ法とを使用して、光素子の高さ
を調節するための台(94)を台金属パッド(84)の上に形成
し、次いでウエハーをKOH,EDP(ethylenediamine pyroca
techol)などの異方性シリコンエッチング溶液を使用し
て光繊維整列用V-溝蝕刻パターン(91)及び光ガイド用V-
溝蝕刻パターン(92)領域のシリコン基板(51)をエッチン
グして光繊維整列用V-溝(95)及び光ガイド用V-溝(96）
を形成する。
【００４５】次に、図２１に示した通りに、光ガイド用
V-溝(97)の内壁に光反射度を向上させ、光導波路の両終
断面に位置したLPCVDシリコン窒化膜(57)の上部のPECVD
シリコン窒化膜(58)と第２蝕刻保護膜(75)と第３蝕刻保
護膜(85)とを選択除去するための蝕刻マスクで使用する
ために、先ず、Ti/Au,Ti/Pt/Au,Ti/TiN/Auなどの第４蝕
刻保護膜(98)をスパッタリングなどの物理気相蒸着法あ
るいは化学気相蒸着法とでウエハーの全面に塗布し、更
に、該上に感光膜(99)の塗布及び露光そして現象工程を
通じて、SOI光導波路の両終断面(73)部分の第４蝕刻保
護膜(98）を露出させ、続いて、感光膜(99)を蝕刻マス
クとして、露出された第４蝕刻保護膜(98）を湿式エッ
チング法で除去する。
V-溝(97)の内壁に光反射度を向上させ、光導波路の両終
断面に位置したLPCVDシリコン窒化膜(57)の上部のPECVD
シリコン窒化膜(58)と第２蝕刻保護膜(75)と第３蝕刻保
護膜(85)とを選択除去するための蝕刻マスクで使用する
ために、先ず、Ti/Au,Ti/Pt/Au,Ti/TiN/Auなどの第４蝕
刻保護膜(98)をスパッタリングなどの物理気相蒸着法あ
るいは化学気相蒸着法とでウエハーの全面に塗布し、更
に、該上に感光膜(99)の塗布及び露光そして現象工程を
通じて、SOI光導波路の両終断面(73)部分の第４蝕刻保
護膜(98）を露出させ、続いて、感光膜(99)を蝕刻マス
クとして、露出された第４蝕刻保護膜(98）を湿式エッ
チング法で除去する。
【００４６】次いで、図２２に示された通りに、第４蝕
刻保護膜(98)及び感光膜(99)を蝕刻マスクとして第３蝕
刻保護膜(85)、第２蝕刻保護膜(75)及びPECVDシリコン
窒化膜(58)をHF/H2O溶液等で選択蝕刻し、感光膜(99)を
除去する。光導波路の両終断面(73)に残留されたLPCVD
シリコン窒化膜(57)は、光導波路の反射防止膜として作
用するようになる。その後、光ガイド用V-溝(97)を写真
転写工程により感光膜(図示せず)で保護してから、ウエ
ハー表面の第４蝕刻保護膜(98)をプラズマあるいは湿式
エッチングして除去する。
刻保護膜(98)及び感光膜(99)を蝕刻マスクとして第３蝕
刻保護膜(85)、第２蝕刻保護膜(75)及びPECVDシリコン
窒化膜(58)をHF/H2O溶液等で選択蝕刻し、感光膜(99)を
除去する。光導波路の両終断面(73)に残留されたLPCVD
シリコン窒化膜(57)は、光導波路の反射防止膜として作
用するようになる。その後、光ガイド用V-溝(97)を写真
転写工程により感光膜(図示せず)で保護してから、ウエ
ハー表面の第４蝕刻保護膜(98)をプラズマあるいは湿式
エッチングして除去する。
【００４７】次に、図２３に図示した通りにUBMパター
ン(82)(図２０参照)の上にソルダバンプ(102)を形成し
てからブラインドソーカット等でSOI光導波路(100)の前
方の光繊維整列用V-溝(95)を横切る約数十ミクロン幅の
トレンチ(101)を形成することでハイブリッド光集積回
路用基板の製作が完了する。
ン(82)(図２０参照)の上にソルダバンプ(102)を形成し
てからブラインドソーカット等でSOI光導波路(100)の前
方の光繊維整列用V-溝(95)を横切る約数十ミクロン幅の
トレンチ(101)を形成することでハイブリッド光集積回
路用基板の製作が完了する。
【００４８】図２４は、本発明の他の実施の形態によっ
て製造されたハイブリッド光集積回路を図示すものであ
る。上記図７ないし２３に図示された実施の形態では、
光導波路形態の受信用光検出機を光導波路と光結合させ
る方式を使用したが、本発明の他の実施の形態によれ
ば、図２４に示された通り、表面受光型の受信用光検出
機(108)のための光経路変換装置を利用することによっ
て表面受光型の受信用光検出機(108)をSOI光導波路(10
0)と光結合させたのである。すなわち、シリコン材質の
マイクロ反射装置(107)をシリコン基板(110)上に設置
し、マイクロ反射装置(107)上に表面受光型の受信用光
検出機(108)を付着することにより、光導波路(100)から
放出された基板と並べて進行する光がマイクロ反射装置
(107)で基板表面上に屈折されて表面受光型の受信用光
検出機(108)に伝達されるように構成できる。参考に、
マイクロ反射装置(107)及び表面受光型の受信用光検出
機(108)を除外した残り部分は前述した実施の形態他と
ほとんど同じ構成を持つ。
て製造されたハイブリッド光集積回路を図示すものであ
る。上記図７ないし２３に図示された実施の形態では、
光導波路形態の受信用光検出機を光導波路と光結合させ
る方式を使用したが、本発明の他の実施の形態によれ
ば、図２４に示された通り、表面受光型の受信用光検出
機(108)のための光経路変換装置を利用することによっ
て表面受光型の受信用光検出機(108)をSOI光導波路(10
0)と光結合させたのである。すなわち、シリコン材質の
マイクロ反射装置(107)をシリコン基板(110)上に設置
し、マイクロ反射装置(107)上に表面受光型の受信用光
検出機(108)を付着することにより、光導波路(100)から
放出された基板と並べて進行する光がマイクロ反射装置
(107)で基板表面上に屈折されて表面受光型の受信用光
検出機(108)に伝達されるように構成できる。参考に、
マイクロ反射装置(107)及び表面受光型の受信用光検出
機(108)を除外した残り部分は前述した実施の形態他と
ほとんど同じ構成を持つ。
【００４９】以上において説明した本発明は、前述した
実施の形態及び添付された図面により特に限定されるこ
となく、本発明が属する技術分野の当業者において、本
発明の技術的思想を逸脱しない範囲内で様々な置換、変
形及び変更が可能であることはいうまでもない。
実施の形態及び添付された図面により特に限定されるこ
となく、本発明が属する技術分野の当業者において、本
発明の技術的思想を逸脱しない範囲内で様々な置換、変
形及び変更が可能であることはいうまでもない。
【００５０】例えば、前述した実施の形態では、光導波
路の形態が単純に一直線形態のSOI光導波路を一例とし
てハイブリッド光集積回路用基板の製造工程を説明した
が、本発明の技術的原理は上記図５に図示したようなY-
ブランチ形態のSOI光導波路装置をはじめとしてその他
マハ-ジェンダー干渉計等SOI光導波路を利用して製作可
能な受動及び能動の光導波路装置を持った光モジュール
を製造するのにも適用できる。それだけでなく、SOI光
スイッチ(optical switch)、SOI光変調器(optical modu
lator)等のようにSOI構造として実現可能なあらゆる種
類の光導波路装置で代替できる。
路の形態が単純に一直線形態のSOI光導波路を一例とし
てハイブリッド光集積回路用基板の製造工程を説明した
が、本発明の技術的原理は上記図５に図示したようなY-
ブランチ形態のSOI光導波路装置をはじめとしてその他
マハ-ジェンダー干渉計等SOI光導波路を利用して製作可
能な受動及び能動の光導波路装置を持った光モジュール
を製造するのにも適用できる。それだけでなく、SOI光
スイッチ(optical switch)、SOI光変調器(optical modu
lator)等のようにSOI構造として実現可能なあらゆる種
類の光導波路装置で代替できる。
【００５１】また前述した実施の形態は、SOIリーブの
幅が、長手方向両端で同じ直線形態である場合を一例と
して説明したが、場合により、SOIリーブ領域を定義す
るマスクでリーブ領域の前記幅を前記両端で互いに異な
るように設計し、テーパード光導波路(tapered wavegu
ide)形態にて製作することもできる。また、前述した実
施の形態では、半導体レーザー，モニター光検出機、受
信用光検出機、光繊維及び光導波路を各々ひとつずつ具
備したハイブリッド光集積回路に対して説明したが、本
発明の技術的原理はシリコン基板上に多数の光導波路が
形成され、またその上に多数のレーザー、モニター光検
出機、光検出機及び光繊維で構成されるアレイ形態のハ
イブリッド光集積回路にも適用できる。
幅が、長手方向両端で同じ直線形態である場合を一例と
して説明したが、場合により、SOIリーブ領域を定義す
るマスクでリーブ領域の前記幅を前記両端で互いに異な
るように設計し、テーパード光導波路(tapered wavegu
ide)形態にて製作することもできる。また、前述した実
施の形態では、半導体レーザー，モニター光検出機、受
信用光検出機、光繊維及び光導波路を各々ひとつずつ具
備したハイブリッド光集積回路に対して説明したが、本
発明の技術的原理はシリコン基板上に多数の光導波路が
形成され、またその上に多数のレーザー、モニター光検
出機、光検出機及び光繊維で構成されるアレイ形態のハ
イブリッド光集積回路にも適用できる。
【００５２】
【発明の効果】以上説明のように本発明によれば、SOI
ウエハー上にSOI光導波路の形成と同時に光素子及び光
繊維の整列及び固定のための構造体を製作することか
ら、光導波路領域と光繊維の整列に使われるV-溝蝕刻ウ
ィンドウと光素子の整列用のマークとの相互間の水平的
な整列誤差を最小化する効果があり、また、光導波路及
び光素子，そして光繊維が一つの基板上で受動的な方式
で整列されることによって、光集積回路の製造単価を大
幅に低減し、大きさも減らすことができる効果を有す
る。また、本発明は、光導波路の前・後断面に優秀な反
射防止特性を持ったLPCVDシリコン窒化膜を使用するこ
とにより光結合効率を向上させる効果がある。
ウエハー上にSOI光導波路の形成と同時に光素子及び光
繊維の整列及び固定のための構造体を製作することか
ら、光導波路領域と光繊維の整列に使われるV-溝蝕刻ウ
ィンドウと光素子の整列用のマークとの相互間の水平的
な整列誤差を最小化する効果があり、また、光導波路及
び光素子，そして光繊維が一つの基板上で受動的な方式
で整列されることによって、光集積回路の製造単価を大
幅に低減し、大きさも減らすことができる効果を有す
る。また、本発明は、光導波路の前・後断面に優秀な反
射防止特性を持ったLPCVDシリコン窒化膜を使用するこ
とにより光結合効率を向上させる効果がある。
【図面の簡単な説明】
【図１】従来技術に係るハイブリッド光集積回路の構造
図である。
図である。
【図２】SOI光導波路装置の断面図である。
【図３】SOI光導波路を利用したハイブリッド光集積回
路で光導波路と半導体レーザーとの整列状態図である。
路で光導波路と半導体レーザーとの整列状態図である。
【図４】SOI光導波路を利用したハイブリッド光集積回
路で光導波路と半導体レーザーとの整列状態図である。
路で光導波路と半導体レーザーとの整列状態図である。
【図５】本発明の実施の形態に係る両方向光通信用ハイ
ブリッド光集積回路構造図である。
ブリッド光集積回路構造図である。
【図６】図５に示すハイブリッド光集積回路の断面図で
ある。
ある。
【図７】本発明の一実施の形態に係る両方向光通信用ハ
イブリッド光集積回路用基板の製造工程図である。
イブリッド光集積回路用基板の製造工程図である。
【図８】本発明の一実施の形態に係る両方向光通信用ハ
イブリッド光集積回路用基板の製造工程図である。
イブリッド光集積回路用基板の製造工程図である。
【図９】本発明の一実施の形態に係る両方向光通信用ハ
イブリッド光集積回路用基板の製造工程図である。
イブリッド光集積回路用基板の製造工程図である。
【図１０】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１１】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１２】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１３】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１４】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１５】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１６】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１７】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１８】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図１９】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図２０】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図２１】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図２２】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図２３】本発明の一実施の形態に係る両方向光通信用
ハイブリッド光集積回路用基板の製造工程図である。
ハイブリッド光集積回路用基板の製造工程図である。
【図２４】本発明の他の実施の形態によって製造された
ハイブリッド光集積回路である。
ハイブリッド光集積回路である。
【符号の説明】 51:シリコン基板 55:SOIスラブ 57:LPCVDシリコン窒化膜 58:PECVDシリコン窒化膜 61:SOIリーブ領域 62,63:マーク 64:光繊維整列用V-溝蝕刻ウィンドウ 65:光ガイド用V-溝蝕刻ウィンドウ 66:感光膜
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正内容】
【図１１】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】
フロントページの続き (72)発明者 ▲黄▼ 南 大韓民国 大田市 儒城區 柯亭洞 161 韓國電子通信研究院内 (72)発明者 宋 敏 圭 大韓民国 大田市 儒城區 柯亭洞 161 韓國電子通信研究院内 Ｆターム(参考） 2H037 BA02 BA11 CA09 DA03 DA04 DA12 DA17 DA18 2H047 KA05 KA12 KA15 LA12 MA07 PA05 PA21 PA24 QA02 QA04 TA00 TA05 TA31 TA32
Claims (15)
- 【請求項１】 シリコン基板、埋没絶縁膜及び単結晶シ
リコン層でなるSOIウエハーの上記単結晶シリコン層を
選択蝕刻してSOIスラブを形成する第１段階と、 上記SOI ウエハーの全体構造上部に低圧化学気相蒸着(L
PCVD)シリコン窒化膜及び蝕刻防止膜を形成する第２段
階と、 上記蝕刻防止膜と上記LPCVDシリコン窒化膜とを選択蝕
刻してリーブ領域を除外した上記SOIスラブの上記単結
晶シリコンを露出させて、同時に光繊維整列用のV-溝蝕
刻ウィンドウ及び光素子整列用マークを形成する第３段
階と、 上記SOIスラブ上部の露出された上記単結晶シリコン層
を選択蝕刻してSOIリーブを形成する第４段階と、 上記SOIリーブ上部の上記蝕刻防止膜と上記LPCVDシリコ
ン窒化膜とを選択除去する第５段階と、 上記SOIリーブを含む上記SOIスラブの表面に光導波路の
クラッディング層を形成する第６段階と、 光繊維整列用のV-溝蝕刻ウィンドウに露出された上記シ
リコン基板を異方性蝕刻して光繊維整列用のV-溝を形成
する第７段階と、 上記SOIスラブの両終面に隣接した領域の上記蝕刻防止
膜を選択除去して上記LPCVDシリコン窒化膜を露出させ
る第８段階とを含んでなることを特徴とするハイブリッ
ド光集積回路用基板の製造方法。 - 【請求項２】 上記第８段階遂行後、上記SOIスラブの
終面に隣接して上記光繊維整列用のV-溝を横切るトレン
チチャンネルを形成する第９段階を更に含むことを特徴
とする請求項１に記載のハイブリッド光集積回路用基板
の製造方法。 - 【請求項３】 上記第６段階遂行後、上記SOIウエハー
の表面に光素子の電気的な連結のための金属パッド及び
ソルダバンプ(Solder bump)用金属パッドを形成する第
１０段階を更に含むことを特徴とする請求項１または２
項に記載のハイブリッド光集積回路用基板の製造方法。 - 【請求項４】 上記第１０段階遂行後、ソルダバンプを
形成する第１１段階をさらに含むことを特徴とする請求
項３に記載のハイブリッド光集積回路用基板の製造方
法。 - 【請求項５】 上記SOI スラブが直線型またはY-ブラン
チ型であることを特徴とする請求項１に記載のハイブリ
ッド光集積回路用基板の製造方法。 - 【請求項６】 上記SOI リーブがテーパード(tapered)
型であることを特徴とする請求項１に記載のハイブリッ
ド光集積回路用基板の製造方法。 - 【請求項７】 上記第３段階で、光ガイド用のV-溝蝕刻
ウィンドウがさらに形成されることを特徴とする請求項
１に記載のハイブリッド光集積回路用基板の製造方法。 - 【請求項８】 上記第7段階で、光ガイド用のV-溝がさ
らに形成されることを特徴とする請求項７に記載のハイ
ブリッド光集積回路用基板の製造方法。 - 【請求項９】 上記蝕刻防止膜がプラズマ化学気相蒸着
(PECVD)シリコン窒化膜またはシリコン酸化膜であるこ
とを特徴とする請求項１に記載のハイブリッド光集積回
路用基板の製造方法。 - 【請求項１０】 上記LPCVDシリコン窒化膜が光波長の
１/４の整数倍の厚さで形成されることを特徴とする請
求項１に記載のハイブリッド光集積回路用基板の製造方
法。 - 【請求項１１】 上記単結晶シリコン層の厚さが2ない
し10μｍであることを特徴とする請求項１に記載のハイ
ブリッド光集積回路用基板の製造方法。 - 【請求項１２】 上記クラッディング層が熱酸化方式の
シリコン酸化膜であることを特徴とする請求項１に記載
のハイブリッド光集積回路用基板の製造方法。 - 【請求項１３】 上記第４段階で、上記SOIリーブの高
さと上記単結晶シリコン層の厚さとの比率と、上記SOI
リーブの高さと上記SOIリーブの幅との比率とは光波長
に対して垂直及び水平方向で但し一つの基本モードだけ
が伝送可能になるように調節することを特徴とする請求
項１に記載のハイブリッド光集積回路用基板の製造方
法。 - 【請求項１４】 上記シリコン基板の結晶方向が＜110
＞方向であることを特徴とする請求項１に記載のハイブ
リッド光集積回路用基板製造方法。 - 【請求項１５】 上記SOIリーブと上記光繊維整列用のV
-溝蝕刻ウィンドウが上記＜110＞方向と並んで整列され
て上記光繊維整列用のV-溝がシリコンの(111)結晶面で
なる側壁を持つことを特徴とする請求項１４に記載のハ
イブリッド光集積回路用基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037714A KR100277695B1 (ko) | 1998-09-12 | 1998-09-12 | 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법 |
| KR1998/P37714 | 1998-09-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000089054A true JP2000089054A (ja) | 2000-03-31 |
| JP3062884B2 JP3062884B2 (ja) | 2000-07-12 |
Family
ID=19550439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10297369A Expired - Fee Related JP3062884B2 (ja) | 1998-09-12 | 1998-10-19 | Ｓｏｉ光導波路を利用したハイブリッド光集積回路用基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6316281B1 (ja) |
| JP (1) | JP3062884B2 (ja) |
| KR (1) | KR100277695B1 (ja) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6256437B1 (en) * | 1997-09-30 | 2001-07-03 | Kyocera Corporation | Optical device and its production method |
| JP2002221633A (ja) * | 2000-11-27 | 2002-08-09 | Ibiden Co Ltd | 光ファイバアレイおよび光ファイバアレイの製造方法 |
| JP2004151700A (ja) * | 2002-10-07 | 2004-05-27 | Nippon Telegr & Teleph Corp <Ntt> | 平面回路型光学素子およびその製造方法 |
| JP2005238845A (ja) * | 2004-02-27 | 2005-09-08 | Samsung Electronics Co Ltd | インクジェットプリントヘッドの圧電アクチュエータ、及びその形成方法 |
| JP2006522465A (ja) * | 2003-03-31 | 2006-09-28 | シオプティカル インコーポレーテッド | 薄膜シリコン・オン・インシュレータ（ｓｏｉ）プラットフォーム上に集積した多結晶ゲルマニウム・ベースの導波路検出器 |
| JP2009139413A (ja) * | 2007-12-03 | 2009-06-25 | Oki Electric Ind Co Ltd | 光学素子及びその製造方法 |
| JP2009542033A (ja) * | 2006-06-30 | 2009-11-26 | インテル コーポレイション | 電気的にポンピングされる半導体エバネッセント・レーザー |
| JP2011077133A (ja) * | 2009-09-29 | 2011-04-14 | Oki Electric Industry Co Ltd | 光双方向通信モジュール及び光双方向通信装置 |
| JP2013507792A (ja) * | 2009-10-13 | 2013-03-04 | スコーピオズ テクノロジーズ インコーポレイテッド | チューナブルレーザのハイブリッド集積のための方法及びシステム |
| KR20140000856A (ko) * | 2012-06-26 | 2014-01-06 | 삼성전자주식회사 | 광 집적 회로, 이를 포함하는 반도체 장치 및 그 제조 방법 |
| US9316785B2 (en) | 2013-10-09 | 2016-04-19 | Skorpios Technologies, Inc. | Integration of an unprocessed, direct-bandgap chip into a silicon photonic device |
| US9496431B2 (en) | 2013-10-09 | 2016-11-15 | Skorpios Technologies, Inc. | Coplanar integration of a direct-bandgap chip into a silicon photonic device |
| US9829631B2 (en) | 2015-04-20 | 2017-11-28 | Skorpios Technologies, Inc. | Vertical output couplers for photonic devices |
| US9885832B2 (en) | 2014-05-27 | 2018-02-06 | Skorpios Technologies, Inc. | Waveguide mode expander using amorphous silicon |
| US9977188B2 (en) | 2011-08-30 | 2018-05-22 | Skorpios Technologies, Inc. | Integrated photonics mode expander |
| US10003173B2 (en) | 2014-04-23 | 2018-06-19 | Skorpios Technologies, Inc. | Widely tunable laser control |
| US10088629B2 (en) | 2014-03-07 | 2018-10-02 | Skorpios Technologies, Inc. | Wide shoulder, high order mode filter for thick-silicon waveguides |
| US10649148B2 (en) | 2017-10-25 | 2020-05-12 | Skorpios Technologies, Inc. | Multistage spot size converter in silicon photonics |
| CN111538119A (zh) * | 2020-04-21 | 2020-08-14 | 东南大学 | 一种三维光电互联基板的制备方法 |
| JP6881703B1 (ja) * | 2020-10-09 | 2021-06-02 | 三菱電機株式会社 | 導波路型受光素子 |
| US11181688B2 (en) | 2009-10-13 | 2021-11-23 | Skorpios Technologies, Inc. | Integration of an unprocessed, direct-bandgap chip into a silicon photonic device |
| WO2022102053A1 (ja) * | 2020-11-12 | 2022-05-19 | 日本電信電話株式会社 | 光接続構造、光モジュールおよび光接続構造の製造方法 |
| US11360263B2 (en) | 2019-01-31 | 2022-06-14 | Skorpios Technologies. Inc. | Self-aligned spot size converter |
| WO2022264321A1 (ja) * | 2021-06-16 | 2022-12-22 | 日本電信電話株式会社 | 光回路デバイスのパッケージ構造およびその製造方法 |
Families Citing this family (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2985830B2 (ja) * | 1997-05-19 | 1999-12-06 | 日本電気株式会社 | 光モジュール及びその製造方法 |
| JP3859403B2 (ja) * | 1999-09-22 | 2006-12-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
| GB2355312B (en) * | 1999-10-13 | 2001-09-12 | Bookham Technology Ltd | Method of fabricating an integrated optical component |
| US7046868B2 (en) | 2000-03-28 | 2006-05-16 | Oki Electric Industry Co., Ltd. | Optical waveguide transmitter-receiver module |
| JP4060023B2 (ja) * | 2000-03-28 | 2008-03-12 | 沖電気工業株式会社 | 光導波路送受信モジュール |
| US20020037025A1 (en) * | 2000-09-25 | 2002-03-28 | Bartman Randall K. | Hybrid narrow -linewidth semiconductor lasers |
| JP4372330B2 (ja) * | 2000-10-30 | 2009-11-25 | 富士通株式会社 | 分布型光増幅装置、光通信用の局および光通信システム |
| JP3712934B2 (ja) * | 2000-11-01 | 2005-11-02 | 株式会社日立製作所 | 光導波路部材、その製造方法及び光モジュール |
| AUPR174800A0 (en) * | 2000-11-29 | 2000-12-21 | Australian National University, The | Semiconductor processing |
| US6731843B2 (en) * | 2000-12-29 | 2004-05-04 | Intel Corporation | Multi-level waveguide |
| WO2002071371A2 (en) * | 2001-01-09 | 2002-09-12 | Coventor, Incorporated | Fabrication integration of micro-components |
| US20020110328A1 (en) * | 2001-02-14 | 2002-08-15 | Bischel William K. | Multi-channel laser pump source for optical amplifiers |
| US6584250B2 (en) * | 2001-02-20 | 2003-06-24 | Industrial Technology Research Institute | Optical fiber alignment element using integrated micro ball lens |
| WO2002069004A2 (en) * | 2001-02-22 | 2002-09-06 | Bookham Technology Plc | Semiconductor optical waveguide device |
| US6594409B2 (en) * | 2001-04-18 | 2003-07-15 | Apic Corporation | WDM transmitter or receiver including an array waveguide grating and active optical elements |
| US6545333B1 (en) * | 2001-04-25 | 2003-04-08 | International Business Machines Corporation | Light controlled silicon on insulator device |
| US6891985B2 (en) * | 2001-05-17 | 2005-05-10 | Sioptical, Inc. | Polyloaded optical waveguide devices and methods for making same |
| US6748125B2 (en) | 2001-05-17 | 2004-06-08 | Sioptical, Inc. | Electronic semiconductor control of light in optical waveguide |
| US6690844B2 (en) | 2001-05-17 | 2004-02-10 | Optronx, Inc. | Optical fiber apparatus and associated method |
| US6738546B2 (en) * | 2001-05-17 | 2004-05-18 | Sioptical, Inc. | Optical waveguide circuit including multiple passive optical waveguide devices, and method of making same |
| EP2261953A3 (en) * | 2001-05-17 | 2011-05-25 | Optronx, Inc. | Optical waveguide devices with additional polysilicon layers |
| US6947615B2 (en) | 2001-05-17 | 2005-09-20 | Sioptical, Inc. | Optical lens apparatus and associated method |
| US6912330B2 (en) | 2001-05-17 | 2005-06-28 | Sioptical Inc. | Integrated optical/electronic circuits and associated methods of simultaneous generation thereof |
| US6690863B2 (en) | 2001-05-17 | 2004-02-10 | Si Optical, Inc. | Waveguide coupler and method for making same |
| US6898352B2 (en) * | 2001-05-17 | 2005-05-24 | Sioptical, Inc. | Optical waveguide circuit including passive optical waveguide device combined with active optical waveguide device, and method for making same |
| US6760498B2 (en) * | 2001-05-17 | 2004-07-06 | Sioptical, Inc. | Arrayed waveguide grating, and method of making same |
| US6608945B2 (en) | 2001-05-17 | 2003-08-19 | Optronx, Inc. | Self-aligning modulator method and associated apparatus |
| US6842546B2 (en) | 2001-05-17 | 2005-01-11 | Sioptical, Inc. | Polyloaded optical waveguide device in combination with optical coupler, and method for making same |
| US6658173B2 (en) | 2001-05-17 | 2003-12-02 | Optronx, Inc. | Interferometer and method of making same |
| US6603889B2 (en) | 2001-05-17 | 2003-08-05 | Optronx, Inc. | Optical deflector apparatus and associated method |
| US6891685B2 (en) * | 2001-05-17 | 2005-05-10 | Sioptical, Inc. | Anisotropic etching of optical components |
| US6646747B2 (en) | 2001-05-17 | 2003-11-11 | Sioptical, Inc. | Interferometer apparatus and associated method |
| US6625348B2 (en) | 2001-05-17 | 2003-09-23 | Optron X, Inc. | Programmable delay generator apparatus and associated method |
| US6526187B1 (en) | 2001-05-17 | 2003-02-25 | Optronx, Inc. | Polarization control apparatus and associated method |
| WO2002097492A1 (fr) * | 2001-05-30 | 2002-12-05 | Hitachi Chemical Co.,Ltd. | Element optique, procede de fabrication d'elements optiques, et dispositif et procede de revetement |
| JP3804485B2 (ja) * | 2001-08-02 | 2006-08-02 | ソニー株式会社 | 半導体レーザー素子の製造方法 |
| MY144264A (en) * | 2001-11-29 | 2011-08-29 | Transform Solar Pty Ltd | Semiconductur texturing process |
| AU2002342438C1 (en) * | 2001-11-29 | 2009-09-17 | The Australian National University | Semiconductor texturing process |
| JP2003294964A (ja) * | 2002-04-03 | 2003-10-15 | Sumitomo Electric Ind Ltd | 光通信モジュール |
| US6657272B2 (en) * | 2002-04-19 | 2003-12-02 | Triquint Technology Holding Co. | Off-axis silicon substrate for optimized optical coupling |
| US20030198438A1 (en) * | 2002-04-19 | 2003-10-23 | Wang Everett X. | Tunable add/drop multiplexer |
| US6885795B1 (en) | 2002-05-31 | 2005-04-26 | Kotusa, Inc. | Waveguide tap monitor |
| US6947622B2 (en) * | 2002-06-27 | 2005-09-20 | Kotura, Inc. | Wafer level testing of optical components |
| WO2004008201A2 (en) | 2002-07-11 | 2004-01-22 | Hymite A/S | Accurate positioning of components of an optical assembly |
| US6853778B2 (en) * | 2002-09-18 | 2005-02-08 | Agilent Technologies, Inc. | Optical module with alignment waveguide |
| US7308166B1 (en) | 2002-10-08 | 2007-12-11 | Kotura, Inc. | Coupling a light sensor array with an optical component |
| US6856749B2 (en) | 2002-10-10 | 2005-02-15 | Fitel Technologies, Inc. | Optical coupling and alignment device |
| GB2395066A (en) * | 2002-11-01 | 2004-05-12 | Optitune Plc | Flip chip bonding and passive alignment of optical devices |
| US7327022B2 (en) * | 2002-12-30 | 2008-02-05 | General Electric Company | Assembly, contact and coupling interconnection for optoelectronics |
| US6993225B2 (en) | 2004-02-10 | 2006-01-31 | Sioptical, Inc. | Tapered structure for providing coupling between external optical device and planar optical waveguide and method of forming the same |
| US7118682B2 (en) * | 2003-03-28 | 2006-10-10 | Sioptical, Inc. | Low loss SOI/CMOS compatible silicon waveguide and method of making the same |
| CN100407378C (zh) * | 2003-03-31 | 2008-07-30 | 斯欧普迪克尔股份有限公司 | 集成于绝缘衬底上外延硅薄板上的多晶锗基波导检测器 |
| US6955482B2 (en) * | 2003-06-30 | 2005-10-18 | Finisar Corporation | Optical transceiver having a single optical subassembly |
| CN1293399C (zh) * | 2004-03-19 | 2007-01-03 | 中国科学院半导体研究所 | 采用非平面工艺实现硅基二氧化硅波导偏振无关的方法 |
| US20060133754A1 (en) * | 2004-12-21 | 2006-06-22 | Vipulkumar Patel | Ultra low-loss CMOS compatible silicon waveguides |
| US7189584B2 (en) * | 2005-04-27 | 2007-03-13 | Hewlett-Packard Development Company, L.P. | Fabrication alignment technique for light guide screen |
| JP5131856B2 (ja) * | 2006-01-11 | 2013-01-30 | ライトワイヤー，エルエルシー | 薄型ｓｏｉｃｍｏｓ光電集積回路内への広帯域光学結合 |
| JP2008004633A (ja) * | 2006-06-20 | 2008-01-10 | Nec Corp | 光モジュール及び実装方法 |
| EP1876483B1 (en) * | 2006-07-06 | 2014-10-29 | Fujitsu Component Limited | Photoelectric conversion module, assembling method thereof, high-speed transmission connector, and mounting system |
| JP4969379B2 (ja) * | 2007-09-14 | 2012-07-04 | 新光電気工業株式会社 | 光導波路搭載基板及びその製造方法 |
| JP2009069668A (ja) * | 2007-09-14 | 2009-04-02 | Shinko Electric Ind Co Ltd | 光導波路搭載基板及びその製造方法 |
| US7665903B2 (en) * | 2007-10-03 | 2010-02-23 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Optical receptacle having an electrically isolating ring for electrically isolating the signal ground and the chassis ground in an optical transceiver module |
| US7790495B2 (en) * | 2007-10-26 | 2010-09-07 | International Business Machines Corporation | Optoelectronic device with germanium photodetector |
| JP5056347B2 (ja) * | 2007-10-29 | 2012-10-24 | 住友電気工業株式会社 | 光半導体デバイスの作製方法 |
| US7945131B1 (en) | 2008-01-11 | 2011-05-17 | Kotusa, Inc. | System having optical amplifier incorporated into stacked optical devices |
| KR101008465B1 (ko) * | 2008-03-26 | 2011-01-14 | 정경희 | 광모듈용 연결구조물 및 그 제조방법 |
| US8066437B2 (en) * | 2009-03-12 | 2011-11-29 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd | Optical transceiver module providing EMI shielding and electrical isolation between a signal ground and a chassis ground |
| KR101361058B1 (ko) * | 2009-12-09 | 2014-02-12 | 한국전자통신연구원 | 광 소자를 포함하는 반도체 장치의 형성 방법 |
| US8319237B2 (en) * | 2009-12-31 | 2012-11-27 | Intel Corporation | Integrated optical receiver architecture for high speed optical I/O applications |
| JP5259842B2 (ja) * | 2010-02-01 | 2013-08-07 | 株式会社日立製作所 | 光素子 |
| WO2011117808A1 (en) * | 2010-03-22 | 2011-09-29 | Colorchip (Israel) Ltd. | Opto -electronic transceiver having housing with small form factor |
| US8639070B2 (en) * | 2010-10-07 | 2014-01-28 | Alcatel Lucent | Optical assembly for a WDM receiver or transmitter |
| TWI561881B (en) * | 2012-04-27 | 2016-12-11 | Hon Hai Prec Ind Co Ltd | Fiber optical transceiver |
| JP5837015B2 (ja) * | 2013-09-30 | 2015-12-24 | 沖電気工業株式会社 | 半導体レーザモジュール及びその製造方法 |
| KR20150062231A (ko) | 2013-11-28 | 2015-06-08 | 한국전자통신연구원 | 반도체 레이저 및 그 제조방법 |
| US9766484B2 (en) * | 2014-01-24 | 2017-09-19 | Cisco Technology, Inc. | Electro-optical modulator using waveguides with overlapping ridges |
| CN104238032B (zh) * | 2014-09-19 | 2016-05-04 | 北京航天时代光电科技有限公司 | 一种小型化y波导尾纤的制备方法 |
| US10852492B1 (en) * | 2014-10-29 | 2020-12-01 | Acacia Communications, Inc. | Techniques to combine two integrated photonic substrates |
| JP6380069B2 (ja) * | 2014-12-11 | 2018-08-29 | 住友電気工業株式会社 | 光送信モジュール |
| EP4033281A1 (en) * | 2015-02-18 | 2022-07-27 | SMART Photonics Holding B.V. | Photonic integrated circuit, interposer unit and methods of making same |
| US9933570B2 (en) * | 2016-03-01 | 2018-04-03 | Futurewei Technologies, Inc. | Integration of V-grooves on silicon-on-insulator (SOI) platform for direct fiber coupling |
| FR3051973B1 (fr) | 2016-05-24 | 2018-10-19 | X-Fab France | Procede de formation de transistors pdsoi et fdsoi sur un meme substrat |
| GB2552264B (en) * | 2016-07-13 | 2021-06-02 | Rockley Photonics Ltd | Integrated structure and manufacturing method thereof |
| US9798166B1 (en) * | 2017-01-24 | 2017-10-24 | Mellanox Technologies Silicon Photonics Inc. | Attenuator with improved fabrication consistency |
| US10641976B2 (en) * | 2017-02-23 | 2020-05-05 | Ayar Labs, Inc. | Apparatus for optical fiber-to-photonic chip connection and associated methods |
| JP7060798B2 (ja) * | 2018-05-30 | 2022-04-27 | 日亜化学工業株式会社 | 光源装置 |
| US11215762B2 (en) | 2018-08-15 | 2022-01-04 | Advanced Semiconductor Engineering, Inc. | Optical device package and method for manufacturing the same |
| GB2601809A (en) * | 2020-12-11 | 2022-06-15 | Rockley Photonics Ltd | Wafer with buried V-groove cavity for fiber coupling |
| CN114660721B (zh) * | 2020-12-23 | 2024-04-12 | 联合微电子中心有限责任公司 | 硅基光电子芯片端面耦合封装结构及其形成方法 |
| US11531164B2 (en) | 2021-02-08 | 2022-12-20 | Globalfoundries U.S. Inc. | Hybrid edge couplers with layers in multiple levels |
| US11487059B2 (en) | 2021-02-19 | 2022-11-01 | Globalfoundries U.S. Inc. | Photonics integrated circuit with silicon nitride waveguide edge coupler |
| US11536903B1 (en) | 2021-08-19 | 2022-12-27 | Globalfoundries U.S. Inc. | Hybrid edge couplers with stacked inverse tapers |
| CN113534369A (zh) * | 2021-08-20 | 2021-10-22 | 亨通洛克利科技有限公司 | 亚微米级波导耦合结构 |
| CN113740962B (zh) * | 2021-09-07 | 2023-01-03 | 中山大学 | 一种波导结构中抑制菲涅耳反射的结构 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4639074A (en) | 1984-06-18 | 1987-01-27 | At&T Bell Laboratories | Fiber-waveguide self alignment coupler |
| CA1255382A (en) | 1984-08-10 | 1989-06-06 | Masao Kawachi | Hybrid optical integrated circuit with alignment guides |
| US4877299A (en) * | 1989-03-15 | 1989-10-31 | United States Of America As Represented By The Secretary Of The Air Force | Metal-insulator-semiconductor control of guided optical waves in semiconductor waveguides |
| WO1995008787A1 (en) * | 1993-09-21 | 1995-03-30 | Bookham Technology Limited | An electro-optic device |
| KR0155508B1 (ko) * | 1994-11-30 | 1998-10-15 | 정선종 | 자기 정렬된 광섬유-광소자 결합장치의 제조방법 |
| US5703973A (en) | 1996-03-29 | 1997-12-30 | Lucent Technologies Inc. | Optical integrated circuit having passively aligned fibers and method using same |
| AU3744797A (en) * | 1996-05-03 | 1997-11-26 | Bookham Technology Limited | Connection between an integrated optical waveguide and an optical fibre |
| GB2307786B (en) * | 1996-05-16 | 1997-10-15 | Bookham Technology Ltd | Assembly of an optical component and an optical waveguide |
| KR100198460B1 (ko) * | 1996-10-29 | 1999-06-15 | 이계철 | 브이홈에 정렬된 렌즈를 가진 광모듈 및 그 제작방법 |
| JP2924953B2 (ja) * | 1996-11-05 | 1999-07-26 | 日本電気株式会社 | 光素子の実装構造 |
| GB2317023B (en) * | 1997-02-07 | 1998-07-29 | Bookham Technology Ltd | A tapered rib waveguide |
| KR100265789B1 (ko) * | 1997-07-03 | 2000-09-15 | 윤종용 | 광섬유수동정렬방법 |
| GB2329482B (en) * | 1997-09-23 | 1999-08-11 | Bookham Technology Ltd | An optical circuit |
| US6217232B1 (en) * | 1998-03-24 | 2001-04-17 | Micron Technology, Inc. | Method and apparatus for aligning an optic fiber with an opto-electronic device |
| GB2325334B (en) * | 1998-07-10 | 1999-04-14 | Bookham Technology Ltd | External cavity laser |
| GB2343293B (en) * | 1998-10-23 | 2003-05-14 | Bookham Technology Ltd | Manufacture of a silicon waveguide structure |
| GB2344933B (en) * | 1998-12-14 | 2001-08-29 | Bookham Technology Ltd | Process for making optical waveguides |
| US6222951B1 (en) * | 2000-04-03 | 2001-04-24 | Fengyi Huang | Silicon-based silicon-germanium integrated-circuit optical network unit |
-
1998
- 1998-09-12 KR KR1019980037714A patent/KR100277695B1/ko not_active IP Right Cessation
- 1998-10-19 JP JP10297369A patent/JP3062884B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-10 US US09/393,279 patent/US6316281B1/en not_active Expired - Lifetime
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6256437B1 (en) * | 1997-09-30 | 2001-07-03 | Kyocera Corporation | Optical device and its production method |
| JP2002221633A (ja) * | 2000-11-27 | 2002-08-09 | Ibiden Co Ltd | 光ファイバアレイおよび光ファイバアレイの製造方法 |
| JP2004151700A (ja) * | 2002-10-07 | 2004-05-27 | Nippon Telegr & Teleph Corp <Ntt> | 平面回路型光学素子およびその製造方法 |
| JP2006522465A (ja) * | 2003-03-31 | 2006-09-28 | シオプティカル インコーポレーテッド | 薄膜シリコン・オン・インシュレータ（ｓｏｉ）プラットフォーム上に集積した多結晶ゲルマニウム・ベースの導波路検出器 |
| JP2005238845A (ja) * | 2004-02-27 | 2005-09-08 | Samsung Electronics Co Ltd | インクジェットプリントヘッドの圧電アクチュエータ、及びその形成方法 |
| JP4638750B2 (ja) * | 2004-02-27 | 2011-02-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | インクジェットプリントヘッドの圧電アクチュエータ、及びその形成方法 |
| JP2009542033A (ja) * | 2006-06-30 | 2009-11-26 | インテル コーポレイション | 電気的にポンピングされる半導体エバネッセント・レーザー |
| US8767792B2 (en) | 2006-06-30 | 2014-07-01 | Intel Corporation | Method for electrically pumped semiconductor evanescent laser |
| JP2009139413A (ja) * | 2007-12-03 | 2009-06-25 | Oki Electric Ind Co Ltd | 光学素子及びその製造方法 |
| JP2011077133A (ja) * | 2009-09-29 | 2011-04-14 | Oki Electric Industry Co Ltd | 光双方向通信モジュール及び光双方向通信装置 |
| JP2013507792A (ja) * | 2009-10-13 | 2013-03-04 | スコーピオズ テクノロジーズ インコーポレイテッド | チューナブルレーザのハイブリッド集積のための方法及びシステム |
| US11181688B2 (en) | 2009-10-13 | 2021-11-23 | Skorpios Technologies, Inc. | Integration of an unprocessed, direct-bandgap chip into a silicon photonic device |
| US9977188B2 (en) | 2011-08-30 | 2018-05-22 | Skorpios Technologies, Inc. | Integrated photonics mode expander |
| US10895686B2 (en) | 2011-08-30 | 2021-01-19 | Skorpios Technologies, Inc. | Integrated photonics mode expander |
| KR20140000856A (ko) * | 2012-06-26 | 2014-01-06 | 삼성전자주식회사 | 광 집적 회로, 이를 포함하는 반도체 장치 및 그 제조 방법 |
| KR102125277B1 (ko) * | 2012-06-26 | 2020-06-22 | 삼성전자주식회사 | 광 집적 회로, 이를 포함하는 반도체 장치 및 그 제조 방법 |
| US9882073B2 (en) | 2013-10-09 | 2018-01-30 | Skorpios Technologies, Inc. | Structures for bonding a direct-bandgap chip to a silicon photonic device |
| US9923105B2 (en) | 2013-10-09 | 2018-03-20 | Skorpios Technologies, Inc. | Processing of a direct-bandgap chip after bonding to a silicon photonic device |
| US9316785B2 (en) | 2013-10-09 | 2016-04-19 | Skorpios Technologies, Inc. | Integration of an unprocessed, direct-bandgap chip into a silicon photonic device |
| US9496431B2 (en) | 2013-10-09 | 2016-11-15 | Skorpios Technologies, Inc. | Coplanar integration of a direct-bandgap chip into a silicon photonic device |
| US10295746B2 (en) | 2014-03-07 | 2019-05-21 | Skorpios Technologies, Inc. | Wide shoulder, high order mode filter for thick-silicon waveguides |
| US10088629B2 (en) | 2014-03-07 | 2018-10-02 | Skorpios Technologies, Inc. | Wide shoulder, high order mode filter for thick-silicon waveguides |
| US10003173B2 (en) | 2014-04-23 | 2018-06-19 | Skorpios Technologies, Inc. | Widely tunable laser control |
| US10345521B2 (en) | 2014-05-27 | 2019-07-09 | Skorpios Technologies, Inc. | Method of modifying mode size of an optical beam, using a waveguide mode expander having non-crystalline silicon features |
| US10001600B2 (en) | 2014-05-27 | 2018-06-19 | Skorpios Technologies, Inc. | Waveguide mode expander having an amorphous-silicon shoulder |
| US9885832B2 (en) | 2014-05-27 | 2018-02-06 | Skorpios Technologies, Inc. | Waveguide mode expander using amorphous silicon |
| US11409039B2 (en) | 2014-05-27 | 2022-08-09 | Skorpios Technologies, Inc. | Waveguide mode expander having non-crystalline silicon features |
| US10132996B2 (en) | 2015-04-20 | 2018-11-20 | Skorpios Technologies, Inc. | Back side via vertical output couplers |
| US9829631B2 (en) | 2015-04-20 | 2017-11-28 | Skorpios Technologies, Inc. | Vertical output couplers for photonic devices |
| US10649148B2 (en) | 2017-10-25 | 2020-05-12 | Skorpios Technologies, Inc. | Multistage spot size converter in silicon photonics |
| US11079549B2 (en) | 2017-10-25 | 2021-08-03 | Skorpios Technologies, Inc. | Multistage spot size converter in silicon photonics |
| US11360263B2 (en) | 2019-01-31 | 2022-06-14 | Skorpios Technologies. Inc. | Self-aligned spot size converter |
| CN111538119A (zh) * | 2020-04-21 | 2020-08-14 | 东南大学 | 一种三维光电互联基板的制备方法 |
| JP6881703B1 (ja) * | 2020-10-09 | 2021-06-02 | 三菱電機株式会社 | 導波路型受光素子 |
| WO2022074838A1 (ja) * | 2020-10-09 | 2022-04-14 | 三菱電機株式会社 | 導波路型受光素子 |
| JPWO2022102053A1 (ja) * | 2020-11-12 | 2022-05-19 | ||
| WO2022102053A1 (ja) * | 2020-11-12 | 2022-05-19 | 日本電信電話株式会社 | 光接続構造、光モジュールおよび光接続構造の製造方法 |
| WO2022264321A1 (ja) * | 2021-06-16 | 2022-12-22 | 日本電信電話株式会社 | 光回路デバイスのパッケージ構造およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3062884B2 (ja) | 2000-07-12 |
| KR20000019557A (ko) | 2000-04-15 |
| US6316281B1 (en) | 2001-11-13 |
| KR100277695B1 (ko) | 2001-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3062884B2 (ja) | Ｓｏｉ光導波路を利用したハイブリッド光集積回路用基板の製造方法 | |
| JP3302458B2 (ja) | 集積化光装置及び製造方法 | |
| US10761279B2 (en) | Method of producing a device for adiabatic coupling between waveguide arrays, corresponding device, and system | |
| EP0171615B1 (en) | Hybrid optical integrated circuit and fabrication method thereof | |
| US5703980A (en) | Method for low-loss insertion of an optical signal from an optical fibre to a waveguide integrated on to a semiconductor wafer | |
| US8639073B2 (en) | Fiber coupling technique on a waveguide | |
| US11531171B2 (en) | Photonic chip with integrated collimation structure | |
| US7218806B2 (en) | Multi-wavelength optical transceiver module, and multiplexer/demultiplexer using thin film filter | |
| JP2823044B2 (ja) | 光結合回路及びその製造方法 | |
| US6187515B1 (en) | Optical integrated circuit microbench system | |
| US20040241897A1 (en) | Edge-illuminated refracting-facet type light receiving device and method for manufacturing the same | |
| US6921956B2 (en) | Optical apparatus using vertical light receiving element | |
| US6862388B2 (en) | High density fibre coupling | |
| EP0649038B1 (en) | Optical waveguide mirror | |
| JP2008102283A (ja) | 光導波路、光モジュール及び光導波路の製造方法 | |
| JPS61242069A (ja) | 混成光集積回路およびその製造方法 | |
| JPH07128531A (ja) | 光集積回路およびその作製方法 | |
| JPH1184183A (ja) | 光モジュール | |
| JPH10170765A (ja) | 光導波路 | |
| JP2000131545A (ja) | 光デバイスと光デバイスを備えた光モジュール | |
| JP2008076795A (ja) | 光ファイバアレイ | |
| JP2006126373A (ja) | 光波回路モジュールの光ファイバ用ガイド基板 | |
| WO2023084610A1 (ja) | 光モジュールおよびその作製方法 | |
| JP3898448B2 (ja) | 光集積回路基板 | |
| JPH11190811A (ja) | 光デバイス実装用基板及びその製造方法並びに光モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000321 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |