KR20000019557A - 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법 - Google Patents

에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법 Download PDF

Info

Publication number
KR20000019557A
KR20000019557A KR1019980037714A KR19980037714A KR20000019557A KR 20000019557 A KR20000019557 A KR 20000019557A KR 1019980037714 A KR1019980037714 A KR 1019980037714A KR 19980037714 A KR19980037714 A KR 19980037714A KR 20000019557 A KR20000019557 A KR 20000019557A
Authority
KR
South Korea
Prior art keywords
soi
optical
integrated circuit
substrate
groove
Prior art date
Application number
KR1019980037714A
Other languages
English (en)
Other versions
KR100277695B1 (ko
Inventor
이상환
주관종
황남
송민규
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019980037714A priority Critical patent/KR100277695B1/ko
Priority to JP10297369A priority patent/JP3062884B2/ja
Priority to US09/393,279 priority patent/US6316281B1/en
Publication of KR20000019557A publication Critical patent/KR20000019557A/ko
Application granted granted Critical
Publication of KR100277695B1 publication Critical patent/KR100277695B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/424—Mounting of the optical light guide
    • G02B6/4243—Mounting of the optical light guide into a groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
    • G02B6/4221—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera
    • G02B6/4224—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera using visual alignment markings, e.g. index methods
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Mechanical Coupling Of Light Guides (AREA)

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 광도파로(optical waveguide), 발광소자(light emitting device) 및 수광소자(light receiving device)와 같은 광소자(optical device), 그리고 광섬유 등이 동일한 기판에 실장되는 하이브리드 광집적회로용 기판 제조방법에 관한 것이며, SOI 광도파로의 리브 영역과 광소자용의 정렬 마크 그리고 광섬유 정렬용 V-홈 패턴 사이의 사진전사 정렬 오차를 최소화하며, 다른 부분에 나쁜 영향을 미치지 않으면서 SOI 광도파로의 단면에 최적화된 반사방지막을 구비한 하이브리드 광집적회로용 기판 제조방법을 제공하고자 한다. 본 발명은 SOI 광도파로의 리브 영역과 광소자용의 정렬 마크 그리고 광섬유 정렬용 V-홈 패턴을 자기정렬 방식으로 형성하여 그들 사이의 사진전사 정렬 오차를 최소화한다. 즉, 광소자의 정렬방법으로 기계적인 구조물을 사용치 않고 마크에 의한 인덱스 정렬을 이용할 수 있도록 기판을 형성함으로써 정밀한 광소자의 가공이 필요치 않고 광섬유 정렬용의 V-홈과 SOI 광도파로 그리고 광소자 정렬용의 마크들 간의 정렬정밀도가 우수하여 높은 광결합 효율을 얻을 수 있다. 또한, 본 발명은 SOI 광도파로와 광섬유 및 광소자 정렬용 구조체를 제조하는 과정에서 다른 부분에 나쁜 영향을 미치지 않으면서 SOI 광도파로의 단면에 특성이 우수한 반사방지막을 도포할 수 있도록 한다.

Description

에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법
본 발명은 반도체 기술에 관한 것으로, 특히 광도파로(optical waveguide), 발광소자(light emitting device) 및 수광소자(light receiving device)와 같은 광소자(optical device), 그리고 광섬유 등이 동일한 기판에 실장되는 하이브리드 광집적회로용 기판 제조방법에 관한 것이다.
현대 정보화 사회에서 유통되는 정보의 용량이 급격히 증대함에 따라 광전송 시스템의 가격과 성능에 대한 요구 사항을 모두 만족시킬 수 있는 핵심 요소로서 광집적회로를 들 수 있다. 광소자와 전자소자를 고밀도로 집적시키는데 대한 개념은 크게 OEIC(optoelectronic integrated circuit) 혹은 PIC(photonic integrated circuit)와 HIC(hybrid integrated circuit)로 나뉘어진다. OEIC는 모노리식(monolithic)하게 성장되고 처리된 웨이퍼, 대표적으로 InP 등의 화합물반도체웨이퍼 위에 광도파로, 발광소자 및 수광소자 등이 같은 재료로 만들어지고 상호 결합되어 모든 기능이 이루어진다. 반면에 HIC에서는 발광소자 및 수광소자가 광도파로가 형성된 기판 위에 표면실장기술로 결합된다. 현재의 기술수준으로 볼 때 OEIC 보다는 HIC 개념이 보다 접근이 용이한 위치에 있다고 할 수 있다.
발광소자 및 수광소자와 같은 능동 광소자를 광도파로 소자와 함께 실장하여 하이브리드 광집적회로를 제작하기 위한 노력은 다양하게 행해지고 있다. 첨부된 도면 도 1은 Masso Kawachi 등이 제안한 "Method for fabricating hybrid optical integrated circuit" (US patent 4,735,677)에 의한 하이브리드 광집적회로용 기판의 구조와 하이브리드 광집적회로용 기판 위에 광소자 및 광섬유를 정렬하는 방법을 나타낸 것이다. 도시된 바와 같이 하이브리드 광집적회로용 기판은 실리콘 기판(140) 위에 형성된 하이실리카 유리광도파로(141), 발광소자로서의 반도체 레이저(147), 수광소자로서의 반도체 광검출기(148), 반도체 레이저(147)를 정렬하기 위한 가이드(142), 광섬유(149)를 정렬하기 위한 가이드(143)로 구성된다. 하이실리카 광도파로(141)는 Y-브랜치(Y-branch)형으로 세 개의 끝면(end face)(144, 145, 146)을 가진다. 가이드(142) 사이에 삽입되는 반도체 레이저(147)는 실리콘 기판(140) 위에 부착되어 광도파로의 하나의 끝면(144)에 결합된다. 광검출기(148)는 실리콘 기판(140)에 부착되어 광도파로의 다른 하나의 끝면(145)에 결합된다. 광섬유(149)는 가이드들(143) 사이에 삽입되고 광도파로의 또 다른 하나의 끝면(146)에 결합된다.
이와 같이 실리콘 기판(140) 위에 광도파로(141)를 형성하고 광도파로(141)와 같은 박막으로 형성된 광섬유 정렬용 가이드(143) 및 반도체 레이저 정렬용 가이드(142)를 이용하여 광섬유(149)와 반도체 레이저(147)를 각각 광도파로의 끝면(146, 144)과 정렬하는 것은 광도파로(141)의 높이가 수 십 미크론에 이를 만큼 두꺼울 경우 광도파로(141)를 플라즈마 에칭으로 완전히 제거하는데 필요한 에칭 시간이 길어서 필연적으로 원치 않는 식각 방지막의 에칭이 발생하여 광도파로(141)의 치수가 설계된 것과 달라질 수 있다. 또한 반도체 레이저 정렬용 가이드(142)에 반도체 레이저(147)를 정렬해 놓기 위해서는 반도체 레이저(147) 역시 정밀하게 가공되어야 할 필요성이 있으나, InP 및 GaAs 등 반도체 레이저(147)의 제작에 사용되는 화합물반도체 재료는 단결정체로서 매우 부스러지기 쉽기 때문에 이들을 서브미크론의 정밀도로 가공하는 것은 매우 어렵다고 할 수 있다. 또한 반도체 레이저 칩(147)과 정렬용 가이드(142) 측면의 거칠기에 따라서 반도체 레이저 칩9147)과 광도파로(141)가 정렬되는 정도가 크게 달라질 수 있지만 미크론 수준의 거칠기를 제어하는 것은 매우 어렵다.
광도파로 소자는 광소자나 광집적회로 내에서 빛을 짧은 거리로 전송하는데 사용되는 광부품으로서 낮은 광전송 손실 및 광섬유 혹은 광소자와의 낮은 접속 손실을 가져야 하고, 경우에 따라서는 다양한 전광(electro-optic) 혹은 열전효과(thermo-electric effect)를 가져서 광도파로를 이용한 수동 및 능동의 광도파로 장치의 구현이 가능할 것 등의 요구 조건을 가진다.
반도체집적회로의 제조에 널리 사용되는 실리콘은 1.2∼1.6 미크론 파장의 광에 대해 매우 높은 광투과도를 가지고 있어 상기 파장 영역에서 광도파로로서 사용 가능하다. 첨부된 도면 도 2는 리브(rib)형 SOI(silicon on insulator) 광도파로 소자의 구조를 간략히 나타낸 것으로, SOI 광도파로는 통상 SOI 웨이퍼를 사용하여 만들어진다. SOI 웨이퍼는 보통 실리콘직접본딩(silicon direct bonding)법 혹은 이온주입을 통해 단결정실리콘 웨이퍼 내에 절연층을 형성하는 방법(separation by implantation of oxygen, SIMOX)에 의해 제조된다. SOI 광도파로의 구조는 실리콘 기판(150) 위에 형성된 버퍼층(buffer layer)(151), 코아층(core layer)(152), 그리고 클래딩층(cladding layer)(153)으로 구성되며, 버퍼층(151)은 보통 SOI 웨이퍼의 기판절연층인 실리콘산화막으로 구성되고 1∼2 미크론의 두께를 갖는다. 코아층(152)은 버퍼층(151) 위에 형성된 2∼10 미크론 두께의 단결정실리콘층으로 이루어지며, 클래딩층(153)은 코아층(152)의 표면을 열산화시켜 형성되는 1∼2 미크론 두께의 실리콘산화막으로 구성된다. SOI 광도파로에서 코아층(152) 내에 가이딩(guiding) 되는 빛이 수직 및 수평방향에서 단일모드 조건을 만족하기 위해서는 리브(rib)의 폭(W, 155), 코아층의 높이(H, 157), 그리고 슬랩(slab)의 높이(rH, 154)가 다음의 수학식 1을 만족하여야 한다(R. A. Soref, IEEE J. Quantum Electron., vol. 27, pp1971-1974, 1991 참조).
상기와 같은 조건을 만족하는 범위 내에서 코아층(152)의 두께(H, 157), 리브의 폭(W, 155), 그리고 리브의 높이(D, 156)를 적절히 조절하여 SOI 광도파로를 레이저 혹은 광섬유와 광결합 시킬 때 광결합 효율이 최적이 되도록 설계한다. 상기와 같은 SOI 실리콘 광도파로는 구조가 매우 간단하고 기존의 실리콘 공정기술을 이용하여 제작 가능한 점 등 다른 광도파로 재료에 비해 유리한 특징을 가지고 있다.
SOI 광도파로를 이용한 종래의 하이브리드 광집적회로의 일례로서, 첨부된 도면 도 3 은 SOI 광도파로를 이용한 하이브리드 광집적회로에서 광도파로와 레이저간의 정렬 상태를 도시하고 있다(ASOCTM-A silicon-based integrated optical manufacturing technology", Tim Bestwick et al, Proceedings of the 48th ECTC 1998 참조). 도시된 바와 같이 리브형의 SOI 광도파로(162)는 실리콘 기판(160) 위에 매몰 산화막(buried oxide)(163)으로 격리된 단결정실리콘층(164)의 원치 않는 부분(165)을 일정 깊이로 에칭하여 형성되고 레이저(161)는 SOI 광도파로(162)의 리브 형성을 위하여 원치 않는 단결정실리콘층(164)을 에칭할 때 동시에 형성된 레이저용 홈(168) 내에 부착하여 SOI 광도파로(162)와 광결합 되도록 하였다. 따라서 레이저(161)를 광도파로(162)와 정렬시키기 위한 가이드는 광도파로와 같은 단결정실리콘층(164) 박막으로 구성되고 레이저(161)를 레이저용 홈(168)의 두 측벽(166, 169)에 밀착하여 부착함으로써 레이저(161)와 광도파로(162)가 수평적으로 정렬되게 된다.
상기의 종래기술은 실리카 광도파로를 이용하는 종래의 방법과 마찬가지로 광도파로 박막을 광소자의 기계적인 가이드(mechanical stops)로 이용하는 것으로서 반도체 레이저를 기계적으로 가공하여야 하는 문제점을 그대로 가지고 있다고 할 수 있다. 또한 두께가 약 10㎛에 불과한 SOI 광도파로 박막이 두께가 약 125㎛에 이르는 광섬유의 정렬 가이드로 사용되기 어렵기 때문에 SOI 광도파로 박막 이외의 별도의 광섬유 정렬 수단, 예를 들어 이방성 식각된 실리콘 V-홈 등을 필요로 한다. 그러나 SOI 광도파로 박막이 아닌 다른 수단으로 광섬유 정렬용 구조체를 만들 경우에는 광도파로와 광섬유 정렬구조체 상호간에 기판 내에서의 정렬오차가 발생하게 되어 광섬유와 광도파로 사이에 많은 광결합 손실이 발생할 수 있다.
SOI 광도파로가 가진 단점의 하나는 코아 물질인 실리콘의 굴절률이 약 3.5로서 굴절률이 1인 공기 보다 대단히 크기 때문에 빛이 공기로부터 SOI 광도파로로 입사하거나 SOI 광도파로로부터 공기로 방사될 때 SOI 광도파로의 앞·뒤 단면(facet)에서 많은 양의 프레넬(Fresnel) 손실이 발생하는 것이다. 프레넬 손실을 줄이기 위해서는 광도파로의 앞· 뒤 단면에 반사방지막(anti-reflection film)을 형성하는 것이 필요하다. 이론적으로 가장 적합한 반사방지막은 굴절률이 1.87이고 매질 내에서의 광파장의 1/4의 정수 배에 해당하는 두께를 가지는 것이 바람직하다.
첨부된 도면 도 4는 상기 도 3에 도시된 바와 같은 종래기술에서 SOI 광도파로와 표면수광형의 광검출기 사이의 광결합 방법과 반사방지막의 형성 방법을 설명하기 위한 것이다. 우선 SOI 광도파로(170)의 단면(175)과 마주보는 위치의 단결정실리콘층(177)을 에칭하여 기판 표면과 약 54도의 경사를 가진 거울면(172)을 형성하고, 거울면(172) 위에 알루미늄(171)으로 반사막을 형성한 다음, 광도파로의 단면(175)과 알루미늄(171)층 위에 반사방지막(173)을 공통적으로 형성하였다. 이때 광도파로(170)에서 방출된 기판 표면과 평행한 입사광(176)은 알루미늄(171) 층에서 반사되어 단결정실리콘층(177) 위에 부착된 광검출기(174)로 입사된다. 이 기술에서는 알루미늄(171)으로 코팅된 거울면(172) 위에 반사방지막(173)을 거울면(172)과 광도파로의 단면(175)에 동시에 형성함으로써 광도파로의 단면(175)과 거울면(172)에서의 프레넬 손실을 동시에 방지한 측면이 있으나, 반사방지막(173)의 형성이 알루미늄(171)의 증착 등 기판 제조공정의 후반에 이루어지기 때문에 알루미늄(171) 등의 금속이 손상되지 않게 하기 위해서는 400℃ 이하의 저온에서 반사방지막(173)을 형성할 수밖에 없고, 이때 반사방지막으로 적합한 약 2 정도의 굴절율을 가지는 LPCVD(low pressure chemical vapor deposition) 실리콘질화막과 같이 고온에서 형성되는 우수한 반사방지막을 사용할 수 없다는 단점이 있다. 또한 저온에서 형성된 실리콘산화막 및 실리콘질화막은 많은 양의 수소를 함유하고 있기 때문에 주위 환경변화 및 시간의 경과에 따라 수소의 이탈에 따른 특성의 변화가 발생하고 공정조건에 따른 굴절률의 변화가 심하여 원하는 특성의 반사방지막을 형성하기 매우 어렵다고 할 수 있다.
따라서 종래의 실리카 광도파로 및 SOI 광도파로를 이용하는 하이브리드 광집적회로에서는 광도파로 박막 자체로 이루어진 광소자 정렬용 가이드에 광소자를 정렬하기 위하여 이와 대응되게 광소자 자체를 정밀히 가공하여야 하는 문제점을 가지고 있다. 그리고 전술한 바와 같이 SOI 광도파로를 이용하는 종래의 하이브리드 광집적회로의 제조방법에서는 광도파로 박막 자체를 광섬유 정렬용 가이드로서 사용할 수 없기 때문에 이방성 식각된 V-홈과 같은 별도의 광섬유 정렬용 가이드의 형성을 필요로 하고, 이때 광섬유 정렬용 가이드와 광도파로 사이에 정렬오차가 발생할 수 있으며, 또한 SOI 광도파로에 적합한 반사방지막을 형성하기 어려운 문제점을 가지고 있다.
본 발명은 SOI 광도파로의 리브 영역과 광소자용의 정렬 마크 그리고 광섬유 정렬용 V-홈 패턴 사이의 사진전사 정렬 오차를 최소화한 하이브리드 광집적회로용 기판 제조방법을 제공하고자 한다.
또한, 본 발명은 다른 부분에 나쁜 영향을 미치지 않으면서 SOI 광도파로의 단면에 최적화된 반사방지막을 구비한 하이브리드 광집적회로용 기판 제조방법을 제공하고자 한다.
도 1은 종래기술에 따른 하이브리드 광집적회로의 구조도.
도 2는 SOI 광도파로 장치의 단면도
도 3 및 도 4는 SOI 광도파로를 이용한 하이브리드 광집적회로에서 광도파로와 반도체 레이저의 정렬 상태도.
도 5는 본 발명의 일 실시예에 따른 양방향 광통신용 하이브리드 광집적회로 구조도.
도 6은 도 5에 도시된 하이브리드 광집적회로의 단면도.
도 7a 내지 7q는 본 발명의 일 실시예에 따른 양방향 광통신용 하이브리드 광집적회로용 기판의 제조 공정도.
도 8은 본 발명의 다른 실시예에 따라 제조된 하이브리드 광집적회로의 단면도.
* 도면의 주요 부분에 대한 부호 설명
51 : 실리콘 기판 55 : SOI 슬랩
57 : LPCVD 실리콘 질화막 58 : PECVD 실리콘 질화막
61 : SOI 리브 영역 62, 63 : 마크
64 : 광섬유 정렬용 V-홈 식각창 65 : 광가이드용 V-홈 식각창
66 : 감광막
상기 기술적 과제를 달성하기 위하여 본 발명으로부터 제공되는 특징적인 하이브리드 광집적회로용 기판 제조방법은 실리콘 기판, 매몰 절연막 및 단결정실리콘층으로 이루어진 SOI 웨이퍼의 상기 단결정실리콘층을 선택 식각하여 SOI 슬랩을 형성하는 제1 단계; 상기 SOI 웨이퍼 전체구조 상부에 저압 화학기상증착(LPCVD) 실리콘질화막 및 식각방지막을 형성하는 제2 단계; 상기 식각방지막 및 상기 LPCVD 실리콘질화막을 선택 식각하여 리브 영역을 제외한 상기 SOI 슬랩의 상기 단결정실리콘을 노출시키고, 동시에 광섬유 정렬용 V-홈 식각창 및 광소자 정렬용 마크를 형성하는 제3 단계; 상기 SOI 슬랩 상부의 노출된 상기 단결정실리콘층을 선택 식각하여 SOI 리브를 형성하는 제4 단계; 상기 SOI 리브 상부의 상기 식각방지막 및 상기 LPCVD 실리콘질화막을 선택 제거하는 제5 단계; 상기 SOI 리브를 포함한 상기 SOI 슬랩 표면에 광도파로의 클래딩층을 형성하는 제6 단계; 광섬유 정렬용 V-홈 식각창에 노출된 상기 실리콘 기판을 이방성 식각하여 광섬유 정렬용 V-홈을 형성하는 제7 단계; 및 상기 SOI 슬랩 양 끝면에 인접한 영역의 상기 식각방지막을 선택 제거하여 상기 LPCVD 실리콘질화막을 노출시키는 제8 단계를 포함하여 이루어진다.
본 발명은 SOI 광도파로의 리브 영역과 광소자용의 정렬 마크 그리고 광섬유 정렬용 V-홈 패턴을 자기정렬 방식으로 형성하여 그들 사이의 사진전사 정렬 오차를 최소화한다. 즉, 광소자의 정렬방법으로 기계적인 구조물을 사용치 않고 마크에 의한 인덱스 정렬을 이용할 수 있도록 기판을 형성함으로써 정밀한 광소자의 가공이 필요치 않고 광섬유 정렬용의 V-홈과 SOI 광도파로 그리고 광소자 정렬용의 마크들 간의 정렬정밀도가 우수하여 높은 광결합 효율을 얻을 수 있다.
또한, 본 발명은 SOI 광도파로와 광섬유 및 광소자 정렬용 구조체를 제조하는 과정에서 다른 부분에 나쁜 영향을 미치지 않으면서 SOI 광도파로의 단면에 특성이 우수한 반사방지막을 도포할 수 있도록 한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 본 발명의 바람직한 실시예를 소개한다.
첨부된 도면 도 5는 SOI 광도파로를 이용한 양방향 광통신용 하이브리드 광집적회로의 구조를 도시한 것으로, 광집적회로용 기판(1)의 구조와 광집적회로용 기판(1) 위에 송신용 광원으로서 측면방출형(edge emitting type)의 반도체 레이저(3), 반도체 레이저(3)를 감시하기 위한 모니터 광검출기(6), 광도파로형(waveguide type) 수신용 광검출기(4) 그리고 광섬유(2)를 정렬하는 방법을 나타내고 있다.
도시된 바와 같이 본 하이브리드 광집적회로는 표면절연층(38)으로 보호된 실리콘 기판(9)과 그 상부에 형성된 SOI 광도파로(5), 반도체 레이저 정렬 마크(11), 모니터 광검출기 정렬 마크(12), 반도체 레이저(3)의 후면에서 방출된 빛을 표면수광형의 모니터 광검출기(6)에 전달하기 위한 광가이드용 V-홈(7), 수신용 광검출기 정렬 마크(13), 반도체 레이저 및 수신용 광검출기의 높이를 조절하기 위한 받침대(20), 광섬유를 SOI 광도파로와 정렬하기 위한 광섬유 정렬용 V-홈(14), 반도체 레이저(3) 및 광검출기(4, 6)를 전기적으로 연결하기 위한 와이어본딩패드(10), 광섬유(2)가 광섬유 정렬용 V-홈(14)의 끝에서 경사면에 의해 SOI 광도파로(5)에 가까이 접근하지 못하는 것을 방지하기 위해 SOI 광도파로(5)와 인접한 V-홈(14)의 끝 부분을 블라인드 톱니 컷(blind saw cut) 등으로 제거한 트랜치(15)로 구성된다.
Y-브랜치형의 SOI 광도파로(5)는 더욱 바람직하게 마하-젠더 간섭계(Mach-Zehnder interferometer) 및 광필터(optical filter) 등으로 구성됨으로써 하나의 광섬유를 통하여 송신과 수신을 겸하는 파장분할다중(wavelength division multiplexing, WDM) 기능을 보다 효과적으로 수행할 수 있다. 광송신 및 광수신에 공통적으로 사용되는 광섬유(2)는 SOI 광도파로(5)의 광축(26)과 정렬되어 형성된 광섬유 정렬용 V-홈(14)에 UV 경화수지 혹은 인덱스 매칭 오일(index matching oil) 등으로 고정된다. 이때 V-홈이 형성된 실리콘 기판 혹은 유리 등으로 광섬유(2)를 덮는 것도 가능하다.
반도체 레이저(3) 및 광검출기(4, 6)의 기판 부착법으로는 다이 본딩(die bonding)법 혹은 플립칩 본딩법(L. F. Miller, "Controlled Collapse Chip Connection," IBM J Res Dev 13, pp. 239-250, 1969 참조)이 사용될 수 있으나, 본 발명에 따른 하이브리드 광집적회로를 제조하는데 있어서는 정렬 정밀도가 우수한 플립칩 본딩법을 사용하는 것이 보다 바람직하다.
반도체 레이저(3)는 실리콘 기판(9) 내의 정렬 마크(11)와 반도체 레이저(3) 표면의 정렬 마크(29)에 의해 반도체 레이저(3)의 광축(23)과 광도파로의 광축(27)이 정렬된 다음에 솔더범프(22)에 의해 기판에 플립칩 본딩된다. 수신기 광검출기(4) 역시 실리콘 기판(9) 표면의 정렬 마크(12)와 광검출기(4) 표면의 정렬 마크(30)에 의해 광검출기 광축(24)과 광도파로의 광축(28)이 정렬된 후 솔더범프(21)에 의해 플립칩 본딩된다.
플립칩 본딩된 반도체 레이저(3) 및 수신기 광검출기(4)의 하이브리드 광집적회로용 기판 표면으로부터의 높이는 플립칩 본딩용 솔더범프(16)들과 무관하게 반도체 레이저(3) 및 수신기 광검출기(4)용의 받침대(20, 21)에 의해 결정된다. 경우에 따라서 플립칩 본딩용 솔더범프(16)들에 의해 광소자의 높이를 조절할 수 있고 이 경우에는 받침대(20, 21)는 생략되어도 무방하다.
모니터 광검출기(6)는 수광영역(32)이 광가이드용 V-홈(7)의 측벽(8)의 중앙 근처에 오도록 정렬되어 플립칩 본딩된다. 이때 모니터 광검출기(6)는 반도체 레이저(3)의 후면(33)에서 방출된 빔 중 광가이드용 V-홈(7)의 측벽(8)을 통하여 z 방향으로 굴절된 빛을 수광영역(32)을 통하여 감지한다. 표면수광형의 모니터 광검출기(6) 대신 측면수광형(edge receiving type)의 모니터 광검출기를 사용할 경우 광가이드용 V-홈(7)을 사용하지 않고 수신기 광검출기(4)와 같은 방법으로 반도체 레이저(3)와 모니터 광검출기를 직접 광결합 시킬 수 있다. 반도체 레이저(3), 광검출기(4, 6) 등의 광소자의 구동에 필요한 전기적 연결은 플립칩 솔더범프(16)와 직접 연결된 와이어본딩패드(10)와 광소자와 와이어본딩으로 연결된 고립된 금속패드(17)를 통하여 이루어진다.
첨부된 도면 도 6은 상기의 도 5에 도시된 하이브리드 광집적회로에서 광섬유(2), SOI 광도파로(5) 그리고 반도체 레이저(3) 부위의 단면을 도시한 것이다. 도시된 바와 같이 SOI 광도파로(5)와 광섬유(2) 그리고 반도체 레이저(3)의 광축의 높이를 실리콘 기판 상에서 자동적으로 맞추기 위해서는 SOI 광도파로의 버퍼층(35)의 두께를 포함한 SOI 광도파로 광축(36)의 실리콘 기판 표면(34)으로부터의 높이에 맞게 실리콘 기판 표면(34)의 표면절연층(38)의 두께와 반도체 레이저(3) 하단의 받침대(20)의 높이를 결정하여 반도체 레이저(3)의 광축(36)과 SOI 광도파로 광축(36)의 실리콘 기판 표면(34)으로부터 높이가 서로 일치되게 하고 광섬유(2)가 광섬유 정렬용 V-홈(14)에 놓여졌을 때 광섬유 광축(39)의 높이가 SOI 광도파로 광축(36)의 높이와 일치하도록 V-홈(14)의 폭을 결정한다.
첨부된 도면 7a 내지 7q는 본 발명의 일 실시예(도 5 및 도 6 참조)에 따른 하이브리드 광집적회로용 기판 제조 공정을 도시한 것으로, 이하 이를 참조하여 본 발명의 일 실시예에 따라 SOI 웨이퍼를 사용하여 SOI 광도파로와 함께 광섬유 정렬용 V-홈, 광소자 정렬용 마크, 그리고 광소자의 플립칩 본딩용 솔더범프 등을 형성하는 공정을 상세히 설명한다.
우선 도 7a는 하이브리드 광집적회로용 기판 재료로 사용되는 SOI 웨이퍼의 단면을 나타낸 것으로서, SOI 웨이퍼는 <100>의 결정방향을 가진 실리콘 기판(51) 위에 형성된 버퍼층(52)과 <100>의 결정방향을 가진 단결정실리콘층(53)으로 구성된다.
다음으로 도 7b에 도시된 바와 같이 SOI 웨이퍼의 전면에 실리콘질화막 혹은 실리콘산화막으로 제1 식각보호막(54)을 형성하고 사진전사 공정과 플라즈마 에칭을 통하여 제1 식각보호막(54)의 원치 않는 영역(SOI 슬랩을 제외한 영역)을 제거하고, 이어서 남아있는 제1 식각보호막(54)을 식각 마스크로 하여 단결정실리콘층(53)을 플라즈마 에칭 혹은 습식(wet) 에칭하여 SOI 슬랩(55)을 형성한다. 도 7c에 도 7b의 a-a'를 따라 절단한 단면을 도시하였다. 이때 단결정실리콘층(53)의 건식 혹은 습식 에칭시 식각 마스크로서 통상의 감광막을 사용하여도 무방하다.
이어서 제1 식각보호막(54)과 노출된 버퍼층(52)을 습식 혹은 플라즈마 에칭법으로, 혹은 플라즈마 에칭 및 습식 에칭법을 혼용하여 제거한 다음, 도 7d에 도시된 바와 같이 웨이퍼의 전면에 LPCVD 실리콘질화막(57)과 PECVD(plasma enhanced CVD) 실리콘질화막(58)을 차례로 증착한다. 여기서 PECVD 실리콘질화막(58)은 실리콘산화막과 같이 LPCVD 실리콘질화막(57)을 손상시키지 않고 HF/H2O 용액 등으로 선택적인 제거가 가능한 물질로 대체될 수 있다.
계속하여 도 7e에 도시된 바와 같이 사진전사 공정을 통해 감광막(66)을 패터닝하고 이를 식각 마스크로 하는 플라즈마 에칭법으로 PECVD 실리콘질화막(58)과 LPCVD 실리콘질화막(57)을 차례로 선택 식각하여 SOI 리브 영역(61), 반도체 레이저 및 모니터 광검출기의 정렬을 위한 마크(62, 63) 그리고 광섬유 정렬용의 V-홈 식각창(64) 및 광가이드용 V-홈 식각창(65)을 형성한다. 이때 광섬유 정렬용 V-홈 식각창(64) 및 광가이드용 V-홈 식각창(65)은 실리콘 기판(51)의 <110> 결정방향과 나란하게 정렬시킨다.
이와 같이 SOI 리브 영역(61)과 반도체 레이저 및 모니터 광검출기의 정렬을 위한 마크(62, 63)와 광섬유 정렬용 V-홈 식각창(64) 및 광가이드용 V-홈 식각창(65)이 동시에 형성하는 것은 이들을 개별적으로 형성할 때 나타날 수 있는 사진전사 오차를 줄이고 이는 정렬구조체간의 정렬 오차를 최소화함으로써 결과적으로 광도파로, 광섬유 그리고 광소자간에 높은 광결합 효율을 얻을 수 있도록 한다.
이어서 잔류하는 감광막(66)을 제거하고, 사진전사 공정으로 SOI 슬랩(55) 이외의 전체 실리콘 기판 표면을 새로운 감광막(도시되지 않음)으로 보호한 다음, SOI 리브 영역(61)의 PECVD 실리콘질화막(58)과 LPCVD 실리콘질화막(57)을 식각 마스크로 하여 플라즈마 혹은 습식 방법으로 SOI 리브 영역(61)을 제외한 SOI 슬랩(55)을 특정 깊이로 에칭하여 도 7f에 도시된 바와 같이 리브(72)를 형성하고 감광막을 제거한다. 리브(72)의 폭과 깊이는 상기 도 2에서 설명한 바와 같이 실리콘 가이드층(74) 및 리브(72) 내에서 단일모드 조건이 만족되고 레이저 및 광검출기 그리고 광섬유와의 광결합 효율이 최대가 되도록 설정한다. 리브(72) 형성 단계에서 SOI 슬랩(55) 이외의 영역을 감광막으로 보호하는 것은 V-홈 식각창(64, 65)과 광소자 정렬용 마크(62, 63) 등 SOI 슬랩(55) 이외의 노출된 실리콘 기판(51)이 에칭되는 것을 방지하기 위한 것이다. 그러나 단결정실리콘층(53)의 두께가 10㎛ 정도일 경우에는 리브(72) 형성을 위한 실리콘의 에칭 깊이가 5㎛ 정도에 불과하므로 V-홈 식각창(64, 65)과 광소자 정렬용 마크(62, 63) 부분의 기판 실리콘(51)이 에칭되도록 방치하여도 이후 공정에 큰 장애가 되지 않는다면 V-홈 식각창(64, 65) 및 광소자 정렬용 마크(62, 63) 영역의 보호는 생략되어도 무방하다. 또한 경우에 따라서 감광막을 대신하여 알루미늄 등의 금속박막을 보호막으로 사용하는 것도 무방하다.
도 7g(도 7f의 b-b'를 따라 절단한 단면을 도시함)를 참조하여, 본 실시예의 제조 공정에 있어서 LPCVD 실리콘질화막(57)의 작용 중 하나는 SOI 광도파로의 끝 단면(73)에서 반사방지막(anti-reflection coating)으로서 작용하는 것이다. 따라서 LPCVD 실리콘질화막(57)의 두께는 사용하는 빛이 실리콘질화막 내에서 갖는 파장의 1/4의 정수 배로 하는 것이 바람직하다. 반면 상기 도 7e에 도시된 바와 같이 SOI 리브 영역(61) 이외의 SOI 슬랩(55)을 플라즈마 에칭할 때 필요한 식각보호막의 두께는 반사방지막 보다 두꺼울 수 있으므로 LPCVD 실리콘질화막(57) 위에 도포된 PECVD 실리콘질화막(58)으로서 부족한 식각보호막의 두께를 보충하게 된다. 또 한편으로 LPCVD 실리콘질화막(57) 위에 추가로 도포된 PECVD 실리콘질화막(58)은 상기 도 7f에 도시된 바와 같이 SOI 슬랩층(55)을 에칭하여 리브(72)를 형성하는 단계에서 하부의 LPCVD 실리콘질화막(57)의 두께가 얇아지는 것을 방지하는 역할도 수행하게 된다.
SOI 광도파로의 표면에 실리콘산화막의 클래딩층을 형성하기 이전에 광섬유 정렬용 V-홈 식각창(64)과 광가이드용 V-홈 식각창(65) 그리고 광소자용 정렬 마크(62, 63) 영역에 원치 않는 실리콘산화막이 성장되는 것을 방지하기 위하여, 도 7h(도 7f의 c-c' 방향으로 절단한 단면을 도시함)에 도시된 바와 같이 먼저 웨이퍼의 전체 표면에 PECVD 실리콘질화막 등으로 제2 식각보호막(75)을 증착하고 사진전사 공정과 플라즈마 에칭법으로 실리콘 가이드층(74) 표면의 제2 식각보호막(75)과 리브(72) 표면의 PECVD 실리콘질화막(58)과 LPCVD 실리콘질화막(57)을 차례로 제거한다. 도 7i는 이때의 단면을 도시한 것이다.
이어서 웨이퍼를 세정한 다음에 습식 혹은 건식 열산화법으로 실리콘산화막을 성장시킨다. 도 7i는 실리콘산화막으로 이루어진 클래딩층(81)이 형성된 광도파로의 단면을 도시한 것이며, 도 7k는 그 측단면(도 7f의 b-b' 방향과 동일한 절단면)을 도시한 것이다. 실리콘산화막은 실리콘의 표면이 실리콘질화막 등으로 차폐되어 있을 경우에 성장이 이루어지지 못한다. 따라서 실리콘산화막의 클래딩층(81)은 그 표면이 LPCVD 실리콘질화막 및 PECVD 실리콘질화막으로 보호된 SOI 슬랩의 전·후 단면(73)에는 형성되지 않고 상기 도 7j와 같이 실리콘 가이드층(74)의 표면에만 성장된다.
이어서 도 7l에 도시된 바와 같이 Ti/Ni/Au, Ti/Ni/Pt/Au, Ti/TiN/Pt/At 등의 다층 금속박막으로 솔더범프의 하부 구성물질인 언더범프 금속(under bump metal, UBM) 패턴(82), 광소자와 외부와의 전기적인 연결을 위한 와이어본딩패드(83), 그리고 레이저 및 수신용 광검출기의 높이 조절을 위한 받침대(20, 21) 하부의 받침대 금속패드(84) 등의 금속패턴을 형성한다.
다음으로, 도 7m에 도시된 바와 같이 웨이퍼의 전면에 PECVD 실리콘산화막 혹은 PECVD 실리콘질화막으로 제3 식각보호막(85)을 증착하고 사진전사 공정과 플라즈마 에칭법 혹은 습식 에칭법으로 제3 식각보호막(85)을 선택 식각하여 UBM 패턴(82), 와이어본딩패드(83) 그리고 받침대 금속패드(84) 상부를 노출시킨다. 이와 동시에 광섬유 정렬용 V-홈 식각창(64) 및 광가이드용 V-홈 식각창(65) 내의 제3 식각보호막(85)과 제2 식각보호막(75)을 제거하여 광섬유 정렬용 V-홈 식각패턴(91) 및 광가이드용 V-홈 식각패턴(92)을 형성한다. 이때 광섬유 정렬용 V-홈 식각패턴(91) 및 광가이드용 V-홈 식각패턴(92)의 크기를 상기 도 7e에서 정의된 광섬유 정렬용 V-홈 식각창(64) 및 광가이드용 V-홈 식각창(65) 보다 약 수 ㎛ 정도 크게 형성하고 또 LPCVD 실리콘질화막(57)이 식각되지 않도록 식각 시간을 조절하는 것으로 사진전사 과정에서 광섬유 정렬용 V-홈 식각창(64) 및 광가이드용 V-홈 식각창(65)과 광섬유 정렬용 V-홈 식각패턴(91) 및 광가이드용 V-홈 식각패턴(92) 사이에 일정량의 위치 정렬오차가 발생하더라도 광섬유 정렬용 V-홈 식각창(64) 및 광가이드용 V-홈 식각창(65)의 위치 및 크기 변화를 방지할 수 있다.
계속하여 도 7n에 도시된 바와 같이 베이스(base) 금속의 증착과 도금법을 사용하여 광소자의 높이 조절을 위한 받침대(94)를 받침대 금속패드(84) 위에 형성하고, 이어서 웨이퍼를 KOH, EDP(ethylenediamine pyrocatechol) 등의 이방성 실리콘 에칭용액을 사용하여 광섬유 정렬용 V-홈 식각패턴(91) 및 광가이드용 V-홈 식각패턴(92) 영역의 실리콘 기판(51)을 에칭하여 광섬유 정렬용 V-홈(95) 및 광가이드용 V-홈(96)을 형성한다.
이어서 도 7o에 도시된 바와 같이 광가이드용 V-홈(97)의 내벽에 광반사도를 향상시키기고 광도파로 양 끝 단면에 위치한 LPCVD 실리콘질화막(57) 상부의 PECVD 실리콘질화막(58)과 제2 식각보호막(75) 그리고 제3 식각보호막(85)을 선택 제거하기 위한 식각 마스크로 사용하기 위하여 먼저 Ti/Au, Ti/Pt/Au, Ti/TiN/Au 등의 제4 식각보호막(98)을 스퍼터링 등의 물리기상증착법 혹은 화학기상증착법으로 웨이퍼의 전면에 도포하고 다시 그 위에 감광막(99)의 도포 및 노광 그리고 현상 공정을 통하여 SOI 광도파로의 양 끝 단면(73) 부분의 제4 식각보호막(98)을 노출시키고 이어서 감광막(99)을 식각 마스크로하여 노출된 제4 식각보호막(98)을 습식 에칭법으로 제거한다.
이어서 도 7p에 도시된 바와 같이 제4 식각보호막(98) 및 감광막(99)을 식각 마스크로 하여 제3 식각보호막(85), 제2 식각보호막(75) 및 PECVD 실리콘질화막(58)을 HF/H2O 용액 등으로 선택 식각하고 감광막(99)을 제거한다. 광도파로의 양 끝 단면(73)에 잔류된 LPCVD 실리콘질화막(57)은 광도파로의 반사방지막으로 작용하게 된다.
그 다음에 광가이드용 V-홈(97)을 사진전사 공정에 의해 감광막(도시되지 않음)으로 보호한 다음, 웨이퍼 표면의 제4 식각보호막(98)을 플라즈마 혹은 습식 에칭하여 제거한다. 이어서 도 7q에 도시된 바와 같이 UBM 패턴(82)(도 7n 참조) 위에 솔더범프(102)를 형성하고 이어서 블라인드 톱니 컷 등으로 SOI 광도파로(100) 앞쪽의 광섬유 정렬용 V-홈(95)을 가로지르는 약 수 십 미크론 폭의 트랜치(101)를 형성하는 것으로 하이브리드 광집적회로용 기판 제작이 완료된다.
첨부된 도면 도 8은 본 발명의 다른 실시예에 따라 제조된 하이브리드 광집적회로를 도시한 것으로, 상기 도 7a 내지 7q에 도시된 일 실시예에서는 광도파로 형태의 수신용 광검출기를 광도파로와 광결합 시키는 방식을 사용하였으나, 본 발명의 다른 실시예에 따르면, 도 8에 도시된 바와 같이 표면수광형의 수신용 광검출기(108)를 위한 광경로변환 장치를 이용함으로써 표면수광형의 수신용 광검출기(108)를 SOI 광도파로(100)와 광결합 시킨 것이다. 즉, 실리콘 재질의 마이크로 반사장치(107)를 실리콘 기판(110) 위에 설치하고 마이크로 반사장치(107) 위에 표면수광형의 수신용 광검출기(108)를 부착함으로써 광도파로(100)에서 방출된 기판과 나란히 진행하는 빛이 마이크로 반사장치(107)에서 기판 표면 위로 굴절되어 표면수광형의 수신용 광검출기(108)에 전달되도록 구성할 수 있다. 참고로, 마이크로 반사장치(107) 및 표면수광형의 수신용 광검출기(108)를 제외한 나머지 부분은 전술한 일 실시예와 거의 같은 구성을 가진다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 전술한 실시예에서는 광도파로의 형태가 단순히 일직선 형태인 SOI 광도파로를 일례로 들어 하이브리드 광집적회로용 기판의 제조 공정을 설명하였으나, 본 발명의 기술적 원리는 상기 도 5에 도시된 바와 같은 Y-브랜치 형태의 SOI 광도파로 장치를 비롯하여 기타 마하-젠더 간섭계 등 SOI 광도파로를 이용하여 제작 가능한 수동 및 능동의 광도파로 장치를 가진 광모듈을 제조하는 데에도 적용할 수 있다. 뿐만 아니라 SOI 광스위치(optical switch), SOI 광변조기(optical modulator) 등 SOI 구조로서 실현 가능한 모든 종류의 광도파로 장치로 대체 가능하다.
또한 전술한 일 실시예는 SOI 리브의 폭이 양 쪽 끝에서 동일한 직선 형태인 경우를 일례로 설명하였으나, 경우에 따라서 SOI 리브 영역을 정의하는 마스크에서 리브 영역의 양 쪽 끝의 폭을 서로 다르게 설계함으로서 테이퍼드 광도파로(tapered waveguide) 형태로 제작할 수 있다.
또한 전술한 실시예에서는 반도체 레이저, 모니터 광검출기, 수신용 광검출기, 광섬유 및 광도파로를 각각 하나씩 구비한 하이브리드 광집적회로에 대하여 설명하였으나, 본 발명의 기술적 원리는 실리콘 기판 위에 다수의 광도파로가 형성되고 또한 그 위에 다수의 레이저, 모니터 광검출기, 광검출기 및 광섬유로 구성되는 어레이 형태의 하이브리드 광집적회로에도 적용할 수 있다.
전술한 본 발명은 SOI 웨이퍼 위에 SOI 광도파로의 형성과 동시에 광소자 및 광섬유의 정렬 및 고정을 위한 구조체를 제작하고, 광도파로 영역과 광섬유의 정렬에 사용되는 V-홈 식각창과 광소자의 정렬용 마크 상호간의 수평적인 정렬 오차를 최소화하는 효과가 있으며, 광도파로 및 광소자 그리고 광섬유가 하나의 기판 상에서 수동적인 방식으로 정렬됨으로써 광집적회로의 제조 단가를 크게 저감하고 크기 또한 줄일 수 있는 효과를 가진다. 또한, 본 발명은 광도파로의 전·후 단면에 우수한 반사방지 특성을 가진 LPCVD 실리콘질화막을 제공함으로써 광결합 효율을 향상시키는 효과가 있다.

Claims (15)

  1. 실리콘 기판, 매몰 절연막 및 단결정실리콘층으로 이루어진 SOI 웨이퍼의 상기 단결정실리콘층을 선택 식각하여 SOI 슬랩을 형성하는 제1 단계;
    상기 SOI 웨이퍼 전체구조 상부에 저압화학기상증착(LPCVD) 실리콘질화막 및 식각방지막을 형성하는 제2 단계;
    상기 식각방지막 및 상기 LPCVD 실리콘질화막을 선택 식각하여 리브 영역을 제외한 상기 SOI 슬랩의 상기 단결정실리콘을 노출시키고, 동시에 광섬유 정렬용 V-홈 식각창 및 광소자 정렬용 마크를 형성하는 제3 단계;
    상기 SOI 슬랩 상부의 노출된 상기 단결정실리콘층을 선택 식각하여 SOI 리브를 형성하는 제4 단계;
    상기 SOI 리브 상부의 상기 식각방지막 및 상기 LPCVD 실리콘질화막을 선택 제거하는 제5 단계;
    상기 SOI 리브를 포함한 상기 SOI 슬랩 표면에 광도파로의 클래딩층을 형성하는 제6 단계;
    광섬유 정렬용 V-홈 식각창에 노출된 상기 실리콘 기판을 이방성 식각하여 광섬유 정렬용 V-홈을 형성하는 제7 단계; 및
    상기 SOI 슬랩 양 끝면에 인접한 영역의 상기 식각방지막을 선택 제거하여 상기 LPCVD 실리콘질화막을 노출시키는 제8 단계
    를 포함하여 이루어진 하이브리드 광집적회로용 기판 제조방법.
  2. 제 1 항에 있어서,
    상기 제8 단계 수행후, 상기 SOI 슬랩 끝면에 인접하여 상기 광섬유 정렬용 V-홈을 가로지르는 트랜치 채널을 형성하는 제9 단계를 더 포함하는 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제6 단계 수행후,
    상기 SOI 웨이퍼 표면에 광소자의 전기적 연결을 위한 금속패드 및 솔더범프용 금속패드를 형성하는 제10 단계를 더 포함하는 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  4. 제 3 항에 있어서,
    상기 제10 단계 수행후, 솔더범프를 형성하는 제11 단계를 더 포함하는 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  5. 제 1 항에 있어서,
    상기 SOI 슬랩이 직선형 또는 Y-브랜치형인 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  6. 제 1 항에 있어서,
    상기 SOI 리브가 테이퍼드형인 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  7. 제 1 항에 있어서,
    상기 제3 단계에서, 광가이드용 V-홈 식각창이 더 형성되는 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  8. 제 7 항에 있어서,
    상기 제7 단계에서, 광가이드용 V-홈이 더 형성되는 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  9. 제 1 항에 있어서,
    상기 식각방지막이 플라즈마 화학기상증착(PECVD) 실리콘질화막 또는 실리콘산화막인 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  10. 제 1 항에 있어서,
    상기 LPCVD 실리콘질화막이 광파장의 1/4의 정수 배의 두께로 형성되는 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  11. 제 1 항에 있어서,
    상기 단결정실리콘층의 두께가 2 내지 10㎛인 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  12. 제 1 항에 있어서,
    상기 클래딩층이 열산화 방식의 실리콘산화막인 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  13. 제 1 항에 있어서,
    상기 제4 단계에서, 상기 SOI 리브의 높이와 상기 단결정실리콘층의 두께의 비율과, 상기 SOI 리브의 높이와 상기 SOI 리브의 폭의 비율은 광파장에 대해서 수직 및 수평방향으로 단지 하나의 기본모드만이 전송 가능하도록 조절하는 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  14. 제 1 항에 있어서,
    상기 실리콘 기판의 결정방향이 <110> 방향인 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
  15. 제 14 항에 있어서,
    상기 SOI 리브와 상기 광섬유 정렬용 V-홈 식각창이 상기 <110> 방향과 나란하게 정렬되어 상기 광섬유 정렬용 V-홈이 실리콘의 (111) 결정면으로 이루어지는 측벽을 가지는 것을 특징으로 하는 하이브리드 광집적회로용 기판 제조방법.
KR1019980037714A 1998-09-12 1998-09-12 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법 KR100277695B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980037714A KR100277695B1 (ko) 1998-09-12 1998-09-12 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법
JP10297369A JP3062884B2 (ja) 1998-09-12 1998-10-19 Ｓｏｉ光導波路を利用したハイブリッド光集積回路用基板の製造方法
US09/393,279 US6316281B1 (en) 1998-09-12 1999-09-10 Method for fabricating a hybrid optical integrated circuit employing SOI optical waveguide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037714A KR100277695B1 (ko) 1998-09-12 1998-09-12 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법

Publications (2)

Publication Number Publication Date
KR20000019557A true KR20000019557A (ko) 2000-04-15
KR100277695B1 KR100277695B1 (ko) 2001-02-01

Family

ID=19550439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037714A KR100277695B1 (ko) 1998-09-12 1998-09-12 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법

Country Status (3)

Country Link
US (1) US6316281B1 (ko)
JP (1) JP3062884B2 (ko)
KR (1) KR100277695B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018506077A (ja) * 2015-02-18 2018-03-01 テクニッシュ ウニバルシテイト アイントホーフェン 光集積回路の特性評価及びパッケージ化のためのマルチポート光学プローブ

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2985830B2 (ja) * 1997-05-19 1999-12-06 日本電気株式会社 光モジュール及びその製造方法
JPH11109184A (ja) * 1997-09-30 1999-04-23 Kyocera Corp 光デバイス実装用基板及び光モジュール
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
GB2355312B (en) * 1999-10-13 2001-09-12 Bookham Technology Ltd Method of fabricating an integrated optical component
JP4060023B2 (ja) * 2000-03-28 2008-03-12 沖電気工業株式会社 光導波路送受信モジュール
US7046868B2 (en) 2000-03-28 2006-05-16 Oki Electric Industry Co., Ltd. Optical waveguide transmitter-receiver module
US20020037025A1 (en) * 2000-09-25 2002-03-28 Bartman Randall K. Hybrid narrow -linewidth semiconductor lasers
JP4372330B2 (ja) * 2000-10-30 2009-11-25 富士通株式会社 分布型光増幅装置、光通信用の局および光通信システム
JP3712934B2 (ja) * 2000-11-01 2005-11-02 株式会社日立製作所 光導波路部材、その製造方法及び光モジュール
JP4785304B2 (ja) * 2000-11-27 2011-10-05 イビデン株式会社 光ファイバアレイおよび光ファイバアレイの製造方法
AUPR174800A0 (en) 2000-11-29 2000-12-21 Australian National University, The Semiconductor processing
US6731843B2 (en) * 2000-12-29 2004-05-04 Intel Corporation Multi-level waveguide
AU2002307562A1 (en) * 2001-01-09 2002-09-19 Coventor, Incorporated Fabrication integration of micro-components
US20020110328A1 (en) * 2001-02-14 2002-08-15 Bischel William K. Multi-channel laser pump source for optical amplifiers
US6584250B2 (en) * 2001-02-20 2003-06-24 Industrial Technology Research Institute Optical fiber alignment element using integrated micro ball lens
WO2002069004A2 (en) * 2001-02-22 2002-09-06 Bookham Technology Plc Semiconductor optical waveguide device
US6594409B2 (en) * 2001-04-18 2003-07-15 Apic Corporation WDM transmitter or receiver including an array waveguide grating and active optical elements
US6545333B1 (en) * 2001-04-25 2003-04-08 International Business Machines Corporation Light controlled silicon on insulator device
US6891985B2 (en) * 2001-05-17 2005-05-10 Sioptical, Inc. Polyloaded optical waveguide devices and methods for making same
CA2450383C (en) * 2001-05-17 2011-04-05 Sioptical, Inc. Polyloaded optical waveguide devices
US6842546B2 (en) 2001-05-17 2005-01-11 Sioptical, Inc. Polyloaded optical waveguide device in combination with optical coupler, and method for making same
US6646747B2 (en) 2001-05-17 2003-11-11 Sioptical, Inc. Interferometer apparatus and associated method
US6912330B2 (en) * 2001-05-17 2005-06-28 Sioptical Inc. Integrated optical/electronic circuits and associated methods of simultaneous generation thereof
US6690863B2 (en) 2001-05-17 2004-02-10 Si Optical, Inc. Waveguide coupler and method for making same
US6603889B2 (en) 2001-05-17 2003-08-05 Optronx, Inc. Optical deflector apparatus and associated method
US6690844B2 (en) 2001-05-17 2004-02-10 Optronx, Inc. Optical fiber apparatus and associated method
US6625348B2 (en) 2001-05-17 2003-09-23 Optron X, Inc. Programmable delay generator apparatus and associated method
US6891685B2 (en) * 2001-05-17 2005-05-10 Sioptical, Inc. Anisotropic etching of optical components
US6748125B2 (en) 2001-05-17 2004-06-08 Sioptical, Inc. Electronic semiconductor control of light in optical waveguide
US6608945B2 (en) 2001-05-17 2003-08-19 Optronx, Inc. Self-aligning modulator method and associated apparatus
US6526187B1 (en) 2001-05-17 2003-02-25 Optronx, Inc. Polarization control apparatus and associated method
US6738546B2 (en) * 2001-05-17 2004-05-18 Sioptical, Inc. Optical waveguide circuit including multiple passive optical waveguide devices, and method of making same
US6760498B2 (en) * 2001-05-17 2004-07-06 Sioptical, Inc. Arrayed waveguide grating, and method of making same
US6898352B2 (en) * 2001-05-17 2005-05-24 Sioptical, Inc. Optical waveguide circuit including passive optical waveguide device combined with active optical waveguide device, and method for making same
US6947615B2 (en) 2001-05-17 2005-09-20 Sioptical, Inc. Optical lens apparatus and associated method
US6658173B2 (en) 2001-05-17 2003-12-02 Optronx, Inc. Interferometer and method of making same
KR100871522B1 (ko) * 2001-05-30 2008-12-05 히다치 가세고교 가부시끼가이샤 광학소자, 광학소자의 제조방법, 도포장치 및 도포방법
JP3804485B2 (ja) * 2001-08-02 2006-08-02 ソニー株式会社 半導体レーザー素子の製造方法
AU2002342438C1 (en) * 2001-11-29 2009-09-17 The Australian National University Semiconductor texturing process
KR20040068928A (ko) * 2001-11-29 2004-08-02 오리진 에너지 솔라 피티와이 리미티드 반도체 가공 방법
JP2003294964A (ja) * 2002-04-03 2003-10-15 Sumitomo Electric Ind Ltd 光通信モジュール
US6657272B2 (en) * 2002-04-19 2003-12-02 Triquint Technology Holding Co. Off-axis silicon substrate for optimized optical coupling
US20030198438A1 (en) * 2002-04-19 2003-10-23 Wang Everett X. Tunable add/drop multiplexer
US6885795B1 (en) 2002-05-31 2005-04-26 Kotusa, Inc. Waveguide tap monitor
US6947622B2 (en) * 2002-06-27 2005-09-20 Kotura, Inc. Wafer level testing of optical components
US7209235B2 (en) 2002-07-11 2007-04-24 Hymite A/S Accurate positioning of components of a optical assembly
US6853778B2 (en) * 2002-09-18 2005-02-08 Agilent Technologies, Inc. Optical module with alignment waveguide
JP3890046B2 (ja) * 2002-10-07 2007-03-07 日本電信電話株式会社 平面回路型光学素子の製造方法
US7308166B1 (en) 2002-10-08 2007-12-11 Kotura, Inc. Coupling a light sensor array with an optical component
US6856749B2 (en) 2002-10-10 2005-02-15 Fitel Technologies, Inc. Optical coupling and alignment device
GB2395066A (en) * 2002-11-01 2004-05-12 Optitune Plc Flip chip bonding and passive alignment of optical devices
US7327022B2 (en) 2002-12-30 2008-02-05 General Electric Company Assembly, contact and coupling interconnection for optoelectronics
US7118682B2 (en) * 2003-03-28 2006-10-10 Sioptical, Inc. Low loss SOI/CMOS compatible silicon waveguide and method of making the same
US6993225B2 (en) 2004-02-10 2006-01-31 Sioptical, Inc. Tapered structure for providing coupling between external optical device and planar optical waveguide and method of forming the same
US6897498B2 (en) 2003-03-31 2005-05-24 Sioptical, Inc. Polycrystalline germanium-based waveguide detector integrated on a thin silicon-on-insulator (SOI) platform
CN100407378C (zh) * 2003-03-31 2008-07-30 斯欧普迪克尔股份有限公司 集成于绝缘衬底上外延硅薄板上的多晶锗基波导检测器
US6955482B2 (en) * 2003-06-30 2005-10-18 Finisar Corporation Optical transceiver having a single optical subassembly
KR100528350B1 (ko) * 2004-02-27 2005-11-15 삼성전자주식회사 잉크젯 프린트헤드의 압전 액츄에이터 및 그 형성 방법
CN1293399C (zh) * 2004-03-19 2007-01-03 中国科学院半导体研究所 采用非平面工艺实现硅基二氧化硅波导偏振无关的方法
US20060133754A1 (en) * 2004-12-21 2006-06-22 Vipulkumar Patel Ultra low-loss CMOS compatible silicon waveguides
US7189584B2 (en) * 2005-04-27 2007-03-13 Hewlett-Packard Development Company, L.P. Fabrication alignment technique for light guide screen
CA2636930C (en) * 2006-01-11 2014-11-25 Sioptical, Inc. Wideband optical coupling into thin soi cmos photonic integrated circuit
JP2008004633A (ja) * 2006-06-20 2008-01-10 Nec Corp 光モジュール及び実装方法
US20080002929A1 (en) * 2006-06-30 2008-01-03 Bowers John E Electrically pumped semiconductor evanescent laser
EP1876483B1 (en) * 2006-07-06 2014-10-29 Fujitsu Component Limited Photoelectric conversion module, assembling method thereof, high-speed transmission connector, and mounting system
JP4969379B2 (ja) * 2007-09-14 2012-07-04 新光電気工業株式会社 光導波路搭載基板及びその製造方法
JP2009069668A (ja) * 2007-09-14 2009-04-02 Shinko Electric Ind Co Ltd 光導波路搭載基板及びその製造方法
US7665903B2 (en) * 2007-10-03 2010-02-23 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical receptacle having an electrically isolating ring for electrically isolating the signal ground and the chassis ground in an optical transceiver module
US7790495B2 (en) * 2007-10-26 2010-09-07 International Business Machines Corporation Optoelectronic device with germanium photodetector
JP5056347B2 (ja) * 2007-10-29 2012-10-24 住友電気工業株式会社 光半導体デバイスの作製方法
JP2009139413A (ja) * 2007-12-03 2009-06-25 Oki Electric Ind Co Ltd 光学素子及びその製造方法
US7945131B1 (en) 2008-01-11 2011-05-17 Kotusa, Inc. System having optical amplifier incorporated into stacked optical devices
KR101008465B1 (ko) * 2008-03-26 2011-01-14 정경희 광모듈용 연결구조물 및 그 제조방법
US8066437B2 (en) * 2009-03-12 2011-11-29 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Optical transceiver module providing EMI shielding and electrical isolation between a signal ground and a chassis ground
JP2011077133A (ja) * 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd 光双方向通信モジュール及び光双方向通信装置
US9923105B2 (en) 2013-10-09 2018-03-20 Skorpios Technologies, Inc. Processing of a direct-bandgap chip after bonding to a silicon photonic device
US9316785B2 (en) 2013-10-09 2016-04-19 Skorpios Technologies, Inc. Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
WO2011046898A1 (en) * 2009-10-13 2011-04-21 Skorpios Technologies, Inc. Method and system for hybrid integration of a tunable laser
US11181688B2 (en) 2009-10-13 2021-11-23 Skorpios Technologies, Inc. Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
KR101361058B1 (ko) * 2009-12-09 2014-02-12 한국전자통신연구원 광 소자를 포함하는 반도체 장치의 형성 방법
US8319237B2 (en) * 2009-12-31 2012-11-27 Intel Corporation Integrated optical receiver architecture for high speed optical I/O applications
US8909021B2 (en) * 2010-02-01 2014-12-09 Hitachi, Ltd. Semiconductor optical device
WO2011117808A1 (en) * 2010-03-22 2011-09-29 Colorchip (Israel) Ltd. Opto -electronic transceiver having housing with small form factor
US8639070B2 (en) * 2010-10-07 2014-01-28 Alcatel Lucent Optical assembly for a WDM receiver or transmitter
US9977188B2 (en) 2011-08-30 2018-05-22 Skorpios Technologies, Inc. Integrated photonics mode expander
TWI561881B (en) * 2012-04-27 2016-12-11 Hon Hai Prec Ind Co Ltd Fiber optical transceiver
KR102125277B1 (ko) * 2012-06-26 2020-06-22 삼성전자주식회사 광 집적 회로, 이를 포함하는 반도체 장치 및 그 제조 방법
JP5837015B2 (ja) * 2013-09-30 2015-12-24 沖電気工業株式会社 半導体レーザモジュール及びその製造方法
KR20150062231A (ko) 2013-11-28 2015-06-08 한국전자통신연구원 반도체 레이저 및 그 제조방법
US9766484B2 (en) 2014-01-24 2017-09-19 Cisco Technology, Inc. Electro-optical modulator using waveguides with overlapping ridges
US9664855B2 (en) 2014-03-07 2017-05-30 Skorpios Technologies, Inc. Wide shoulder, high order mode filter for thick-silicon waveguides
US10003173B2 (en) 2014-04-23 2018-06-19 Skorpios Technologies, Inc. Widely tunable laser control
EP3149522A4 (en) 2014-05-27 2018-02-21 Skorpios Technologies, Inc. Waveguide mode expander using amorphous silicon
CN104238032B (zh) * 2014-09-19 2016-05-04 北京航天时代光电科技有限公司 一种小型化y波导尾纤的制备方法
US10852492B1 (en) * 2014-10-29 2020-12-01 Acacia Communications, Inc. Techniques to combine two integrated photonic substrates
JP6380069B2 (ja) * 2014-12-11 2018-08-29 住友電気工業株式会社 光送信モジュール
US9829631B2 (en) 2015-04-20 2017-11-28 Skorpios Technologies, Inc. Vertical output couplers for photonic devices
US9933570B2 (en) * 2016-03-01 2018-04-03 Futurewei Technologies, Inc. Integration of V-grooves on silicon-on-insulator (SOI) platform for direct fiber coupling
FR3051973B1 (fr) 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat
WO2018011373A1 (en) * 2016-07-13 2018-01-18 Rockley Photonics Limited Integrated structure and manufacturing method thereof
US9798166B1 (en) * 2017-01-24 2017-10-24 Mellanox Technologies Silicon Photonics Inc. Attenuator with improved fabrication consistency
US10641976B2 (en) * 2017-02-23 2020-05-05 Ayar Labs, Inc. Apparatus for optical fiber-to-photonic chip connection and associated methods
US10649148B2 (en) 2017-10-25 2020-05-12 Skorpios Technologies, Inc. Multistage spot size converter in silicon photonics
JP7060798B2 (ja) * 2018-05-30 2022-04-27 日亜化学工業株式会社 光源装置
US11215762B2 (en) 2018-08-15 2022-01-04 Advanced Semiconductor Engineering, Inc. Optical device package and method for manufacturing the same
US11360263B2 (en) 2019-01-31 2022-06-14 Skorpios Technologies. Inc. Self-aligned spot size converter
CN111538119B (zh) * 2020-04-21 2022-03-08 东南大学 一种三维光电互联基板的制备方法
JP6881703B1 (ja) * 2020-10-09 2021-06-02 三菱電機株式会社 導波路型受光素子
JPWO2022102053A1 (ko) * 2020-11-12 2022-05-19
GB2601809B (en) * 2020-12-11 2024-09-04 Rockley Photonics Ltd Wafer with buried V-groove cavity for fiber coupling
CN114660721B (zh) * 2020-12-23 2024-04-12 联合微电子中心有限责任公司 硅基光电子芯片端面耦合封装结构及其形成方法
US11531164B2 (en) 2021-02-08 2022-12-20 Globalfoundries U.S. Inc. Hybrid edge couplers with layers in multiple levels
US11487059B2 (en) 2021-02-19 2022-11-01 Globalfoundries U.S. Inc. Photonics integrated circuit with silicon nitride waveguide edge coupler
WO2022264321A1 (ja) * 2021-06-16 2022-12-22 日本電信電話株式会社 光回路デバイスのパッケージ構造およびその製造方法
US11536903B1 (en) 2021-08-19 2022-12-27 Globalfoundries U.S. Inc. Hybrid edge couplers with stacked inverse tapers
CN113534369B (zh) * 2021-08-20 2024-09-20 亨通洛克利科技有限公司 亚微米级波导耦合结构
CN113740962B (zh) * 2021-09-07 2023-01-03 中山大学 一种波导结构中抑制菲涅耳反射的结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639074A (en) 1984-06-18 1987-01-27 At&T Bell Laboratories Fiber-waveguide self alignment coupler
CA1255382A (en) 1984-08-10 1989-06-06 Masao Kawachi Hybrid optical integrated circuit with alignment guides
US4877299A (en) * 1989-03-15 1989-10-31 United States Of America As Represented By The Secretary Of The Air Force Metal-insulator-semiconductor control of guided optical waves in semiconductor waveguides
DE69315359T2 (de) * 1993-09-21 1998-06-10 Bookham Technology Ltd Elektro-optische vorrichtung
KR0155508B1 (ko) * 1994-11-30 1998-10-15 정선종 자기 정렬된 광섬유-광소자 결합장치의 제조방법
WO1997042534A1 (en) * 1996-05-03 1997-11-13 Bookham Technology Limited Connection between an integrated optical waveguide and an optical fibre
US5703973A (en) 1996-03-29 1997-12-30 Lucent Technologies Inc. Optical integrated circuit having passively aligned fibers and method using same
GB2307786B (en) * 1996-05-16 1997-10-15 Bookham Technology Ltd Assembly of an optical component and an optical waveguide
KR100198460B1 (ko) * 1996-10-29 1999-06-15 이계철 브이홈에 정렬된 렌즈를 가진 광모듈 및 그 제작방법
JP2924953B2 (ja) * 1996-11-05 1999-07-26 日本電気株式会社 光素子の実装構造
GB2317023B (en) * 1997-02-07 1998-07-29 Bookham Technology Ltd A tapered rib waveguide
KR100265789B1 (ko) * 1997-07-03 2000-09-15 윤종용 광섬유수동정렬방법
GB2329482B (en) * 1997-09-23 1999-08-11 Bookham Technology Ltd An optical circuit
US6217232B1 (en) * 1998-03-24 2001-04-17 Micron Technology, Inc. Method and apparatus for aligning an optic fiber with an opto-electronic device
GB2325334B (en) * 1998-07-10 1999-04-14 Bookham Technology Ltd External cavity laser
GB2343293B (en) * 1998-10-23 2003-05-14 Bookham Technology Ltd Manufacture of a silicon waveguide structure
GB2344933B (en) * 1998-12-14 2001-08-29 Bookham Technology Ltd Process for making optical waveguides
US6222951B1 (en) * 2000-04-03 2001-04-24 Fengyi Huang Silicon-based silicon-germanium integrated-circuit optical network unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018506077A (ja) * 2015-02-18 2018-03-01 テクニッシュ ウニバルシテイト アイントホーフェン 光集積回路の特性評価及びパッケージ化のためのマルチポート光学プローブ

Also Published As

Publication number Publication date
KR100277695B1 (ko) 2001-02-01
US6316281B1 (en) 2001-11-13
JP3062884B2 (ja) 2000-07-12
JP2000089054A (ja) 2000-03-31

Similar Documents

Publication Publication Date Title
KR100277695B1 (ko) 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법
EP0171615B1 (en) Hybrid optical integrated circuit and fabrication method thereof
JP3302458B2 (ja) 集積化光装置及び製造方法
US5703980A (en) Method for low-loss insertion of an optical signal from an optical fibre to a waveguide integrated on to a semiconductor wafer
US6671438B2 (en) Optical waveguide, optical module, and their fabrication method
US6993225B2 (en) Tapered structure for providing coupling between external optical device and planar optical waveguide and method of forming the same
US6888989B1 (en) Photonic chip mounting in a recess for waveguide alignment and connection
US11531171B2 (en) Photonic chip with integrated collimation structure
US20040114869A1 (en) Mode converter including tapered waveguide for optically coupling photonic devices
US20020191916A1 (en) Vertical waveguide tapers for optical coupling between optical fibers and thin silicon waveguides
US6981806B2 (en) Micro-hermetic packaging of optical devices
Hauffe et al. Methods for passive fiber chip coupling of integrated optical devices
US20060088246A1 (en) Multi-wavelength optical transceiver module, and multiplexer/demultiplexer using thin film filter
JP2823044B2 (ja) 光結合回路及びその製造方法
US20040241897A1 (en) Edge-illuminated refracting-facet type light receiving device and method for manufacturing the same
US5894538A (en) Method of forming integrated optical circuit planar waveguide turning mirrors
US6921956B2 (en) Optical apparatus using vertical light receiving element
US6862388B2 (en) High density fibre coupling
EP0649038B1 (en) Optical waveguide mirror
JPH1184183A (ja) 光モジュール
KR100317130B1 (ko) 광가입자망을 위한 양방향 송수신모듈과 그 제작방법
JP2000507713A (ja) 少なくとも１つの光電子素子および１つの導波路をハイブリッド集積する方法、並びに集積された電気―光学デバイス
US12038610B2 (en) Wafer-level optoelectronic packaging
JP3898448B2 (ja) 光集積回路基板
JP3898457B2 (ja) 光集積回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131004

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee