JP3453608B2 - ハイブリッド光電子集積用実装基板の作製方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光通信や光情報処
理に用いられるハイブリッド光電子集積回路のプラット
フォームとなるハイブリッド光電子集積用実装基板の作
製方法に適用して有効な技術に関するものである。

【０００２】

【従来の技術】近年の光通信や光情報処理の高度化に伴
い、レーザダイオードやフォトダイオードなどの異種半
導体光素子（光素子）を光回路（ＰＬＣ、以下「光導波
路」という）が形成された基板（イブリッド光電子集積
用実装基板）と同一基板上に集積化するハイブリッド光
ハ電子集積回路の実現が期待されている。特に、基板材
料としてシリコンを、光導波路材料としてガラスを用い
たハイブリッド光電子集積用実装基板は、シリコンの持
つ高加工性を利用した光学ベンチ機能と、ガラスの優れ
た導波特性を合わせ持つものとして非常に有望である。
図８に、このようなハイブリッド光電子集積用実装基板
の従来例を示すが、ハイブリッド光電子集積用実装基板
Ｈ′は、光回路１２が形成された基板１１上に光素子Ｐ
を搭載する光素子搭載部１３を形成することで構成され
る。そして、この光素子搭載部１３の上に光素子Ｐを搭
載・集積化することにより、例えば加入者用ＷＤＭ光送
受信モジュールなどのハイブリッド光電子集積回路が実
現されている（参考文献：井上他、ＮＴＴ Ｒ＆Ｄ、Ｖ
ｏｌ．５、１９９７年、「ＰＬＣハイブリッド集積型Ｗ
ＤＭ光送受信モジュール」）。なお、図８（ａ）は、ハ
イブリッド光電子集積用実装基板Ｈ′の斜視図を示し、
同図（ｂ）は同図（ａ）のＷ−Ｗ線における側断面図を
示す。また、図９は、従来のハイブリッド光電子集積用
実装基板Ｈ′の作製工程を示す側断面図である（図８
（ａ）のＷ−Ｗ線図における側断面図）。

【０００３】従来のハイブリッド光電子集積用実装基板
Ｈ′は、図８（ｂ）などに示すように、光素子Ｐとの低
損失な光結合を図るために下部クラッド層１２ａとコア
１２ｂとの間に光軸を調整するための高さ調整層１２ｄ
（第２の下部クラッド層）を必要としていた。また、こ
の作製プロセスは以下に説明するものになった。

【０００４】(1) まず、基板表面１１ａ上の光素子搭
載部１３を形成しようとする場所に、側面視して凸形状
の頂上が平坦な凸部１１ｃを形成する（図９(a)(b)参
照）。なお、基板１１の材料としては、シリコン単結晶
の円柱状インゴットから所定のプロセスにより切出され
た円盤状のシリコンウェーハが通常用いられる。 (2) 次に、この凸部１１ｃを埋め込むように石英ガラ
スよりなる下部クラッド層１２ａを堆積する。この段階
では、下部クラッド層１２ａ上に、凸部１１ｃに起因す
る石英ガラスよりなる突起が形成されている（図９(c)
参照）。 (3) 次に、光素子Ｐを搭載する際の高さ方向基準面１
１ｚを形成する（平坦化研磨工程、図９(d)参照）。こ
の工程は、堆積した下部クラッド層１２ａを研削して、
下部クラッド層１２ａと凸部１１ｃの高さを揃えて平坦
化する研削工程と、この研削工程により発生したダメー
ジを除去し凸部１１ｃの頂上及び下部クラッド層１２ａ
の表面を鏡面に仕上げる研磨工程とからなる。なお、研
磨工程の後に、必要に応じて凸部１１ｃの頂上に光素子
Ｐを搭載する際の位置決め用マーカなどが設けられる。 (4) 続いて、搭載する光素子Ｐと基板１１上の光導波
路１２の光軸位置を一致させるための高さ調整層１２ｄ
（第２の下部クラッド層）を堆積するとともに、この高
さ調整層１２ｄを所定の高さに調整する（図９(e)参
照）。 (5) 次に、コア層１２ｂ′の堆積とパターニングなど
により光を導波するコア１２ｂを形成する（図９(f)参
照）。 (6) そして、この上にコア１２ｂに光を閉じ込めるた
めの上部クラッド層１２ｃを堆積する（図９(g)参
照）。 (7) 最後に、上部クラッド１２ｃ上に図示しない所定
のマスクを形成した後、基板１１方向に向けて凸部１１
ｃの頂上部が露出するまで垂直にエッチングを行い、光
素子Ｐを搭載する光素子搭載部１３を形成する（図９
(h)参照）。この光素子搭載部１３には電極Ｅ及び半田
層Ｓが形成され、ハイブリッド光電子集積用実装基板
Ｈ′が完成する。そして、光素子搭載部１３に光素子Ｐ
が搭載されハイブリッド光電子集積回路となる（図９
(i)参照）。

【０００５】

【発明が解決しようとする課題】このような従来のハイ
ブリッド光電子集積用実装基板Ｈ′においては、以下の
問題点が上げられる。まず、第１に、光導波路１２のコ
ア１２ｂと光素子Ｐの活性層Ｐａとの光軸調整のため
に、高さ調整層１２ｄ（第２の下部クラッド層）を別に
設けなければならず、ハイブリッド光電子集積用実装基
板Ｈ′の構成を複雑にしている。このことは、製造工程
をも複雑にすることになり、通常の受動型の光導波路で
の３回の膜形成（下部クラッド層１２ａ、コア層１２
ｂ′、上部クラッド層１２ｃ）に、光軸高さ調整用の高
さ調整層１２ｄを加えた、合計４回の膜形成を行う必要
がある。殊に膜の作製に優れ一般的に使用される火炎堆
積法を用いる場合は、４回の膜形成の間で屈折率と透明
化温度の調整も必要となって工程管理が煩雑になる。更
に、平坦化研磨工程後に凸部１１ｃの熱酸化が必要にな
り、作製に時間を要する。一方、ハイブリッド光電子集
積回路は、今後光通信の各家庭への導入を控えて高機能
化及び低コスト化をいかに図るかが重要である。したが
って、そのプラットホームとなるハイブリッド光電子集
積用実装基板の構成が複雑で作製に手間と時間を要する
のでは、ハイブリッド光電子集積回路の高機能化及び低
コスト化は容易ではない。

【０００６】第２に、従来のハイブリッド光電子集積用
実装基板Ｈ′は、平坦化研磨工程により凸部１１ｃの頂
上部を露出させて研磨した後に、所定厚の高さ調整層１
２ｄ（第２の下部クラッド層）を形成して、光素子Ｐと
光導波路１２の光軸調整を行う構成となっている。した
がって、光素子Ｐを搭載する凸部１１ｃが複数ある場合
でもその高さは全部同じになってしまうので、光軸高さ
（厚さ）の異なる光素子Ｐを混載することができない。

【０００７】第３に、平坦化研磨工程により凸部１１ｃ
の頂上部が削られてしまうため、予め基板１１上に精度
を必要とする構造物、例えば光素子Ｐを搭載する際の位
置決め用マーカなどを形成しておくことができず、別の
工程により前記位置決め用マーカなどを設けなければな
らない。

【０００８】その他、基板１１は半導体ウェーハより作
製されるが、この半導体ウェーハが複数枚ある場合は、
通常それぞれ板厚が異なる。したがって、複数枚の半導
体ウェーハより基板１１を作製する場合には、前記基板
１１を用いてなるハイブリッド光電子集積回路の高さも
それぞれ異なることになり、これを他のハイブリッド光
電子集積回路などと接続する場合には光軸がずれてしま
うことがある、などの問題もある。

【０００９】本発明の目的は、高機能及び低コストなハ
イブリッド光電子集積回路のプラットホームとして使用
され、作製し易くかつ新しい機能性を付加することが可
能な、ハイブリッド光電子集積用実装基板の作製方法を
提供することにある。

【００１０】

【課題を解決するための手段】前記課題を解決した請求
項１に係る発明のハイブリッド光電子集積用実装基板の
作製方法は、 片面の一部に頂上が平坦な凸部１ｃが
形成された基板１と、 前記基板１の凸部１ｃが形成
された面と同一面の所定領域に形成され、光を導波する
コア２ｂ並びに前記コア２ｂに光を閉じ込めるための下
部クラッド層２ａ及び上部クラッド層２ｃと、更に、前
記基板１上に搭載する光素子Ｐを接続するための内部端
面2ｇ-iと前記基板１外の外部素子若しくは光ファイバ
を接続するための外部端面２ｇ-eとからなる光導波路２
と、 前記基板１の前記凸部１ｃを含む領域よりなる
前記光素子Ｐを搭載するための光素子搭載部３と、から
構成されるハイブリッド光電子集積用実装基板を作製す
る方法において、(a) 前記基板１上の所定箇所に前記
頂上が平坦な凸部１ｃを形成する工程、(b) 前記凸部
１ｃが形成された基板１上に単一層よりなる下部クラッ
ド層２ａを堆積する工程、(c) 前記凸部１ｃの上に堆
積された前記下部クラッド層２ａを前記凸部１ｃの頂上
が露出しないよう所定の厚みを残して研削及び研磨し
て、前記下部クラッド層２ａの表面を平坦化する工程、
(d) 前記下部クラッド層２ａ上に前記コア２ｂとなる
コア層を堆積する工程、(e) 前記コア層上にマスクを
形成した後、前記基板１方向に向けて垂直にエッチング
を行ない、所定形状のコア２ｂを形成する工程、(f)
前記コア２ｂ及び前記下部クラッド層２ａ上に前記上部
クラッド層２ｃを堆積して、前記コア２ｂを包埋し前記
光導波路２を形成する工程、(g) 前記上部クラッド層
２ｃ上にマスクを形成した後、前記基板１方向に向けて
垂直に前記凸部１ｃの頂上に至るまでエッチングを行な
い、前記光素子搭載 部３を形成する工程、をこの順序で
含むこと、を特徴とする。

【００１１】このようなハイブリッド光電子集積用実装
基板の作製方法によれば、ハイブリッド光電子集積用実
装基板の作製が容易になる。すなわち、時間のかかる膜
形成工程を簡素化することができる。また、膜形成工程
が火炎堆積法を用いるものであれば各膜の屈折率と透明
化温度の調整も簡略化することが可能になる。さらに、
研削などによりダメージを受けた凸部の頂上の熱酸化が
不要になる。 更に、形成された光導波路２のコア２ｂと
搭載される光素子Ｐの活性層Ｐａとの光軸高さ調整を確
実に行うことができる。なお、搭載される光素子は、レ
ーザを発振するレーザダイオード（ＬＤ）であったり、
光を検出して電気信号に変換するフォトダイオード（Ｐ
Ｄ）などであったりする（以下同じ）。また、光素子Ｐ
の活性層Ｐａは、光素子Ｐの外部に光を発振する部分及
び光素子Ｐに外部から光を導き入れる部分を指し、光素
子のコアを含むものとする（以下同じ）。

【００１２】また、請求項２に係る発明のハイブリッド
光電子集積用実装基板の作製方法は、請求項１に係る発
明の前記工程(a) における前記凸部１ｃの形成時に、マ
スク合わせ用マーカ若しくは前記光素子Ｐを搭載する際
の位置決め用マーカ１ｄを前記凸部１ｃの頂上に設ける
ことを特徴とする（図２参照）。この作製方法によれ
ば、マスク合わせ用マーカなどを独立した工程を設けて
形成することなく、凸部を形成する工程において凸部の
形成と同時にマスク合わせ用マーカなどを形成すること
ができる。即ち、本発明においては一旦形成された凸部
の頂上は、その後に研削などの加工が行われないので、
凸部の形成時に併せてマーカを形成しても、その後の工
程でマーカが消されてしまうことがない。

【００１３】また、請求項３に係る発明のハイブリッド
光電子集積用実装基板の作製方法は、請求項１に係る発
明の前記工程（ｃ） において、前記研削の全部若しく
は一部 に、電解インプロセスドレッシング研削を用いる
ことを特徴とする。 この作製方法によれば、下部クラッ
ド層２ａの表面へのスクラッチ等のダメージ深さが従来
用いられているビトリファイド研削に比べて１／４に抑
えることが可能となり、従って、形状精度維持の難しい
研磨工程での加工量を大幅に抑えることが可能になる。

【００１４】また、請求項４に係る発明のハイブリッド
光電子集積用実装基板の作製方法は、請求項１に係る発
明の前記工程(a) における前記凸部１ｃ形成後に、前記
形成した凸部１ｃとは異なる位置に前記凸部１ｃよりも
高さの低い頂上が平坦な凸部１ｃ′を形成することを特
徴とする。この作製方法によれば、確実に高さの異なる
凸部を形成することができる。

【００１５】また、請求項５に係る発明のハイブリッド
光電子集積用実装基板の作製方法は、請求項１に係る発
明の前記工程(a) において、前記凸部１ｃに加えて光フ
ァイバ集積用の集積溝１ｇを形成するための集積溝用凸
部１ｅを、前記基板１の光導波路２の外部端面２ｇ-eと
なる部位よりも外側に延出した延出部１ｔに形成し、次
に、（a'） 前記光導波路２の外部端面２ｇ-e近傍にお
ける前記コア２ｂの光軸に沿った前記集積溝１ｇを、前
記延出部１ｔの集積溝用凸部１ｅに形成する工程を設
け、更に、前記請求項１に係る発明の工程gの後に、(h)
前記集積溝１ｇを露出させる工程、及び、(i) 前記光
導波路２の外部端面２ｇ-eを形成する工程を設けること
を特徴とする。この作製方法によれば、光ファイバ集積
用の集積溝の形成が容易になる。

【００１６】また、請求項６に係る発明のハイブリッド
光電子集積用実装基板の作製方法は、前記基板１がシリ
コンウェーハより作製されるものであり、かつ、前記光
導波路２がガラス材料よりなるガラス光導波路若しくは
有機材料よりなるポリマ光導波 路であることを特徴とす
る。シリコンウェーハは加工性に優れ、ガラス材料及び
有機材料は加工性に優れる。また、作製されたハイブリ
ッド光電子集積用実装基板は、形状の安定性、耐久性、
光の導波性に優れたものになる。

【００１７】

【発明の実施の形態】本発明の作製方法によって作製さ
れたハイブリッド光電子集積用実装基板の実施の形態
（以下「実施形態」という）を、図面を参照して詳細に
説明する。なお、本発明の実施形態は大きく分けて３つ
の形態に分かれる。以下、各実施形態を順次説明する。

【００１８】《第１の実施形態》 まず、本発明の作製方法によって作製されたハイブリッ
ド光電子集積用実装基板の第１の実施形態によるハイブ
リッド光電子集積用実装基板Ｈを説明する。

【００１９】◎〔ハイブリッド光電子集積用実装基板の
構造〕 第１の実施形態によるハイブリッド光電子集積用実装基
板Ｈは、図１（ａ）に示すように、外観上は従来のハイ
ブリッド光電子集積用実装基板Ｈ′（図８(a)参照）と
ほぼ同じである。即ち、光導波路２を形成した基板１と
同一の基板１上に、光素子Ｐを搭載するための光素子搭
載部３を形成したものである。なお、図１は第１の実施
形態によるハイブリッド光電子集積用実装基板を示す図
であり、（ａ）図は斜視図を示し、（ｂ）図は（ａ）図
のＸ−Ｘ線における側断面図を示す。また、図２は第１
の実施形態によるハイブリッド光電子集積用実装基板の
要部を示す側断面図である。

【００２０】しかし、従来のハイブリッド光電子集積用
実装基板Ｈ′と大きく異なるところは、従来必要として
いた高さ調整層１２ｄを不要とし、コア２ｂと光素子Ｐ
の活性層Ｐａとの光軸の高さ調整を、下部クラッド層２
ａの膜厚を高度に調整することで達成している点である
（図１(b)、図２など参照）。なお、従来の高さ調整層
１２ｄを不要にすることにより、作製が容易なハイブリ
ッド光電子集積用実装基板Ｈとなり、後述するように作
製プロセスの簡略化及び作製時間の短縮化を達成するこ
とが可能になる。また、従来の高さ調整層１２ｄを形成
するための基準面１１ｚの形成も不要になる。よって、
構造が簡素になることにより、コア２ｂと搭載される光
素子Ｐの活性層Ｐａとの光学的接続を高精度で行うこと
も可能になる。

【００２１】したがって、本実施形態によるハイブリッ
ド光電子集積用実装基板Ｈは、図３に示すように、(1)
凸部１ｃを基板表面１ａに形成した基板１と、(2) こ
の基板表面１ａ上の、次に述べる光素子搭載部３とは異
なる領域に形成され、光素子Ｐの活性層Ｐａに接続され
るコア２ｂ並びにコア２ｂに光を閉じ込めるための上部
クラッド層２ｃ及び単一層よりなる下部クラッド層２ａ
から形成される光導波路２と、そして、(3) 前記基板
表面１ａ上の前記凸部１ｃを含む領域に形成され、光素
子Ｐを搭載するための光素子搭載部３と、により構成さ
れる。

【００２２】（(1) 基板） 基板１の任意の片側であ
る基板表面１ａの一部には、頂上が平坦な凸部１ｃが形
成されている（図１(b)など参照）。前記凸部１ｃは光
素子Ｐとの良好な光学的接続を行なうため、頂上に凹凸
などがなく平坦であることが好ましい。凸部１ｃの高さ
は、例えば十〜数十μｍ程度である。なお、凸部１ｃの
形成前の基板１の厚さは、例えば約１０００μｍ（１ｍ
ｍ）である。前記凸部１ｃは複数形成しても良い。図１
（ａ）に示すように、複数の光素子Ｐ・Ｐを搭載するこ
とが可能になるからである。

【００２３】前記基板１は、光素子Ｐとの良好な光学的
接続を行なうため、凹凸や歪みがなく所定の板厚分布を
有することが必要である。この板厚分布（凸部１ｃ形成
前）は、０．５μｍ以下であることが好ましい。板厚分
布０．５μｍ以下であれば、凸部１ｃの頂上を基準とし
た光導波路２のコア２ｂの高さの精度を良好に保持する
ことが容易になり、搭載する光素子Ｐとの光学的接続が
確実になる。なお、前 記板厚分布は、基板１の基板表面
１ａと基板裏面１ｂの厚さ（板厚）を数箇所測定し、そ
の最高値と最低値の差をもって表したものである。この
板厚分布を調整する方法については後述する。

【００２４】前記基板１は半導体ウェーハなどより作製
されるが、この半導体ウェーハはインゴットよりカッテ
ィングされる際に板厚のバラツキが生じる。この板厚の
ばらつきが大きい場合は、基板１の板厚のばらつきも大
きくなる。したがって、ハイブリッド光電子集積用実装
基板Ｈの光導波路２のコア２ｂの基板裏面１ｂを基準と
した高さも大きくばらつくことになる。したがって、こ
のハイブリッド光電子集積用実装基板Ｈよりなるハイブ
リッド光電子集積回路と他の光回路（ＰＬＣ）や光ファ
イバなどを接続する場合に、両者のコアの高さにずれが
生じ、低損失な光結合を行うことが困難になる。そこ
で、前記基板１の板厚分布のみならず、異なる基板１・
１・・同士の板厚の精度をも所定のものにしておくこと
が好ましい。基板１の板厚が、予め定めた板厚に対して
０．２５μｍ以内であれば、外部の光回路などとの低損
失の光接続を行うことができる。なお、前記板厚分布を
調整する方法についても後述する。

【００２５】前記凸部１ｃの頂上には、必要に応じて光
素子Ｐを搭載する際の位置決め用マーカ１ｄが設けられ
る（図２参照）。このマーカ１ｄは、凸部１ｃの平坦な
頂上に設けられた例えばＶ溝のようなものであり、光素
子Ｐを搭載する際の位置決めの目印になる。

【００２６】また、前記基板１を構成する材料として
は、従来のハイブリッド光電子集積用実装基板Ｈ′の基
板１１に用いられているものと同様の材料でよいが、基
板１がシリコン（シリコンウェーハ）よりなるものであ
れば、ハイブリッド光電子集積用実装基板Ｈは優れた形
状の安定性、耐久性を有することになる。

【００２７】（(2)光導波路） 前記光導波路２は、前
記基盤１の基板表面１ａ上に形成され、下部クラッド層
２ａ、コア２ｂ及び上部クラッド層２ｃよりなる。前記
コア２ｂは光を導波する役割を果し、前記下部クラッド
層２ａ及び上部クラッド層２ｃは、コア２ｂに光を閉じ
込める役割を果す。ちなみに、図１（ａ）に示す光導波
路２は、分波器（合波器）の役割を果すものであるが、
これに限定されることはなく、様々な機能を持った光導
波路２を選択することができる。また、前記光導波路２
は、内部端面２ｇ-iと、外部端面２ｇ-eとを備える。内
部端面２ｇ-iは、このハイブリッド光電子集積用実装基
板Ｈに搭載される光素子Ｐに接続され、外部端面２ｇ-e
は、図示しない他の光回路（ＰＬＣ）などの外部の光モ
ジュールや光ファイバと光結合される。光導波路２の両
方の端面（２ｇ-e、２ｇ-i）は低損失な光結合を行なう
ため、垂直な端面に仕上げるのが好ましい。

【００２８】前記下部クラッド層２ａは単一の層よりな
る（図１(b) など参照）。これによりハイブリッド光電
子集積用実装基板Ｈの構成を簡略化することができ、品
質の安定化を図ることができる。更に、後述するように
作製が容易になり、低コストのハイブリッド光電子集積
回路を提供するためのプラットホームとなり得る。

【００２９】なお、前記下部クラッド層２ａは、前記基
板１の凸部１ｃの頂上を基準として所定の膜厚Ｄを有す
る（図２参照）。この所定の膜厚Ｄは、『Ａ＋Ｂ＝Ｃ／
２＋Ｄ』なる関係を満たすことが必要である。光素子Ｐ
との低損失な光結合を行なうためである（図２参照）。
ここで、Ａは光素子Ｐの搭載面から前記光素子Ｐの活性
層Ｐａの中心までの光軸高さを示し、Ｂは基板１上の凸
部１ｃの頂上から光素子Ｐを固定し電気導通する半田層
Ｓの上面までの半田層高さ（電極Ｅの高さを含む）を示
し，Ｃは光導波路２のコア２ｂの膜厚を示す。

【００３０】前記下部クラッド層２ａの膜厚Ｄを、所定
の膜厚に対して±０．２５μｍ以内の精度とすれば、搭
載する光素子Ｐとの低損失な光結合を行うことが可能に
なる。

【００３１】なお、前記光導波路２は、ガラス材料より
なるガラス光導波路２や有機材料よりなるポリマ光導波
路２が、低損失な光の導波を行えること及び耐久性の面
から適している。このうち、ガラス材料としては石英ガ
ラスや多成分ガラスが、有機材料としてはフッ素化ポリ
イミドが、より低損失な光の導波を行えることなどから
優れている。

【００３２】（(3) 光素子搭載部） 前記光素子搭載
部３は、前記基板１の凸部１ｃの頂上部分を含む領域に
形成されるが、光素子Ｐが搭載される部分は凸部１ｃの
頂上が剥き出しになっている。これは光導波路２と光素
子Ｐの低損失な光結合を行うためである。

【００３３】前記光素子搭載部３上には、電極Ｅ及び光
素子Ｐを固定するとともに電気的導通を図るために半田
層Ｓが設けられる（図１(b)など参照）。

【００３４】（(4) その他） 前記光素子Ｐは、上下
を反転して光素子Ｐの上面（表面）を下にして光素子搭
載部３（凸部１ｃ）に搭載するのが好ましい。即ち、光
素子Ｐの上面を搭載面とするのが好ましい。それは、光
素子Ｐは、その製造プロセスに由来する特性として、上
面から活性層Ｐａの中心までの距離（光軸高さＡ）のバ
ラツキの方が、下面から活性層Ｐａの中心までの距離の
バラツキよりも小さいからである。したがって、光素子
Ｐの上下を反転させて光素子搭載部３に搭載する方が、
低損失な光結合を実現できるので好ましい。

【００３５】◎〔ハイブリッド光電子集積用実装基板の
作製方法〕 次に、第１の実施形態によるハイブリッド光電子集積用
実装基板Ｈの作製方法を、図３を参酌しながら説明す
る。図３は本発明に係る第１の実施形態によるハイブリ
ッド光電子集積用実装基板の作製方法を示す側断面図で
あるが、この側断面面は、図１（ａ）におけるＸ−Ｘ線
での断面を示す。

【００３６】(0) まず、必要に応じて、インゴットか
ら切出され、所定の処理が施された薄い円盤状の半導体
ウェーハのどちらか一方の面、即ち、基板１の基板裏面
１ｂとなる側の面を高精度研削し、半導体ウェーハの板
厚分布が０．５μｍ以下になるようにする。このように
すれば、基板１の板厚分布も０．５μｍ以下になり基板
表面１ａ上に形成される光回路２と搭載される光素子Ｐ
との低損失な光結合を図ることができる。半導体ウェー
ハの研削は、基板裏面１ｂとなる面を研削するのが好ま
しい。前記凸部１ｃを形成する基板表面１ａに研削によ
る損傷を与えないためである。なお、前記基板１の板厚
分布は、１μｍ程度までは許容される。当初から半導体
ウェーハの板厚分布が許容範囲内のものであれば、この
工程を省略することもできる。

【００３７】前記基板１の板厚分布を所定の数値内にす
ることに加えて、基板１の板厚が所定の板厚に対して±
０．２５μｍ以内の精度になるように仕上げるのが更に
好ましい。これにより基板１の基板裏面１ｂからコア２
ｂまでの高さを一定にすることが可能になり、外部の光
回路などとの光学的接続を行なう場合でも、低損失な光
結合を行うことができる。また、後述する下部クラッド
層２ａの研削時の膜厚の測定を省略したり簡略化したり
することができる。前記基板１の板厚の仕上げは、高精
度研削により半導体ウェーハの板厚を事前に所定の板厚
に対して±０．２５μｍ以内の精度に調整しておくこと
で達成される。半導体ウェーハは、前記と同じ理由によ
り、前記基板裏面１ｂとなる面を研削するのが好まし
い。

【００３８】なお、半導体ウェーハとしては、シリコン
ウェーハを用いるのが、作製時における加工性の面と、
でき上がった製品の形状の安定性や耐久性などの面から
優れている。

【００３９】(1) 前記基板１の基板表面１ａに光素子
Ｐを搭載するための凸部１ｃとなる、側面視して頂上が
平坦な凸形状の突起部を形成する（図３(b)参照）。こ
の突起部（即ち凸部１ｃ）の形成は、基板表面１ａ上に
所定形状のマスクを施し、このマスクに基づいてエッチ
ングを行なうことにより形成することができる。例え
ば、基板１がシリコンウェーハよりなるシリコン基板１
の場合、水酸化カリウム（ＫＯＨ）を用いたウェットエ
ッチングなどが用いられる。この際に、後の工程で形成
するマスクの位置合わせ用のマーカ１ｄや光素子Ｐを搭
載する際の位置決め用のマーカ１ｄの形成を、凸部１ｃ
の形成と同時に行っても良い。マーカ１ｄが形成される
凸部１ｃの頂上は、後の工程でエッチングや研削などが
施されることがないからである。このように凸部１ｃの
形成の際にマーカ１ｄを併せて形成することで、独立し
てマーカ１ｄを形成する工程を設ける必要がなくなる。

【００４０】(2) そして、基板１の基板表面１ａ上
に、下部クラッド層２ａを堆積する（図３(c)参照）。
その堆積する厚さは、前記した膜厚Ｄに、次の工程でこ
の下部クラッド層２ａが研削及び研磨される「加工し
ろ」をプラスして決定する。堆積する方法は、下部クラ
ッド層２ａを構成する材料がガラス材料であれば火炎加
水堆積法や電子ビーム蒸着法などが採用され、有機材料
であればスピンコート法などが採用される。この堆積方
法は、コア層２ｂ′及び上部クラッド層２ｃを堆積する
際にも採用される。

【００４１】(3) 前記(2)の段階では、下部クラッド層
２ａは、基板表面１ａの凸部１ｃに起因する突起を有し
ているので、まず、この突起を研削して平坦化する。平
坦化した後の下部クラッド層２ａの膜厚は、次の研磨工
程を考慮して目的とする膜厚よりも数μｍ程度厚いもの
とする。研削の際には、光干渉法などにより前記凸部１
ｃの頂上を基準とした下部クラッド層２ａの膜厚Ｄを測
定しながら研削するのが良い。削りすぎを防止するため
である。但し、基板１の板厚を所定の板厚に対して±
０．２５μｍ以内の精度（ばらつき）に仕上げておけ
ば、下部クラッド層２ａの研削時の膜厚の測定を省略し
たり簡略化したりすることができ、全体としてハイブリ
ッド光電子集積用実装基板Ｈの作製時間を短縮化するこ
とが可能になる。また、研削工程でダメージの少ない研
削を行なうことができれば、形状精度維持の難しい研磨
工程での加工量を減らすことができ、下部クラッド層２
ａの膜厚精度の悪化を防ぐことが可能になる。なお、前
記下部クラッド層２ａの膜厚は、前記した通り凸部１ｃ
の頂上を基準とした下部クラッド層２ａの厚さを意味す
る。

【００４２】前記研削工程で、例えばロータリ平面研削
盤を用いれば、膜厚の精度が所定の値に対して±０．２
５μｍ程度の精度に高精度研削を行なうことができる。
また、電解インプロセスドレッシング研削を用いれば、
研削対象物に与えるダメージが極めて少なく、かつ、あ
る程度の加工速度を実現することができる。加えて、電
解インプロセスドレッシング研削によれば、従来のビト
リファイド研削に比べて、加工面に残るスクラッチを大
幅に低減することができ、これにより研削後の研磨量も
大幅に低減することができる。例えば、下部クラッド層
２ａがガラス材料よりなる場合、研削時に加工面に残る
スクラッチ深さをビトリファイド研削の１／４に押さえ
ることが可能となる。したがって、研削後の研磨量も、
ビトリファイド研削により研削した場合の１／４の１〜
２μｍに押さえることが可能になる。

【００４３】研削を行なった下部クラッド層２ａは、研
磨が行なわれる。図３（ｄ）は、下部クラッド層２ａの
研削及び研磨が終わった後の状態を示す図である。この
段階で下部クラッド層２ａの膜厚が所定の膜厚Ｄ（図２
参照）になる。また、この研磨後の下部クラッド層２ａ
の表面が光素子Ｐとの光軸高さを調整する基準面２ｚに
なる。

【００４４】(4) 続いて、基準面２ｚの上にコア層２
ｂ′を堆積する（図３(e) 参照）。コア層２ｂ′は下部
クラッド層２ａと同じ材質が良い。良好なコア層２ｂ′
を形成するためである。但し、コア層２ｂ′は、導波す
る光を確実に閉じ込めるため、添加物などにより下部ク
ラッド層２ａ（及び上部クラッド層２ｃ）よりも高い屈
折率を有している。

【００４５】(5) そして、堆積したコア層２ｂ′につ
いてパターニング及びエッチングを行ない（リッジ加
工）、不要なコア層２ｂ′を除去し、光を導波する所定
形状のコア２ｂを形成する。この工程においては、コア
２ｂの下部に位置する下部クラッド層２ａはエッチング
されることがないので、コア２ｂは凸部１ｃの頂上から
所定の高さを保持する。エッチングは、例えば反応性イ
オンエッチング（ＲＩＥ）などのドライエッチングによ
り行なわれる。

【００４６】(6) 続いて、下部クラッド２ａ上及びコ
ア２ｂ上に、上部クラッド層２ｃを堆積し、コア２ｂを
包埋する（図３(f) 参照）。上部クラッド層２ｃは、下
部クラッド層２ａと同じ材料を用いて形成するのが品質
の面から優れている。この工程によりコア２ｂがクラッ
ド層（下部クラッド層２ａ及び上部クラッド層２ｃ）の
中に埋め込まれる。

【００４７】(7) 次に、上部クラッド層２ｃ上にパタ
ーニング及びエッチングを行ない、光素子搭載部３を形
成する（図３(g) 参照）。光導波路２となる部分は、エ
ッチングを行なわないでそのまま残す。光素子搭載部３
は凸部１ｃ上の所定部分を、凸部１ｃの頂上が露出する
まで垂直にエッチングが行なわれる。この際に使われる
エッチングは、前記の反応性イオンエッチングＲＩＥな
どが用いられる。このエッチングにより、光素子搭載部
３が形成されるとともに光導波路２の内部端面２ｇ-iが
形成される。

【００４８】(8) 最後に、光素子搭載部３に露出した
凸部１ｃ上に電極Ｅを形成するとともに半田層Ｓを設
け、ハイブリッド光電子集積用実装基板Ｈが完成する。
また、光素子搭載部３の所定の位置に光素子Ｐが搭載さ
れ、ハイブリッド光電子集積回路となる（図３(h)など
参照）。

【００４９】なお、光導波路２としては、ガラス材料よ
りなるガラス光導波路２及び有機材料よりなるポリマ光
導波路２が優れている。それは光導波路２の作製・加工
が容易であり、加えて作製された光導波路２の光の導波
特性や耐久性の面で優れるからである。ガラス材料とし
ては石英ガラスや多成分ガラスが、有機材料としてはフ
ッ素化ポリイミドなどのポリイミドが挙げられる。

【００５０】この第１の実施形態によれば、構成が簡素
で作製し易いハイブリッド光電子集積用実装基板Ｈの作
業方法を提供することができる。更に、これを確実・迅
速・高精度に作製することができる。

【００５１】《第２の実施形態》 次に、本発明の作製方法により作製される第２の実施形
態によるハイブリッド光電子集積用実装基板Ｈの説明を
行う。第１の実施形態と同一の部材などについては、同
一の符号を付してその説明を省略し若しくは簡略化す
る。

【００５２】◎〔ハイブリッド光電子集積用実装基板の
構造〕 第２の実施形態によるハイブリッド光電子集積用実装基
板Ｈと、前記説明した第１の実施形態によるハイブリッ
ド光電子集積用実装基板Ｈの構成はほぼ同じであり、違
いは、図４（ｂ）に示すように、基板１に形成した凸部
１ｃと１ｃ´の高さが異なる点である。これにより、光
導波路２のコア２ｂの形状を複雑にすることなく、異な
る光軸高さＡを有する光素子ＰとＰ´を同時に搭載する
ことができる。なお、図４は第２の実施形態によるハイ
ブリッド光電子集積用実装基板を示す図であり、（ａ）
図は上面図を示し、（ｂ）図は（ａ）図のＹ−Ｙ線にお
ける側断面図を示す。

【００５３】凸部１ｃと１ｃ′の高さの差は、搭載され
る光素子ＰとＰ′の光軸高さＡの差（ΔＡ）により決定
される。即ち、高さの低い凸部１ｃ′は、高さの高い凸
部１ｃよりもΔＡ分だけ高さが低くなるように形成され
ている。そして、高さの高い凸部１ｃに光軸高さＡの低
い光素子Ｐが搭載され、高さの低い凸部１ｃ′に光軸高
さＡの高い光素子Ｐ′が搭載され、それぞれの光素子Ｐ
・Ｐ′と光導波路２の光軸における高さの整合が図られ
る。ここで、光軸高さＡは、前記の通り、光素子Ｐの搭
載面から当該光素子Ｐの活性層Ｐａの中心までの高さを
意味する（図２参照）。なお、形成される凸部の高さは
２種類の高さに限定されるものではなく、搭載する光素
子Ｐの数及び光軸高さＡの違いにより適宜形成される。

【００５４】◎〔ハイブリッド光電子集積用実装基板の
作製方法〕 次に、第２の実施形態によるハイブリッド光電子集積用
実装基板Ｈの作製方法を、図５を参酌しながら説明す
る。この第２の実施形態による作製方法は、第１の実施
形態による作製方法とほぼ同じであので、第１の実施形
態の作製方法と異なる部分のみを説明する。ここで、図
５は、本発明に係る第２の実施形態によるハイブリッド
光電子集積用実装基板の作製方法を示す側断面図である
が、この図５の各図は、図４（ａ）におけるＹ−Ｙ線で
の側断面を示す。

【００５５】まず、高さの高い凸部１ｃの高さが、光素
子ＰとＰ′の光軸高さＡの差（ΔＡ）と同じ値になるよ
うに形成する（図５(b) 参照）。次に、凸部１ｃを形成
した際のマスクを残したまま（図示せず）、高さの低い
凸部１ｃ′を形成する箇所に所定形状のマスクを形成し
（図示せず）、エッチングを行う。これにより、高さの
高い凸部１ｃと高さの低い凸部１ｃ′が形成される（図
５(c) 参照）。なお、前記の通り、更に異なる高さの凸
部を形成してもよい。

【００５６】続いて、図５（ｄ）〜（ｇ）に示すよう
に、下部クラッド層２ａの堆積、平坦化（基準面２ｚの
形成）、コア２ｂの形成、上部クラッド層２ｃの堆積が
行われる。

【００５７】そして、エッチングにより光素子搭載部３
を形成するが（図５(h) 参照）、エッチングは高さの低
い凸部１ｃ′の頂上が露出するまで行なう。光素子Ｐと
Ｐ′と光導波路２との低損失な光結合を行うためであ
る。最後に、光素子搭載部３に電極Ｅ及び半田層Ｓを形
成し、ハイブリッド光電子集積用実装基板Ｈとする（図
４(b) 参照）。

【００５８】この第２の実施形態によれば、第１の実施
形態での利益に加えて、光軸高さＡの異なる光素子Ｐと
Ｐ′を混載することができる。更に、これを確実、迅速
かつ高精度に作製することができる。

【００５９】《第３の実施形態》 最後に、本発明の作製方法により作製される第３の実施
形態によるハイブリッド光電子集積用実装基板Ｈの説明
を行う。第１の実施形態及び第２の実施形態と同一の部
材などについては、同一の符号を付してその説明を省略
し若しくは簡略化する。

【００６０】◎〔ハイブリッド光電子集積用実装基板の
構造〕 第３の実施形態によるハイブリッド光電子集積用実装基
板Ｈと、前記説明した第１の実施形態及び第２の実施形
態によるハイブリッド光電子集積用実装基板Ｈの構成の
違いは、図６（ａ）〜（ｃ）に示すように、光ファイバ
Ｆの集積用の集積溝１ｇが形成されている点である。こ
れにより、光ファイバＦとの接続・集積が確実になる。
なお、図６は、本発明に係る第３の実施形態によるハイ
ブリッド光電子集積用実装基板を示す図であり、（ａ）
は斜視図を示し、（ｂ）は正面図を示し、（ｃ）は
（ａ）のＺ−Ｚ線における側断面図（光ファイバ集積
後）を示す。

【００６１】前記集積溝１ｇは、光ファイバＦをハイブ
リッド光電子集積用実装基板Ｈに集積する際に、光ファ
イバＦのコアＦａと光導波路２の外部端面２ｇ-eに露出
したコア２ｂ（の端面）とを良好に合致させるための役
割を果す。したがって、集積溝１ｇは、光ファイバＦを
容易に載置でき、かつ、光導波路２の外部端面２ｇ-eに
露出したコア２ｂと光ファイバＦのコアＦａとを確実に
接続できる位置である外部端面２ｇ-eの外側に形成する
のが良い。また、集積溝１ｇの軸線が、光導波路２の外
部端面２ｇ-eの近傍におけるコア２ｂの光軸に沿うよう
に形成するのがよい。なお、本実施形態においては、前
記の条件を満たす位置に集積溝１ｇを形成するために、
光導波路２の外部端面２ｇ-eの外側に基板１を延出した
延出部１ｔを設けた（図６(a) など参照）。

【００６２】前記集積溝１ｇの溝の幅、深さ及び長さ
は、所定形状の光ファイバＦを集積溝１ｇに載置（集
積）した際に、光ファイバＦのコアＦａと光導波路２の
外部端面２ｇ-eに露出したコア２ｂとの光軸が一致する
のに充分なものであればよく、集積溝１ｇの断面形状な
どは特定のものに限定されることはない。なお、光軸が
一致とは、通常の使用状態において支障がない程度に光
軸が一致していることを意味し、光軸が寸分違わず完全
に一致していることまでを意味するものではない。ま
た、集積溝１ｇの数も１つに限定されるものではなく、
光導波路２の外部端面２ｇ-eに露出したコア２ｂの数に
応じて、集積溝１ｇを複数設けても良い。更に、光ファ
イバＦとの良好な接続を図るため、前記延出部１ｔの起
端部の一部を切り欠いて切欠部１ｈを形成しても良い
（図６(a) など参照）。

【００６３】◎〔ハイブリッド光電子集積用実装基板の
作製方法〕 次に、第３の実施形態によるハイブリッド光電子集積用
実装基板Ｈの作製方法を、図７を参酌しながら説明す
る。この第３の実施形態による作製方法は、第１の実施
形態による作製方法とほぼ同じであるので、第１の実施
形態の作製方法を踏まえて説明する。ここで、図７は、
本発明に係る第３の実施形態によるハイブリッド光電子
集積用実装基板の作製方法を示す側断面図であるが、こ
の図７（ａ）〜（ｇ）は、図６（ａ）におけるＺ−Ｚ線
での側断面を示すが、このうち図７（ｂ′）は、図７
（ｂ）を正面から見た正面図を示すものである。

【００６４】まず、光素子Ｐを搭載するための凸部１ｃ
を形成する際に、前記集積溝１ｇを形成するための集積
溝用凸部１ｅを延出部１ｔ上に併せて形成する（図７
(a) 参照）。

【００６５】次に、形成した集積溝用凸部１ｅの所定部
をエッチングすることにより集積溝１ｇを形成する（図
７(b),(b')参照）。具体的には、集積溝１ｇとなる部分
以外の基板１をマスクで覆い、例えば基板１がシリコン
基板１であれば、水酸化カリウム水溶液をもってウェッ
トエッチングを行う。これにより、断面Ｖ字状の集積溝
１ｇが形成される。なお、図７（ｂ）などに示す符号１
ｆは、シリコン基板１をエッチングする際に付随的に形
成された傾斜面である。

【００６６】前記集積溝１ｇが形成された後は、第１の
実施形態及び第２の実施形態と同様に、下部クラッド層
２ａの堆積（図７(c) 参照）、基準面２ｚの形成（図７
(d)参照）、光導波路２及び光素子搭載部３の形成を行
う（図７(e)参照）。

【００６７】次に、光導波路２及び光素子搭載部３をマ
スクｍで保護し、エッチングにより延出部１ｔ及び集積
溝１ｇに堆積した光導波路材料を除去して、当該部分を
露出する（図７(f) 参照）。この際のエッチングには、
例えば光導波路材料がガラス材料であれば、フッ化水素
水などによりウェットエッチングを行う。フッ化水素水
によりウェットエッチングを行えば、シリコンよりなる
基板１がエッチングされることはない。

【００６８】最後に、例えばダイシングなどにより光導
波路２の延出部１ｔ側の端部を切断し、光導波路２の外
部端面２ｇ-eを形成する（図７(g)参照）。外部端面２
ｇ-eは、垂直な断面となるように形成するのが好まし
い。光ファイバＦとの低損失な光結合を行うためであ
る。これにより、光ファイバ集積用の集積溝１ｇを備え
たハイブリッド光電子集積用実装基板Ｈが完成する。な
お、集積溝１ｇの数は、前記した通り、光導波路２の外
部端面２ｇ-eに露出したコア２ｂの数に応じて複数個形
成しても良い。また、必要に応じて延出部１ｔの起端部
の一部を切り欠いた切欠部１ｈを形成し、光ファイバＦ
をより光導波路２の外部端面２ｇ-eに近接できるように
して、両者の光学的接続を確実にしても良い。

【００６９】この第３の実施形態によれば、第１の実施
形態及び第２の実施形態での利益に加えて、光ファイバ
Ｆとハイブリッド光電子集積用実装基板Ｈとを、確実に
接続することができる。更に、ハイブリッド光電子集積
用実装基板Ｈを迅速かつ高精度に作製することができ
る。

【００７０】

【実施例】以下、実施例に基づいて、本発明を更に詳細
に説明する。

【００７１】《実施例１》・・〔図１〜図３参照〕 実施例１は、第１の実施形態に対応した実施例である。
まず、シリコンよりなる基板１上に、水酸化カリウム
（ＫＯＨ）水溶液を用いたウェットエッチングにより、
高さ３０μｍの凸部１ｃを同じ高さで２つ形成した。こ
の際、凸部１ｃ・１ｃの頂上に光素子Ｐ・Ｐを搭載する
際の位置決め用マーカ１ｄを同時形成した（図３(b) 参
照）。続いて、火炎堆積法により、石英ガラスよりなる
厚さ５０μｍの下部クラッド層２ａを堆積した（図３
(c) 参照）。次に、研削及び研磨を行い下部クラッド層
２ａを平坦化し、基準面２ｚを形成した（図３(d) 参
照）。この際の下部クラッド層２ａの膜厚は凸部１ｃの
頂上を基準として５μｍである。研削工程には、電解イ
ンプロセスドレッシング研削を用いた。電解インプロセ
スドレッシング研削により、ビトリファイド研削の場合
に比べ、研削時に加工面に残るスクラッチの深さを１／
４に減らすことができたので、次の研磨工程での研磨量
を１／４の１〜２μｍに抑えることが可能となった。

【００７２】この後、コア層２ｂ′の堆積及び反応性イ
オンエッチングＲＩＥによるコア２ｂの形成を行った
（図３(e) 参照）。そして、上部クラッド層２ｃの堆積
を行い、光導波路２を完成した（図３(f) 参照）。最後
に凸部１ｃ・１ｃ周りのクラッド材料を反応性イオンエ
ッチングＲＩＥにより除去し、光素子搭載部３・３を形
成するとともに、光素子搭載部３・３に電極Ｅ及び半田
層Ｓを形成して、ハイブリッド光電子集積用実装基板Ｈ
の作製を終了した（図３(g) 参照）。光導波路２、即ち
下部クラッド層２ａ、コア層２ｂ′及び上部クラッド層
２ｃはいずれも石英ガラスよりなる（炎堆積法使用）。

【００７３】このように作製されたハイブリッド光電子
集積用実装基板Ｈは、搭載する光素子Ｐとの間で良好な
結合効率が得られた。また、このハイブリッド光電子集
積用実装基板Ｈを用いて作製したレーザダイオード搭載
のハイブリッド光電子集積回路は、光出力及びそのバラ
ツキにおいて、従来のハイブリッド光電子集積用実装基
板Ｈ′を用いたものに比べて遜色無い特性が得られた。
具体的には、光素子Ｐとしてレーザダイオードを搭載し
た場合、このレーザダイオード駆動電流が３０ｍＡ時の
光出力は、本実施例によるものが１．２ｍＷ、従来例に
よるものが１．３ｍＷであった。また、光素子Ｐとして
フォトダイオードを搭載した場合、このフォトダイオー
ドの受光感度は、本実施例によるものが０．４３Ａ／
Ｗ、従来例によるものが０．４０Ａ／Ｗであった。な
お、本実施例のものは、更なる高性能化が可能である。

【００７４】《実施例２》・・〔図４、図５参照〕 実施例２は、第２の実施形態に対応した実施例であり、
光軸高さＡの異なる２つの光素子ＰとＰ′を搭載した例
である。なお、光軸高さの低い光素子Ｐの光軸高さＡは
５μｍ、光軸高さの高い光素子Ｐ′の光軸高さＡは１０
μｍである。また、エッチングや光導波路２の形成など
は、実施例１と同様の方法を採用した。

【００７５】まず、第１の実施形態と同様、ウェットエ
ッチングにより、シリコンよりなる基板１の基板表面１
ａに高さの高い凸部となる凸部１ｃを、両光素子Ｐと
Ｐ′の光軸高さＡの差分（ΔＡ）である５μｍの高さで
形成した（図５(b) 参照）。続いて、凸部１ｃのマスク
を残したまま（図示せず）高さの低い凸部１ｃ′形成の
ためのマスクを作製し、更に２５μｍ分同じ方法でエッ
チングを行った。以上の工程により、基板１上に２つの
高さの異なる凸部１ｃ・１ｃ′が形成された（図５(c)
参照）。なお、高さの高い凸部１ｃの基板表面１ａから
の高さは３０μｍである。

【００７６】そして、火炎堆積法により５０μｍ厚の石
英ガラスよりなる下部クラッド層２ａの堆積を行った
後、高さの高い凸部１ｃの頂上を基準として５μｍの下
部クラッド層２ａが残るように研削及び研磨を行い基準
面２ｚを形成した（図５(d)(e)参照）。更に、実施例１
と同様の工程で光導波路２の作製及び光素子搭載部３の
形成を行った（図５(f)-(h) 参照）。なお、光素子搭載
部３形成は反応性イオンエッチングＲＩＥにより、高さ
の低い凸部１ｃ′の頂上が露出するまで行った。この光
素子搭載部３に電極Ｅ及び半田層Ｓを設けてハイブリッ
ド光電子集積用実装基板Ｈとした（図４(b) 参照）。

【００７７】《実施例３》・・〔図６、図７参照〕 実施例３は、第３の実施形態に対応した実施例である。
エッチングや光導波路２、光素子搭載部３の形成など
は、実施例１及び実施例２と同様の方法を採用した。

【００７８】実施例３によるハイブリッド光電子集積用
実装基板Ｈの作製は、まず、シリコンよりなる基板１の
基板表面１ａ上に、水酸化カリウム水溶液によるウェッ
トエッチングにより高さ３０μｍの凸部１ｃ及び集積溝
用凸部１ｅを形成した（図７(a) 参照）。次に、この集
積溝用凸部１ｅに水酸化カリウム水溶液によるウェット
エッチングを行ない、集積溝１ｇを形成した（図７(b),
(b')参照）。集積溝１ｇの深さは、集積溝用凸部１ｅの
頂上を基準にして６５μｍになるように行った。この６
５μｍという深さは、集積される光ファイバＦの直径１
２５μｍの約半分の値である。

【００７９】次に、実施例１などと同様の方法により下
部クラッド層２ａの堆積を行ったが、前記集積溝１ｇを
完全に埋め込むために、下部クラッド層２ａの堆積膜厚
を９０μｍと厚くした（図７(c) 参照）。続いて、実施
例１などと同様の方法により基準面２ｚを形成するとと
もに、光導波路の作製及び光素子搭載部の形成を行った
（図７(d)(e)参照）。この際の下部クラッド層２ａの膜
厚は、凸部１ｃの頂上を基準にして５μｍである。

【００８０】そして、前記延出部１ｔ以外の部分にマス
クｍを形成し（図７(f) 参照）、フッ化水素水を用いた
ウェットエッチングにより、前記延出部１ｔ及び延出部
１ｔに形成された集積溝１ｇを覆う光導波路材料の除去
を行った。最後に、ダイシングにより前記光導波路２に
外部端面２ｇ-eを形成し、光ファイバＦを集積するため
の集積溝１ｇを備えたハイブリッド光電子集積用実装基
板Ｈとした（図７(g)参照）。なお、外部端面２ｇ-eの
形成の際に、延出部１ｔの起端部の一部を切り欠いて、
切欠部１ｈを同時に形成した（図７(g) など参照）。

【００８１】

【発明の効果】以上、説明したように、本発明はハイブ
リッド光電子集積用実装基板Ｈの作製を容易とする作製
方法を提供することができる。これにより、ハイブリッ
ド光電子集積回路の低コスト化を図ることが可能にな
る。更に、形成された光導波路２のコア２ｂと搭載され
る光素子Ｐの活性層Ｐａとの光軸高さ調整を確実に行う
ことができる。

【００８２】また、本発明の作製方法によれば、時間の
かかる光導波路２の膜形成工程を簡略化できる。しか
も、膜形成工程が火炎堆積法を用いるものであれば各膜
の屈折率と透明化温度の調整も簡略化することが可能に
なる。更に、研削などによりダメージを受けた凸部１ｃ
の頂上の熱酸化が不要になる。加えて、基板１上に形成
された凸部１ｃなどの構造物は、その後の工程で研削な
どがなされることがないので、凸部１ｃ形成する工程に
おいて、マーカ１ｄや高さの低い凸部１ｃ′などを併せ
て形成することができ、工程の更なる簡略化を図ること
ができる。

【００８３】また、本発明の作製方法によれば、高さの
低い凸部１ｃ′を確実に、任意の高さで、任意の数・場
所に形成することができる。

【００８４】さらに、本発明の作製方法によれば、集積
溝１ｇを確実迅速に形成することができるなどの、数々
の利益がある。

【図面の簡単な説明】

【図１】本発明の作製方法で作製された第１の実施形態
によるハイブリッド光電子集積用実装基板を示す図であ
る。（ａ）は斜視図を示し、（ｂ）は（ａ）のＸ−Ｘ線
における側断面図を示す。

【図２】本発明の作製方法で作製された第１の実施形態
によるハイブリッド光電子集積用実装基板の要部を示す
側断面図である。

【図３】本発明の第１の実施形態によるハイブリッド光
電子集積用実装基板の作製方法を示す側断面図である。

【図４】本発明の作製方法で作製された第２の実施形態
によるハイブリッド光電子集積用実装基板を示す図であ
る。（ａ）は上面図を示し、（ｂ）は（ａ）のＹ−Ｙ線
における側断面図を示す。

【図５】本発明の第２の実施形態によるハイブリッド光
電子集積用実装基板の作製方法を示す側断面図である。

【図６】本発明の作製方法で作製された第３の実施形態
によるハイブリッド光電子集積用実装基板を示す図であ
る。（ａ）は上面図を示し、（ｂ）は正面図を示し、
（ｃ）は（ａ）のＺ−Ｚ線における側断面図（光ファイ
バ集積後）を示す。

【図７】本発明の第３の実施形態によるハイブリッド光
電子集積用実装基板の作製方法を示す側断面図である。

【図８】従来のハイブリッド光電子集積用実装基板を示
す図である。（ａ）は斜視図を示し、（ｂ）はＷ−Ｗ線
における側断面図を示す。

【図９】従来のハイブリッド光電子集積用実装基板の作
製方法を示す側断面図である。

【符号の説明】

１ 基板 １ａ 基板表面 １ｂ 基板裏面 １ｃ 凸部（高さの高い凸部） １ｃ′ 凸部（高さの低い凸部） １ｄ マーカ １ｅ 集積溝用凸部 １ｆ 傾斜面 １ｇ 集積溝 １ｈ 切欠部 １ｔ 延出部 ２ 光導波路（光回路、ＰＬＣ） ２ａ 下部クラッド層 ２ｂ コア ２ｂ′ コア層 ２ｃ 上部クラッド層 ２ｇ-i 内部端面 ２ｇ-e 外部端面 ２ｚ 基準面 ３ 光素子搭載部 １１ 基板（従来例） １１ａ 基板表面 １１ｃ 凸部 １１ｄ マーカ １１ｚ 基準面 １２ 光導波路（従来例） １２ａ 下部クラッド層（第１の下部クラッド層） １２ｂ コア １２ｂ′ コア層 １２ｃ 上部クラッド層 １２ｄ 高さ調整層（第２の下部クラッド層） １２ｇ-i 内部端面 １２ｇ-e 外部端面 １２ｚ 基準面 １３ 光素子搭載部（従来例） Ａ 光軸高さ Ｂ 半田層高さ Ｃ 膜厚（コアの膜厚） Ｄ 膜厚（下部クラッド層の膜厚〔凸部頂上を基準
とした膜厚〕） Ｅ 電極 Ｆ 光ファイバ Ｆａ コア Ｓ 半田層 ｍ マスク Ｈ ハイブリッド光電子集積用実装基板 Ｈ′ 従来のハイブリッド光電子集積用実装基板 Ｐ 光素子（光軸高さの低い光素子） Ｐａ 活性層 Ｐ′ 光素子（光軸高さの高い光素子）

フロントページの続き (72)発明者 小薮 国夫 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 杉田 彰夫 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 安 光保 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 橋本 俊和 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 石川 良征 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (56)参考文献 特開 平８−327841（ＪＰ，Ａ) 特開 平11−202140（ＪＰ，Ａ) 特開 平８−78657（ＪＰ，Ａ) 特開 平10−39151（ＪＰ，Ａ) 特開 平９−15440（ＪＰ，Ａ) 特開 平８−111518（ＪＰ，Ａ) 特開 平10−48449（ＪＰ，Ａ) 特開 昭63−131104（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02B 6/12 - 6/14 G02B 6/42 - 6/43 H01L 27/15

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 片面の一部に頂上が平坦な凸部が形
   成された基板と、 前記基板の凸部が形成された面と同一面の所定領域
   に形成され、光を導波するコア並びに前記コアに光を閉
   じ込めるための下部クラッド層及び上部クラッド層と、
   更に、前記基板上に搭載する光素子を接続するための内
   部端面と前記基板外の外部素子若しくは光ファイバを接
   続するための外部端面とからなる光導波路と、 前記基板の前記凸部を含む領域よりなる前記光素子
   を搭載するための光素子搭載部と、から構成されるハイ
   ブリッド光電子集積用実装基板を作製する方法におい
   て、 (a) 前記基板上の所定箇所に前記頂上が平坦な凸部を
   形成する工程、 (b) 前記凸部が形成された基板上に単一層よりなる下
   部クラッド層を堆積する工程、 (c) 前記凸部の上に堆積された前記下部クラッド層を
   前記凸部の頂上が露出しないよう所定の厚みを残して研
   削及び研磨して、前記下部クラッド層の表面を平坦化す
   る工程、 (d) 前記下部クラッド層上に前記コアとなるコア層を
   堆積する工程、 (e) 前記コア層上にマスクを形成した後、前記基板方
   向に向けて垂直にエッチングを行ない、所定形状のコア
   を形成する工程、 (f) 前記コア及び前記下部クラッド層上に前記上部ク
   ラッド層を堆積して、前記コアを包埋し前記光導波路を
   形成する工程、 (g) 前記上部クラッド層上にマスクを形成した後、前
   記基板方向に向けて垂直に前記凸部の頂上に至るまでエ
   ッチングを行ない、前記光素子搭載部を形成する工程、 をこの順序で含むこと、 を特徴とするハイブリッド光電子集積用実装基板の作製
   方法。
2. 【請求項２】 前記工程(a) における前記凸部の形成時
   に、マスク合わせ用マーカ若しくは前記光素子を搭載す
   る際の位置決め用マーカを前記凸部の頂上に設けるこ
   と、を特徴とする請求項１に記載のハイブリッド光電子
   集積用実装基板の作製方法。
3. 【請求項３】 前記工程(c) において、前記研削の全部
   若しくは一部に、電解インプロセスドレッシング研削を
   用いること、を特徴とする請求項１又は請求項２に記載
   のハイブリッド光電子集積用実装基板の作製方法。
4. 【請求項４】 前記工程(a) における前記凸部の形成後
   に、前記形成した凸部とは異なる位置に前記凸部よりも
   高さの低い頂上が平坦な凸部を形成すること、を特徴と
   する請求項１乃至請求項３のいずれか１項に記載のハイ
   ブリッド光電子集積用実装基板の作製方法。
5. 【請求項５】 前記工程(a) において、前記凸部に加え
   て光ファイバ集積用の集積溝を形成するための集積溝用
   凸部を、前記基板の光導波路の外部端面となる部位より
   も外側に延出した延出部に形成し、次に、（a'） 前記
   光導波路の外部端面の近傍における前記コアの光軸に沿
   った前記集積溝を、前記延出部の集積溝用凸部に形成す
   る工程を設け、 更に、前記工程(g)の後に、(h) 前記集積溝を露出させ
   る工程、及び、(i) 前記光導波路の外部端面を形成する
   工程を設けること、を特徴とする請求項１乃至請求項４
   のいずれか１項に記載のハイブリッド光電子集積用実装
   基板の作製方法。
6. 【請求項６】 前記基板がシリコンウェーハより作製さ
   れるものであり、かつ、前記光導波路がガラス材料より
   なるガラス光導波路若しくは有機材料よりなるポリマ光
   導波路であること、を特徴とする請求項１乃至請求項５
   のいずれか１項に記載のハイブリッド光電子集積用実装
   基板の作製方法。