JPS62183168A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関する。

〔従来の技術〕

半導体基板にスイッチングなどの機能素子を形成した場
合素子として機能するのは半導体基板の表面から高々１
０μｍ程度の層であり、残りの半導体基板領域は絶縁体
基板におきかえた方が特性上都合の良いことが多い。

例えば、絶縁基板上に半導体素子を形成した半導体装置
はＳ　ＯＩ　（５ｉｌｉｃｏｎ　ｏｎ　Ｉｎ５ｕｌａｔ
ｏｒ）構造型などと呼ばれ、素子の高速化、高耐圧化な
どに有効である。しかし、従来のレーザあるいは電子ビ
ームによる再結晶化法によるＳＯＩ構造の形成方法では
シリコンの結晶性が十分でないため、期待される特性が
発揮できないという問題がある。

そこで、半導体単結晶基板上にすでに形成しである素子
表面層を接着剤を用いて第１の支持基板に固定し、基板
の裏面を物理化学的研磨方法などによって薄膜化し、続
いて、その面を第２の支持基板に絶縁性の接着剤を用い
て固定した後、第１の支持基板を再び物理化学的研磨方
法により除去して、素子表面を露出させる方法がジャパ
ニーズ・ジャーナル・オブ・アプライド・フィジックス
（Ｊａｐａｎｅｓｅ　ＪｏＩＩｒｎａｌ　ｏｆ　Ａｐｐ
目ｅｄ　Ｐｈｙｓｉｃｓ　）第２３巻、１０号、８１５
頁、１９８４年に報告されている。

〔発明が解決しようとする問題点１ 上述した従来の半導体装置の製造方法では、素子を第２
の支持基板に移すために２回の研磨工程が必要であり、
製造時間が長くなるという問題点があった。

本発明の目的は製造時間の短縮された半導体装置の製造
方法を提供することにある。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法は、半導体基板表面に講
と該渦中に形成された絶縁層とからなる素子分離領域を
形成する工程と、前記素子分離領域間の半導体基板上に
半導体素子を形成する工程と、前記半導体素子形成面に
樹脂からなる保持体を形成した後前記半導体基板の裏面
を研磨しながら除去し前記素子分離領域を露出させる工
程と、素子分離領域が露出した前記半導体基板の裏面に
絶縁性接着剤を介して支持基板を固定した後１可記保持
体分除去する工程とを陰んで構成される。

［実施例、１ 次に、本発明の実施例について図面を蓼照して説明する
。

第１図（ａ）〜（ｅ）は本発明の一実施例を説明する為
の工程順に示した半導体基板の断面図である。

まず第１図（ａ）に示すように、シリコン基板１の表面
に酸化シリコン膜を形成した後、所定部分をドライエツ
チング法等の微細加工技術を用いて除去し、残りの部分
の酸化シリコン膜をマスクとしてシリコン基板１に所望
の深さと垂直形状を有する講３をドライエツチング法に
より形成する。

この溝は半導体素子の分離領域となるため、溝幅を微細
にするほど素子の集積度は向上する。

次に、上記マスクとして用いた酸化シリコン膜を除去し
て、再度酸化シリコン膜２と窒化シリコン膜４をシリコ
ン基板１全面に形成する。

次に、第１図（ｂ）に示すように多結晶シリコン５を気
相成長法により、溝３の深さ以上の厚みに成長させて、
満３を埋め、通常の研磨法等により表面を平坦にし、そ
の後窒化シリコン膜４をマスクとして、熱酸化を施すこ
とにより、溝３内に埋め込まれた多結晶シリコン５の表
面のみに酸化膜２Ａを形成する。この工程により素子分
離領域が完成する。

次に、第１図（ｃ）に示すように溝３の中以外の窒化シ
リコン膜４と酸化シリコン膜２を除去した後、改めて、
所望の厚さのゲート酸化膜６を熱酸化法で形成し、次に
多結晶シリコンでゲート電極７を形成する。ゲート電極
７をマスクにして、イオン注入法により、ソース・ドレ
イン領域８を形成し、その後層間絶縁膜９をＣＶＤ法で
堆積した後、コンタクトホールを形成し、＾ｅ配線１０
を形成することによりＭＯ６集積回路の素子が完成する
。

次に、第１図（ｄ）に示すように、素子形成面にエポキ
シ系またはイミド系樹脂を５００μＩＴＩの厚みにスク
リーン印刷して保持体１２を形成した後、半導体基板１
の裏面を物理化学的研磨法により除去する。この研磨法
では砥粒としてコロイダルシリカを用い、化学液として
有機アミンを用いているため溝３を被覆している酸化シ
リコン膜２はシリコン基板１よりも加工速度がかなり小
さいため研磨加工を溝３の深さで止めることが制御でき
、素子形成層のみを容易に残すことができる。

次に、第１図（ｅ）に示すように、素子形成層の裏面を
絶縁性の高分子材料、例えばエポキシまたはボイリミド
からなる接着剤１５でシリコンウェーハや石英ガラスな
どの支持基板１６に接着固定した後、保持体１２を有機
溶剤で除去する。

このように、本実施例によれば、良好な結晶性を有する
素子形成層を１回の物理化学的研磨方法により容易に絶
縁体上に形成することかできる為、製造時間が短編され
ると共に素子の特性向上をはかることができる９また、
素子形成層の厚みは、分離講の深さにより自在に変える
ことができる。

尚、上記実施例において、接着剤として、エポキシ系ま
たはポリイミド系接着剤を用いたが池に、シリコーン系
およびポリエステル系等を用いてもよい。

また、実施例において、ＭＯ３集積回路の形成を例にあ
げたが、バイポーラ型集積回路等の池の種類の素子につ
いても同様に作ることができる。

さらに、実施例ではシリコン基板について述べたが、他
の半導体単結晶基板、例えば砒化ガリウムやインジウム
リンについても本発明を用いることができる。また素子
分離法としてはＬＯＣＯ３法やその変形など絶縁物で素
子分離する方法であれば用いることができる。

〔発明の効果〕

以上説明したように本発明は、素子形成面に樹脂からな
る保持体を形成し、半導体基板の裏面を研磨し、この研
磨面に絶縁性接着剤を介して支持基板を固定した後保持
体を除去することにより、半導体装置の製造時間を短縮
できるという効果がある。

【図面の簡単な説明】

第１１７１（ａ）−（ｅ）は本発明の一実施例を説明す
るための工程順に示した半導体基板の断面図である。 １・・・シリコン基板、２．２人・・・酸化シリコン膜
、３・・・溝、１１・・・窒化シリコン膜、５・・・多
結晶シリコン、６・・・ゲート酸１ヒ膜、７・・・ゲー
Ｉ・電極、８・・・ソース・ドレイン領域、９・・・層
間絶縁膜、１０・・Ａｅ配線、１２・・・保持体、１５
・・・接着剤、１６・・・支持基板。 手　ｌ　図

Claims (1)

【特許請求の範囲】
1. 半導体基板表面に溝と該溝中に形成された絶縁層とから
   なる素子分離領域を形成する工程と、前記素子分離領域
   間の半導体基板上に半導体素子を形成する工程と、前記
   半導体素子形成面に樹脂からなる保持体を形成した後前
   記半導体基板の裏面を研磨しながら除去し前記素子分離
   領域を露出させる工程と、素子分離領域が露出した前記
   半導体基板の裏面に絶縁性接着剤を介して支持基板を固
   定した後前記保持体を除去する工程とを含むことを特徴
   とする半導体装置の製造方法。