JP3109549B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3109549B2 JP3109549B2 JP04207675A JP20767592A JP3109549B2 JP 3109549 B2 JP3109549 B2 JP 3109549B2 JP 04207675 A JP04207675 A JP 04207675A JP 20767592 A JP20767592 A JP 20767592A JP 3109549 B2 JP3109549 B2 JP 3109549B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- silicon dioxide
- conductivity type
- dioxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に素子分離領域の形成方法に関する。
関し、特に素子分離領域の形成方法に関する。
【０００２】
【従来の技術】素子分離は大きく２つの目的がある。ま
ず第１は、トランジスタなど半導体基板表面に形成され
た素子と素子との絶縁を行なうことである。第２は、ト
ランジスタなど半導体基板表面に形成された素子の無い
部分を厚い（数百ｎｍ〜１０μｍ）絶縁膜でおおうこと
により、この絶縁膜上の配線や素子と半導体基板との間
の浮遊容量の低減を行なうことである。
ず第１は、トランジスタなど半導体基板表面に形成され
た素子と素子との絶縁を行なうことである。第２は、ト
ランジスタなど半導体基板表面に形成された素子の無い
部分を厚い（数百ｎｍ〜１０μｍ）絶縁膜でおおうこと
により、この絶縁膜上の配線や素子と半導体基板との間
の浮遊容量の低減を行なうことである。
【０００３】半導体装置の製造方法を説明するための工
程順の断面図である図４を参照すると、従来の素子分離
領域の形成方法は、初めに、シリコン基板２０１上に窒
化シリコン膜２０２を形成する。次に、ホトレジスト２
００をマスクに窒化シリコン２０２のパターニングを行
なう〔図４（ａ）〕。続いて、ホトレジスト２００に被
われていない部分のシリコン基板２０１を等方性エッチ
ングによりエッチングする〔図４（ｂ）〕。次に、ホト
レジスト２００除去後、窒化シリコン膜２０３を形成す
る〔図４（ｃ）〕。次に窒化シリコン膜２０２の下側に
位置する部分を除き、異方性エッチングにより窒化シリ
コン膜２０３を除去する〔図４（ｄ）〕。次に、水蒸気
酸化を行ない、窒化シリコン膜２０２，２０３に被われ
ていない部分のシリコン基板２０１表面を２酸化シリコ
ン膜２０４に変換する〔図４（ｅ）〕。次に、窒化シリ
コン膜２０２，２０３を除去し、図４（ｆ）に示す構造
を得る。
程順の断面図である図４を参照すると、従来の素子分離
領域の形成方法は、初めに、シリコン基板２０１上に窒
化シリコン膜２０２を形成する。次に、ホトレジスト２
００をマスクに窒化シリコン２０２のパターニングを行
なう〔図４（ａ）〕。続いて、ホトレジスト２００に被
われていない部分のシリコン基板２０１を等方性エッチ
ングによりエッチングする〔図４（ｂ）〕。次に、ホト
レジスト２００除去後、窒化シリコン膜２０３を形成す
る〔図４（ｃ）〕。次に窒化シリコン膜２０２の下側に
位置する部分を除き、異方性エッチングにより窒化シリ
コン膜２０３を除去する〔図４（ｄ）〕。次に、水蒸気
酸化を行ない、窒化シリコン膜２０２，２０３に被われ
ていない部分のシリコン基板２０１表面を２酸化シリコ
ン膜２０４に変換する〔図４（ｅ）〕。次に、窒化シリ
コン膜２０２，２０３を除去し、図４（ｆ）に示す構造
を得る。
【０００４】半導体装置の製造方法を説明するための工
程順の断面図である図５を参照すると、従来の素子分離
領域の別の形成方法は、まず、シリコン基板２１１上に
ホトレジスト２１２をパターニングし、次に異方性エッ
チングによりシリコン基板２１１に溝を形成する〔図５
（ａ）〕。次に、２酸化シリコン膜２１３を化学的気相
成長法（ＣＶＤ）により形成する〔図５（ｂ）〕。次
に、２酸化シリコン膜２１３をエッチングし、図５
（ｃ）に示す構造を得る。
程順の断面図である図５を参照すると、従来の素子分離
領域の別の形成方法は、まず、シリコン基板２１１上に
ホトレジスト２１２をパターニングし、次に異方性エッ
チングによりシリコン基板２１１に溝を形成する〔図５
（ａ）〕。次に、２酸化シリコン膜２１３を化学的気相
成長法（ＣＶＤ）により形成する〔図５（ｂ）〕。次
に、２酸化シリコン膜２１３をエッチングし、図５
（ｃ）に示す構造を得る。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
装置の素子分離領域の形成方法では、以下に示す欠点を
有していた。まず第１の方法では、ホトレジスト２００
のパターンに比べ、２酸化シリコン膜２０４は横方向に
広がり、素子分離領域の幅を増大させる。このことは半
導体装置の微細化を行なう上での障害となる。また、第
２の方法では、シリコン基板２１１の溝の幅が広い場
合、２酸化シリコン膜２１３の膜厚が溝の中央付近で薄
くなる。このため広い幅の素子分離領域を形成できない
という欠点を有していた。
装置の素子分離領域の形成方法では、以下に示す欠点を
有していた。まず第１の方法では、ホトレジスト２００
のパターンに比べ、２酸化シリコン膜２０４は横方向に
広がり、素子分離領域の幅を増大させる。このことは半
導体装置の微細化を行なう上での障害となる。また、第
２の方法では、シリコン基板２１１の溝の幅が広い場
合、２酸化シリコン膜２１３の膜厚が溝の中央付近で薄
くなる。このため広い幅の素子分離領域を形成できない
という欠点を有していた。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型の単結晶シリコン基板と、この一導
電型の単結晶シリコン基板の表面に形成された高濃度の
逆導電型の埋め込み層と、この高濃度の逆導電型の埋め
込み層の表面に設けられた低濃度の逆導電型の単結晶シ
リコン層とからなる半導体基体に設けられた半導体装置
の素子分離領域の形成方法において、上記単結晶シリコ
ン層の表面の素子分離領域が形成される領域に、底面が
上記高濃度の逆導電型の埋め込み層からなる凹部を形成
し、この凹部の底面に露出した高濃度の逆導電型の埋め
込み層の表面およびこの単結晶シリコン層の表面に熱酸
化による２酸化シリコン膜を形成し、単結晶シリコン層
の上面が露出するまで該熱酸化による２酸化シリコン膜
を除去して、この凹部の底面に露出した高濃度の逆導電
型の埋め込み層の表面にこの熱酸化による２酸化シリコ
ン膜からなる第１の２酸化シリコン膜を形成する第１の
工程と、選択的な液相成長法により上記第１の２酸化シ
リコン膜の表面に第２の２酸化シリコン膜成長させて、
上記凹部をこの第２の２酸化シリコン膜で埋設する第２
の工程とを有している。
造方法は、一導電型の単結晶シリコン基板と、この一導
電型の単結晶シリコン基板の表面に形成された高濃度の
逆導電型の埋め込み層と、この高濃度の逆導電型の埋め
込み層の表面に設けられた低濃度の逆導電型の単結晶シ
リコン層とからなる半導体基体に設けられた半導体装置
の素子分離領域の形成方法において、上記単結晶シリコ
ン層の表面の素子分離領域が形成される領域に、底面が
上記高濃度の逆導電型の埋め込み層からなる凹部を形成
し、この凹部の底面に露出した高濃度の逆導電型の埋め
込み層の表面およびこの単結晶シリコン層の表面に熱酸
化による２酸化シリコン膜を形成し、単結晶シリコン層
の上面が露出するまで該熱酸化による２酸化シリコン膜
を除去して、この凹部の底面に露出した高濃度の逆導電
型の埋め込み層の表面にこの熱酸化による２酸化シリコ
ン膜からなる第１の２酸化シリコン膜を形成する第１の
工程と、選択的な液相成長法により上記第１の２酸化シ
リコン膜の表面に第２の２酸化シリコン膜成長させて、
上記凹部をこの第２の２酸化シリコン膜で埋設する第２
の工程とを有している。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】半導体装置の製造方法を説明するための工
程順の断面図である図１を参照すると、本発明の第１の
関連技術による半導体装置の製造方法は、以下のとおり
になっている。まず、シリコン基板１０１に酸素をイオ
ン注入（例えばエネルギー２００ｋｅＶ，ドース量１０
18ｃｍ-2）し、この部分のシリコンを２酸化シリコン膜
１０２に変換し、シリコン基板１０１から単結晶シリコ
ン層１０３を電気的に分離する〔図１（ａ）〕。
程順の断面図である図１を参照すると、本発明の第１の
関連技術による半導体装置の製造方法は、以下のとおり
になっている。まず、シリコン基板１０１に酸素をイオ
ン注入（例えばエネルギー２００ｋｅＶ，ドース量１０
18ｃｍ-2）し、この部分のシリコンを２酸化シリコン膜
１０２に変換し、シリコン基板１０１から単結晶シリコ
ン層１０３を電気的に分離する〔図１（ａ）〕。
【０００９】次に、ホトレジスト１０４を単結晶シリコ
ン層１０３上に形成し、リソグラフィにより素子分離領
域形成予定部分のホトレジスト１０４を除去し、パター
ニングを行なう。次に、異方性エッチングによりホトレ
ジスト１０４に被われていない部分の単結晶シリコン層
１０３を除去する〔図１（ｂ）〕。
ン層１０３上に形成し、リソグラフィにより素子分離領
域形成予定部分のホトレジスト１０４を除去し、パター
ニングを行なう。次に、異方性エッチングによりホトレ
ジスト１０４に被われていない部分の単結晶シリコン層
１０３を除去する〔図１（ｂ）〕。
【００１０】次に、ホトレジスト１０４除去後、２酸化
シリコン膜１０５を液相成長法（ＬＰＤ）により、２酸
化シリコン膜１０２の露出している部分にのみ選択成長
し、単結晶シリコン層１０３の上面と２酸化シリコン膜
１０５の上面とをほぼ同じ高さにする〔図１（ｃ）〕。
なお、ホトレジスト１０４の除去は２酸化シリコン膜１
０５形成後でもよい。
シリコン膜１０５を液相成長法（ＬＰＤ）により、２酸
化シリコン膜１０２の露出している部分にのみ選択成長
し、単結晶シリコン層１０３の上面と２酸化シリコン膜
１０５の上面とをほぼ同じ高さにする〔図１（ｃ）〕。
なお、ホトレジスト１０４の除去は２酸化シリコン膜１
０５形成後でもよい。
【００１１】上記液相成長法は、例えばＨ2 ＳｉＦ6 ４
０ｗｔ％の水溶液１リットルに対してＨ3 ＢＯ4 ０．６
ｗｔ％の水溶液を１時間に１０〜５０ミリリットル添加
する溶液に、所要部分の２酸化シリコン膜１０２が露出
された状態の半導体装置を浸漬しておくことにより成膜
される。このとき、凹部の底部に露出した２酸化シリコ
ン膜１０２上にのみ選択的にＬＰＤ法によるこの２酸化
シリコン膜１０５の成長が起る。
０ｗｔ％の水溶液１リットルに対してＨ3 ＢＯ4 ０．６
ｗｔ％の水溶液を１時間に１０〜５０ミリリットル添加
する溶液に、所要部分の２酸化シリコン膜１０２が露出
された状態の半導体装置を浸漬しておくことにより成膜
される。このとき、凹部の底部に露出した２酸化シリコ
ン膜１０２上にのみ選択的にＬＰＤ法によるこの２酸化
シリコン膜１０５の成長が起る。
【００１２】半導体装置の製造方法を説明するための工
程順の断面図である図２を参照すると、本発明の第２の
関連技術による半導体装置の製造方法は、以下のとおり
になっている。まず、第１の単結晶シリコン基板（図示
せず）の表面に膜厚約１μｍの２酸化シリコン膜１１１
を形成する。次に、この２酸化シリコン膜１１１の表面
に第２の単結晶シリコン基板（図示せず）を接着し、こ
の第２の単結晶シリコン基板の表面の研削を行ない、膜
厚２〜３μｍの単結晶シリコン層１１２を形成する〔図
２（ａ）〕。以下、上記第１の関連技術による製造方法
と同様の方法により、ホトレジスト１１３をマスクに単
結晶シリコン層１１２の異方性エッチングを行なう〔図
２（ｂ）〕。次に、ホトレジスト１１３の除去後、液相
成長法により２酸化シリコン膜１１４を形成する〔図２
（ｃ）〕。
程順の断面図である図２を参照すると、本発明の第２の
関連技術による半導体装置の製造方法は、以下のとおり
になっている。まず、第１の単結晶シリコン基板（図示
せず）の表面に膜厚約１μｍの２酸化シリコン膜１１１
を形成する。次に、この２酸化シリコン膜１１１の表面
に第２の単結晶シリコン基板（図示せず）を接着し、こ
の第２の単結晶シリコン基板の表面の研削を行ない、膜
厚２〜３μｍの単結晶シリコン層１１２を形成する〔図
２（ａ）〕。以下、上記第１の関連技術による製造方法
と同様の方法により、ホトレジスト１１３をマスクに単
結晶シリコン層１１２の異方性エッチングを行なう〔図
２（ｂ）〕。次に、ホトレジスト１１３の除去後、液相
成長法により２酸化シリコン膜１１４を形成する〔図２
（ｃ）〕。
【００１３】なお、上記第１，および第２の関連技術
は、ＳＯＩ基板に適用したものであるが、石英基板の表
面にエピタキシャルシリコン層を有する半導体基体に対
してもこれらの関連技術は適用できる。
は、ＳＯＩ基板に適用したものであるが、石英基板の表
面にエピタキシャルシリコン層を有する半導体基体に対
してもこれらの関連技術は適用できる。
【００１４】半導体装置の製造方法を説明するための工
程順の断面図である図３を参照すると、本発明の一実施
例は、まず、ｐ- 型のシリコン基板１２１の上面よりヒ
素を拡散させ、ｎ+ 埋め込み層１２２を形成する。次
に、この上に膜厚約１μｍのｎ- エピタキシャル層１２
３を形成する〔図３（ａ）〕。
程順の断面図である図３を参照すると、本発明の一実施
例は、まず、ｐ- 型のシリコン基板１２１の上面よりヒ
素を拡散させ、ｎ+ 埋め込み層１２２を形成する。次
に、この上に膜厚約１μｍのｎ- エピタキシャル層１２
３を形成する〔図３（ａ）〕。
【００１５】次に、ホトレジスト１２４をマスクに異方
性シリコンエッチングを行ない、素子分離領域形成予定
部分のｎ- エピタキシャル層１２３を除去し、ｎ+ 埋め
込み層１２２を露出させる〔図３（ｂ）〕。
性シリコンエッチングを行ない、素子分離領域形成予定
部分のｎ- エピタキシャル層１２３を除去し、ｎ+ 埋め
込み層１２２を露出させる〔図３（ｂ）〕。
【００１６】次に、ホトレジスト１２４除去後、熱酸化
を行ないｎ- エピタキシャル層１２３およびｎ+ 埋め込
み層１２２の表面に２酸化シリコン膜１２５を形成す
る。このとき、ｎ- エピタキシャル層１２３に比べｎ+
埋め込み層１２２は酸化速度が速いため、この部分の２
酸化シリコン膜１２５は他に比べ厚くなる〔図３
（ｃ）〕。
を行ないｎ- エピタキシャル層１２３およびｎ+ 埋め込
み層１２２の表面に２酸化シリコン膜１２５を形成す
る。このとき、ｎ- エピタキシャル層１２３に比べｎ+
埋め込み層１２２は酸化速度が速いため、この部分の２
酸化シリコン膜１２５は他に比べ厚くなる〔図３
（ｃ）〕。
【００１７】次に、希フッ酸溶液を用いて２酸化シリコ
ン膜１２５をエッチングする。
ン膜１２５をエッチングする。
【００１８】このときのエッチング時間はｎ- エピタキ
シャル層１２３上の２酸化シリコン膜１２５は完全に除
去し、ｎ+ 埋め込み層１２２上の２酸化シリコン膜１２
５は残存する条件に設定する〔図３（ｄ）〕。
シャル層１２３上の２酸化シリコン膜１２５は完全に除
去し、ｎ+ 埋め込み層１２２上の２酸化シリコン膜１２
５は残存する条件に設定する〔図３（ｄ）〕。
【００１９】次に、上記第１，第２の関連技術による製
造方法と同様に、液相成長法により２酸化シリコン膜１
２６を形成する〔図３（ｅ）〕。
造方法と同様に、液相成長法により２酸化シリコン膜１
２６を形成する〔図３（ｅ）〕。
【００２０】
【発明の効果】以上説明したように本発明は、素子分離
領域の溝の底部に形成した第１の２酸化シリコン膜上に
選択的に第２の２酸化シリコン膜を成長するため、素子
分離領域幅の大小にかかわらず均一な膜厚のシリコン酸
化膜を得ることができる。
領域の溝の底部に形成した第１の２酸化シリコン膜上に
選択的に第２の２酸化シリコン膜を成長するため、素子
分離領域幅の大小にかかわらず均一な膜厚のシリコン酸
化膜を得ることができる。
【００２１】また、本発明の方法は、従来の方法で問題
となった２酸化シリコン膜の横方向への拡幅を生じない
ため、パターニングしたホトレジストと同じ幅の素子分
離領域を形成することができる。このため非常に細い
（ホトレジストの加工限界）の素子分離領域形成が可能
である。これにより半導体装置の高集積化と高集積化に
よる配線長短縮，寄生容量低減，抵抗低減による高性能
化が可能となるという効果を有する。
となった２酸化シリコン膜の横方向への拡幅を生じない
ため、パターニングしたホトレジストと同じ幅の素子分
離領域を形成することができる。このため非常に細い
（ホトレジストの加工限界）の素子分離領域形成が可能
である。これにより半導体装置の高集積化と高集積化に
よる配線長短縮，寄生容量低減，抵抗低減による高性能
化が可能となるという効果を有する。
【図１】本発明の第１の関連技術による半導体装置の製
造方法を説明するための工程順の断面図である。
造方法を説明するための工程順の断面図である。
【図２】本発明の第２の関連技術による半導体装置の製
造方法を説明するための工程順の断面図である。
造方法を説明するための工程順の断面図である。
【図３】本発明の一実施例を説明するための工程順の断
面図である。
面図である。
【図４】従来の半導体装置の製造方法を説明するための
工程順の断面図である。
工程順の断面図である。
【図５】従来の半導体装置の別の製造方法を説明するた
めの工程順の断面図である。
めの工程順の断面図である。
１０１，１２１，２０１，２１１ シリコン基板 １０２，１０５，１１１，１１４，１２５，１２６，２
０４，２１３ ２酸化シリコン膜 １０３，１１２ 単結晶シリコン層 １０４，１１３，１２４，２００，２１２ ホトレジ
スト １２２ ｎ+ 埋め込み層 １２３ ｎ- エピタキシャル層 ２０２，２０３ 窒化シリコン膜
０４，２１３ ２酸化シリコン膜 １０３，１１２ 単結晶シリコン層 １０４，１１３，１２４，２００，２１２ ホトレジ
スト １２２ ｎ+ 埋め込み層 １２３ ｎ- エピタキシャル層 ２０２，２０３ 窒化シリコン膜
Claims (1)
- 【請求項１】 一導電型の単結晶シリコン基板と、該一
導電型の単結晶シリコン基板の表面に形成された高濃度
の逆導電型の埋め込み層と、該高濃度の逆導電型の埋め
込み層の表面に設けられた低濃度の逆導電型の単結晶シ
リコン層とからなる半導体基体に設けられた半導体装置
の素子分離領域の形成方法において、前記単結晶シリコン層 の表面の前記素子分離領域が形成
される領域に、底面が前記高濃度の逆導電型の埋め込み
層からなる凹部を形成し、該凹部の底面に露出した該高
濃度の逆導電型の埋め込み層の表面および該単結晶シリ
コン層の表面に熱酸化による２酸化シリコン膜を形成
し、該単結晶シリコン層の上面が露出するまで該熱酸化
による２酸化シリコン膜を除去して、該凹部の底面に露
出した該高濃度の逆導電型の埋め込み層の表面に該熱酸
化による２酸化シリコン膜からなる第１の２酸化シリコ
ン膜を形成する第１の工程と、 選択的な液相成長法により前記第１の２酸化シリコン膜
の表面に第２の２酸化シリコン膜を成長させて、前記凹
部を該第２の２酸化シリコン膜で埋設する第２の工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04207675A JP3109549B2 (ja) | 1992-08-04 | 1992-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04207675A JP3109549B2 (ja) | 1992-08-04 | 1992-08-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661343A JPH0661343A (ja) | 1994-03-04 |
| JP3109549B2 true JP3109549B2 (ja) | 2000-11-20 |
Family
ID=16543709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04207675A Expired - Fee Related JP3109549B2 (ja) | 1992-08-04 | 1992-08-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3109549B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304202A (ja) * | 1992-04-02 | 1993-11-16 | Nec Corp | 半導体装置の製造方法 |
| JPH07201972A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体装置の製造方法 |
| JP3492279B2 (ja) | 2000-03-21 | 2004-02-03 | Ｎｅｃエレクトロニクス株式会社 | 素子分離領域の形成方法 |
| KR20020046477A (ko) * | 2000-12-14 | 2002-06-21 | 박종섭 | 반도체소자의 소자 격리막 형성 방법 |
-
1992
- 1992-08-04 JP JP04207675A patent/JP3109549B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 「月刊 Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ」１９９０年７月号（プレスジャーナル社）ｐｐ．８５−９２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0661343A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2647134B2 (ja) | 半導体装置を製造する方法 | |
| JPH0590397A (ja) | シリコン・オン・インシユレータ構造体の製造方法 | |
| JPS6240858B2 (ja) | ||
| JPH02260660A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS58220445A (ja) | 半導体集積回路の製造方法 | |
| JP3109549B2 (ja) | 半導体装置の製造方法 | |
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| KR100456705B1 (ko) | 반도체 장치의 제조 공정 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JPS6252950B2 (ja) | ||
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| KR100333374B1 (ko) | 더블 게이트를 갖는 에스오아이 소자의 제조방법 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| KR940009355B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0864810A (ja) | 縦型ｍｏｓ ｆｅｔの製造方法 | |
| KR940010920B1 (ko) | Soi 구조의 반도체 장치 제조 방법 | |
| JP2500427B2 (ja) | バイポ―ラ型半導体装置の製造方法 | |
| EP0236811A2 (en) | Method of manufacturing semiconductor device | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| US6150224A (en) | Method of manufacturing a semiconductor device with a bipolar transistor | |
| JPS59149030A (ja) | 半導体装置の製造法 | |
| JP3707978B2 (ja) | 半導体集積回路とその製造方法 | |
| JP2001274388A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000816 |
|
| LAPS | Cancellation because of no payment of annual fees |