KR20020046477A - 반도체소자의 소자 격리막 형성 방법 - Google Patents
반도체소자의 소자 격리막 형성 방법 Download PDFInfo
- Publication number
- KR20020046477A KR20020046477A KR1020000076673A KR20000076673A KR20020046477A KR 20020046477 A KR20020046477 A KR 20020046477A KR 1020000076673 A KR1020000076673 A KR 1020000076673A KR 20000076673 A KR20000076673 A KR 20000076673A KR 20020046477 A KR20020046477 A KR 20020046477A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- device isolation
- semiconductor substrate
- layer
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 3
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- -1 silicon oxide nitride Chemical class 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 포토 공정의 공정마진을 향상시킨 소자격리막의 형성 방법에 관한 것으로, 반도체기판상에 절연막을 형성하는 단계, 상기 절연막상에 감광막을 도포하는 단계, 기설정된 소자격리막용 포토마스크를 반전시킨 포토마스크를 이용하여 노광 및 현상으로 상기 감광막을 패터닝하는 단계, 상기 패터닝된 감광막을 이용하여 상기 절연막을 식각하여 상기 반도체기판의 소정 부분을 노출시키는 단계, 및 상기 식각된 절연막 사이의 상기 노출된 반도체기판상에 활성영역을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 콘택홀 형태의 소자격리막 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 소자 격리막(Isolation; ISO)은 LOCOS(Local Oxidation of Silicon) 또는 PGI(Profiled Grove Isolation) 등과 같은 통상적인 소자 격리 방법을 이용하여 반도체기판의 소정 부분에 필드절연막을 형성하여 활성영역을 한정하는 소자격리막을 형성한다.
소자 격리 방법 중에서 LOCOS 방법은 활성영역을 한정하는 산화 마스크인 질화막(Nitride)을 반도체기판상에 형성하고, 포토리소그래피(Photolithograpy) 방법으로 패터닝하여 반도체기판의 소정 부분을 노출시킨 후, 노출된 반도체기판을 산화시켜 소자 격리 영역으로 이용되는 필드산화막(Field Oxide)을 형성한다.
LOCOS 방법은 공정이 단순하고, 넓은 부위와 좁은 부위를 동시에 분리할 수 있다는 장점을 갖고 있지만, 측면산화에 의한 새부리(Bird's beak)가 형성되어 소자 격리 영역의 폭이 넓어져서 소오스/드레인 영역의 유효 면적을 감소시킨다. 또한, 필드산화막 형성시 산화막의 가장자리에 열 팽창계수의 차이에 따른 응력이 집중됨으로써, 실리콘 기판에 결정 결함이 발생하여 누설전류가 많은 단점이 있다.
다른 방법으로서 PGI 방법은 반도체기판을 식각하여 홈을 형성하고 그 홈에 절연 물질을 채워서 활성영역을 한정하므로써 새부리로 인해 활성영역을 잠식하는 문제를 해결할 수 있는 소자 격리 방법으로, 그 대표적인 예로는 STI(Shallow Trench Isolation) 방법이 있다.
STI 방법은 반도체기판상에 상기 반도체기판과 식각선택비가 양호한 질화막을 형성하고, 상기 질화막을 하드마스크(Hardmask)로 사용하기 위해 질화막을 포토리소그래피 방법으로 패터닝하여 질화막 패턴을 형성하고, 질화막 패턴을 하드 마스크로 사용하여 반도체기판을 소정 깊이로 건식 식각 방법으로 패터닝하여 트렌치를 형성한 후, 상기 트렌치에 절연막을 매립시킨 후 화학적기계적연마(Chemical Mechanical Polishing; CMP)하여 트렌치에 매립되는 필드절연막을 형성한다.
상술한 다양한 방법에 의해 형성되는 소자 격리막(ISO)은 반도체소자의 디자인룰(Design rule)이 점차 감소함에 따라 Z형, T형을 적용하다 최근에는 바(Bar)형 또는 섬(Island)형 소자격리막을 적용하고 있다.
도 1은 종래기술의 STI공정에 따른 소자격리패턴의 평면도로서, 130㎚ 디자인룰에서의 바형 소자격리패턴을 도시하고 있다.
도 1에 도시된 바와 같이, 각 바형 소자격리패턴(1)의 피치(p)는 260㎚이고, 바와 바사이의 간격(s)은 120㎚ 또는 그 이하를 유지하여야 원하는 크기의 활성영역을 얻을 수 있다.
도 2a 내지 도 2d는 도 1의 A-A'선에 따른 소자격리막의 형성 방법을 도시한 도면이다.
도 2a에 도시된 바와 같이, 반도체기판(11)상에 패드질화막(12)을 형성한 후, 패드질화막(12)상에 감광막(13)을 도포하고 노광 및 현상으로 감광막(13)을 패터닝한다. 이 때, 감광막(13)은 d1의 폭으로 패터닝되고, 패터닝된 감광막(13)사이는 d2의 간격을 갖는다.
도 2b에 도시된 바와 같이, 패터닝된 감광막(13)을 이용하여 패드질화막(12)을 식각하여 후속 소자격리영역을 노출시킨다. 계속해서, 감광막(13)을 제거한 후, 패드질화막(12)을 하드마스크로 하여 노출된 반도체기판(11)을 소정깊이로 식각하여 트렌치(14)를 형성한다.
도 2c에 도시된 바와 같이, 트렌치(14)를 포함한 패드질화막(12)상에 갭필특성이 우수한 산화막(15)을 형성한다.
도 2d에 도시된 바와 같이, 산화막(15)을 화학적기계적연마한 후, 잔류하는 패드질화막(12)을 제거하여 트렌치(14)에 매립되는 구조의 소자격리막(15a)을 형성한다.
상술한 바와 같이, 일정한 피치(Pitch)를 가진 패턴에서 라인(Line)과 스페이스(Space)간의 CD비(Critical Dimension Ratio)를 듀티비(Duty ratio)라 하는데, 일반적인 게이트, 비트라인과는 달리 소자격리패턴(ISO pattern)은 듀티비가 1:0.8로서 라인인 바(Bar)가 스페이스에 비해 더 크다. 일정 피치에서 바와 바 사이의 간격이 좁으면 간격이 넓은 경우보다 입사광의 콘트라스트(Contrast) 및 PEG의 확산 등의 요인으로 공정마진은 감소할 수 밖에 없다.
따라서, 소자격리패턴은 현재의 노광장치와 감광막의 콘트라스트를 감안할 때 난이도가 매우 높은 공정으로서 포토(Photo) 공정의 마진이 대단히 좁아 재작업공정을 실시해야 하며, 이로 인해 소자의 수율이 저하되는 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 소자 격리 공정의 좁은 공정마진으로 인한 소자의 수율 저하를 방지하고 공정을 단순화시키는데 적합한 소자격리막의 형성 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술의 STI 공정에 따른 바형 소자격리막패턴을 도시한 레이아웃도,
도 2a 내지 도 2d는 도 1의 A-A'선에 따른 소자격리막의 형성 방법을 도시한 도면,
도 3a 내지 도 3c는 본 발명의 일실시예에 따른 소자격리막의 형성 방법을 도시한 도면,
도 4a 내지 도 4b는 본 발명의 다른 실시예에 따른 소자격리막의 형성 방법을 도시한 도면,
도 5는 종래기술과 본 발명의 실시예에 따른 소자격리막이 노광에너지 변화와 포커스 오프셋(또는 최적 초점) 변화에 어떻게 변하는지를 보여주는 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22a : 산화막
23 : 감광막 24 : 에피택셜 실리콘층
25 : 폴리실리콘층 25a : 활성영역
상기 목적을 달성하기 위한 본 발명의 소자격리막의 형성 방법은 반도체기판상에 절연막을 형성하는 단계, 상기 절연막상에 감광막을 도포하는 단계, 기설정된 소자격리막용 포토마스크를 반전시킨 포토마스크를 이용하여 노광 및 현상으로 상기 감광막을 패터닝하는 단계, 상기 패터닝된 감광막을 이용하여 상기 절연막을 식각하여 상기 반도체기판의 소정 부분을 노출시키는 단계, 및 상기 식각된 절연막 사이의 상기 노출된 반도체기판상에 활성영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 상기 활성영역을 형성하는 단계는 상기 노출된 반도체기판상에 선택적 에피택셜 성장법을 이용하여 에피택셜 실리콘층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 상기 활성영역을 형성하는 단계는 상기 노출된 반도체기판을 포함한 전면에 폴리실리콘층을 형성하는 단계, 및 상기 폴리실리콘층을 화학적기계적연마하여 상기 식각된 절연막 사이에 매립되는 상기 활성영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 소자 격리막의 형성 방법을 도시한 도면이다.
도 3a에 도시된 바와 같이, 반도체기판(21)상에 산화막(22)을 형성하고, 산화막(22)상에 감광막(23)을 도포하고 노광 및 현상으로 감광막(23)을 패터닝한다. 이 때, 감광막(23)의 패터닝은 설정된 소자격리패턴 형성을 위한 포토마스크를 반전(Reverse)시켜 이루어진다. 즉, 소자격리패턴을 형성하기 위한 포토마스크 (Photomask)의 극성(Polarity)을 반전시키는데, 크롬층(Chrome)을 투광영역으로 변환하고 투광영역을 크롬층으로 형성하여 차광영역으로 변환한다.
상술한 바와 같이, d1의 폭과 d2의 간격으로 패터닝하는 종래기술의 포토마스크를 반전시켜 감광막(23)을 패터닝하면, 감광막(23)의 폭(d2)은 소자격리영역의 피치를 나타내며, 패터닝된 감광막(23)간의 간격(d1)은 소자격리영역간의 간격을 나타낸다.
다시 말하면, 종래 바형 소자격리패턴을 형성하는 부분은 소자격리패턴간의 간격이 되고, 소자격리패턴간의 간격은 바형 소자격리패턴이 되어 최적의 듀티비를 유지할 수 있다.
도 3b에 도시된 바와 같이, 감광막(23)을 이용하여 산화막(22)을 식각하여 반도체기판(21)의 소정 부분, 즉 활성영역을 노출시킨다. 여기서, 식각된 산화막 (22a)은 소자격리막으로 이용되며, 산화막(22a)은 실리콘계 산화막, 실리콘계 질화막(SixNy), 실리콘옥사이드나이트라이드(SiOxNy) 중 어느 하나를 이용한다.
도 3c에 도시된 바와 같이, 식각된 산화막(22a) 사이의 노출된 반도체기판 (21)에 선택적 에피택셜 성장법(Selective Epitaxial Growth; SEG)을 이용하여 에피택셜실리콘층(24)을 형성한다. 이 때, 에피택셜실리콘층(24)은 소자의 활성영역으로 이용되며, 산화막(22a)의 높이만큼 성장된다.
도 4a 내지 도 4b는 본 발명의 다른 실시예에 따른 소자격리막의 형성 방법을 도시한 도면으로서, 일실시예와 다르게 식각된 산화막(22a) 사이의 노출된 반도체기판(21)에 폴리실리콘을 형성한다.
도 4a에 도시된 바와 같이, 일실시예와 동일한 방법으로 소자격리패턴을 형성하기 위한 포토마스크를 반전시켜 소자격리막인 산화막(22a)을 형성한 후, 식각산화막(22a) 식각이 이루어진 반도체기판(21)의 전면에 폴리실리콘(25)을 증착한다.
도 4b에 도시된 바와 같이, 폴리실리콘(25)을 산화막(22a)이 드러날때까지 화학적기계적연마(CMP)하여 산화막(22a) 사이에 매립되는 활성영역(25a)을 형성한다.
전술한 것처럼, 본 발명은 STI 방법을 이용하여 바형 소자격리막을 형성하던 포토마스크를 반전시켜 R(Reverse)-STI 방법을 이용하여 콘택홀형 소자격리막을 형성한다.
다음에 도시된 표 1은 종래기술과 본 발명의 실시예에 따른 포토 공정의 마진을 비교한 표이다.
| DOF(㎛) | E/L(Exposure Latitude) | |||
| 최적 초점 | 0.2㎛ 디포커스 | 0.4㎛ 디포커스 | ||
| STI | 0.42 | 9.4% | 5.2% | 0.0% |
| R-STI | 0.83 | 12% | 10.5% | 6.8% |
여기서, EL은 노광에너지의 변화에 대해 패턴의 DICD(Develop Inspect Critical Dimension)변화량을 수치화한 것으로 디포커스(Defocus)에서도 7% 이상의 값이 확보되어야 한다. 또한, 최적 초점(Best focus)은 노광할 때 최적의 패턴 프로파일을 얻을 수 있는 포커스 오프셋(Focus offset)을 의미한다.
표 1에 나타난 바와 같이, 0.2㎛ 디포커스 상황에서도 본 발명의 소자격리막은 10.5%의 EL수치를 보이는 것에 반해, 종래의 소자격리막은 5.2%에 불과하여 7%이상을 확보하고 있지 않음을 알 수 있다. 또한, DOF(Depth Of Focus) 마진 역시 거의 두배의 차이를 보이고 있다.
도 5는 종래기술과 본 발명의 실시예에 따른 소자격리막이 표 1에 나타난 노광에너지 변화와 포커스 오프셋(또는 최적 초점) 변화에 어떻게 변하는지를 보여주는 도면으로서, 본 발명의 실시예(R-STI)에서는 콘택홀 형태의 소자격리막이 형성되며, 종래(STI)에 비해 포토공정의 마진이 증가함을 알 수 있다.
또한, 기설정 소자격리패턴 형성용 포토마스크를 반전시켜 바가 스페이스가 되고 스페이스가 바가 되도록 패터닝하므로 이상적인 듀티비, 즉 바가 스페이스보다 크게 유지할 수 있음을 알 수 있다.
상술한 바와 같이, 본 발명의 소자격리막 형성 방법은 종래 STI 공정에 비해 공정단계를 감소시킬 수 있고, 130㎚ 이하의 디자인룰을 갖는 공정에서도 충분히 적용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 소자격리막의 형성 방법은 소자격리막 형성시 포토리소그래피 공정의 공정마진, 즉 EL을 30% 이상 향상시키고 DOF를 50% 이상 향상시킬 수 있는 효과가 있다.
또한, 마스크이후의 식각 및 증착 또는 화학적기계적연마 공정을 단순화시킬수 있으며, 넓은 공정마진으로 인해 재작업률 및 수율을 향상시킬 수 있는 효과가 있다.
Claims (5)
- 반도체소자의 제조 방법에 있어서,반도체기판상에 절연막을 형성하는 단계;상기 절연막상에 감광막을 도포하는 단계;기설정된 소자격리막용 포토마스크를 반전시킨 포토마스크를 이용하여 노광 및 현상으로 상기 감광막을 패터닝하는 단계;상기 패터닝된 감광막을 이용하여 상기 절연막을 식각하여 상기 반도체기판의 소정 부분을 노출시키는 홀형 소자격리막을 형성단계; 및상기 식각된 절연막 사이의 상기 노출된 반도체기판상에 활성영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 소자격리막의 형성 방법.
- 제 1 항에 있어서,상기 활성영역을 형성하는 단계는,상기 노출된 반도체기판상에 선택적 에피택셜 성장법을 이용하여 에피택셜 실리콘층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 소자격리막의 형성 방법.
- 제 1 항에 있어서,상기 활성영역을 형성하는 단계는,상기 노출된 반도체기판을 포함한 전면에 폴리실리콘층을 형성하는 단계; 및상기 폴리실리콘층을 화학적기계적연마하여 상기 식각된 절연막 사이에 매립되는 상기 활성영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 소자격리막의 형성 방법.
- 제 1 항에 있어서,상기 식각된 절연막은 콘택홀 형태로 형성되는 것을 특징으로 하는 소자격리막의 형성 방법.
- 제 1 항에 있어서,상기 절연막은 실리콘계 산화막, 실리콘계 질화막 또는 실리콘옥사이드나이트라이드 중 어느 하나의 절연막을 이용하는 것을 특징으로 하는 소자격리막의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000076673A KR20020046477A (ko) | 2000-12-14 | 2000-12-14 | 반도체소자의 소자 격리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000076673A KR20020046477A (ko) | 2000-12-14 | 2000-12-14 | 반도체소자의 소자 격리막 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020046477A true KR20020046477A (ko) | 2002-06-21 |
Family
ID=27681988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000076673A KR20020046477A (ko) | 2000-12-14 | 2000-12-14 | 반도체소자의 소자 격리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020046477A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473728B1 (ko) * | 2002-10-24 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661343A (ja) * | 1992-08-04 | 1994-03-04 | Nec Corp | 半導体装置の製造方法 |
| JPH07235591A (ja) * | 1994-02-24 | 1995-09-05 | Nec Corp | 半導体装置の製造方法 |
| JPH09148426A (ja) * | 1995-11-24 | 1997-06-06 | Sony Corp | 半導体装置の製造方法 |
| KR19980065680A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 반도체 장치의 소자 분리 절연 방법 |
| JP2000100931A (ja) * | 1998-09-25 | 2000-04-07 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2000
- 2000-12-14 KR KR1020000076673A patent/KR20020046477A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661343A (ja) * | 1992-08-04 | 1994-03-04 | Nec Corp | 半導体装置の製造方法 |
| JPH07235591A (ja) * | 1994-02-24 | 1995-09-05 | Nec Corp | 半導体装置の製造方法 |
| JPH09148426A (ja) * | 1995-11-24 | 1997-06-06 | Sony Corp | 半導体装置の製造方法 |
| KR19980065680A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 반도체 장치의 소자 분리 절연 방법 |
| JP2000100931A (ja) * | 1998-09-25 | 2000-04-07 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473728B1 (ko) * | 2002-10-24 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100199368B1 (ko) | 반도체 소자 제조용 콘택 마스크 | |
| KR100944331B1 (ko) | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 | |
| JP3002961B2 (ja) | 位相反転マスク及びその製造方法 | |
| KR0127662B1 (ko) | 반도체 소자의 위상반전 마스크 제조방법 | |
| KR20020046477A (ko) | 반도체소자의 소자 격리막 형성 방법 | |
| KR100650859B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20090111063A (ko) | 반도체 소자의 형성 방법 | |
| US5658695A (en) | Method for fabricating phase shift mask comprising the use of a second photoshield layer as a sidewall | |
| KR20060117018A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100695434B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR100219485B1 (ko) | 위상반전 마스크 및 그 제조방법 | |
| KR20070075981A (ko) | 반도체 소자의 제조 방법 | |
| KR100419971B1 (ko) | 반도체소자 제조시의 패턴 형성을 위한 마스크 및 그 제조방법 | |
| KR20000041874A (ko) | 미세패턴 형성을 위한 마스크 및 그의 제작방법 | |
| KR0135052B1 (ko) | 얼라인패턴 형성방법 | |
| KR100604814B1 (ko) | 위상 에지 위상 반전 마스크 및 그 제조방법 | |
| KR19990081061A (ko) | 반도체장치의 미세 콘택홀 형성방법 | |
| KR100265989B1 (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| KR100227634B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020002676A (ko) | 반도체 소자의 위상 반전 마스크 제조방법 | |
| KR100379514B1 (ko) | Ｘ-레이 마스크 제조방법 | |
| KR100280812B1 (ko) | 위상 반전 마스크 및 그 제작 방법 | |
| KR0185785B1 (ko) | 위상반전 마스크의 제조방법 | |
| KR100305142B1 (ko) | 위상 반전 마스크의 형성 방법 | |
| KR100223273B1 (ko) | 레티클 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |