JPH09148426A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09148426A JPH09148426A JP32981495A JP32981495A JPH09148426A JP H09148426 A JPH09148426 A JP H09148426A JP 32981495 A JP32981495 A JP 32981495A JP 32981495 A JP32981495 A JP 32981495A JP H09148426 A JPH09148426 A JP H09148426A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- layer
- semiconductor
- insulating film
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 各素子領域を絶縁膜で分離した半導体装
置の製造方法において、結晶欠陥の発生を伴うことなく
素子形成領域の変換差をなくす。 【解決手段】 半導体基板１の表面上に絶縁膜２を形成
し、該絶縁膜２を選択的にエッチングし、該エッチング
部４に単結晶半導体層６を形成し、その後、該半導体層
６表面を研磨する。尚、かかる一連の工程を複数回繰り
返して種類の異なる半導体層を形成し、種類、特性の異
なる半導体素子を形成するようにしても良い。
置の製造方法において、結晶欠陥の発生を伴うことなく
素子形成領域の変換差をなくす。 【解決手段】 半導体基板１の表面上に絶縁膜２を形成
し、該絶縁膜２を選択的にエッチングし、該エッチング
部４に単結晶半導体層６を形成し、その後、該半導体層
６表面を研磨する。尚、かかる一連の工程を複数回繰り
返して種類の異なる半導体層を形成し、種類、特性の異
なる半導体素子を形成するようにしても良い。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、特に各素子領域を絶縁膜で分離した半導体装置の
製造方法に関する。
方法、特に各素子領域を絶縁膜で分離した半導体装置の
製造方法に関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ等の半導体デバイスは、多
数の素子が集積化して設けられており、各素子間は一般
に絶縁膜により分離されている。そして、絶縁膜による
分離方法として最も一般的な方法は選択酸化膜（ＬＯＣ
ＯＳ）により分離する方法である。図４（Ａ）、（Ｂ）
はそのような分離方法を採った半導体装置の断面構造を
示すものであり、（Ａ）は断面図、（Ｂ）はバーズビー
ク部を拡大して示す断面図である。
数の素子が集積化して設けられており、各素子間は一般
に絶縁膜により分離されている。そして、絶縁膜による
分離方法として最も一般的な方法は選択酸化膜（ＬＯＣ
ＯＳ）により分離する方法である。図４（Ａ）、（Ｂ）
はそのような分離方法を採った半導体装置の断面構造を
示すものであり、（Ａ）は断面図、（Ｂ）はバーズビー
ク部を拡大して示す断面図である。
【０００３】図４（Ａ）において、ａはシリコン半導体
基板、ｂは該シリコン半導体基板ａの表面を選択酸化す
ることにより形成された選択酸化膜で、素子間分離絶縁
膜としての役割を果たす。ｃは該選択酸化膜ｂにより他
の半導体素子から電気的に分離されたＭＯＳトランジス
タ、ｓはそのソース、ｄはそのドレイン、ｇはそのゲー
ト電極である。かかる素子間分離用の選択酸化膜ｂは、
シリコン半導体基板ａの表面を酸化してパッド酸化膜
（膜厚例えば１０ｎｍ）ｅ[ 図４（Ｂ）参照] を形成
し、その後、酸化すべきでない部分上をＳｉ3 Ｎ4 から
なる耐酸化マスク膜（膜厚例えば１００ｎｍ）ｆ[ 図４
（Ｂ）参照] によりマスクし、その状態で半導体基板ａ
表面を酸化することにより形成される。
基板、ｂは該シリコン半導体基板ａの表面を選択酸化す
ることにより形成された選択酸化膜で、素子間分離絶縁
膜としての役割を果たす。ｃは該選択酸化膜ｂにより他
の半導体素子から電気的に分離されたＭＯＳトランジス
タ、ｓはそのソース、ｄはそのドレイン、ｇはそのゲー
ト電極である。かかる素子間分離用の選択酸化膜ｂは、
シリコン半導体基板ａの表面を酸化してパッド酸化膜
（膜厚例えば１０ｎｍ）ｅ[ 図４（Ｂ）参照] を形成
し、その後、酸化すべきでない部分上をＳｉ3 Ｎ4 から
なる耐酸化マスク膜（膜厚例えば１００ｎｍ）ｆ[ 図４
（Ｂ）参照] によりマスクし、その状態で半導体基板ａ
表面を酸化することにより形成される。
【０００４】また、絶縁膜による分離方法として、図５
に示すようなトレンチ分離法もある。これは、半導体基
板ａの表面にトレンチｔを形成し、該トレンチｔを絶縁
物（例えばシリコン酸化物）ｈで埋めて該絶縁物ｈによ
り素子間分離するようにしたものである。
に示すようなトレンチ分離法もある。これは、半導体基
板ａの表面にトレンチｔを形成し、該トレンチｔを絶縁
物（例えばシリコン酸化物）ｈで埋めて該絶縁物ｈによ
り素子間分離するようにしたものである。
【０００５】
【発明が解決しようとする課題】ところで、図４
（Ａ）、（Ｂ）に示した選択酸化膜により素子間を分離
する半導体装置には、バーズビークｉが発生し、実際に
素子が形成できる素子領域と、上記耐酸化マスク膜ｆで
覆った領域（謂わば設計上の素子領域）との間に、変換
差と称される差が生じるという問題がある。というの
は、半導体基板ａの酸化工程で酸化をする酸素が耐酸化
マスク膜ｆ下の外側から耐酸化マスク膜ｆ下に侵入し、
酸化をするので、耐酸化マスク膜ｆ下にも酸化部分が生
じるからである。特に、パッド酸化膜ｅを通って比較的
多くの酸素が侵入し酸化部分を大きくする要因になる。
それは断面形状が鳥の嘴状なのでバーズビークＢｉｒ
ｄ’ｓ Ｂｅａｋと称される。従って、そのバーズビー
クにより実際に形成できる半導体素子領域が狭められ、
変換差が生じるのである。
（Ａ）、（Ｂ）に示した選択酸化膜により素子間を分離
する半導体装置には、バーズビークｉが発生し、実際に
素子が形成できる素子領域と、上記耐酸化マスク膜ｆで
覆った領域（謂わば設計上の素子領域）との間に、変換
差と称される差が生じるという問題がある。というの
は、半導体基板ａの酸化工程で酸化をする酸素が耐酸化
マスク膜ｆ下の外側から耐酸化マスク膜ｆ下に侵入し、
酸化をするので、耐酸化マスク膜ｆ下にも酸化部分が生
じるからである。特に、パッド酸化膜ｅを通って比較的
多くの酸素が侵入し酸化部分を大きくする要因になる。
それは断面形状が鳥の嘴状なのでバーズビークＢｉｒ
ｄ’ｓ Ｂｅａｋと称される。従って、そのバーズビー
クにより実際に形成できる半導体素子領域が狭められ、
変換差が生じるのである。
【０００６】このような変換差の存在は、ＭＯＳトラン
ジスタの場合には素子の微細化に伴い狭チャンネル効果
の発生要因になるので、好ましくない。かかる変換差は
パッド酸化膜ｅを薄くすることにより、そして耐酸化マ
スク膜ｆを厚くすることにより小さくすることができ得
る。というのは、パッド酸化膜ｅがバーズビークｉをつ
くる酸素を運ぶので、それを薄くすることにより酸素の
侵入量を少なくすることができ、そして、酸素の侵入を
阻む耐酸化マスク膜ｆを厚くすることにより侵入してバ
ーズビークをつくる酸素の侵入量を少なくすることがで
きるからである。
ジスタの場合には素子の微細化に伴い狭チャンネル効果
の発生要因になるので、好ましくない。かかる変換差は
パッド酸化膜ｅを薄くすることにより、そして耐酸化マ
スク膜ｆを厚くすることにより小さくすることができ得
る。というのは、パッド酸化膜ｅがバーズビークｉをつ
くる酸素を運ぶので、それを薄くすることにより酸素の
侵入量を少なくすることができ、そして、酸素の侵入を
阻む耐酸化マスク膜ｆを厚くすることにより侵入してバ
ーズビークをつくる酸素の侵入量を少なくすることがで
きるからである。
【０００７】しかし、パッド酸化膜ｅを薄くして耐酸化
マスク膜ｆを厚くすると、基板ａと耐酸化マスク膜ｆと
の間の熱膨張係数の違いに起因する熱ストレスをパッド
酸化膜ｅにより吸収しきれず、選択酸化膜の形成時に半
導体基板ａに結晶欠陥が発生する原因になる。従って、
パッド酸化膜ｅの膜厚を薄くすることには限界がある。
従って、変換差を小さくすることには限界があった。一
方、図５に示すトレンチ分離法によれば、かかる変換差
をなくすことができる。しかし、このような分離法に
は、トレンチを必要な深さ、例えば１乃至２μｍに均一
に形成することが極めて難しく、また、トレンチに絶縁
膜を埋めると応力により結晶欠陥が半導体基板に生じ易
くなるという問題もある。
マスク膜ｆを厚くすると、基板ａと耐酸化マスク膜ｆと
の間の熱膨張係数の違いに起因する熱ストレスをパッド
酸化膜ｅにより吸収しきれず、選択酸化膜の形成時に半
導体基板ａに結晶欠陥が発生する原因になる。従って、
パッド酸化膜ｅの膜厚を薄くすることには限界がある。
従って、変換差を小さくすることには限界があった。一
方、図５に示すトレンチ分離法によれば、かかる変換差
をなくすことができる。しかし、このような分離法に
は、トレンチを必要な深さ、例えば１乃至２μｍに均一
に形成することが極めて難しく、また、トレンチに絶縁
膜を埋めると応力により結晶欠陥が半導体基板に生じ易
くなるという問題もある。
【０００８】本発明はこのような問題点を解決すべく為
されたものであり、各素子領域を絶縁膜で分離した半導
体装置の製造方法において、結晶欠陥の発生を伴うこと
なく素子形成領域の変換差をなくすことを目的とする。
されたものであり、各素子領域を絶縁膜で分離した半導
体装置の製造方法において、結晶欠陥の発生を伴うこと
なく素子形成領域の変換差をなくすことを目的とする。
【０００９】
【課題を解決するための手段】本発明は、半導体基板の
表面上に絶縁膜を形成し、該絶縁膜を選択的にエッチン
グし、該エッチング部に半導体層を形成し、該半導体層
に半導体素子を形成することを特徴とする。従って、本
発明によれば、絶縁膜のエッチング部に半導体層を形成
するので、エッチング部を形成するマスクと、該エッチ
ング部内に形成される半導体層との間に差異が生じるお
それがなく、結晶欠陥の発生を伴うことなく変換差をな
くすことができる。
表面上に絶縁膜を形成し、該絶縁膜を選択的にエッチン
グし、該エッチング部に半導体層を形成し、該半導体層
に半導体素子を形成することを特徴とする。従って、本
発明によれば、絶縁膜のエッチング部に半導体層を形成
するので、エッチング部を形成するマスクと、該エッチ
ング部内に形成される半導体層との間に差異が生じるお
それがなく、結晶欠陥の発生を伴うことなく変換差をな
くすことができる。
【００１０】
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。図１（Ａ）乃至（Ｅ）は本発明
の第２の実施の形態を工程順に示す断面図である。 （Ａ）図１（Ａ）に示すように、半導体基板１上に比較
的厚い、例えば１μｍのシリコン酸化膜２を例えば熱酸
化により或いはＣＶＤにより形成する。 （Ｂ）次に、シリコン酸化膜２上にフォトレジスト膜３
を形成し、該フォトレジスト膜３を露光、現像によりパ
ターニングし、図１（Ｂ）に示すように、該フォトレジ
スト膜３をマスクとしてシリコン酸化膜２をエッチング
する。その後、該フォトレジスト膜３は除去する。
従って詳細に説明する。図１（Ａ）乃至（Ｅ）は本発明
の第２の実施の形態を工程順に示す断面図である。 （Ａ）図１（Ａ）に示すように、半導体基板１上に比較
的厚い、例えば１μｍのシリコン酸化膜２を例えば熱酸
化により或いはＣＶＤにより形成する。 （Ｂ）次に、シリコン酸化膜２上にフォトレジスト膜３
を形成し、該フォトレジスト膜３を露光、現像によりパ
ターニングし、図１（Ｂ）に示すように、該フォトレジ
スト膜３をマスクとしてシリコン酸化膜２をエッチング
する。その後、該フォトレジスト膜３は除去する。
【００１１】（Ｃ）次に、多結晶シリコン層（膜厚例え
ば５０ｎｍ）５をＣＶＤにより形成し、その後、異方性
エッチング、例えばＲＩＥによりエッチング部４内側面
のみに該多結晶シリコン層５が残存するようにする。図
１（Ｃ）はその異方性エッチング後の状態を示す。 （Ｄ）次に、シリコン半導体基板１の露出部分を下地と
してシリコンのｐ型エピタキシャル成長層６ｐを形成す
ることにより、図１（Ｄ）に示すように、シリコン酸化
膜２の各エッチング部４をシリコンエピタキシャル成長
層６で完全に埋めた状態になる。
ば５０ｎｍ）５をＣＶＤにより形成し、その後、異方性
エッチング、例えばＲＩＥによりエッチング部４内側面
のみに該多結晶シリコン層５が残存するようにする。図
１（Ｃ）はその異方性エッチング後の状態を示す。 （Ｄ）次に、シリコン半導体基板１の露出部分を下地と
してシリコンのｐ型エピタキシャル成長層６ｐを形成す
ることにより、図１（Ｄ）に示すように、シリコン酸化
膜２の各エッチング部４をシリコンエピタキシャル成長
層６で完全に埋めた状態になる。
【００１２】このエピタキシャル成長層６の形成は、所
謂選択エピタキシャル成長法により行うので、半導体基
板１の露出部分から半導体がエピタキシャル成長する
が、シリコン酸化膜２上には成膜されない。具体的に
は、例えばＳｉＨ2 Ｃｌ2 をＨ2 及びＨＣｌを反応ガス
として供給することにより選択エピタキシャル成長がで
きる。ＨＣｌの添加量は数ｖｏｌ％程度である。このＨ
Ｃｌがシリコン酸化膜２上に生じたエピタキシャル成長
層をエッチングするので選択エピタキシャル成長法が可
能なのである。また、エピタキシャル成長層６をｐ型に
する場合は、反応ガス中に例えばＢ2 Ｈ6 を添加する。
尚、もし導電型をｎ型にする場合には、ｎ型にするため
のガスとして例えばＰＨ3 を添加する。
謂選択エピタキシャル成長法により行うので、半導体基
板１の露出部分から半導体がエピタキシャル成長する
が、シリコン酸化膜２上には成膜されない。具体的に
は、例えばＳｉＨ2 Ｃｌ2 をＨ2 及びＨＣｌを反応ガス
として供給することにより選択エピタキシャル成長がで
きる。ＨＣｌの添加量は数ｖｏｌ％程度である。このＨ
Ｃｌがシリコン酸化膜２上に生じたエピタキシャル成長
層をエッチングするので選択エピタキシャル成長法が可
能なのである。また、エピタキシャル成長層６をｐ型に
する場合は、反応ガス中に例えばＢ2 Ｈ6 を添加する。
尚、もし導電型をｎ型にする場合には、ｎ型にするため
のガスとして例えばＰＨ3 を添加する。
【００１３】（Ｅ）その後、化学的機械研磨法により図
２（Ｅ）に示すように、表面を研磨する。これにより、
各エピタキシャル成長層６、６の表面がきれいな平坦面
になる。しかる後、エピタキシャル成長層６、６には例
えばｎＭＯＳトランジスタを形成する。尚、もしエピタ
キシャル成長層６がｎ型の場合には、ｐＭＯＳトランジ
スタを形成する。
２（Ｅ）に示すように、表面を研磨する。これにより、
各エピタキシャル成長層６、６の表面がきれいな平坦面
になる。しかる後、エピタキシャル成長層６、６には例
えばｎＭＯＳトランジスタを形成する。尚、もしエピタ
キシャル成長層６がｎ型の場合には、ｐＭＯＳトランジ
スタを形成する。
【００１４】このような半導体装置の製造方法によれ
ば、シリコン酸化膜２のエッチング部４、４にエピタキ
シャル成長層６、６を形成するので、エッチング部４、
４を形成するマスクと、該エッチング部４、４内に形成
されるエピタキシャル成長層６、６との間には選択酸化
法において存在するような変換率の生じるおそれがな
い。そして、深いトレンチを形成したり、そのトレンチ
に絶縁膜を埋めるということをしないので結晶欠陥が発
生するおそれをなくすことができる。即ち、結晶欠陥の
発生のおそれを伴うことなく変換差をなくすことができ
るのである。
ば、シリコン酸化膜２のエッチング部４、４にエピタキ
シャル成長層６、６を形成するので、エッチング部４、
４を形成するマスクと、該エッチング部４、４内に形成
されるエピタキシャル成長層６、６との間には選択酸化
法において存在するような変換率の生じるおそれがな
い。そして、深いトレンチを形成したり、そのトレンチ
に絶縁膜を埋めるということをしないので結晶欠陥が発
生するおそれをなくすことができる。即ち、結晶欠陥の
発生のおそれを伴うことなく変換差をなくすことができ
るのである。
【００１５】
【発明の実施の形態】図２（Ａ）乃至（Ｇ）は本発明の
第２の実施の形態を工程順に示す断面図である。 （Ａ）図２（Ａ）に示すように、半導体基板１上に比較
的厚い、例えば１μｍのシリコン酸化膜２を例えば熱酸
化により或いはＣＶＤにより形成する。
第２の実施の形態を工程順に示す断面図である。 （Ａ）図２（Ａ）に示すように、半導体基板１上に比較
的厚い、例えば１μｍのシリコン酸化膜２を例えば熱酸
化により或いはＣＶＤにより形成する。
【００１６】（Ｂ）次に、シリコン酸化膜２上にフォト
レジスト膜を形成し、該フォトレジスト膜３を露光、現
像によりパターニングし、該フォトレジスト膜をマスク
としてシリコン酸化膜２をエッチングする。その後、多
結晶シリコン層（膜厚例えば５０ｎｍ）５をＣＶＤによ
り形成し、しかる後、該多結晶シリコン層５に対する異
方性エッチング、例えばＲＩＥによりエッチング部４内
側面のみに該多結晶シリコン層５が残存するようにす
る。図２（Ｂ）はその異方性エッチング後の状態を示
す。本例ではこのエッチング部分４はｐ型半導体層（６
ｐ）を形成すべき部分に形成される。
レジスト膜を形成し、該フォトレジスト膜３を露光、現
像によりパターニングし、該フォトレジスト膜をマスク
としてシリコン酸化膜２をエッチングする。その後、多
結晶シリコン層（膜厚例えば５０ｎｍ）５をＣＶＤによ
り形成し、しかる後、該多結晶シリコン層５に対する異
方性エッチング、例えばＲＩＥによりエッチング部４内
側面のみに該多結晶シリコン層５が残存するようにす
る。図２（Ｂ）はその異方性エッチング後の状態を示
す。本例ではこのエッチング部分４はｐ型半導体層（６
ｐ）を形成すべき部分に形成される。
【００１７】（Ｃ）次に、シリコン半導体基板１の露出
部分をベースとしてシリコンのｐ型エピタキシャル成長
層６ｐを形成することにより、図２（Ｃ）に示すよう
に、シリコン酸化膜２の各エッチング部４をシリコンエ
ピタキシャル成長層６ｐで完全に埋めた状態になる。こ
の選択エピタキシャル成長は図１に示した実施の形態に
おける選択エピタキシャル成長法と同じ方法で行う。
部分をベースとしてシリコンのｐ型エピタキシャル成長
層６ｐを形成することにより、図２（Ｃ）に示すよう
に、シリコン酸化膜２の各エッチング部４をシリコンエ
ピタキシャル成長層６ｐで完全に埋めた状態になる。こ
の選択エピタキシャル成長は図１に示した実施の形態に
おける選択エピタキシャル成長法と同じ方法で行う。
【００１８】（Ｄ）その後、表面に例えば１００ｎｍ程
度の厚さを有するシリコン酸化膜８を例えばＣＶＤによ
り形成しする。これは、後にエピタキシャル成長層（６
ｎ）を形成するときに、ｎ型不純物がエピタキシャル成
長層６ｐ内に侵入するのを防止するためである。その
後、シリコン酸化膜２のｎ型エピタキシャル成長層６ｎ
を形成すべき部分を選択的にエッチングし、しかる後、
そのエッチングにより形成されたエッチング部４の内側
面に多結晶シリコン膜５を形成する。この形成方法は本
実施の形態の工程（Ｂ）の場合と同じである。図２
（Ｄ）は多結晶シリコン膜５の形成後の状態を示す。
度の厚さを有するシリコン酸化膜８を例えばＣＶＤによ
り形成しする。これは、後にエピタキシャル成長層（６
ｎ）を形成するときに、ｎ型不純物がエピタキシャル成
長層６ｐ内に侵入するのを防止するためである。その
後、シリコン酸化膜２のｎ型エピタキシャル成長層６ｎ
を形成すべき部分を選択的にエッチングし、しかる後、
そのエッチングにより形成されたエッチング部４の内側
面に多結晶シリコン膜５を形成する。この形成方法は本
実施の形態の工程（Ｂ）の場合と同じである。図２
（Ｄ）は多結晶シリコン膜５の形成後の状態を示す。
【００１９】（Ｅ）次に、図２（Ｅ）に示すように、選
択エピタキシャル成長法により上記エッチング部４にｎ
型のエピタキシャル成長層６ｎを形成する。この形成方
法は基本的にはエピタキシャル成長層６ｐの形成方法と
全く同じであるが、只、導電型をｎ型にするためのガス
としてＰＨ3 を添加する点でのみ異なる。 （Ｆ）次に、図２（Ｆ）に示すように、表面にシリコン
酸化膜９を熱酸化により或いはＣＶＤにより例えば１０
０ｎｍ程度の厚さに形成する。
択エピタキシャル成長法により上記エッチング部４にｎ
型のエピタキシャル成長層６ｎを形成する。この形成方
法は基本的にはエピタキシャル成長層６ｐの形成方法と
全く同じであるが、只、導電型をｎ型にするためのガス
としてＰＨ3 を添加する点でのみ異なる。 （Ｆ）次に、図２（Ｆ）に示すように、表面にシリコン
酸化膜９を熱酸化により或いはＣＶＤにより例えば１０
０ｎｍ程度の厚さに形成する。
【００２０】このように表面にシリコン酸化膜９を形成
するのは、シリコン酸化膜８で覆われているエピタキシ
ャル成長層６ｐ覆われていないエピタキシャル成長層６
ｎとで、化学的機械研磨するときに初期研磨速度の大き
な違いが生じて良好な化学的機械研磨ができず、両エピ
タキシャル成長層６ｐ、６ｎの表面を同じ高さにするこ
とが難しくなるという問題を回避するためである。
するのは、シリコン酸化膜８で覆われているエピタキシ
ャル成長層６ｐ覆われていないエピタキシャル成長層６
ｎとで、化学的機械研磨するときに初期研磨速度の大き
な違いが生じて良好な化学的機械研磨ができず、両エピ
タキシャル成長層６ｐ、６ｎの表面を同じ高さにするこ
とが難しくなるという問題を回避するためである。
【００２１】（Ｇ）その後、化学的機械研磨法により図
２（Ｇ）に示すように、表面を研磨する。これにより、
エピタキシャル成長層６ｐ及びエピタキシャル成長層６
ｎの表面がきれいな平坦面になる。その後、エピタキシ
ャル成長層６ｎにはｐＭＯＳＩＣを、エピタキシャル成
長層６ｎにはｎＭＯＳＩＣを形成する。その結果、ＣＭ
ＯＳＩＣを形成することができる。
２（Ｇ）に示すように、表面を研磨する。これにより、
エピタキシャル成長層６ｐ及びエピタキシャル成長層６
ｎの表面がきれいな平坦面になる。その後、エピタキシ
ャル成長層６ｎにはｐＭＯＳＩＣを、エピタキシャル成
長層６ｎにはｎＭＯＳＩＣを形成する。その結果、ＣＭ
ＯＳＩＣを形成することができる。
【００２２】このような半導体装置の製造方法によれ
ば、シリコン酸化膜２のエッチング部４、４にエピタキ
シャル成長層６ｎ、６ｐを形成するので、エッチング部
４を形成するマスクと、該エッチング部４、４内に形成
されるエピタキシャル成長層６ｎ、６ｄとの間に選択酸
化法において存在するような変換率の生じるおそれがな
い。そして、深いトレンチを形成したり、そのトレンチ
に絶縁膜を埋めるということをしないので結晶欠陥が発
生するおそれをなくすことができる。即ち、結晶欠陥の
発生のおそれを伴うことなく変換差をなくすことができ
る。この点では、第１の実施の形態と異なるところはな
い。そして、エピタキシャル成長層６ｎとエピタキシャ
ル成長層６ｐを別々に形成してその半導体領域の導電型
を変えるので、エピタキシャル成長層６ｎにはｐＭＯＳ
ＩＣを、エピタキシャル成長層６ｐにはｎＭＯＳＩＣを
というように異なる導電型のＩＣを形成することができ
る。
ば、シリコン酸化膜２のエッチング部４、４にエピタキ
シャル成長層６ｎ、６ｐを形成するので、エッチング部
４を形成するマスクと、該エッチング部４、４内に形成
されるエピタキシャル成長層６ｎ、６ｄとの間に選択酸
化法において存在するような変換率の生じるおそれがな
い。そして、深いトレンチを形成したり、そのトレンチ
に絶縁膜を埋めるということをしないので結晶欠陥が発
生するおそれをなくすことができる。即ち、結晶欠陥の
発生のおそれを伴うことなく変換差をなくすことができ
る。この点では、第１の実施の形態と異なるところはな
い。そして、エピタキシャル成長層６ｎとエピタキシャ
ル成長層６ｐを別々に形成してその半導体領域の導電型
を変えるので、エピタキシャル成長層６ｎにはｐＭＯＳ
ＩＣを、エピタキシャル成長層６ｐにはｎＭＯＳＩＣを
というように異なる導電型のＩＣを形成することができ
る。
【００２３】また、エピタキシャル成長層６ｎとエピタ
キシャル成長層６ｐのうち先に形成した方（本例ではエ
ピタキシャル成長層６ｐ）に、後に形成するエピタキシ
ャル成長法（本例ではエピタキシャル成長層６ｎ）の形
成時に悪影響を受けるのを避けるためにシリコン酸化膜
８を形成したが、それに留まらず、後に形成したエピタ
キシャル成長層にもその形成後表面にシリコン酸化膜９
を形成したので、表面研磨時にエピタキシャル成長層６
ｎとエピタキシャル成長層６ｐ表面の一方にはシリコン
酸化膜８があり、他方にはシリコン酸化膜がないという
ことがない。従って、両方にシリコン酸化膜８、９があ
るので、初期研磨速度に大きな差が生じるというおそれ
がない。依って、良好に研磨ができ、表面高さが不均一
になるというようなおそれがない。
キシャル成長層６ｐのうち先に形成した方（本例ではエ
ピタキシャル成長層６ｐ）に、後に形成するエピタキシ
ャル成長法（本例ではエピタキシャル成長層６ｎ）の形
成時に悪影響を受けるのを避けるためにシリコン酸化膜
８を形成したが、それに留まらず、後に形成したエピタ
キシャル成長層にもその形成後表面にシリコン酸化膜９
を形成したので、表面研磨時にエピタキシャル成長層６
ｎとエピタキシャル成長層６ｐ表面の一方にはシリコン
酸化膜８があり、他方にはシリコン酸化膜がないという
ことがない。従って、両方にシリコン酸化膜８、９があ
るので、初期研磨速度に大きな差が生じるというおそれ
がない。依って、良好に研磨ができ、表面高さが不均一
になるというようなおそれがない。
【００２４】尚、本実施の形態においては、異なる工程
で形成するエピタキシャル成長層は、導電型が異なって
いたが、そうではなく、同じ導電型であっても濃度が異
なるようにしても良い。また、半導体基板１の表面部に
高濃度の例えばｎ+ 型拡散層（埋込層）を形成してお
き、その後、図２に示したと同じような工程によりＢｉ
ＣＭＯＳＩＣを形成するようにしても良い。このよう
に、本実施の形態には種々の変形例が有り得る。
で形成するエピタキシャル成長層は、導電型が異なって
いたが、そうではなく、同じ導電型であっても濃度が異
なるようにしても良い。また、半導体基板１の表面部に
高濃度の例えばｎ+ 型拡散層（埋込層）を形成してお
き、その後、図２に示したと同じような工程によりＢｉ
ＣＭＯＳＩＣを形成するようにしても良い。このよう
に、本実施の形態には種々の変形例が有り得る。
【００２５】
【発明の実施の形態】図３（Ａ）乃至（Ｄ）は本発明の
第３の実施の形態を工程順に示す断面図である。 （Ａ）半導体基板１上に比較的厚い、例えば厚さ１μｍ
のシリコン酸化膜２を形成し、その後、図３（Ａ）に示
すように、該シリコン酸化膜２の半導体層を形成すべき
部分を選択的にエッチングする。
第３の実施の形態を工程順に示す断面図である。 （Ａ）半導体基板１上に比較的厚い、例えば厚さ１μｍ
のシリコン酸化膜２を形成し、その後、図３（Ａ）に示
すように、該シリコン酸化膜２の半導体層を形成すべき
部分を選択的にエッチングする。
【００２６】（Ｂ）次に、図２（Ｂ）に示すように、非
晶質シリコン（アモルファス）層１０を上記シリコン酸
化膜２よりも厚く堆積する。具体的には、例えば、温度
約４５０℃でシランＳｉＨ4 の熱分解をすることによ
り、あるいは温度約２５０℃でのプラズマＣＶＤにより
堆積することができる。 （Ｃ）次に、上記非晶質シリコン層１０を約６００℃、
約２４時間程度のアニールにより固相成長をさせること
により図２（Ｃ）に示すように単結晶化する。１０ｃは
単結晶シリコン層である。
晶質シリコン（アモルファス）層１０を上記シリコン酸
化膜２よりも厚く堆積する。具体的には、例えば、温度
約４５０℃でシランＳｉＨ4 の熱分解をすることによ
り、あるいは温度約２５０℃でのプラズマＣＶＤにより
堆積することができる。 （Ｃ）次に、上記非晶質シリコン層１０を約６００℃、
約２４時間程度のアニールにより固相成長をさせること
により図２（Ｃ）に示すように単結晶化する。１０ｃは
単結晶シリコン層である。
【００２７】（Ｄ）その後、第１あるいは第２の実施の
形態と同じ方法で化学的機械研磨法により研磨する。図
２（Ｄ）は研磨後の状態を示す。その後、各単結晶シリ
コン層１０ｃ、１０ｃ・・・に半導体素子を形成する。
形態と同じ方法で化学的機械研磨法により研磨する。図
２（Ｄ）は研磨後の状態を示す。その後、各単結晶シリ
コン層１０ｃ、１０ｃ・・・に半導体素子を形成する。
【００２８】本実施の形態によれば、第１、第２の実施
の形態と比較してエピタキシャル成長層等の形成を低温
度で行うことができるという利点がある。尚、本実施の
形態、即ち、非晶質シリコン層を堆積し、固相成長する
という技術は、ＣＭＯＳ、Ｂｉｐｏｌａｒ、ＢｉＣＭＯ
Ｓ等の製造技術に利用することができることはいうまで
もない。
の形態と比較してエピタキシャル成長層等の形成を低温
度で行うことができるという利点がある。尚、本実施の
形態、即ち、非晶質シリコン層を堆積し、固相成長する
という技術は、ＣＭＯＳ、Ｂｉｐｏｌａｒ、ＢｉＣＭＯ
Ｓ等の製造技術に利用することができることはいうまで
もない。
【００２９】
【発明の効果】本発明半導体装置の製造方法によれば、
絶縁膜のエッチング部に半導体層を形成するので、エッ
チング部を形成するマスクと、該エッチング部内に形成
される半導体層との間に差異が生じるおそれがなく、結
晶欠陥の発生を伴うことなく変換差をなくすことができ
る。
絶縁膜のエッチング部に半導体層を形成するので、エッ
チング部を形成するマスクと、該エッチング部内に形成
される半導体層との間に差異が生じるおそれがなく、結
晶欠陥の発生を伴うことなく変換差をなくすことができ
る。
【００３０】そして、絶縁膜形成工程、該絶縁膜の選択
的エッチングする工程、該エッチング部に半導体層を形
成する工程を含む一連の工程を複数回繰り返して絶縁膜
により互いに分離された複数種（導電型が異なる場合や
不純物濃度が異なる場合等がある。）の半導体層を半導
体基板上に形成することとすれば、一つの半導体基板の
複数種の半導体層に異なる種類、特性の半導体素子を形
成することができる。
的エッチングする工程、該エッチング部に半導体層を形
成する工程を含む一連の工程を複数回繰り返して絶縁膜
により互いに分離された複数種（導電型が異なる場合や
不純物濃度が異なる場合等がある。）の半導体層を半導
体基板上に形成することとすれば、一つの半導体基板の
複数種の半導体層に異なる種類、特性の半導体素子を形
成することができる。
【００３１】その場合、先に形成される半導体層の形成
後、その表面を絶縁膜で覆うことにより後で半導体層を
形成することにより先の半導体層が影響を受けることを
防止することができる。そして、後で形成される半導体
層の形成後、該半導体層の表面を絶縁膜で覆うことによ
り、化学的機械研磨等の方法で表面研磨をするときの各
半導体層における初期エッチング速度を均一化すること
ができる。従って、各半導体層を表面高さにばらつきが
ないように表面研磨を行うことができる。
後、その表面を絶縁膜で覆うことにより後で半導体層を
形成することにより先の半導体層が影響を受けることを
防止することができる。そして、後で形成される半導体
層の形成後、該半導体層の表面を絶縁膜で覆うことによ
り、化学的機械研磨等の方法で表面研磨をするときの各
半導体層における初期エッチング速度を均一化すること
ができる。従って、各半導体層を表面高さにばらつきが
ないように表面研磨を行うことができる。
【００３２】また、絶縁膜の選択的エッチング後、各エ
ッチング部の内側面にポリシリコン層を薄く形成し、そ
の後、選択エピタキシャル成長法によりエッチング部に
半導体層を形成するようにした場合には、エピタキシャ
ル成長層の形成過程でそれと絶縁膜との界面に結晶欠陥
が生じるのを防止することができる。
ッチング部の内側面にポリシリコン層を薄く形成し、そ
の後、選択エピタキシャル成長法によりエッチング部に
半導体層を形成するようにした場合には、エピタキシャ
ル成長層の形成過程でそれと絶縁膜との界面に結晶欠陥
が生じるのを防止することができる。
【図面の簡単な説明】
【図１】（Ａ）乃至（Ｅ）は本発明の第１の実施の形態
を工程順に示す断面図である。
を工程順に示す断面図である。
【図２】（Ａ）乃至（Ｇ）は本発明の第２の実施の形態
を工程順に示す断面図である。
を工程順に示す断面図である。
【図３】（Ａ）乃至（Ｄ）は本発明の第３の実施の形態
を工程順に示す断面図である。
を工程順に示す断面図である。
【図４】（Ａ）、（Ｂ）は従来技術の一つである選択酸
化法による分離方法を説明するためのもので、（Ａ）は
半導体装置の断面図、（Ｂ）はバーズビーク部を拡大し
て示す断面図である。
化法による分離方法を説明するためのもので、（Ａ）は
半導体装置の断面図、（Ｂ）はバーズビーク部を拡大し
て示す断面図である。
【図５】別の従来技術であるトレンチ分離型半導体装置
の断面図である。
の断面図である。
１ 半導体基板 ２ 絶縁膜 ３ フォトレジストによるマスク ４ エッチング部 ５ 多結晶シリコン膜 ６ 半導体層 ６ｐ、６ｎ 種類の異なる半導体層 ８ 先に形成した半導体層を覆う絶縁膜 ９ 後に形成した半導体層を覆う絶縁膜 １０ｃ 半導体層
Claims (5)
- 【請求項１】 半導体基板の表面上に絶縁膜を形成する
工程と、 上記絶縁膜を選択的にエッチングする工程と、 上記絶縁膜のエッチング部に半導体層を形成する工程
と、 上記半導体層に半導体素子を形成する工程と、 を有することを特徴とする半導体装置の製造方法 - 【請求項２】 半導体基板の表面上に絶縁膜を形成する
工程と、該絶縁膜を選択的にエッチングする工程と、該
絶縁膜のエッチング部に半導体層を形成する工程を備え
た一連の工程を複数回繰り返して絶縁膜により互いに分
離された複数種の半導体層を半導体基板上に形成するこ
とを特徴とする請求項１記載の半導体装置の製造方法 - 【請求項３】 先に形成する半導体層の形成後その表面
を絶縁膜で覆い、後で形成される半導体層の形成後、該
半導体層の表面を絶縁膜で覆って初期エッチング速度の
均一化を図ったうえで表面を研磨して表面を平坦化する
ことを特徴とする請求項２記載の半導体装置の製造方法 - 【請求項４】 絶縁膜の選択的エッチング後、各エッチ
ング部の内側面に多結晶シリコン層を薄く形成し、 その後、選択エピタキシャル成長法によりエッチング部
に半導体層を形成することを特徴とする請求項１、２又
は３記載の半導体装置の製造方法 - 【請求項５】 絶縁膜の選択的エッチング後、非晶質半
導体層を成長させて各エッチング部を非晶質半導体層に
より埋め、 その後、上記非晶質半導体層を単結晶化することを特徴
とする請求項１、２又は３記載の半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32981495A JP3500820B2 (ja) | 1995-11-24 | 1995-11-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32981495A JP3500820B2 (ja) | 1995-11-24 | 1995-11-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148426A true JPH09148426A (ja) | 1997-06-06 |
| JP3500820B2 JP3500820B2 (ja) | 2004-02-23 |
Family
ID=18225538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32981495A Expired - Fee Related JP3500820B2 (ja) | 1995-11-24 | 1995-11-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3500820B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020046477A (ko) * | 2000-12-14 | 2002-06-21 | 박종섭 | 반도체소자의 소자 격리막 형성 방법 |
| KR20020049807A (ko) * | 2000-12-20 | 2002-06-26 | 박종섭 | 반도체 디바이스의 소자 분리 방법 |
| KR100402101B1 (ko) * | 2001-06-23 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US6737315B2 (en) | 2001-09-20 | 2004-05-18 | Renesas Technology Corp. | Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate |
| JP2004266291A (ja) * | 2004-05-06 | 2004-09-24 | Toshiba Corp | 半導体装置 |
| CN1302538C (zh) * | 2003-11-14 | 2007-02-28 | 国际商业机器公司 | Cmos阱结构及其形成方法 |
| JP2008506271A (ja) * | 2004-07-15 | 2008-02-28 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Ｓｔｉ集積を行わない半導体成長プロセスを用いた能動領域の形成 |
| US7470603B2 (en) | 2006-07-12 | 2008-12-30 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices having laser-formed single crystalline active structures |
| JP2009503871A (ja) * | 2005-07-26 | 2009-01-29 | アンバーウェーブ システムズ コーポレイション | 代替活性エリア材料の集積回路への組み込みのための解決策 |
| US7560319B2 (en) | 2006-04-03 | 2009-07-14 | Samsung Electronics Co., Ltd. | Method for fabricating a semiconductor device |
| US7772671B2 (en) | 1999-06-30 | 2010-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device having an element isolating insulating film |
| DE102010001402A1 (de) * | 2010-01-29 | 2011-09-22 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verringerung der Kontamination in einem Prozessablauf zur Herstellung einer Kanalhalbleiterlegierung in einem Halbleiterbauelement |
| US8530355B2 (en) | 2005-12-23 | 2013-09-10 | Infineon Technologies Ag | Mixed orientation semiconductor device and method |
| CN114242651A (zh) * | 2022-02-24 | 2022-03-25 | 北京芯可鉴科技有限公司 | 浅槽隔离结构制作方法及浅槽隔离结构 |
-
1995
- 1995-11-24 JP JP32981495A patent/JP3500820B2/ja not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7772671B2 (en) | 1999-06-30 | 2010-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device having an element isolating insulating film |
| KR20020046477A (ko) * | 2000-12-14 | 2002-06-21 | 박종섭 | 반도체소자의 소자 격리막 형성 방법 |
| KR20020049807A (ko) * | 2000-12-20 | 2002-06-26 | 박종섭 | 반도체 디바이스의 소자 분리 방법 |
| KR100402101B1 (ko) * | 2001-06-23 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US6737315B2 (en) | 2001-09-20 | 2004-05-18 | Renesas Technology Corp. | Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate |
| US6890837B2 (en) | 2001-09-20 | 2005-05-10 | Renesas Technology Corp. | Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate |
| KR100503935B1 (ko) * | 2001-09-20 | 2005-07-26 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 제조방법 |
| CN1302538C (zh) * | 2003-11-14 | 2007-02-28 | 国际商业机器公司 | Cmos阱结构及其形成方法 |
| JP2004266291A (ja) * | 2004-05-06 | 2004-09-24 | Toshiba Corp | 半導体装置 |
| JP2008506271A (ja) * | 2004-07-15 | 2008-02-28 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Ｓｔｉ集積を行わない半導体成長プロセスを用いた能動領域の形成 |
| US8173502B2 (en) | 2004-07-15 | 2012-05-08 | Infineon Technologies Ag | Formation of active area using semiconductor growth process without STI integration |
| US7985642B2 (en) | 2004-07-15 | 2011-07-26 | Infineon Technologies Ag | Formation of active area using semiconductor growth process without STI integration |
| JP2009503871A (ja) * | 2005-07-26 | 2009-01-29 | アンバーウェーブ システムズ コーポレイション | 代替活性エリア材料の集積回路への組み込みのための解決策 |
| KR101329388B1 (ko) * | 2005-07-26 | 2013-11-14 | 앰버웨이브 시스템즈 코포레이션 | 다른 액티브 영역 물질의 집적회로 집적을 위한 솔루션 |
| US8530355B2 (en) | 2005-12-23 | 2013-09-10 | Infineon Technologies Ag | Mixed orientation semiconductor device and method |
| US9607986B2 (en) | 2005-12-23 | 2017-03-28 | Infineon Technologies Ag | Mixed orientation semiconductor device and method |
| US7560319B2 (en) | 2006-04-03 | 2009-07-14 | Samsung Electronics Co., Ltd. | Method for fabricating a semiconductor device |
| US7470603B2 (en) | 2006-07-12 | 2008-12-30 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices having laser-formed single crystalline active structures |
| DE102010001402A1 (de) * | 2010-01-29 | 2011-09-22 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verringerung der Kontamination in einem Prozessablauf zur Herstellung einer Kanalhalbleiterlegierung in einem Halbleiterbauelement |
| US8048748B2 (en) | 2010-01-29 | 2011-11-01 | Globalfoundries Inc. | Reducing contamination in a process flow of forming a channel semiconductor alloy in a semiconductor device |
| DE102010001402B4 (de) * | 2010-01-29 | 2011-11-03 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verringerung der Kontamination in einem Prozessablauf zur Herstellung einer Kanalhalbleiterlegierung in einem Halbleiterbauelement |
| US8513080B2 (en) | 2010-01-29 | 2013-08-20 | Globalfoundries Inc. | Reducing contamination in a process flow of forming a channel semiconductor alloy in a semiconductor device |
| CN114242651A (zh) * | 2022-02-24 | 2022-03-25 | 北京芯可鉴科技有限公司 | 浅槽隔离结构制作方法及浅槽隔离结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3500820B2 (ja) | 2004-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| JP3918565B2 (ja) | 半導体装置の製造方法 | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JP3500820B2 (ja) | 半導体装置の製造方法 | |
| JP2004039831A (ja) | 半導体装置の製造方法 | |
| KR100273615B1 (ko) | 반도체장치및그제조방법 | |
| US6087241A (en) | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method | |
| JP2007088138A (ja) | 半導体装置の製造方法 | |
| JP2021153163A (ja) | 半導体装置の製造方法、および半導体装置 | |
| JP2001156166A (ja) | 半導体装置の製造方法 | |
| JPH01130542A (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| JP2006237208A (ja) | 半導体装置およびその製造方法 | |
| CN101097856A (zh) | 半导体装置的制造方法及半导体装置 | |
| JP2839088B2 (ja) | 半導体装置 | |
| JPS6310895B2 (ja) | ||
| JP5520435B2 (ja) | 半導体素子の製造方法 | |
| US20070262380A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPH07183370A (ja) | 半導体装置の製造方法 | |
| JP2002184854A (ja) | 半導体装置の製造方法 | |
| JPH0529603A (ja) | 半導体装置の製造方法 | |
| JP3116609B2 (ja) | 半導体装置の製造方法 | |
| JPH06112481A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH10144780A (ja) | 半導体装置の製造方法 | |
| JP4575002B2 (ja) | 半導体装置の製造方法 | |
| JPS58190040A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |