DE102010001402A1 - Verringerung der Kontamination in einem Prozessablauf zur Herstellung einer Kanalhalbleiterlegierung in einem Halbleiterbauelement - Google Patents

Verringerung der Kontamination in einem Prozessablauf zur Herstellung einer Kanalhalbleiterlegierung in einem Halbleiterbauelement Download PDF

Info

Publication number
DE102010001402A1
DE102010001402A1 DE102010001402A DE102010001402A DE102010001402A1 DE 102010001402 A1 DE102010001402 A1 DE 102010001402A1 DE 102010001402 A DE102010001402 A DE 102010001402A DE 102010001402 A DE102010001402 A DE 102010001402A DE 102010001402 A1 DE102010001402 A1 DE 102010001402A1
Authority
DE
Germany
Prior art keywords
layer
forming
active region
gate electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010001402A
Other languages
English (en)
Other versions
DE102010001402B4 (de
Inventor
Stephan Kronholz
Berthold Reimer
Richard Carter
Fernando Koch
Gisela Schammler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102010001402A priority Critical patent/DE102010001402B4/de
Priority to US12/915,216 priority patent/US8048748B2/en
Priority to US13/237,265 priority patent/US8513080B2/en
Publication of DE102010001402A1 publication Critical patent/DE102010001402A1/de
Application granted granted Critical
Publication of DE102010001402B4 publication Critical patent/DE102010001402B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

In komplexen Anwendungen zur Herstellung von Metallgateelektrodenstrukturen mit großem ε in einer frühen Fertigungsphase wird eine schwellwerteinstellende Halbleiterlegierung auf der Grundlage eines selektiven epitaktischen Aufwachsprozesses abgeschieden, ohne dass die Rückseite der Substrate beeinflusst wird. Folglich können negative Auswirkungen, etwa die Kontamination von Substraten und Prozessanlagen, eine geringere Oberflächenqualität der Rückseite und dergleichen, unterdrückt oder reduziert werden, indem ein Maskenmaterial vorgesehen und dieses Material zumindest während des selektiven epitaktischen Aufwachsprozesses beibehalten wird.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegenden Erfindung komplexintegrierte Schaltungen mit aufwändigen Transistorelementen, die Gatestrukturen mit einer metallenthaltenden Elektrode und einem Gatedielektrikum mit großem ε aufweisen.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPUs, Speicherbauelementen, ASICs (anwendungsspezifischen integrierten Schaltungen), und dergleichen, macht es erforderlich, eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chip-Fläche gemäß einem spezifizierten Schaltungsaufbau herzustellen, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Verhalten der integrierten Schaltungen wesentlich bestimmen. Im Allgemeinen wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die CMOS-Technologie eine der vielversprechendsten Ansätze aufgrund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der CMOS-Technologie werden Millionen an Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistoren enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche gebildet sind, die durch stark dotierte Gebiete, die als Drain- und Sourcegebiete bezeichnet werden, und ein leicht dotiertes oder nicht dotiertes Gebiet, etwa einem Kanalgebiet, erzeugt ist, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und daran durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals aufgrund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt unter anderem von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit ist in Verbindung mit der Fähigkeit, schnell einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an die Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets ein wesentlicher Einflussfaktor für das Leistungsverhalten von MOS-Transistoren. Da somit die Geschwindigkeit des Erzeugens des Kanals, die von der Leitfähigkeit der Gateelektrode abhängt, und der Kanalwiderstand wesentlich die Transistoreigenschaften bestimmen, ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands und eine Verringerung des Gatewiderstands – ein wesentliches Entwurfskriterium, um einen Anstieg in der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Gegenwärtig wird der Hauptanteil integrierter Schaltungen auf der Grundlage von Silizium aufgrund dessen nahezu unbegrenzter Verfügbarkeit, aufgrund der gut verstandenen Eigenschaften des Siliziums und zugehörigen Materialien und Prozesse und aufgrund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde, hergestellt. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl in der absehbaren Zukunft für Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolation unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie etwa für Ausheizprozesse erforderlich sind, um Dotierstoffe zu aktivieren und um Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Aus den zuvor genannten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für eine Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Verhaltens der Feldeffekttransistoren wurde die Länge des Kanalgebiets kontinuierlich verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorverhalten durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung zu erreichen, ist ein gewisser Grad an kapazitiver Kopplung aufrechtzuerhalten, die durch den Kondensator erzeugt wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich, dass die Verringerung der Kanallänge eine größere kapazitive Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringen Schwellwertspannung zeigen eine exponentielle Zunahme des Leckstromes aufgrund der erforderlichen größeren kapazitiven Kopplungen der Gateelektrode an das Kanalgebiet, was durch Verringern der Dicke der Siliziumdioxidschicht erreicht wird. Beispielsweise erfordert in Hochleistungstransistoren eine Gatelänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl im Allgemeinen die Verwendung von Hochgeschwindigkeitstransistoren mit einem extrem kurzen Kanal auf Hochgeschwindigkeitssignalpfade beschränkt wird, wohingegen Transistoren mit einem längeren Kanal in weniger kritischen Signalwegen eingesetzt werden, erreicht der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, Werte bei einer Oxiddicke im Bereich von 1–2 nm, die nicht mehr mit den Anforderungen für viele Arten von integrierten Schaltungen vertraglich sind.
  • Daher wurde das Ersetzen von Siliziumdioxid zumindest teilweise als Material für Gateisolationsschichten in Betracht gezogen. Mögliche alternative Dielektrika sind solche Materialien, die eine deutlich höhere Permittivität besitzen, so dass eine physikalisch größere Dicke einer entsprechend ausgebildeten Gateisolationsschicht dennoch eine kapazitive Kopplung bietet, die ansonsten durch eine extrem dünne Siliziumdioxidschicht erreicht würde. Es wurde daher vorgeschlagen, Siliziumdioxid durch Materialien mit hoher Permittivität zu ersetzen, etwa durch Tantaloxid (Ta2O5), Strontiumtitanoxid (SrTiO3), Hafniumoxid (HfO2), HfSiO, Zirkonoxid (ZrO2) und dergleichen.
  • Bein Einführen einer konvexen Gatearchitektur auf der Grundlage von Dielektrika mit großem ε kann zusätzlich das Transistorbauelement verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode vorgesehen wird, so dass das für gewöhnlich verwendete Polysiliziummaterial ersetzt wird, da Polysilizium eine Ladungsträgerverarmung in der Nahe der Grenzfläche zum Gatedielektrikum zeigt, wodurch die wirksame Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Es wurde daher ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε für eine erhöhte Kapazität selbst bei einer weniger kritischen Dicke im Vergleich zu einer Siliziumdioxidschicht sorgt, wenn zusätzlich die Leckströme auf einem akzeptablem Niveau gehalten werden. Andererseits wird ein leitendes Metall enthaltendes Nicht-Polysiliziummaterial, etwa, Titannitrid und dergleichen, so hergestellt, dass es direkt mit dem dielektrischen Material mit großem ε in Kontakt ist, wodurch die Anwesenheit einer Verarmungszone im Wesentlichen verändert wird. Da die Schwellwertspannung der Transistoren wesentlich durch die Austrittsarbeit des Gateelektrodenmaterials bestimmt ist, das mit dem Gatedielektrikumsmaterial in Kontakt ist, muss eine geeignete Einstellung der wirksamen Austrittsarbeit im Hinblick auf die Leitfähigkeit der Art des betrachteten Transistors sichergestellt sein, da die gut etablierte Art der Einstellung der Austrittsarbeit durch geeignetes Dotieren von Polysiliziummaterial nicht mehr verfügbar ist.
  • Beispielsweise wenden geeignete metallenthaltende Gateelektrodenmaterialien, etwa Titannitrid und dergleichen, häufig in Verbindung mit einer geeigneten Metallsorte eingesetzt, etwa Lanthanum, Aluminium und dergleichen, um damit die Austrittsarbeit in geeigneter Weise für jede Art von Transistor einzustellen, das heißt für n-Kanaltransistoren und p-Kanaltransistoren, wobei in einigen Vorgehensweisen eine zusätzliche Bandlückenverschiebung für den p-Kanaltransistor erforderlich ist. Aus diesem Grunde wurde vorgeschlagen, die Schwellwertspannung einiger Transistorbauelemente einzustellen, indem ein spezielle gestaltetes Halbleitermaterial eine Grenzfläche zwischen dem Gatedielektrikumsmaterial und dem Kanalgebiet des Transistors vorgesehen wird, um in geeigneter Weise die Bandlücke des speziell gestalteten Halbleitermaterials an die Austrittsarbeit des metallenthaltenden Gateelektrodenmaterials „anzupassen”, wodurch die gewünschte geringe Schwellwertspannung des betrachteten Transistors erreicht wird. Typischerweise wird ein entsprechendes speziell gestaltetes Halbleitermaterial, etwa in Form von Silizium/Germanium und dergleichen, mittels einer epitaktischen Aufwachstechnik in einer frühen Fertigungsphase vorgesehen, wobei dies ebenfalls in einem zusätzlichen komplexen Prozessschritt repräsentiert, wobei jedoch komplexe Prozesse in einer sehr fortgeschrittenen Phase zum Einstellen der Austrittsarbeit und somit der Schwellwertspannungen vermieden werden.
  • Es zeigt sich jedoch, dass die Fertigungssequenz zur Herstellung der Schwellwert einstellenden Halbleiterlegierung einen wesentlichen Einfluss auf den gesamten Prozessablauf ausübt, wie dies nachfolgend detaillierter mit Bezug zu den 1a–1f beschrieben ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, das ein Substrat 101 aufweist, über welchem ein siliziumbasiertes Halbleitermaterial 102 mit einer geeigneten Dicke zur Herstellung von Transistorelementen vorgesehen ist. Eine Isolationsstruktur 102c ist in der Halbleiterschicht 102 ausgebildet und begrenzt lateral, und bildet damit aktive Gebiete 102a, 102b. In diesem Zusammenhang ist ein aktives Gebiet als ein Halbleitermaterial zu verstehen, in welchem ein geeignetes Dotierstoffprofil zu erzeugen ist, um damit pn-Übergänge für einen oder mehrere Transistoren zu erzeugen. In dem gezeigten Beispiel entspricht das aktive Gebiet 102a einem p-Kanaltransistor, während das aktive Gebiet 102b einem n-Kanaltransistor entspricht. Somit weisen die aktiven Gebiete 102a, 102b entsprechend eine geeignete grundlegende Dotierstoffkonzentration auf, um damit die grundlegende Leitfähigkeitsarbeit eines p-Kanaltransistors bzw. eines n-Kanaltransistors festzulegen. Ferner ist in der gezeigten Fertigungsphase eine Maskenschicht 105 auf den aktiven Gebieten 102a, 102b in Form eines Siliziumdioxidmaterials ausgebildet. Eine Ätzmaske 104 ist so vorgesehen, dass das aktive Gebiet 102b abgedeckt ist, während das aktive Gebiet 102a, d. h. die daraus ausgebildete Maskenschicht 103, der Einwirkung einer Ätzumgebung 105 ausgesetzt ist.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozessstrategien hergestellt werden. Die Isolationsstruktur 102c wird auf der Grundlage gut etablierter Lithografie-, Ätz-, Abscheide-, Einebnungs- und Ausheiztechniken hergestellt, wobei beispielsweise ein Graben in der Halbleiterschicht 102 auf der Grundlage eines Lithografieprozesses hergestellt wird, wobei der Graben nachfolgend mit einem geeigneten isolierenden Material, etwa Siliziumdioxid, Siliziumnitrid, und dergleichen aufgefüllt wird. Nach dem Abtragen von überschüssigem Material mit dem Einebnen der Oberflächentopografie wird die Bearbeitung typischerweise fortgesetzt, indem mehrere Implantationssequenzen ausgeführt werden, wobei ein geeignetes Maskierungsschema angewendet wird, um damit die erforderliche Wannendotierstoffsorte zum Erzeugen der grundlegenden Dotierstoffkonzentration in den aktiven Gebieten 102a, 102b entsprechend den Erfordernissen für die herzustellenden Transistoren einzuführen. Nach dem Aktivieren der Dotierstoffsorte und dem Rekristallisieren von durch Implantation hervorgerufenen Schäden wird die Bearbeitung fortgesetzt, indem die Maskenschicht 103 auf der Grundlage von beispielsweise einem Oxidationsprozess hergestellt wird, woran sich das Abscheiden eines Maskenmaterials, etwa eines Lackmaterials, einschließt, das nachfolgend in die Maske 104 mittels gut etablierter Lithografietechniken strukturiert wird. Als nächstes wird der Ätzprozess 105 ausgeführt, beispielsweise unter Anwendung eines nasschemischen Ätzrezepts auf der Grundlage von Flusssäure (HF), die eine sehr effiziente Chemikalie zum Entfernen von Siliziumdioxidmaterial selektiv in Bezug auf Siliziummaterial ist.
  • 1b zeigt schematisch das Halbleiterbauelement 100 nach der zuvor beschriebenen Prozesssequenz und nach dem Entfernen der Ätzmaske 104 (siehe 1a). Der Ätzprozess 105 wird typischerweise in einem geeigneten chemischen Reaktor ausgeführt, in welchem mehrere Substrate gleichzeitig bearbeitet werden, wobei die Ätzchemie auch auf der Rückseite (nicht gezeigt) des Substrats 101 vorgesehen wird, wodurch auch in effizienter Weise Oxidmaterial entfernt wird, das beim Vorsehen der Maskenmaterialien 103 erzeugt wurde. Beim Freilegen des aktiven Gebiets 102a wird das Bauelement 100 für einen nachfolgenden selektiven epitaktischen Aufwachsprozess vorbereitet, um eine Silizium/Germaniumlegierung auf dem aktiven Gebiet 102a zu erzeugen.
  • 1c zeigt schematisch das Halbleiterbauelement 100, wenn es einer weiteren Prozessumgebung 106 beim Vorbereiten des Bauelements 100 für den selektiven epitaktischen Aufwachsprozess ausgesetzt wird. Typischerweise wird die Prozessumgebung 106 in dem Abscheidereaktor eingerichtet, in dem höhere Temperaturen und geeignete reaktive Gaskomponenten angewendet wenden, um damit weitere Kontaminationsstoffe und Oxidreste von den freiliegenden Oberflächenbereichen des aktiven Gebietes 102a zu entfernen, wobei diese weiterhin in Form eines natürlichen Oxids und dergleichen vorhanden sein können. Während des Prozesses 106 wird auch eine Dicke der Maskenschicht 103 verringert, wobei dennoch ein ausgeprägter Teil verbleibt, um das aktive Gebiet 102 zu maskieren.
  • 1d zeigt schematisch das Halbleiterbauelement 100 während eines selektiven epitaktischen Aufwachsprozesses 108, in welchem Prozessparameter so gewählt werden, dass eine signifikante Materialabscheidung auf das freiliegende aktive Gebiet 102a beschränkt wird, während eine Materialabscheidung auf einem Siliziumdioxidoberflächenbereich etwa der Oberfläche der Isolationsstruktur 102c und der Maskenschicht 103, wesentlich unterdrückt wird. Zu diesem Zweck werden die Durchflussraten, der Druck, die Temperatur und dergleichen gemäß gut etablierter selektiver epitaktischer Aufwachsrezepte ausgewählt, um damit eine gewünschte hohe Abscheideselektivität in Bezug auf Silizium und Siliziumdioxidoberflächen zu erreichen. Während des selektiven epitaktischen Aufwachsprozesses 108 wird somit eine Silizium/Germaniumlegierung 109 selektiv auf dem aktiven Gebiet 102a erzeugt, wodurch ein Halbleitermaterial mit einer unterschiedlichen Bandlücke im Vergleich zu dem siliziumbasierten Material des aktiven Gebiets 102a gebildet wird. Generell üben die Materialzusammensetzung der Legierung 109 und deren Dicke einen starken Einfluss auf die schließlich erreichte Schwellwertspannung des p-Kanaltransistors aus, der in und über dem aktiven Gebiet 102a zu bilden ist. Beispielsweise liegt in anspruchsvollen Anwendungen eine Solldicke der Silizium/Germaniumlegierung 109 im Bereich von ungefähr 8–50 nm, wobei eine Dickenschwankung von mehreren Prozent zu einer ausgeprägten Variabilität der schließlich erreichten Transistoreigenschaften führt. Da die Transistoreigenschaften ferner stark von der weiteren Bearbeitung beeinflusst sein können, beispielsweise durch Herstellen eines dielektrischen Materials mit großem ε in Verbindung mit einem metallenthaltenden Elektrodenmaterial, insbesondere, wenn die kritische Ausheizarbeit des resultierenden Elektrodenmaterials in einer frühen Phase eingestellt wird, können jegliche Prozessunregelmäßigkeiten, etwa eine Kontamination und dergleichen, ebenfalls signifikant das Transistorverhalten und die Bauteilgleichmäßigkeit beeinflussen.
  • 1e zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung der Ätzumgebung 110 unterliegt, in der die Maske 103 (siehe 1d) selektiv in Bezug auf das aktive Gebiet 102b und selektiv zu dem aktiven Gebiet 102a, das nunmehr die Schwellwerteinstellung der Halbleiterlegierung 109 umfasst, entfernt wird. Der Ätzprozess kann auf der Grundlage von Flusssäure ausgeführt werden, die in einem chemischen Reaktor aufgebracht wird, wie dies zuvor erläutert ist, wodurch siliziumoxidbasiertes Material effizient von der Halbleiterschicht 102 und anderen freiliegenden Oberflächenbereichen, etwa der Rückseite des Substrats 101 und dergleichen entfernt wird.
  • 1f zeigt schematisch das Halbleiterbauelement 100 in einer werter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine erste Gateelektrodenstruktur 160a auf dem aktiven Gebiet 102a ausgebildet, d. h. auf der schwellwerteinstellenden Halbleiterlegierung 109, und umfasst ein Gatedielektrikumsmaterial 162a in Verbindung mit einem leitenden metallenthaltenden Elektrodenmaterial 162a. Ferner ist ein weiteres Elektrodenmaterial 163, etwa Form eines Siliziummaterials, vorgesehen, möglicherweise in Verbindung mit einem dielektrischen Deckmaterial 164. In ähnlicher Weise ist eine zweite Gateelektrodenstruktur 160b auf dem aktiven Gebiet 102b ausgebildet und umfasst ein Gatedielektrikumsmaterial 161b in Verbindung mit einem metallenthaltenden Elektrodenmaterial 162b. Ferner umfasst die Gateelektrodenstruktur 160b das Elektrodenmaterial 163 und das dielektrische Deckmaterial 164. Die Gateelektrodenstrukturen 160a, 160b besitzen eine Gatelänge, d. h. in 1f die horizontale Abmessung der Elektrodenmaterialien 162a, 162b, die 50 nm und weniger betragen kann, wobei dies von dem gesamten Entwurfserfordernis abhängt. Es sollte ferner beachtet werden, dass das Gatedielektrikumsmaterial 161a im Prinzip den gleichen Aufbau wie das Gatedielektrikumsmaterial 161b besitzen kann, wobei in einigen Fallen eine zusätzliche Austrittsarbeit einstellende Sorte, etwa Aluminium Lanthanum und dergleichen, eingebaut sind, um damit die gewünschten elektronischen Eigenschaften eines Transistors 150a bzw. eines Transistors 150b zu erhalten. In ähnlicher Weise können die metallenthaltenden Elektrodenmaterialien 162a, 162b den wesentlichen gleichen grundlegenden Aufbau in einigen Vorgehensweisen besitzen, wobei beispielsweise diese Materialien in Form von Titannitrid und dergleichen vorgesehen werden, während in anderen Fallen eine Austrittsarbeitsmetallsorte so dann eingebaut ist, dass die Materialien 162a, 162b in ihrer Materialzusammensetzung unterschiedlich sind, um damit eine gewünschte unterschiedliche Austrittsarbeit für die Transistoren 150a, 150b zu erhalten.
  • Das in 1f gezeigte Halbleiterbauelement 100 kann auf der Grundlage einer komplexen Prozesssequenz hergestellt werden, in der geeignete Materialien für das Gatedielektrikumsmaterial 160a, 160b hergestellt werden, etwa durch Oxidation in Verbindung mit Abscheidetechniken und dergleichen. Zum Beispiel wird eine sehr dünne siliziumoxidbasierte Materialschicht so vorgesehen, dass diese als ein effizientes Grenzflächenmaterial dient, woran sich ein dielektrisches Material mit großem ε anschließt, etwa Hafniumoxid und dergleichen. Daraufhin wird eine geeignete Austrittsarbeitsmetallsorte abgeschieden und strukturiert, möglicherweise in Verbindung mit einer Warmebehandlung, um eine geeignete Sorte in Richtung und in das dielektrische Material hinein zu verteilen, wodurch die Gatedielektrikumsschichten 161a, 161b so gebildet werden, dass diese darin unterschiedliche Arten einer Austrittsarbeitssorte enthalten. In anderen Fallen werden die Austrittsarbeitsmetalle als separate Schichten über den Gatedielektrikumsmaterialien vorgesehen und repräsentieren somit einen Teil der metallenthaltenden Elektrodenmaterialien 162a, 162b. Daraufhin wird das Elektrodenmaterial 163 aufgebracht, beispielsweise in Form von amorphem Silizium und dergleichen, woran sich das Abscheiden des dielektrischen Deckmaterials 164 anschließt, möglicherweise in Verbindung mit anderen Materialien, etwa Hartmaskenmaterialien, ARC-Materialien und dergleichen. Als nächstes wird der komplexe Gateschichtstapel sodann durch Anwenden komplexer Lithografie- und Ätztechniken strukturiert, um damit die Gateelektrodenstrukturen 160a, 160b zu schaffen. Zu beachten ist, dass die schließlich erreichten elektronischen Eigenschaften der Gateelektrodenstrukturen 160a, 160b von der Materialzusammensetzung der diversen Materialien und der Gleichmäßigkeit der entsprechenden Abscheide-, Lithografie- und Ätzprozessen abhängt.
  • Daraufhin wird die Bearbeitung fortgesetzt, indem Drain- und Sourcegebiete erzeugt werden, wobei gegebenenfalls zuvor der Einbau einer verformungsinduzierenden Halbleiterlegierung in einem oder beiden aktiven Gebieten 102a, 102b bei Bedarf vorgenommen wird. Die Drain- und Sourcegebiete wenden typischerweise durch Ionenimplantation auf der Grundlage einer geeignete Abstandshalterstruktur hergestellt, die an Seitenwänden der Gateelektrodenstrukturen 160a, 160b gebildet wird. Schließlich werden Metallsilizidgebiete in den Drain- und Sourcebereichen und in dem Elektrodenmaterial 163 erzeugt, wodurch eine grundlegende Transistorkonfiguration unter Anwendung komplexer Metallgateelektrodenstrukturen mit großem ε 160a, 160b fertig gestellt wird. Es erweist sich jedoch, dass die resultierenden Transistoren 150a, 150b eine erhöhte Variabilität in ihren Transistoreigenschaften besitzen, etwa im Hinblick auf die Schwellwertspannung und dergleichen, wodurch die Produktionsausbeute für komplexe Halbleiterbauelemente, in denen eine Metallgateelektrodenstruktur mit großem ε erforderlich ist, deutlich verringert wird.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken, in denen Metallgateelektrodenstrukturen mit großem ε in einer frühen Fertigungsphase hergestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die vorliegende Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken bereit, in denen eine bessere Gleichmäßigkeit beim Herstellen einer Metallgateelektrodenstruktur mit großem ε in einer frühen Fertigungsphase erreicht wird. Ohne die vorliegende Anmeldung auf die folgende Erläuterung einschränken zu wollen, wird dennoch angenommen, dass die Materialabscheidung auf der Rückseite eines Substrats insbesondere während eines selektiven epitaktischen Aufwachsprozesses zur Herstellung einer schwellwerteinstellenden Halbleiterlegierung einen wesentlichen Einfluss auf die gesamte Gleichmäßigkeit der resultierenden Gateelektrodenstrukturen und somit der Transistoren ausübt. Es wurde beobachtet, dass zumindest in der Nähe des Randes des Substrats eine Halbleiterlegierung, etwa ein Silizium/Germaniummaterial, ebenfalls auf der Rückseite des Substrats erzeugt wird, was zu einer gewissen Kontamination von Prozessanlagen und Substraten führen kann, wobei dies einen Einfluss auf die weitere Bearbeitung ausübt, insbesondere, wenn empfindliche Materialien, etwa das dielektrische Material mit großem ε, in Verbindung einer Austrittsarbeitsmetallsorte und dem amorphen Siliziummaterial vor dem eigentlichen Strukturieren der Gateelektrodenstrukturen hergestellt wird. Wenn folglich die schwellwerteinstellende Halbleiterlegierung, etwa in Form eines Silizium/Germaniummaterials, auf der Rückseite abgeschieden wird, besteht eine hohe Wahrscheinlichkeit, dass Germanium oder eine andere unerwünschte Komponente während der diversen Reinigungsprozesse, die während der komplexen Prozesssequenz zum Einstellen einer geeigneten Austrittsarbeit der Gateelektrodenstrukturen eingerichtet werden müssen, in Lösung geht. Somit kann den hierin offenbarten Prinzipien das Abscheiden einer schwellwerteinstellenden Halbleiterlegierung an der Rückseite effizient unterdrückt werden, indem eine Maske auf der Grundlage eines Abscheideprozesses hergestellt wird, die auch effizient das Maskenmaterial auf der Rückseite ausbildet, und indem das Maskenmaterial auf der Rückseite zumindest bis zum Abschluss des selektiven epitaktischen Aufwachsprozesses beibehalten wird. Folglich kann eine Kontamination von Prozessanlagen und Substraten verringert werden und auch die Rückseiteneigenschaften, etwa die Oberflächenrauigkeit, kann verbessert werden, indem ein effizientes Maskenmaterial auf der Rückseite zumindest über einige der kritischen Prozessschritte hinweg beibehalten wird, wenn die schwellwerteinstellende Halbleiterlegierung gebildet wird und empfindliche Materialien der Metallgateelektrodenstrukturen mit großem ε erzeugt wenden.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden eines ersten aktiven Gebiets und eines zweiten aktiven Gebiets in einer Halbleiterschicht eines Halbleiterbauelements, wobei die Halbleiterschicht auf einem Substrat mit einer Rückseite gebildet ist. Das Verfahren umfasst ferner das Bilden einer Maskenschicht über dem ersten und dem zweiten aktiven Gebiet und über der Rückseite. Ferner wird die Maskenschicht selektiv von dem ersten aktiven Gebiet entfernt, während die Maskenschicht über dem zweiten aktiven Gebiet und der Rückseite beibehalten wird. Das Verfahren umfasst ferner das Bilden einer schwellwerteinstellenden Halbleiterlegierung selektiv auf dem ersten aktiven Gebiet, während die bewahrte Maskenschicht als eine Maske verwendet wird. Des Weiteren wird die Maskenschicht von dem zweiten aktiven Gebiet entfernt. Ferner wird eine erste Gateelektrodenstruktur eines ersten Transistors auf der schwellwerteinstellenden Halbleiterlegierung hergestellt, die auf dem ersten aktiven Gebiet ausgebildet ist, und es wird eine zweite Gateelektrodenstruktur eines zweiten Transistors auf dem zweiten aktiven Gebiet hergestellt, wobei die erste und die zweite Gateelektrodenstruktur eine Gateisolationsschicht mit einem Dielektrikum mit großem ε und ein metallenthaltendes Gateelektrodenmaterial aufweisen.
  • Ein weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Oxidschicht über einem ersten aktiven Gebiet und einem zweiten aktiven Gebiet eines Halbleiterbauelements, wobei das erste und das zweite aktive Gebiet in einer Halbleiterschicht hergestellt sind, die über einem Substrat des Halbleiterbauelements gebildet ist. Das Verfahren umfasst ferner das Entfernen der Oxidschicht selektiv von dem ersten aktiven Gebiet durch Einwirkung mittels einer reaktiven Ätzumgebung, während das Oxid über dem zweiten aktiven Gebiet maskiert wird und wobei die Einwirkung der reaktiven Ätzumgebung auf der Rückseite des Substrats vermieden wird. Es wird ferner eine schwellwerteinstellende Halbleiterlegierung auf dem ersten aktiven Gebiet hergestellt, während die Oxidschicht über dem zweiten aktiven Gebiet als eine Maske verwendet wird. Des Weiteren wird die Oxidschicht von dem zweiten aktiven Gebiet entfernt. Das Verfahren umfasst ferner das Bilden einer ersten Gateelektrodenstruktur eines ersten Transistors auf der schwellwerteinstellenden Halbleiterlegierung und das Bilden einer zweiten Gateelektrodenstruktur eines zweiten Transistors auf dem zweiten aktiven Gebiet, wobei die erste und die zweite Gateelektrodenstruktur eine Gateisolationsschicht mit einem Dielektrikum mit großem ε und ein metallenthaltendes Gateelektrodenmaterial aufweisen.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Vorsehen eines Halbleitergebiets, das über einer Vorderseite eines Substrats ausgebildet ist, was wiederum eine Rückseite gegenüberliegend zur Vorderseite besitzt. Das Verfahren umfasst ferner das Bilden einer Maskenschicht über dem Halbleitergebiet und über der Rückseite. Ferner umfasst das Verfahren das Entfernen der Maskenschicht selektiv von dem Halbleitergebiet und das Bewahren zumindest eines Teils der Maskenschicht über der Rückseite, um damit die Rückseite abzudecken. Des Weiteren umfasst das Verfahren das Bilden einer Halbleiterlegierung selektiv auf dem Halbleitergebiet, während zumindest ein Teil der Maskenschicht als eine Aufwachsmaske verwendet wird. Ferner wird eine Gateelektrodenstruktur auf der Halbleiterlegierung hergestellt, indem eine Gatedielektrikumsschicht mit einem dielektrischen Material mit großem ε vorgesehen wird und in dem ein metallenthaltendes Material vorgesehen wird, das auf der Gatedielektrikumsschicht hergestellt wird.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a–1f schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn eine Metallgateelektrodenstruktur mit großem ε in einer frühen Fertigungsphase gemäß komplexer Prozessstrategien hergestellt wird, ohne dass eine Materialabscheidung auf der Rückseite eines Substrats gemäß konventioneller Vorgehensweisen berücksichtigt wird;
  • 1g und 1h schematisch Querschnittsansichten eines Randgebiets eines Substrats vor und nach dem Bilden eines schwellwerteinstellenden Halbleitermaterials gemäß konventioneller Strategien zeigen, wobei gemäß den hierin offenbarten Prinzipien angenommen wird, dass eine Materialabscheidung einen Einfluss auf die weitere Bearbeitung ausübt; und
  • 2a–2h schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn komplexe Metallgateelektrodenstrukturen mit großem ε auf der Grundlage einer schwellwerteinstellenden Halbleiterlegierung hergestellt werden, wobei eine Abscheidung der schwellwerteinstellenden Halbleiterlegierung auf der Rückseite gemäß anschaulicher Ausführungsformen vermieden oder zumindest deutlich eingeschränkt wird.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung stellt allgemein Fertigungstechniken bereit, in denen bessere Prozessbedingungen in der komplexen Fertigungssequenz zum Bereitstellen von Metallgateelektrodenstrukturen mit großem ε in Verbindung mit einer schwellwerteinstellenden Halbleiterlegierung eingerichtet werden, wobei die Legierung zumindest in einer Art von Transistor vorgesehen wird. Ohne die vorliegende Anmeldung auf jegliche Theorien einschränken zu wollen, so wird dennoch angenommen, dass verbesserte Rückseitenoberflächenbedingungen in Verbindung mit dem Vermeiden einer merklichen Abscheidung der schwellwerteinstellenden Halbleiterlegierung zu einer besseren Gleichmäßigkeit der resultierenden komplexen Metallgateelektrodenstruktur mit großem ε beitragen, wie dies mit Bezug zu den 1g bis 1h erläutert ist.
  • 1g zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100, wie es zuvor auch mit Bezug zu den 1a–1f beschrieben ist. Wie gezeigt, sind die aktiven Gebiete 102a, 102b nahe an einem Randgebiet 101e des Substrats 101 angeordnet. Es sollte jedoch beachtet werden, dass die Abmessungen der aktiven Gebiete 102a, 102b und des Substrats 101 nicht maßstabsgetreu sind, um die Darstellung zu vereinfachen. in der gezeigten Fertigungsphase ist die Maskenschicht 103, beispielsweise in Form eines Oxidmaterials, auf den aktiven Gebieten 102a, 102b ausgebildet, wie dies zuvor erläutert ist. Typischerweise wird das Maskenmaterial 103 auf der Grundlage eines Oxidationsprozesses hergestellt, in welchem auch freiliegende Bereiche des Substrats 101 oxidiert werden, wodurch die Maskenschicht 103 auch auf einer Rückseite 101b des Substrat 101 erzeugt wird. Wie zuvor mit Bezug zu 1a beschrieben ist, wird beim Entfernen der Maskenschicht 103 selektiv von dem aktiven Gebiet 102a eine Lackmaske, etwa die Lackmaske 104 aus 1a vorgesehen, die somit das aktive Gebiet 102b abdeckt, während die Rückseite 101b freiliegt. Während des nachfolgenden nasschemischen Ätzprozesses auf der Grundlage von Flusssäure in einem typischen nasschemischen Ätzreaktor wenden somit freiliegende Oxidmaterialien geätzt, wodurch auch die Maskenschicht 103 von der Rückseite 101b abgetragen wird. Während der nachfolgenden Behandlung, wie sie beispielsweise mit Bezug zu 1c beschrieben ist, werden somit Oxidreste effizient von der Rückseite und dem Randgebiet 101e abgetragen.
  • 1h zeigt schematisch das Halbleiterbauelement 100 nach einem selektiven epitaktischen Aufwachsprozess zur Herstellung der Halbleiterlegierung 109 auf dem aktiven Gebiet 102a, wie dies auch zuvor beschrieben ist. Aufgrund der vorhergehenden Behandlung wird somit auch Material 109b zumindest teilweise auf dem Substrat 101, etwa dem Bereich des Randgebiets 101e und einem Teil der Rückseite 101b abgeschieden. Der Grad an Materialwachstum hängt jedoch wesentlich von anlagen- und prozessspezifischen Aspekten ab, etwa von einem gewissen Grad an Schrägstellung des Substrats 101, wenn dieses in dem Aufwachsreaktor angeordnet wird, der ausgewählten Temperatur während der Vorbehandlung und dem eigentlichen Abscheiden, wodurch ein mehr oder minder ausgeprägter Draht an Substrat Verbiegung und dergleichen hervorgerufen wird. Während der weiteren Bearbeitung des Bauelements 100, wobei eine Vielzahl an Reinigungsprozessen zum Abscheiden und Strukturieren des komplexen Materialsystems der Gateelektrodenstrukturen erforderlich sind, wird folglich das Material 109b aufgelöst oder zu einem mehr oder minder aus geprägten Grade freigesetzt, wobei dies von der Gesamtmenge des Materials 109b, dem Substanzhantierungsprozessen und Anlagen, den Reinigungsrezepten und dergleichen abhängt. Somit kann insbesondere während der sehr kritischen Prozessschritte zum Be- reitstellen empfindlicher Materialien eine Kontamination, beispielsweise durch eine Germaniumsorte, in den Prozessanlagen und somit den jeglichen darin bearbeitenden Substraten auftreten, wobei auch allgemein die Oberflächenebenheit die Rauhigkeit von dem anfänglichen Materialwachstum abhängen, da ebenfalls die Wechselwirkung von Reinigungssubstanzen auf der Rückseite 101b, die das aufgewachsene Material 109b in einer mehr oder minder großen Menge aufweist, unterschiedlich ist, wodurch ebenfalls zu einer reduzierten Prozessgleichmäßigkeit beigetragen wird, beispielsweise während jeglicher Wärmebehandlungen, wobei die beeinträchtigte Oberflächenqualität der Rückseite 101b im Allgemeinen zu einer Handhabung mit reduzierter Gleichmäßigkeit der Substrate in den jeweiligen Prozessanlagen führt.
  • Die vorliegende Erfindung stellt daher Prozessstrategien zur Verbesserung der Rückseitenoberflächengleichmäßigkeit bereit, indem eine Maskenschicht, die das Abscheiden oder das Aufwachsen eines schwellwerteinstellenden Halbleitermaterials vorgesehen wird. Dazu wird das Maskenmaterial auf der Grundlage eines Abscheideprozesses oder einer anderen Behandlung, etwa einer Oxidation, hergestellt, wobei die Maskenschicht auch zuverlässig auf der Rückseite des Substrats ausgebildet wird, während andererseits das selektive Entfernen der Maskenschicht auf die Vorderseite beschränkt wird, zumindest bis das schwellwerteinstellende Halbleitermaterial über der Vorderseite des Substrats ausgebildet ist. Zu diesem Zweck werden geeignete Ätzstrategien angewendet, beispielsweise unter Anwendung plasmaunterstützter Ätzprozesse, möglicherweise in Verbindung mit einer Zweischichtmaske oder einem Mehrschichtmaskenmaterial, während in anderen anschaulichen Ausführungsformen ein nasschemischer Ätzprozess auf der Grundlage eines Einzelsubstratprozesses angewendet wird, in welchem die Vorderseite und die Rückseite eines Substrats unterschiedlich behandelt werden, wodurch ebenfalls das Entfernen des Maskenmaterials auf der Rückseite vor dem Ausführen des selektiven epitaktischen Aufwachsprozesses effizient vermieden wird.
  • Mit Bezug zu den 2a–2h werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch auf die 1a–1h verwiesen wird, insbesondere im Hinblick auf Prozessstrategien zur Herstellung komplexer Gateelektrodenstrukturen.
  • 2a zeigt schematisch ein Halbleiterbauelement 200 mit einem Substrat 201 mit einer Vorderseite 201f und einer Rückseite 201b. Eine Halbleiterschicht 202 ist auf oder über der Vorderseite 201f ausgebildet und weist ein Siliziummaterial oder ein anderes Halbleitermaterial auf, das zumindest lokal das Vorsehen eines geeigneten Halbleitermaterials oder einer Legierung erfordert, um einen gewünschten Unterschied in der Bandlücke zu erreichen, wie dies beispielsweise zuvor auch mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Die Halbleiterschicht 202 umfasst aktive Gebiete 202a, 202b, die lateral mittels einer Isolationsstruktur 202c begrenzt sind. Im Hinblick auf diese Komponenten gelten auch die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. In der gezeigten Fertigungsphase ist ferner eine Maskenschicht 203 über den aktiven Gebieten 202a, 202b und über der Rückseite 201b ausgebildet. Es sollte beachtet werden, dass der Begriff über” oder andere zugehörige Positionsangaben sich auf eine Richtung beziehen, die von einer geeigneten Referenzebene weg weist. Beispielsweise repräsentiert im Hinblick auf die Halbleiterschicht 202, die „über” dem Substrat 201 gebildet ist, die Vorderseite 201f eine geeignete Referenzebene. In ähnlicher Weise ist das Maskenmaterial 203 auch „über” der Rückseite 201b in dem oben definierten Sinne ausgebildet.
  • Die Maskenschicht 203 kann in Form eines beliebigen geeigneten Materials vorgesehen werden, etwa als Siliziumdioxid, Siliziumnitrid und dergleichen, das mittels einer geeigneten Prozesstechnik hergestellt wird, die das Ausbilden der Schicht 203 auf oder über der Vorderseite 201f und auch auf oder über der Rückseite 201b ermöglicht. Beispielsweise ist, wie zuvor erläutert ist, Siliziumdioxid ein geeignetes Maskenmaterial, um als eine Aufwachsmaske während der weiteren Bearbeitung zu dienen, da eine Vielzahl selektiver epitaktischer Aufwachsrezepte verfügbar sind, in denen eine signifikante Materialabscheidung auf einem Siliziumdioxidmaterial unterdrückt ist. In diesem Falle kann die Maskenschicht 203 auf der Grundlage eines geeigneten Oxidationsprozesses hergestellt werden, der in einem Ofen ausgeführt wird und dergleichen, wobei die Vorderseite und die Rückseite 201f, 201b gleichzeitig der Einwirkung der Prozessumgebung unterliegen. In anderen Fällen wird das Material 203 in einem Ofen mittels CVD-Techniken abgeschieden, wobei gut etablierte Prozessrezepte verfügbar sind.
  • Nach der Herstellung der aktiven Gebiete 202a, 202b und der Isolationsstruktur 202c, etwa auf der Grundlage von Prozesstechniken, wie sie auch zuvor mit Bezug zu dem Bauelement 100 beschrieben sind, wird folglich die Maskenschicht 203 so hergestellt, dass die Rückseite 201b abgedeckt ist. Daraufhin wird eine Ätzmaske 204, etwa eine Lackmaske, vorgesehen, um das aktive Gebiet 202b abzudecken und somit auch einen Teil der Schicht 203, der darauf ausgebildet ist. Als nächstes wird in einer anschaulichen Ausführungsform ein plasmaunterstützte Ätzprozess 205 angewendet, um Material 203 selektiv an dem aktiven Gebiet 202a abzutragen. Es sollte beachtet werden, dass eine Vielzahl an plasmaunterstützten Ätzrezepten verfügbar ist, um Siliziumdioxidmaterial, Siliziumnitridmaterial und dergleichen selektiv in Bezug auf ein Siliziummaterial abzutragen. Da der plasmaunterstützte Prozess 205 als ein sehr richtungsabhängiger Ätzprozess ausgeführt wird, kann ein Einfluss auf die Rückseite 201b im Wesentlichen unterdrückt werden, wodurch das Material 203, das über der Rückseite 201b ausgebildet ist, beibehalten wird.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, d. h. nach dem Entfernen der Ätzmaske 204 (siehe 2a). Wie gezeigt, sind das aktive Gebiet 202b und die Rückseite 201b weiterhin von dem Maskenmaterial 203 bedeckt, während das aktive Gebiet 202a freiliegt und somit für die nachfolgende Abscheidung eines schwellwerteinstellenden Halbleitermaterials vorbereitet werden kann.
  • 2c zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen das Maskenmaterial 203 selektiv von dem aktiven Gebiet 202a entfernt wird, während das Material über dem aktiven Gebiet 202b auf der Grundlage der Ätzmaske 204 beibehalten wird. Zu diesem Zweck wird ein nasschemischer Ätzprozess 211a ausgeführt, beispielsweise auf der Grundlage von Flusssäure, wenn das Maskenmaterial 203 in Form eines Siliziumdioxidmaterials vorgesehen ist. Der Ätzprozess 211a wird, im Gegensatz zu konventionellen Strategien, wie sie zuvor beschrieben sind, auf der Grundlage eines Einzelsubstratprozesses ausgeführt, in welchem die Rückseite 201b des Substrats 201 unterschiedlich behandelt wird, wie dies durch einen Spülprozess 211b angezeigt ist, während welchen eine geeignete im Wesentlichen inerte Prozessumgebung so eingerichtet wird, dass das Maskenmaterial 203 über der Rückseite 201b beibehalten wird. Beispielsweise wird die Rückseite in der Prozessumgebung 201b eingerichtet, indem ein Stickstofffluss erzeugt wird oder indem das Material 203 mit Wasser und dergleichen gespült wird. Es sollte beachtet werden, dass derartige Einzelscheibenreaktoren für nasschemische Behandlungen typischerweise in Halbleiterfertigungsstätten verfügbar sind und somit vorteilhaft zum Entfernen des Materials 203 selektiv von dem aktiven Gebiet 202a eingesetzt werden können. Folglich kann auch in diesem Falle die weitere Bearbeitung so fortgesetzt werden, dass das Maskenmaterial 203 weiterhin auf der Rückseite 201b vorhanden ist.
  • 2d zeigt schematisch das Halbleiterbauelement 200 gemäß noch weiterer anschaulicher Ausführungsformen, in denen das Maskenmaterial 203 in Form zweier oder mehrerer unterscheidbarer Teilschichten vorgesehen wird. In der gezeigten Ausführungsform ist eine erste Schicht 203a vorgesehen, beispielsweise in Form eines Siliziumdioxidmaterials, woran sich eine zweite Schicht 203b anschließt, die als ein Hartmaskenmaterial zum effizienten Entfernen des Materials 203a selektiv von dem aktiven Gebiet 202a verwendet wird. Beispielsweise wird die Schicht 203b in Form eines Siliziumnitridmaterial vorgesehen, das effizient auf der Grundlage von CVD-Techniken bei geringem Druck aufgebracht werden kann, wodurch ebenfalls eine zuverlässige Abscheidung des Materials 203b über der Rückseite 201b sichergestellt ist. Es sollte jedoch beachtet werden, dass in anderen Fallen eine andere geeignete Materialzusammensetzung der Schichten 203a, 203b verwendet werden kann, wobei dies von den gesamten Prozessanforderungen abhängt. Das heißt, das Material 203a kann so ausgewählt werden, dass es eine hohe Selektivität während des nachfolgenden epitaktischen Aufwachsprozesses bietet, während die Maskenschicht 203b für eine ausreichende Ätzstoppeigenschaft beim selektiven Entfernen des Materials 203a von dem aktiven Gebiet 202a sorgt.
  • 2e zeigt schematisch das Halbleiterbauelement 200 während eines plasmaunterstützten Ätzprozesses 205d, der auf der Grundlage der Ätzmaske 204 so ausgeführt wird, dass der freiliegende Bereich der Schicht 203b von dem aktiven Gebiet 202a abgetragen wird, während aufgrund der stark gerichteten Natur des plasmaunterstützten Prozesses 205b, das Material 203b über der Rückseite 201b ebenfalls bewahrt wird. Beispielsweise ist eine Vielzahl an effizienten plasmaunterstützten Ätzrezepten zum Entfernen von Siliziumnitridmaterial selektiv in Bezug auf Siliziumdioxid verfügbar und kann somit angewendet werden.
  • 2f zeigt schematisch das Halbleiterbauelement 200, wenn es der Einwirkung einer nasschemischen Ätzumgebung 205a unterliegt, um damit freiliegende Bereiche des Materials 203a zu entfernen. Zu diesem Zweck kann ein geeigneter nasschemischer Ätzreaktor eingesetzt werden, beispielsweise auf der Grundlage von Flusssäure, heißer Phosphorsäure, und dergleichen, wobei dies von der Materialzusammensetzung der Materialschicht 203a abhängt. Da die Rückseite 201b weiterhin darauf ausgebildet die Schicht 203b aufweist, die als ein Hartmaskenmaterial dient, kann ein dielektrisches Material weiterhin zuverlässig über der Rückseite 201b vorgesehen werden. Bei Bedarf kann der Ätzprozess 205a auch einen weiteren nasschemischen Ätzschritt enthalten, beispielsweise auf der Grundlage der Chemikalie zum Entfernen des Materials 203b selektiv in Bezug auf das Material 203a und selektiv zu dem aktiven Gebiet 202a, wenn die Selektivität des Materials 203b im Hinblick auf den selektiven epitaktischen Aufwachsprozess als ungeeignet erachtet wird. In diesem Falle kann der selektive epitaktische Aufwachsprozess auf der Grundlage des Materials 203a, das als eine Aufwachsmaske dient, eingerichtet werden.
  • 2g zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein schwellwerteinstellendes Halbleitermaterial 299 auf dem aktiven Gebiet 202a ausgebildet und bildet somit einen Teil davon mit der gewünschten Bandlückenverschiebung im Hinblick auf das Material das anfänglichen aktiven Gebiets 202a. Beispielsweise ist das Material 209 aus Silizium/Germanium oder einer anderen geeigneten Legierung aufgebaut, wobei dies von der erforderlichen Bandlückenverschiebung im Hinblick auf das Material des anfänglichen aktiven Gebiets 202a abhängt. Des Weiteren ist ein dielektrisches Material 261 über den aktiven Gebieten 202a, 202b ausgebildet und weist ein dielektrisches Material mit großem ε auf, wobei, wie zuvor erläutert ist, ein separates konventionelles dielektrisches Material, etwa Siliziumdioxid, Siliziumoxynitrid und dergleichen, in Verbindung mit dem dielektrischen Material mit großem ε, etwa in Form von Hafniumoxid, und dergleichen, verwendet werden kann. In anderen Fällen besitzt das dielektrische Material 261 einen geeigneten Aufbau, so dass die gewünschten elektronischen Eigenschaften erreicht werden. Ferner sind metallenthaltende Materialschichten 262a, 262b über den aktiven Gebieten 202a, 202b entsprechend ausgebildet und dienen beispielsweise als eine Quelle zum Verteilen einer geeigneten Metallsorte in Richtung und in das Gatedielektrikumsmaterial 261 auf der Grundlage einer geeigneten Wärmebehandlung 212. In anderen Fallen repräsentieren die Materialien 262a, 262b geeignete Materialsysteme, um die gewünschte Austrittsarbeit der noch herzustellenden Gateelektrodenstrukturen zu erreichen, ohne dass die spezielle Wärmebehandlung 212 ausgeführt wird.
  • Ferner ist in der gezeigten Ausführungsform die Maskenschicht 203 weiterhin über der Rückseite 201b vorhanden, während in anderen anschaulichen Ausführungsformen das Material 203 nach dem Bilden des Materials 209 entfernt wird.
  • Das in 2g gezeigte Halbleiterbauelement 200 kann gemäß einer beliebigen geeigneten Prozessstrategie hergestellt werden, wie sie auch zuvor erläutert ist, beispielsweise durch Vorsehen der Materialien 261 und 262a, 262b. Es sollte beachtet werden, dass typischerweise mehrere Abscheide- und Strukturierungsprozesse erforderlich sind, um die Materialien 262a, 262b in selektiver Weise bereitzustellen, was wiederum geeignete Reinigungsprozesse erforderlich macht, wobei in der gezeigten Ausführungsform die Anwesenheit des Maskenmaterials 203 für eine bessere Oberflächengleichmäßigkeit der Rückseite 201b sorgt. Das Maskenmaterial 203 kann nach dem selektiven Abscheiden des Materials 209 bewahrt werden, indem das Maskenmaterial 203 selektiv von dem aktiven 202b (siehe 2b–2f) entfernt wird, indem etwa eine Strategie angewendet wird, wie sie zuvor erläutert ist, beispielsweise unter Anwendung eines plasmaunterstützten Ätzprozesses oder durch Anwenden eines nasschemischen Ätzprozesses, in welchem die Rückseite 201b unterschiedlich behandelt wird, um damit das Material 203 bei Bedarf beizubehalten. Folglich kann eine Wechselwirkung von chemischen Mitteln mit der Rückseite zu einem gleichmäßigen „Reaktionsverhalten” der Rückseite, die das Maskenmaterial 203 enthält, führen, im Vergleich zu konventionellen Strategien, in denen eine gewisse Menge des schwellwerteinstellenden Halbleitermaterials in lokal stark variierender Weise über die Rückseite hinweg des Substrats vorhanden ist, wie dies auch zuvor erläutert ist. Zusätzlich zu ausgeprägten Vorteilen, die durch das Reduzieren der Wahrscheinlichkeit des Erzeugens von Kontaminationen erreicht wird, die durch die Anwesenheit eines schwellwerteinstellenden Halbleitermaterials auf der Rückseite hervorgerufen werden, kann somit in diesen Ausführungsformen die weitere Bearbeitung auf der Grundlage einer Rückseite mit besserer Gleichmäßigkeit ausgeführt werden, woraus sich insgesamt eine bessere Gleichmäßigkeit von Wärmebehandlung ergibt, etwa die Behandlung 212, da die Wärmeübertragung über die Substratrückseite 201b deutlich verbessert ist, wobei auch allgemein die Substrathandhabung mit einem hohen Grad an Gleichmäßigkeit erreicht wird.
  • 2h zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein erster Transistor 250a, etwa ein p-Kanaltransistor, in und über dem aktiven Gebiet 202a ausgebildet und umfasst eine Gateelektrodenstruktur 260a. In ähnlicher Weise ist ein zweiter Transistor 250b, etwa ein n-Kanaltransistor, in und über dem aktiven Gebiet 202b ausgebildet und umfasst eine Gateelektrodenstruktur 260b. Die Transistoren 250a, 250b enthalten Drain- und Sourcegebiete 251, möglicherweise in Verbindung mit Metallsilizidgebieten 252, wobei auch eine Abstandshalterstruktur 253 an Seitenwänden jeweils der Gateelektrodenstrukturen 260a, 260b vorgesehen sein kann.
  • Wie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, enthält die Gateelektrodenstruktur 260a ein Gatedielektrikumsmaterial 261a, das das Material 261 aus 2g als ein Basismaterial aufweist, möglicherweise in Verbindung mit einer zusätzlichen austrittsarbeitseinstellenden Metallsorte, woran sich ein metallenthaltendes Elektrodenmaterial 262a, etwa Titannitrid und dergleichen, anschließt, das möglicherweise eine andere Metallsorte zum Einstellen der Austrittsarbeit aufweist, wie dies auch zuvor erläutert ist. In ähnlicher Weise umfasst die Gateelektrodenstruktur 260b die Gatedielektrikumsschicht 261b, die möglicherweise eine austrittsarbeitseinstellende Metallsorte aufweist, in Verbindung mit dem metallenthaltenden Elektrodenmaterial 262b. Ferner Ist ein weiteres Elektrodenmaterial 263, etwa Silizium und dergleichen, vorgesehen, möglicherweise in Verbindung mit einem Metallsilizidmaterial 265.
  • Das in 2h gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. Das heißt, die Gateelektrodenstrukturen 260a, 260b werden auf der Grundlage der Konfiguration gestellt, wie sie in 2g gezeigt ist oder auf der Grundlage einer anderen geeigneten Strategie, beispielsweise durch Abscheiden des Materials 263, etwa in Verbindung mit anderen Materialien, wie dies auch beispielsweise mit Bezug zu dem Bauelement 100 beschrieben ist. Nach dem Strukturieren des resultierenden Schichtstapels werden die Drain- und Sourcegebiete 251 in Verbindung mit der Abstandshalterstruktur 253 hergestellt, woran sich das Herstellen der Metallsilizidgebiete 252 und 265 nach jeglichen Hochtemperaturausheizprozessen zum Aktivieren der Dotierstoffe und zum Ausheilen von durch Implantation hervorgerufenen Schäden anschließt.
  • Folglich können komplexe Metallgateelektrodenstrukturen mit großem ε auf der Grundlage einer Prozesstechnik hergestellt werden, in der die Austrittsarbeit der Gateelektrodenstrukturen 260a, 260b auf der Grundlage des schwellwerteinstellenden Materials 209 eingestellt wird, wobei nachteilige Einflüsse dieses Materials und des zugehörigen selektiven epitaktischen Aufwachsprozesses während der weiteren Bearbeitung verringert werden. Zu beachten ist, dass bei Bedarf das Elektrodenmaterial 263 in einer späteren Fertigungsphase ersetzt werden kann, beispielsweise durch ein gut leitendes Metall, etwa Aluminium, und dergleichen.
  • Es gilt also: die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen komplexe Metallgateelektrodenstrukturen mit großem ε auf der Grundlage einer schwellwerteinstellenden Halbleiterlegierung hergestellt werden, die auf Basis eines selektiven epitaktischen Aufwachsprozesses bereitgestellt wird. Das Abscheiden eines schwellwerteinstellenden Halbleitermaterials auf der Rückseite wird unterdrückt oder zumindest stark verringert, indem ein Maskenmaterial auf der Rückseite zumindest während des selektiven epitaktischen Aufwachsprozesses vorgesehen und beibehalten wird. In einigen anschaulichen Ausführungsformen wird das Maskenmaterial selbst während der weiteren Bearbeitungsprozess vor dem Strukturieren der Gateelektrodenstruktur beibehalten, wodurch die gesamte Prozessgleichmäßigkeit durch Vermeiden von unerwünschten Substrat- und Anlagenkontaminationen und durch Bewahren einer besseren Rückseitengleichmäßigkeit verbessert wird.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden angesichts der vorliegenden Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (20)

  1. Verfahren mit: Bilden eines ersten aktiven Gebiets und eines zweiten aktiven Gebiets in einer Halbleiterschicht eines Halbleiterbauelements, wobei die Halbleiterschicht auf einem Substrat mit einer Rückseite ausgebildet ist; Bilden einer Maskenschicht über dem ersten und dem zweiten aktiven Gebiet und über der Rückseite; Entfernen der Maskenschicht selektiv von dem ersten aktiven Gebiet, während die Maskenschicht über dem zweiten aktiven Gebiet und der Rückseite bewahrt wird; Bilden einer schwellwerteinstellenden Halbleiterlegierung selektiv auf dem ersten aktiven Gebiet, wobei die bewahrte Maskenschicht als eine Maske verwendet wird; Entfernen der Maskenschicht zumindest von dem zweiten aktiven Gebiet; und Bilden einer ersten Gateelektrodenstruktur eines ersten Transistors auf der schwellwerteinstellenden Halbleiterlegierung, die auf dem ersten aktiven Gebiet ausgebildet ist, und Bilden einer zweiten Gateelektrodenstruktur eines zweiten Transistors auf dem zweiten aktiven Gebiet, wobei die erste und die zweite Gateelektrodenstruktur eine Gateisolationsschicht mit einem Dielektrikum mit großem ε und ein metallenthaltendes Gateelektrodenmaterial aufweisen.
  2. Verfahren nach Anspruch 1, wobei bilden der Maskenschicht Bilden einer Oxidschicht umfasst.
  3. Verfahren nach Anspruch 2, wobei Bilden der Maskenschicht ferner umfasst: Bilden einer Hartmaskenschicht übender Oxidschicht.
  4. Verfahren nach Anspruch 1, wobei Bilden der Maskenschicht umfasst: Abscheiden zumindest einen Teils der Maskenschicht.
  5. Verfahren nach Anspruch 1, wobei Entfernen der Maskenschicht selektiv von dem ersten aktiven Gebiet umfasst: Ausführen eines plasmaunterstützten Ätzprozesses.
  6. Verfahren nach Anspruch 5, wobei Entfernen der Maskenschicht selektiv von dem ersten aktiven Gebiet ferner umfasst: Ausführen eines nasschemischen Ätzprozesses.
  7. Verfahren nach Anspruch 1, wobei Entfernen der Maskenschicht selektiv von dem ersten aktiven Gebiet umfasst: Ausführen eines nasschemischen Ätzprozesses, wobei das zweite aktive Gebiet maskiert ist und wobei die Rückseite mit einer inerten Substanz gespült wird
  8. Verfahren nach Anspruch 3, wobei Entfernen der Maskenschicht selektiv von dem ersten aktiven Gebiet umfasst: Entfernen der Hartmaskenschicht über dem ersten aktiven Gebiet durch Ausführen eines plasmaunterstützten Ätzprozesses, wobei das zweite aktive Gebiet maskiert wird, und Entfernen der Oxidschicht durch Ausführen eines nasschemischen. Ätzprozesses, wobei bewahrte Bereiche der Hartmaskenschicht als eine Ätzmaske dienen.
  9. Verfahren nach Anspruch 1, wobei der erste Transistor ein p-Kanaltransistor ist.
  10. Verfahren mit: Bilden einer Oxidschicht über einem ersten aktiven Gebiet und einem zweiten aktiven Gebiet eines Halbleiterbauelements, wobei das erste und das zweite aktive Gebiet in einer Halbleiterschicht hergestellt sind, die über einem Substrat des Halbleitergebiets gebildet ist; Entfernen der Oxidschicht selektiv von dem ersten aktiven Gebiet durch Einwirkung mittels einer reaktiven Ätzumgebung, wobei die Oxidschicht über dem zweiten aktiven Gebiet maskiert ist und wobei die Einwirkung der reaktiven Ätzumgebung auf eine Rückseite des Substrats verhindert wird; Bilden einer schwellwerteinstellenden Halbleiterlegierung auf dem ersten aktiven Gebiet, wobei die Oxidschicht über dem zweiten aktiven Gebiet als eine Maske verwendet wird; Entfernen der Oxidschicht von dem zweiten aktiven Gebiet; und Bilden einer ersten Gateelektrodenstruktur eines ersten Transistors auf der schwellwerteinstellenden Halbleiterlegierung, die auf dem ersten aktiven Gebiet ausgebildet ist, und Bilden einer zweiten Gateelektrodenstruktur eines zweiten Transistors auf dem zweiten aktiven Gebiet, wobei die erste und die zweite Gateelektrodenstruktur eine Gateisolationsschicht mit einem Dielektrikum mit großem ε und ein metallenthaltendes Gateelektrodenmaterial aufweisen.
  11. Verfahren nach Anspruch 10, wobei Entfernen der Oxidschicht selektiv von dem ersten aktiven Gebiet umfasst: Ausführen eines plasmaunterstützten Ätzprozesses.
  12. Verfahren nach Anspruch 10, wobei Entfernen der Oxidschicht selektiv von dem ersten aktiven Gebiet umfasst: Ausführen eines nasschemischen Ätzprozesses.
  13. Verfahren nach Anspruch 12, wobei Ausführen des nasschemischen Ätzprozesses umfasst: Spülen der Rückseite mit einer inerten Substanz, um ein Oxidmaterial, das auf der Rückseite ausgebildet ist, beizubehalten.
  14. Verfahren nach Anspruch 10, das ferner umfasst: Bilden einer Hartmaskenschicht über dem ersten und dem zweiten aktiven Gebiet und über der Rückseite und selektives Entfernen der Hartmaskenschicht von dem ersten aktiven Gebiet, so dass die Oxidschicht, die über dem ersten aktiven Gebiet gebildet ist, freigelegt wird.
  15. Verfahren nach Anspruch 14, wobei die Maskenschicht Silizium und Stickstoff aufweist.
  16. Verfahren nach Anspruch 14, wobei Entfernen der Hartmaskenschicht von dem ersten aktiven Gebiet umfasst: Ausführen eines plasmaunterstützten Ätzprozesses.
  17. Verfahren nach Anspruch 10, wobei Bilden der ersten und der zweiten Gateelektrodenstruktur umfasst: Einstellen einer Austrittsarbeit in der ersten und der zweiten Gateelektrodenstruktur und wobei das Verfahren ferner umfasst: Bilden von Drain- und Sourcegebieten nach dem Einstellen der Austrittsarbeit der ersten und der zweiten Gateelektrodenstruktur.
  18. Verfahren mit: Bereitstellen eines Halbleitergebiets, das über einer Vorderseite eines Substrats ausgebildet ist, wobei das Substrat eine Rückseite, die entgegensetzt zur Vorderseite angeordnet ist, aufweist; Bilden einer Maskenschicht über dem Halbleitergebiet und über der Rückseite; Entfernen der Maskenschicht selektiv von dem Halbleitergebiet und Bewahren zumindest eines Teils der Maskenschicht über der Rückseite, so dass die Rückseite abgedeckt ist; Bilden einer Halbleiterlegierung selektiv auf dem Halbleitergebiet, wobei zumindest ein Teil der Maskenschicht als eine Aufwachsmaske verwendet wird; und Bilden einer Gateelektrodenstruktur auf der Halbleiterlegierung durch Bereitstellen einer Gatedielektrikumsschicht, die ein dielektrisches Material mit großem ε aufweist, und eines metallenthaltenden Materials, das auf der Gatedielektrikumsschicht hergestellt wird.
  19. Verfahren nach Anspruch 18, wobei Bilden der Maskenschicht umfasst: Bilden einer Oxidschicht.
  20. Verfahren nach Anspruch 18, wobei Bilden der Maskenschicht umfasst: Bilden eines Siliziumnitridmaterials.
DE102010001402A 2010-01-29 2010-01-29 Verringerung der Kontamination in einem Prozessablauf zur Herstellung einer Kanalhalbleiterlegierung in einem Halbleiterbauelement Expired - Fee Related DE102010001402B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102010001402A DE102010001402B4 (de) 2010-01-29 2010-01-29 Verringerung der Kontamination in einem Prozessablauf zur Herstellung einer Kanalhalbleiterlegierung in einem Halbleiterbauelement
US12/915,216 US8048748B2 (en) 2010-01-29 2010-10-29 Reducing contamination in a process flow of forming a channel semiconductor alloy in a semiconductor device
US13/237,265 US8513080B2 (en) 2010-01-29 2011-09-20 Reducing contamination in a process flow of forming a channel semiconductor alloy in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010001402A DE102010001402B4 (de) 2010-01-29 2010-01-29 Verringerung der Kontamination in einem Prozessablauf zur Herstellung einer Kanalhalbleiterlegierung in einem Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102010001402A1 true DE102010001402A1 (de) 2011-09-22
DE102010001402B4 DE102010001402B4 (de) 2011-11-03

Family

ID=44342054

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010001402A Expired - Fee Related DE102010001402B4 (de) 2010-01-29 2010-01-29 Verringerung der Kontamination in einem Prozessablauf zur Herstellung einer Kanalhalbleiterlegierung in einem Halbleiterbauelement

Country Status (2)

Country Link
US (2) US8048748B2 (de)
DE (1) DE102010001402B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010063296B4 (de) * 2010-12-16 2012-08-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
US9012956B2 (en) * 2013-03-04 2015-04-21 Globalfoundries Inc. Channel SiGe removal from PFET source/drain region for improved silicide formation in HKMG technologies without embedded SiGe
US9330988B1 (en) 2014-12-23 2016-05-03 International Business Machines Corporation Method of fine-tuning process controls during integrated circuit chip manufacturing based on substrate backside roughness

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148426A (ja) * 1995-11-24 1997-06-06 Sony Corp 半導体装置の製造方法
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2006108205A (ja) * 2004-10-01 2006-04-20 Seiko Epson Corp 半導体基板の製造方法および半導体装置の製造方法
US20080111155A1 (en) * 2006-11-14 2008-05-15 Freescale Semiconductor, Inc. Electronic device including a transistor having a metal gate electrode and a process for forming the electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148426A (ja) * 1995-11-24 1997-06-06 Sony Corp 半導体装置の製造方法
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2006108205A (ja) * 2004-10-01 2006-04-20 Seiko Epson Corp 半導体基板の製造方法および半導体装置の製造方法
US20080111155A1 (en) * 2006-11-14 2008-05-15 Freescale Semiconductor, Inc. Electronic device including a transistor having a metal gate electrode and a process for forming the electronic device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WIDMANN, D.; MADER, H.; FRIEDRICH, H.: Technologie hochintegrierter Schaltungen. 2. Auflage. Berlin : Springer, 1996. S. 18, 19, 27. - ISBN 3-540-59357-8 *

Also Published As

Publication number Publication date
US20120009751A1 (en) 2012-01-12
US8513080B2 (en) 2013-08-20
DE102010001402B4 (de) 2011-11-03
US20110189831A1 (en) 2011-08-04
US8048748B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
DE102009015747B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102009021489B4 (de) Erhöhen der Abscheidegleichmäßigkeit für eine zur Schwellwerteinstellung in einem aktiven Gebiet vorgesehene Halbleiterlegierung
DE102009006802B3 (de) Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
DE102009046261B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε, die vor den Drain/Source-Gebieten auf der Grundlage eines Opferkohlenstoffabstandshalters hergestellt werden
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102012215988B4 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
DE102009006886A1 (de) Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
DE102010002450B4 (de) Transistoren mit Metallgateelektrodenstrukturen mit großem ε und angepassten Kanalhalbleitermaterialien
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102010064281B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
DE102008063402B4 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102009021484B4 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102010063774B4 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102011080440B4 (de) Verfahren zur Herstellung von Metallgateelektrodenstrukturen mit großem ε mittels einer frühen Deckschichtanpassung
DE102010028459B4 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
DE102013206295B4 (de) Verfahren zur Herstellung von FET-Transistorelementen mit höherer Stabilität der Transistoreigenschaften bei früh gebildetem High-k/Metallgate
DE102011090169A1 (de) Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht
DE102009047311B4 (de) Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses
DE102010001402B4 (de) Verringerung der Kontamination in einem Prozessablauf zur Herstellung einer Kanalhalbleiterlegierung in einem Halbleiterbauelement
DE102009055394B4 (de) Verfahren und Halbleiterbauelement mit Erhöhung der Abscheidegleichmäßigkeit für eine Kanalhalbleiterlegierung durch Bilden einer Vertiefung vor der Wannenimplantation
DE102009010846B4 (de) Verfahren zum Herstellen einer Gateelektrodenstruktur mit großem ε zum Erhöhen deren Integrität durch Einschluss einer Metalldeckschicht nach der Abscheidung
DE102008049717B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal

Legal Events

Date Code Title Description
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120204

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee