JPS6156434A - 半導体基板の切り出し方法 - Google Patents
半導体基板の切り出し方法Info
- Publication number
- JPS6156434A JPS6156434A JP59154666A JP15466684A JPS6156434A JP S6156434 A JPS6156434 A JP S6156434A JP 59154666 A JP59154666 A JP 59154666A JP 15466684 A JP15466684 A JP 15466684A JP S6156434 A JPS6156434 A JP S6156434A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chips
- tape
- adhesive tape
- micro holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は素子形成の終わった半導体基板をスクライブし
てチップを切り出す方法に関する。
てチップを切り出す方法に関する。
トランジスタやＩＣなどの半導体素子はシリコン（Ｓｔ
）のような単体半導体或いはガリウム砒素（Ｇａ Ａｓ
）のような化合物半導体からなる単結晶を基板として
形成されている。
）のような単体半導体或いはガリウム砒素（Ｇａ Ａｓ
）のような化合物半導体からなる単結晶を基板として
形成されている。
すなわち引き上げ法（別名チョクラルスキイ法）を用い
て高純度の円筒状結晶を成長させ、これを直径方向に薄
く切断して数多くの単結晶基板（以下略してウェハ）を
作り、これに研磨やエツチングなどの表面処理を施して
清浄で平滑な表面状態とし、か＼るウェハを用いて各種
の半導体素子が形成されている。
て高純度の円筒状結晶を成長させ、これを直径方向に薄
く切断して数多くの単結晶基板（以下略してウェハ）を
作り、これに研磨やエツチングなどの表面処理を施して
清浄で平滑な表面状態とし、か＼るウェハを用いて各種
の半導体素子が形成されている。
ここでＩＣ，）ランジスタなど半導体素子は何れも自動
化設備を多用して量産化されており、特性の均一化と量
産化を達成するためにウェハの直径は益々増大する傾向
にある。
化設備を多用して量産化されており、特性の均一化と量
産化を達成するためにウェハの直径は益々増大する傾向
にある。
例えばＳｉに例をとると結晶成長される引き上げ結晶の
直径は４インチから５インチへと増し、現在６インチの
ものも実用化されており、これを約５００μｍの厚さに
切断してウェハが作られている。
直径は４インチから５インチへと増し、現在６インチの
ものも実用化されており、これを約５００μｍの厚さに
切断してウェハが作られている。
上記の各種半導体素子はこのようなウェハを単位とし、
この上に各種の製造工程を経てマトリックス状に多数の
素子が形成され、素子形成カｑ冬わった最終段階で各素
子毎に切り離されてチップとなる。
この上に各種の製造工程を経てマトリックス状に多数の
素子が形成され、素子形成カｑ冬わった最終段階で各素
子毎に切り離されてチップとなる。
次にか−る素子は多層配線基板にグイボンディングした
後にチップの周辺部に設けられてるボンディングパッド
部と多層配線基板に設けられているパッド部とをワイヤ
ボンディングして使用したり、或いはパッケージに格納
してハーメチックシール構造の半導体装置として用いら
れている。
後にチップの周辺部に設けられてるボンディングパッド
部と多層配線基板に設けられているパッド部とをワイヤ
ボンディングして使用したり、或いはパッケージに格納
してハーメチックシール構造の半導体装置として用いら
れている。
本発明は素子形成の終わったウェハをチップに切断する
方法に関するものである。
方法に関するものである。
第２図は従来のウェハ切り出し方法を説明する側面図で
、ディスク状のウェハ１の上にはマトリックス状に多数
の素子が形成されており、真空チャックを用いてウェハ
１を吸着し固定した状態でダイヤモンド・ホイールを使
用し、各素子間の境界に沿って順次スクライブすること
によって図に示すような複数の溝２をマトリックス状に
形成する。
、ディスク状のウェハ１の上にはマトリックス状に多数
の素子が形成されており、真空チャックを用いてウェハ
１を吸着し固定した状態でダイヤモンド・ホイールを使
用し、各素子間の境界に沿って順次スクライブすること
によって図に示すような複数の溝２をマトリックス状に
形成する。
具体的には厚さが３００乃至４００ μＩのウェハ１の
表面からダイヤモンド・ホイールを用いて幅が、（３０
乃至７０μｍの溝２をウェハの厚さの２／３程度にまで
付け、次にウェハ１を割ることによってチップに分離し
ていた。
表面からダイヤモンド・ホイールを用いて幅が、（３０
乃至７０μｍの溝２をウェハの厚さの２／３程度にまで
付け、次にウェハ１を割ることによってチップに分離し
ていた。
然し結晶を構成する原子は格子構造をとるために襞間方
向は結晶構造から決まっており、そのため第２図に示す
ように予め溝２を設けておいても真っ直ぐには割れず、
その際に微少な割れ屑を生し、また分離されたチップが
バラバラになる。
向は結晶構造から決まっており、そのため第２図に示す
ように予め溝２を設けておいても真っ直ぐには割れず、
その際に微少な割れ屑を生し、また分離されたチップが
バラバラになる。
そのためチップ寸法にバラツキを生じ、割れ屑によって
チップが傷つくことがあり、また割れたチップが整然と
配列していないことから、次の工程が自動化できないと
云う問題がある。
チップが傷つくことがあり、また割れたチップが整然と
配列していないことから、次の工程が自動化できないと
云う問題がある。
そこで以上の問題を解決する方法として第３図に示すよ
うに接着材の塗布膜を持つテープ３の上にウェハ１の裏
面を貼付して固定し、かかる状態でマトリックス状に切
断することが行われた。
うに接着材の塗布膜を持つテープ３の上にウェハ１の裏
面を貼付して固定し、かかる状態でマトリックス状に切
断することが行われた。
この場合は溝２は従来のようにウェハ１の厚さの２／３
程度にまで付けるのではなく、テープ３に達するまで形
成する。
程度にまで付けるのではなく、テープ３に達するまで形
成する。
このようにすれば切り出されたチップ４の寸法は正確と
なり、またチップ４の配列も整然として １い
るために以後の自動化処理に適している。
なり、またチップ４の配列も整然として １い
るために以後の自動化処理に適している。
ここでウェハ１のテープ３への貼り付けはローラを使用
して行われているが、ウェハｌの直径が数インチと大き
なために貼り付けの際に気泡５が入り易く、圧延によっ
て図に示すように偏平に拡がっており、この個所は接着
していないためダイヤモンド・ホイールを使っての切断
処理において、この個所のチップ４は接着が不充分なた
めに四散してしまい、収率が低下すると云う問題があっ
た。
して行われているが、ウェハｌの直径が数インチと大き
なために貼り付けの際に気泡５が入り易く、圧延によっ
て図に示すように偏平に拡がっており、この個所は接着
していないためダイヤモンド・ホイールを使っての切断
処理において、この個所のチップ４は接着が不充分なた
めに四散してしまい、収率が低下すると云う問題があっ
た。
以上説明したように接着テープにウェハを貼り付はチッ
プに切断する場合にテープとウェハの界面に介在する気
泡によって部分的に接着しない場所を生じ、これにより
チップの切り出し工程における収率が低下しているのが
問題である。
プに切断する場合にテープとウェハの界面に介在する気
泡によって部分的に接着しない場所を生じ、これにより
チップの切り出し工程における収率が低下しているのが
問題である。
（問題点を解決するための手段〕
上記の問題点は半導体素子形成工程の終わった基板の裏
面を全面に気泡抜き用の複数の孔を設けた粘着テープを
用いて接着した状態で該基板を複数のチップに分断する
処理を行う半導体基板の切り出し方法をとることにより
解決することができる。
面を全面に気泡抜き用の複数の孔を設けた粘着テープを
用いて接着した状態で該基板を複数のチップに分断する
処理を行う半導体基板の切り出し方法をとることにより
解決することができる。
本発明はウェハを貼り付ける接着テープに予め空気抜き
の微少孔を数多く設けておき、かかる接着テープを用い
ることにより、ウェハの部分的な接着不良を無くするも
のである。
の微少孔を数多く設けておき、かかる接着テープを用い
ることにより、ウェハの部分的な接着不良を無くするも
のである。
第１図は本発明を実施した断面図（Ａ）と平面図（Ｂ）
である。
である。
本発明は接着テープ６として予め微少孔７を数多く開け
たものを使用し、ウェハ１を貼り付けることにより介在
する空気を微少孔７より逃がすものである。
たものを使用し、ウェハ１を貼り付けることにより介在
する空気を微少孔７より逃がすものである。
第１図はかかるテープ６にウェハ１を貼り付けた後にダ
イヤモンド・ホイールを使用し、テープ６に達するまで
マトリックス状に溝８を付けた状態を示している。
イヤモンド・ホイールを使用し、テープ６に達するまで
マトリックス状に溝８を付けた状態を示している。
ここでテープ６の微少孔７は成るべく小さく、これが数
多く開いており、これから切り出す個々のチップ４に対
応していることが好ましいが、かならずしも各チップ当
たり一個づつの微少孔７が対応する必要はない。
多く開いており、これから切り出す個々のチップ４に対
応していることが好ましいが、かならずしも各チップ当
たり一個づつの微少孔７が対応する必要はない。
この理由はウェハｌをテープ６に貼り付ける際、ローラ
による圧延工程で介在する気泡は薄く広い面積に引き伸
ばされてテープ６の微少孔７にかかり抜けてしまうこと
による。
による圧延工程で介在する気泡は薄く広い面積に引き伸
ばされてテープ６の微少孔７にかかり抜けてしまうこと
による。
実施例として厚さ１００ μｍの塩化ビニール裂のテー
プに１００乃至２００μｍの微少孔をＩ Ｉｌｍのピン
チでマトリックス状に形成した接着テープを使用し、こ
れに厚さ４００μｌで径５インチのＳｉ ウェハを貼り
付け、これから５１−角のチップの切り出しを行ったが
、従来のような気泡の存在はなく、従ってウェハの切断
においてチップが剥離して飛び出すような現象を無くす
ことができた。
プに１００乃至２００μｍの微少孔をＩ Ｉｌｍのピン
チでマトリックス状に形成した接着テープを使用し、こ
れに厚さ４００μｌで径５インチのＳｉ ウェハを貼り
付け、これから５１−角のチップの切り出しを行ったが
、従来のような気泡の存在はなく、従ってウェハの切断
においてチップが剥離して飛び出すような現象を無くす
ことができた。
以上記したように本発明は素子形成の終わったウェハか
らチップを切り出す工程の収率を向上させると共にチッ
プの自動ハンドリングを行うことを目的としてなされた
もので、本発明の実施によ１ リチップの収
率が向上すると共に、チップの配列が整然としているた
めハンドリングの自動化が可能となり量産効率を向上す
ることができる。
らチップを切り出す工程の収率を向上させると共にチッ
プの自動ハンドリングを行うことを目的としてなされた
もので、本発明の実施によ１ リチップの収
率が向上すると共に、チップの配列が整然としているた
めハンドリングの自動化が可能となり量産効率を向上す
ることができる。
第１図は本発明の実施方法を説明するもので、同図（Ａ
）はテープに接着したウェハの断面図、同図（Ｂ）は平
面図。 第２図は従来の切断法を説明する側面図。 第３図はテープに接着したウェハと気泡との関係を示す
平面図である。 図において ■はウェハ、 ２，８は溝、３．６はテープ
、 ４はチップ、５は気泡、
７は微少孔、である。
）はテープに接着したウェハの断面図、同図（Ｂ）は平
面図。 第２図は従来の切断法を説明する側面図。 第３図はテープに接着したウェハと気泡との関係を示す
平面図である。 図において ■はウェハ、 ２，８は溝、３．６はテープ
、 ４はチップ、５は気泡、
７は微少孔、である。
Claims (1)
- 半導体素子形成工程の終わった基板の裏面を全面に気泡
抜き用の複数の孔を設けた粘着テープを用いて接着した
状態で該基板を複数のチップに分断する処理を行うこと
を特徴とする半導体基板の切り出し方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59154666A JPS6156434A (ja) | 1984-07-25 | 1984-07-25 | 半導体基板の切り出し方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59154666A JPS6156434A (ja) | 1984-07-25 | 1984-07-25 | 半導体基板の切り出し方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6156434A true JPS6156434A (ja) | 1986-03-22 |
Family
ID=15589234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59154666A Pending JPS6156434A (ja) | 1984-07-25 | 1984-07-25 | 半導体基板の切り出し方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6156434A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054161B1 (en) * | 2000-04-19 | 2006-05-30 | James Stephen L | Slotted adhesive for die-attach in BOC and LOC packages |
| KR100588148B1 (ko) | 2004-07-20 | 2006-06-09 | 삼성전자주식회사 | 김치냉장고 |
| JP2010115318A (ja) * | 2008-11-12 | 2010-05-27 | Sri Sports Ltd | ゴルフクラブヘッド |
| US8864603B2 (en) | 2008-08-04 | 2014-10-21 | Sri Sports Limited | Golf club head |
-
1984
- 1984-07-25 JP JP59154666A patent/JPS6156434A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054161B1 (en) * | 2000-04-19 | 2006-05-30 | James Stephen L | Slotted adhesive for die-attach in BOC and LOC packages |
| KR100588148B1 (ko) | 2004-07-20 | 2006-06-09 | 삼성전자주식회사 | 김치냉장고 |
| US8864603B2 (en) | 2008-08-04 | 2014-10-21 | Sri Sports Limited | Golf club head |
| JP2010115318A (ja) * | 2008-11-12 | 2010-05-27 | Sri Sports Ltd | ゴルフクラブヘッド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4722130A (en) | Method of manufacturing a semiconductor device | |
| KR102203790B1 (ko) | 초소형 또는 초박형 개별 컴포넌트 배치 | |
| US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
| WO1996036992A1 (en) | Semiconductor device and its manufacture | |
| JP2002100588A (ja) | 半導体装置の製造方法 | |
| WO2004030053A1 (ja) | 薄型半導体チップの製造方法 | |
| JP2003203886A (ja) | 素子の分離方法及び素子の転写方法 | |
| US5762744A (en) | Method of producing a semiconductor device using an expand tape | |
| US7498236B2 (en) | Silicon wafer thinning end point method | |
| EP2461359B1 (en) | Method for forming substrate with insulating buried layer | |
| JP4566626B2 (ja) | 半導体基板の分断方法および半導体チップの選択転写方法 | |
| JPS6156434A (ja) | 半導体基板の切り出し方法 | |
| TWI234234B (en) | Method of segmenting a wafer | |
| US11699677B2 (en) | Die-to-wafer bonding utilizing micro-transfer printing | |
| JP2003086540A (ja) | 半導体装置の製造方法及びその製造装置 | |
| CN110660722B (zh) | 一种临时键合结构及临时键合方法 | |
| JPS644339B2 (ja) | ||
| JPH0974076A (ja) | 発光半導体ウエハの個別分離方法 | |
| JP2001326195A (ja) | 半導体チップおよびその製造方法ならびに実装方法 | |
| JP2000195878A (ja) | ウェーハ搬送・固定治具及び半導体装置の製造方法 | |
| JPH01108008A (ja) | 半導体ウェハの切断方法 | |
| JPS5963742A (ja) | 半導体素子の製造方法 | |
| JPS58142543A (ja) | 半導体基板の分割方法 | |
| JPH02208954A (ja) | 半導体装置の製造方法 | |
| JPH0350754A (ja) | 半導体チップの分離方法 |