CN110797329B - 一种三维堆叠方法 - Google Patents

一种三维堆叠方法 Download PDF

Info

Publication number
CN110797329B
CN110797329B CN201910976434.8A CN201910976434A CN110797329B CN 110797329 B CN110797329 B CN 110797329B CN 201910976434 A CN201910976434 A CN 201910976434A CN 110797329 B CN110797329 B CN 110797329B
Authority
CN
China
Prior art keywords
bonding layer
silicon wafer
carrier sheet
bonding
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910976434.8A
Other languages
English (en)
Other versions
CN110797329A (zh
Inventor
葛星晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN201910976434.8A priority Critical patent/CN110797329B/zh
Publication of CN110797329A publication Critical patent/CN110797329A/zh
Application granted granted Critical
Publication of CN110797329B publication Critical patent/CN110797329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种三维堆叠方法，包括：在裸硅片中形成氢离子注入层；在裸硅片的正面表面上淀积第一键合层；将裸硅片的第一键合层与一具有穿孔的载体片正面表面上的第二键合层进行键合；对裸硅片进行高温裂片；对裂片界面进行处理；在裂片界面上进行需要的工艺；将工艺后的裸硅片与一器件硅片进行键合；利用湿法药液进行载体片去键合；形成两枚器件硅片的堆叠结构。本发明将smart‑cut裂片技术融入到器件硅片的三维堆叠中，大大提高了硅片的资源利用率，节省了生产成本，同时规避了颗粒沾污、金属沾污、硅片裂片等研磨带来的问题，提高了工艺的稳定性，并提高了生产的效率及良率。

Description

一种三维堆叠方法
技术领域
本发明涉及半导体集成电路制造工艺技术领域，特别是涉及一种无需背部研磨、硅片可以回收再利用的三维堆叠方法。
背景技术
随着半导体超大规模集成电路的发展，现有的技术工艺已经接近物理极限。在对电子产品进一步小型化、多功能化的目的驱动下，其他新的技术、新的材料、新的科技逐渐被探索出来。三维堆叠技术就是其中之一。
三维堆叠技术是将多个硅片通过键合技术堆叠起来，实现三维层面上的金属互连结构，可以减少互连距离，提高传输速度，减小器件体积，并提供了异质结构集成的可能性。
现有的三维堆叠技术，一般需要通过以下步骤完成：
硅片键合(Bonding)；
硅片背部研磨减薄(Grinding)；
硅片背部湿法刻蚀(Wet)；
硅片背部平坦化处理(CMP)，以及硅片背部其他工艺等。
其中，背部其他工艺指各种特色工艺，如BSI工艺等。而从硅片键合到平坦化处理的过程，是几乎所有三维堆叠工艺都会采取的措施。
硅片在背部研磨减薄的过程中，会从约775微米(12寸硅片)减薄至器件所需的厚度，一般为几微米。减薄去除的部分被研磨为碎屑或被湿法腐蚀，很难进行再利用，对硅片存在着资源利用上的浪费。同时，背部研磨工艺存在着很多问题，包括会产生大量颗粒、杂质，硅片容易裂片，TTV难以控制等。这些问题会影响后续工艺的良率，从而影响工艺的效率和产品的质量。
另外一种可以实现硅片减薄的技术为smart-cut技术，即在硅片上注入氢离子，然后高温退火。氢离子所在的区域在高温下会产生空洞，从而使得硅片从氢离子注入层处断裂，达到硅片减薄的效果，同时剩余的硅片可以重复利用。但由于氢离子裂片需要很高的温度(一般＞1000摄氏度)，所以无法在与器件硅片(device wafer)键合之后进行，而氢离子的注入又必须在硅片表面器件制作之前完成，因此该方法目前只用于制作衬底材料，如绝缘体上硅(SOI)，难以用在有器件层的器件硅片的三维堆叠中。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种三维堆叠方法，能够回收利用三维堆叠工艺中的硅材料，同时避开会造成颗粒沾污、金属沾污、硅片裂片等问题的背部研磨工艺，提高三维堆叠工艺良率。
为实现上述目的，本发明的技术方案如下：
一种三维堆叠方法，包括以下步骤：
步骤一：提供一裸硅片，在所述裸硅片中的一定深度上形成氢离子注入层；
步骤二：在所述裸硅片的正面表面上形成一层第一键合层；
步骤三：提供一正面表面上形成有一层第二键合层的载体片，将所述裸硅片的第一键合层与所述载体片的第二键合层相贴合进行键合；其中，所述载体片上分布有多个穿孔，所述载体片的材质与所述第二键合层的材质不同；
步骤四：对键合后的所述裸硅片进行高温裂片，使所述裸硅片背面上的多余部分沿所述氢离子注入层处的裂片界面被分裂去除；
步骤五：对剩余的所述裸硅片的裂片界面进行处理；
步骤六：在剩余的所述裸硅片的裂片界面上形成器件层和第三键合层；
步骤七：将所述第三键合层与一器件硅片上的第四键合层相贴合进行键合；
步骤八：利用湿法药液对所述载体片去键合；其中，将所述载体片的背面朝上，对所述载体片的背面进行湿法药液清洗，利用所述载体片与所述第二键合层之间具有的湿法药液清洗时的高选择比，使湿法药液进入所述穿孔与所述第二键合层反应，以去除所述第二键合层，使所述载体片与所述裸硅片相分离；
步骤九：移除所述载体片，形成两枚器件硅片上下堆叠的结构。
进一步地，所述载体片的材质为Si，所述第二键合层的材质为SiO2、SiN或SiC。
进一步地，所述载体片的材质为SiO2，所述第二键合层的材质为多晶硅、SiN或SiC。
进一步地，所述穿孔在所述载体片的表面上均匀分布。
进一步地，所述穿孔的大小满足公式一：
C＝4S/d 公式一
其中，d代表穿孔的直径，S代表所有穿孔的面积总和，C代表所有穿孔的周长总和。
进一步地，所述穿孔的直径最小临界值满足公式二：
d＝4γsinθpgh 公式二
其中，d代表穿孔的直径，γ代表湿法药液表面张力，θ代表湿法药液与载体片接触角；p代表湿法药液密度；h代表载体片厚度；g代表重力加速度。
进一步地，步骤三中，进行所述第一键合层与所述第二键合层之间的硅-硅键合。
进一步地，步骤五中，包括对剩余的所述裸硅片的裂片界面进行湿法处理、平坦化处理和热处理。
进一步地，步骤六中，形成所述器件层后，再形成所述第三键合层；所述器件层的形成包括在剩余的所述裸硅片的裂片界面上进行工艺，所述工艺包括CMOS流程的前道工艺和/或后道工艺。
进一步地，步骤七中，进行所述第三键合层与所述第四键合层之间的硅-硅键合或混合键合。
本发明具有以下优点：
(1)传统三维堆叠工艺中，背部研磨减薄去掉的硅占整个硅片的99％以上，且难以回收利用。本发明将smart-cut裂片技术融入到器件硅片的三维堆叠中，使得硅片被减薄的部分可以重复利用，大大提高了硅片的资源利用率，节省了生产成本。
(2)由于不用进行背部研磨工艺，硅片也规避了颗粒沾污、金属沾污、硅片裂片等研磨带来的问题，因此提高了工艺的稳定性，并提高了生产的效率及良率。
附图说明
图1-图7是本发明一较佳实施例的一种三维堆叠方法的工艺步骤示意图。
图8是本发明一较佳实施例的一种载体片的俯视结构示意图。
图9是图1中沿P1方向的局部剖视结构示意图。
图10是图1中沿P2方向的局部剖视结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
本发明提出的三维堆叠方法，需要使用一种特殊的载体片(carrier wafer)400，如图8-图10所示。本发明的载体片400与传统的载体片有两点不同，一是本发明的载体片400上均匀分布着孔洞(穿孔)700图案，该孔洞700用于去键合时湿法药液穿过，从而接触键合层(第二键合层)300’并反应；二是该载体片400由两层构成，键合层300’用于键合，可以与湿法药液反应并去除；载体层(载体片)400用于载体，不与去键合的湿法药液反应。因此载体片400与第二键合层300’之间应选择具有湿法药液清洗时的高选择比的不同材质制作。
请参考图8-图10，图8是本发明一较佳实施例的一种载体片的俯视结构示意图，为表示方便，其显示载体片的透视结构。图9是图1中沿P1方向的局部剖视结构示意图。图10是图1中沿P2方向的局部剖视结构示意图。如图8-图10所示，第二键合层300’紧密结合于载体片400的正面上。载体片400例如为圆形，载体片400的表面上可均匀分布有多个穿孔700，当第二键合层300’覆盖在载体片400的正面上时，穿孔700的一端由载体片400的正面表面处与第二键合层300’接触，穿孔700的另一端由载体片400的背面表面处与大气连通。
穿孔700的大小可按需求进行调整，具体可满足以下公式一：
C＝4S/d 公式一
其中，d代表一个穿孔700的直径，S代表所有穿孔700的面积总和，C代表所有穿孔700的周长总和。
穿孔700的直径d影响开孔总面积S和开孔总周长C；总周长C决定了湿法药液与第二键合层300’接触的总面积。
因此当穿孔700的直径d较小时，药液与第二键合层300’的接触面积大，腐蚀速率快。但穿孔700的直径d太小时，会影响药液进入。综上，穿孔700的直径最小临界值可满足以下公式二：
d＝4γsinθpgh 公式二
其中，d代表穿孔700的直径，γ代表湿法药液的表面张力，θ代表湿法药液与载体片400的接触角；p代表湿法药液的密度；h代表载体片400的厚度；g代表重力加速度。
载体片400的材质可以为硅(Si)，也可以使用常用的载体片材料，如二氧化硅(SiO2)等。对第二键合层300’的材质有以下两个要求：
(1)须与载体片400不同；
(2)可以进行高温键合。
比如，当载体片400材质为Si时，第二键合层300’的材质可以选择为SiO2、SiN、SiC等。当载体片400材质为SiO2时，第二键合层300’的材质可以选择多晶硅(poly Si)、SiN、SiC等。
在以下本发明的具体实施方式中，请参考图1-图7，图1-图7是本发明一较佳实施例的一种三维堆叠方法的工艺步骤示意图。如图1-图7所示，本发明的一种三维堆叠方法，可包括以下步骤：
步骤一：提供一裸硅片(Bare wafer)100，在裸硅片100的正面表面上进行氢离子注入，以在裸硅片100中的一定深度上形成氢离子注入层200。
如图1所示，氢离子注入时的能量由需要保留的硅的厚度决定，需要的硅的厚度越大，则氢离子注入的能量也越大。氢离子注入的剂量确保后续裂片可行即可。一般需要保留的硅的厚度比如可为2～3微米。
步骤二：在裸硅片100的正面表面上淀积一层第一键合层300。
如图2所示，第一键合层300的材质可以与载体片400上的第二键合层300’的材质一致，也可以不同，但需要保证两者之间可以进行硅-硅退火。比如，当载体片400上的第二键合层300’为SiO2时，第一键合层300既可以为SiO2，也可以为SiN、SiC等材料。
步骤三：提供一正面表面上淀积有一层第二键合层300’的载体片400，将裸硅片100的第一键合层300与载体片400的第二键合层300’相贴合进行键合，包括室温下的预键合及键合后的退火。
如图3所示，将裸硅片100翻转，并作为顶部硅片(top wafer),与载体片400进行键合，并进行键合后退火，以达到需要的键合力。
退火的温度和时间决定了键合力的大小，具体的退火时间及温度取决于后续工艺需要。比如，可使用400℃，1h退火制度。
步骤四：对键合后的裸硅片100进行高温裂片，使裸硅片100背面上的多余部分沿氢离子注入层200处的裂片界面被分裂去除。
如图4所示，对键合完成的上述两个硅片进行高温处理，比如1000℃。
利用smart-cut裂片技术，高温下，氢离子所在的区域200会产生空洞，最终导致裂片，形成带有第一键合层300的裸硅片100层和分裂出去的裸硅片100的背面层101。
可以对分裂出去的裸硅片100的背面层101进行回收。对分裂出去的裸硅片100的背面层101进行裂片界面处的简单处理，如湿法、平坦化、热处理等后，可以继续当其他裸硅片重复利用，大大提高了硅片的资源利用率，节省了生产成本。同时，由于不用进行背部研磨工艺，硅片也规避了颗粒沾污、金属沾污、硅片裂片等研磨带来的问题，提高了工艺的稳定性，提高了生产的效率及良率。
步骤五：对剩余的裸硅片100的裂片界面进行处理。
处理可包括湿法处理、平坦化处理、热处理等，从而修复裂片界面处的损伤。
步骤六：在剩余的裸硅片100的裂片界面上进行需要的工艺，包括形成器件层和第三键合层500。
如图5所示，可在经处理的裸硅片100的裂片界面上进行比如CMOS流程的前道工艺、后道工艺等，包括形成器件层。由于该结构此时完全可以看作一个永久键合硅片，因此可以承受工艺带来的高温、高压、化学腐蚀等，可以完成工艺。之后，可接着在裸硅片100的裂片界面层上继续形成第三键合层500，用于之后的硅-硅(SiO2-SiO2)键合或混合键合。
步骤七：将第三键合层500与一器件硅片600上的第四键合层500’相贴合进行键合。
如图6所示，将上述键合硅片作为顶部硅片，与另外一枚器件硅片600进行键合。此处的键合既可以是硅-硅(SiO2-SiO2)键合，也可以是混合键合，视工艺需求而定。键合后形成两枚器件硅片100和600堆叠的结构。
步骤八：利用湿法药液对载体片400去键合。
将载体片400的背面朝上，对载体片400的背面进行湿法药液清洗。该湿法药液应不与载体片400的材质反应，但与第二键合层300’的材料反应。比如，当载体片400材料为Si,第二键合层300’材料为SiN时，药液可以使用含磷酸(H3PO4)的药液。利用载体片400与第二键合层300’之间具有的湿法药液清洗时的高选择比，使湿法药液进入穿孔700与第二键合层300’反应，并去除第二键合层300’，使载体片400与裸硅片100相分离。
步骤九：移除载体片400，形成两枚器件硅片100和600上下堆叠的三维堆叠结构，如图7所示。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (9)

1.一种三维堆叠方法，其特征在于，包括以下步骤：
步骤一：提供一裸硅片，在所述裸硅片中的一定深度上形成氢离子注入层；
步骤二：在所述裸硅片的正面表面上形成一层第一键合层；
步骤三：提供一正面表面上形成有一层第二键合层的载体片，将所述裸硅片的第一键合层与所述载体片的第二键合层相贴合进行键合；其中，所述载体片上分布有多个穿孔，所述载体片的材质与所述第二键合层的材质不同；
步骤四：对键合后的所述裸硅片进行高温裂片，使所述裸硅片背面上的多余部分沿所述氢离子注入层处的裂片界面被分裂去除；
步骤五：对剩余的所述裸硅片的裂片界面进行处理；
步骤六：在剩余的所述裸硅片的裂片界面上形成器件层和第三键合层；
步骤七：将所述第三键合层与一器件硅片上的第四键合层相贴合进行键合；
步骤八：利用湿法药液对所述载体片去键合；其中，将所述载体片的背面朝上，对所述载体片的背面进行湿法药液清洗，利用所述载体片与所述第二键合层之间具有的湿法药液清洗时的高选择比，使湿法药液进入所述穿孔与所述第二键合层反应，以去除所述第二键合层，使所述载体片与所述裸硅片相分离；
步骤九：移除所述载体片，形成两枚器件硅片上下堆叠的结构。
2.根据权利要求1所述的三维堆叠方法，其特征在于，所述载体片的材质为Si，所述第二键合层的材质为SiO2、SiN或SiC。
3.根据权利要求1所述的三维堆叠方法，其特征在于，所述载体片的材质为SiO2，所述第二键合层的材质为多晶硅、SiN或SiC。
4.根据权利要求1所述的三维堆叠方法，其特征在于，所述穿孔在所述载体片的表面上均匀分布。
5.根据权利要求1所述的三维堆叠方法，其特征在于，所述穿孔的直径最小临界值满足公式：
d＝4γsinθpgh
其中，d代表穿孔的直径，γ代表湿法药液表面张力，θ代表湿法药液与载体片接触角；p代表湿法药液密度；h代表载体片厚度；g代表重力加速度。
6.根据权利要求1所述的三维堆叠方法，其特征在于，步骤三中，进行所述第一键合层与所述第二键合层之间的硅-硅键合。
7.根据权利要求1所述的三维堆叠方法，其特征在于，步骤五中，包括对剩余的所述裸硅片的裂片界面进行湿法处理、平坦化处理和热处理。
8.根据权利要求1所述的三维堆叠方法，其特征在于，步骤六中，形成所述器件层后，再形成所述第三键合层；所述器件层的形成包括在剩余的所述裸硅片的裂片界面上进行工艺，所述工艺包括CMOS流程的前道工艺和/或后道工艺。
9.根据权利要求1所述的三维堆叠方法，其特征在于，步骤七中，进行所述第三键合层与所述第四键合层之间的硅-硅键合或混合键合。
CN201910976434.8A 2019-10-15 2019-10-15 一种三维堆叠方法 Active CN110797329B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910976434.8A CN110797329B (zh) 2019-10-15 2019-10-15 一种三维堆叠方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910976434.8A CN110797329B (zh) 2019-10-15 2019-10-15 一种三维堆叠方法

Publications (2)

Publication Number Publication Date
CN110797329A CN110797329A (zh) 2020-02-14
CN110797329B true CN110797329B (zh) 2021-04-30

Family

ID=69439188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910976434.8A Active CN110797329B (zh) 2019-10-15 2019-10-15 一种三维堆叠方法

Country Status (1)

Country Link
CN (1) CN110797329B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093791A (zh) * 2006-06-23 2007-12-26 株式会社Sumco 粘结的晶片的制造方法
CN105374862A (zh) * 2014-09-01 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN110137341A (zh) * 2018-02-02 2019-08-16 中国科学院上海微系统与信息技术研究所 单晶压电薄膜异质衬底的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7928549B2 (en) * 2006-09-19 2011-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit devices with multi-dimensional pad structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093791A (zh) * 2006-06-23 2007-12-26 株式会社Sumco 粘结的晶片的制造方法
CN105374862A (zh) * 2014-09-01 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN110137341A (zh) * 2018-02-02 2019-08-16 中国科学院上海微系统与信息技术研究所 单晶压电薄膜异质衬底的制备方法

Also Published As

Publication number Publication date
CN110797329A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
US9553014B2 (en) Bonded processed semiconductor structures and carriers
US8980688B2 (en) Semiconductor structures including fluidic microchannels for cooling and related methods
CN112020763A (zh) 用于简化的手柄晶片的dbi到si的键合
TWI445101B (zh) 暫時性半導體結構接合方法及相關經接合的半導體結構
CN101996922B (zh) Soi晶片及其形成方法
US8816489B2 (en) Integrated circuit structures, semiconductor structures, and semiconductor die
US8629061B2 (en) Method for three-dimensional packaging of electronic devices
CN110797329B (zh) 一种三维堆叠方法
JP2013537363A (ja) 犠牲材料を使用して半導体構造体中にウェーハ貫通相互接続部を形成する方法、及びかかる方法により形成される半導体構造体
TWI722683B (zh) 半導體結構的製造方法
CN112599409B (zh) 晶圆键合方法
CN108609577B (zh) 一种mems器件的制作方法
JP4046645B2 (ja) 半導体デバイス及びその製造方法
CN114649219A (zh) 半导体器件及其制造方法
CN110660722B (zh) 一种临时键合结构及临时键合方法
TWI406352B (zh) 晶圓承載基板及其製造方法
US6743697B2 (en) Thin silicon circuits and method for making the same
KR20160058045A (ko) 층들의 전달 방법
US20110039397A1 (en) Structures and methods to separate microchips from a wafer
JPH0629386A (ja) 半導体装置の分割方法
CN118053769A (zh) 晶圆及其制造方法、封装结构及封装方法
CN113488432A (zh) 一种包括高深宽比通孔的玻璃基板的制备方法
CN113488431A (zh) 一种包括高深宽比通孔的玻璃基板的制备方法
CN112530813A (zh) 临时键合方法
CN112599431A (zh) 晶圆键合结构及键合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant