CN113488431A - 一种包括高深宽比通孔的玻璃基板的制备方法 - Google Patents

一种包括高深宽比通孔的玻璃基板的制备方法 Download PDF

Info

Publication number
CN113488431A
CN113488431A CN202110565908.7A CN202110565908A CN113488431A CN 113488431 A CN113488431 A CN 113488431A CN 202110565908 A CN202110565908 A CN 202110565908A CN 113488431 A CN113488431 A CN 113488431A
Authority
CN
China
Prior art keywords
layer
hole
etching
substrate
glass substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110565908.7A
Other languages
English (en)
Inventor
赵浩然
王玮
郑德印
杨宇驰
杜建宇
温博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202110565908.7A priority Critical patent/CN113488431A/zh
Publication of CN113488431A publication Critical patent/CN113488431A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

本发明涉及一种包括高深宽比通孔的玻璃基板的制备方法，包括：提供单层衬底结构；在所述单层衬底结构顶部刻蚀出柱阵列；填充所述柱阵列之间的间隙并覆盖所述柱阵列，从而形成氧化硅填充层；减薄所述氧化硅填充层，以使所述柱阵列暴露；刻蚀去除所述柱阵列，从而形成盲孔；去除剩余的所述单层衬底结构，从而形成具有通孔的玻璃基板。本发明的方法可避免通孔附近的热应力凸起、裂纹、应力不均匀等。

Description

一种包括高深宽比通孔的玻璃基板的制备方法
技术领域
本发明涉及微电子封装领域，具体涉及一种包括高深宽比通孔的玻璃基板的制备方法。
背景技术
随着微电子领域技术的不断发展，集成电路朝着高密度互联、低功耗方向发展。人们对于高性能、高功率射频微系统的封装的需求也日益增加，玻璃穿孔(Through glassvia,简称TGV)工艺通过在玻璃晶圆中形成金属立柱，并配以金属凸点，可以实现芯片与基板之间的三维互联。玻璃作为衬底材料具有在高电阻率和高频下的低介电损耗、热膨胀系数的可调节性。玻璃基板可以加工成更大尺寸的晶圆。基于此，TGV转接板技术已经成为了热点技术。玻璃基板刻孔的常见制造方法有湿法刻蚀、喷砂、激光烧蚀等。
激光钻孔技术适合制造精细通孔，但是由于高功率密度激光束的缘故，TGV可能在短时间内经历热应力，这在一定程度上导致边缘变形。此外，由激光器制造通孔非常昂贵。喷砂是一种批量打孔的方法，是一种晶圆级钻孔技术，具有高效率、低成本的优势，但无法制作出孔径较小且深宽比较大的通孔。光敏玻璃在小通孔尺寸和高深宽比方面具有一些优点，但由于其独特的材料特性，很难开发面积较大的薄玻璃基板。
因此，迫切需要开发一种包括高深宽比通孔的玻璃基板。
发明内容
本发明的目的是克服现有技术的缺点，提供一种包括高深宽比通孔的玻璃基板的制备方法，该方法可避免通孔附近的热应力凸起、裂纹、应力不均匀等。
为了实现以上目的，本发明提供如下技术方案。
一种包括高深宽比通孔的玻璃基板的制备方法，包括：
提供单层衬底结构；
在所述单层衬底结构顶部刻蚀出柱阵列；
填充所述柱阵列之间的间隙并覆盖所述柱阵列，从而形成氧化硅填充层；
减薄所述氧化硅填充层，以使所述柱阵列暴露；
刻蚀去除所述柱阵列，从而形成盲孔；
去除剩余的所述单层衬底结构，从而形成具有通孔的玻璃基板。
由上述制备方法制得的玻璃基板可用作转接板。
与现有技术相比，本发明的有益效果是：
本发明方法采用刻蚀工艺形成通孔，避免了价格昂贵的激光打孔，从而避免了通孔附近的热应力凸起、裂纹、应力不均匀等。由本发明方法制得的玻璃基板包括深宽比较高、孔径较小的通孔。这种高深宽比的通孔可以保证芯片的高集成度互连，使布线的密度及精度更高。由本发明方法制得的玻璃基板可具有较大面积，可用作芯片的TGV转接板，对推进芯片三维集成封装技术有重要意义。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1-7给出了本发明实施例提供的制备方法中每步得到的结构示意图。
附图标记说明
100为硅晶圆，200为硅柱，300为SiO2薄膜，400为氧化硅填充层，500为盲孔，600为通孔。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
下面将结合具体附图对本发明作进一步说明。
本发明提供一种包括高深宽比通孔的玻璃基板的制备方法，其包括如下步骤。
提供单层衬底结构。
所述单层衬底结构可以是本领域的常规衬底，包括但不限于硅衬底、碳化硅衬底、硅锗衬底、砷化镓衬底等。所述单层衬底结构的厚度可为150-550μm，优选150-350μm。当所述单层衬底结构的厚度过大时，可进行减薄，优选减薄至150-550μm，优选150-350μm。本发明对于减薄方法没有特别限制。可通过机械研磨、湿法刻蚀、干法刻蚀或其结合等进行减薄。
在所述单层衬底结构顶部刻蚀出柱阵列。
本发明对于刻蚀方法没有特别限制，可采用干法刻蚀、湿法刻蚀或其结合等。干法刻蚀可包括离子铣刻蚀、感应耦合等离子体(ICP)刻蚀和深反应离子刻蚀。
所述柱的外壁轮廓可以是圆形或正方形。所述柱的直径或宽度可为4-50μm，优选4-30μm，高度可为100-500μm，优选100-300μm。
填充所述柱阵列之间的间隙并覆盖所述柱阵列，从而形成氧化硅填充层。
所述氧化硅填充层的厚度可为100-550μm，优选100-350μm。所述氧化硅填充层的厚度应略大于所述柱的高度。所述氧化硅填充层通过加热固化旋涂玻璃材料而形成。所述旋涂玻璃材料是一种基于硅氧烷的液体材料，例如基于四乙氧基硅烷的液体材料。该材料可以形成较厚的玻璃基板，其可从市场上直接购买或自行制备。
在一个优选实施例中，在刻蚀出柱阵列之后且在形成氧化硅填充层之前，可在所述柱表面形成二氧化硅薄膜。所述二氧化硅薄膜的厚度可为1-5μm。本发明对于所述二氧化硅薄膜的形成方法没有特别限制。可采用化学气相沉积法，例如等离子增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、常压化学气相淀积法(APCVD)、超高真空化学气相沉积法(UHVCVD)或快速热化学气相沉积法(RTCVD)等进行。
减薄所述氧化硅填充层，以使所述柱阵列暴露。
本发明对减薄方法没有特别限制。可采用化学机械抛光(CMP)、湿法刻蚀、干法刻蚀或其结合等工艺进行减薄。
刻蚀去除所述柱阵列，从而形成盲孔。
本发明对于刻蚀方法没有特别限制，可采用干法刻蚀、湿法刻蚀或其结合等。干法刻蚀可包括离子铣刻蚀、感应耦合等离子体刻蚀和深反应离子刻蚀。所形成的盲孔贯穿所述氧化硅填充层。
去除剩余的所述单层衬底结构，从而形成具有通孔的玻璃基板。
本发明对于去除剩余的单层衬底结构的方法没有特别，可采用湿法刻蚀、干法刻蚀或其结合、机械研磨、离子束抛光、等离子体辅助化学抛光、液体喷射抛光、磁流变抛光、化学机械抛光或弹性发射加工等工艺进行去除。所得通孔的深宽比在10:1以上，优选为15:1～25:1。
本发明方法采用刻蚀工艺形成通孔，避免了价格昂贵的激光打孔，从而避免了通孔附近的热应力凸起、裂纹、应力不均匀等。由本发明方法制得的玻璃基板包括深宽比较高、孔径较小的通孔。这种高深宽比的通孔可以保证芯片的高集成度互连，使布线的密度及精度更高。由本发明方法制得的玻璃基板可具有较大面积，可用作芯片的TGV转接板，对推进芯片三维集成封装技术有重要意义。
下面结合两个具体实施例对本发明作进一步说明，但本发明不限于此。
实施例1
准备4寸的硅晶圆100，采用机械研磨的方法对硅晶圆100背面进行减薄至300微米，如图1所示。然后采用深反应离子刻蚀形成硅柱200阵列，硅柱200的直径为10微米，高度为250微米左右，如图2所示。采用PECVD的方法在硅柱200表面生长一层SiO2薄膜300，厚度为1-2微米，如图3所示。采用匀胶机利用旋涂玻璃材料(NDG-2000，购自Desert SiliconInc.)填充硅柱200之间的间隙并覆盖硅柱200。填充完成后在退火炉中加热至完全固化，形成氧化硅填充层400，其厚度在250微米左右，如图4所示。然后对氧化硅填充层400进行CMP抛光，使表面平整光洁并且露出硅柱200的上表面，如图5所示。采用深反应离子刻蚀去除所有硅柱200，从而形成盲孔500，如图6所示。将剩余的硅晶圆100干法刻蚀去除，形成通孔600，如图7所示；然后对通孔600背面进行CMP抛光，就得到了具有分布均匀、深宽比约25:1的通孔的玻璃基板。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种包括高深宽比通孔的玻璃基板的制备方法，其特征在于，包括：
提供单层衬底结构；
在所述单层衬底结构顶部刻蚀出柱阵列；
填充所述柱阵列之间的间隙并覆盖所述柱阵列，从而形成氧化硅填充层；
减薄所述氧化硅填充层，以使所述柱阵列暴露；
刻蚀去除所述柱阵列，从而形成盲孔；
去除剩余的所述单层衬底结构，从而形成具有通孔的玻璃基板。
2.根据权利要求1所述的制备方法，其特征在于，所述单层衬底结构为硅衬底、碳化硅衬底、硅锗衬底或砷化镓衬底。
3.根据权利要求2所述的制备方法，其特征在于，对所述单层衬底结构进行减薄至150-550μm。
4.根据权利要求1或2所述的制备方法，其特征在于，所述柱的直径或宽度为4-50μm，高度为100-500μm。
5.根据权利要求1或2所述的制备方法，其特征在于，所述氧化硅填充层的形成方法是：加热固化旋涂玻璃材料而形成。
6.根据权利要求1或2所述的制备方法，其特征在于，在刻蚀出所述柱阵列之后且在形成所述氧化硅填充层之前，还包括：
在所述柱表面形成二氧化硅薄膜，其厚度优选为1-5μm。
7.根据权利要求1或2所述的制备方法，其特征在于，所述通孔的深宽比在10:1以上。
8.根据权利要求1或2所述的制备方法，其特征在于，所述通孔的深宽比为15:1～25:1。
9.由权利要求1-8中任一项所述的制备方法制得的玻璃基板用作转接板。
CN202110565908.7A 2021-05-24 2021-05-24 一种包括高深宽比通孔的玻璃基板的制备方法 Pending CN113488431A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110565908.7A CN113488431A (zh) 2021-05-24 2021-05-24 一种包括高深宽比通孔的玻璃基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110565908.7A CN113488431A (zh) 2021-05-24 2021-05-24 一种包括高深宽比通孔的玻璃基板的制备方法

Publications (1)

Publication Number Publication Date
CN113488431A true CN113488431A (zh) 2021-10-08

Family

ID=77933130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110565908.7A Pending CN113488431A (zh) 2021-05-24 2021-05-24 一种包括高深宽比通孔的玻璃基板的制备方法

Country Status (1)

Country Link
CN (1) CN113488431A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027022A1 (en) * 2000-07-27 2002-03-07 Fujitsu Limited Front-and-back electrically conductive substrate and method for manufacturing same
CN102208363A (zh) * 2011-05-13 2011-10-05 中国科学院微电子研究所 一种形成穿透硅通孔的方法
CN102820262A (zh) * 2012-09-05 2012-12-12 江苏物联网研究发展中心 一种玻璃通孔的制作及互连的方法
CN104078418A (zh) * 2013-03-29 2014-10-01 中国科学院微电子研究所 半导体器件制造方法
CN104401934A (zh) * 2014-12-11 2015-03-11 东南大学 玻璃基板上埋入无源元件的圆片级制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027022A1 (en) * 2000-07-27 2002-03-07 Fujitsu Limited Front-and-back electrically conductive substrate and method for manufacturing same
CN102208363A (zh) * 2011-05-13 2011-10-05 中国科学院微电子研究所 一种形成穿透硅通孔的方法
CN102820262A (zh) * 2012-09-05 2012-12-12 江苏物联网研究发展中心 一种玻璃通孔的制作及互连的方法
CN104078418A (zh) * 2013-03-29 2014-10-01 中国科学院微电子研究所 半导体器件制造方法
CN104401934A (zh) * 2014-12-11 2015-03-11 东南大学 玻璃基板上埋入无源元件的圆片级制造方法

Similar Documents

Publication Publication Date Title
KR101145074B1 (ko) 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
US10128142B2 (en) Semiconductor structures including carrier wafers and attached device wafers, and methods of forming such semiconductor structures
US8383489B2 (en) SOI wafer and method for forming the same
US20090233079A1 (en) Techniques for Layer Transfer Processing
CN112864026B (zh) 激光结合hf湿刻蚀加工tgv通孔的工艺
CN103107128B (zh) 一种三维芯片结构的金属键合的方法
CN115881622B (zh) 一种晶圆键合的方法
US10832953B2 (en) Technological method for preventing, by means of buried etch stop layers, the creation of vertical/lateral inhomogeneities when etching through-silicon vias
CN106409758A (zh) 玻璃通孔金属化制作方法
JP6341554B2 (ja) 半導体装置の製造方法
WO2011097042A1 (en) Methods and structures for forming integrated semiconductor structures
US8629061B2 (en) Method for three-dimensional packaging of electronic devices
CN113488431A (zh) 一种包括高深宽比通孔的玻璃基板的制备方法
CN113488432A (zh) 一种包括高深宽比通孔的玻璃基板的制备方法
US20230005756A1 (en) Semiconductor device and method of manufacturing a semiconductor device using multiple cmp processes
CN118053769A (zh) 晶圆及其制造方法、封装结构及封装方法
CN104952720A (zh) 一种高度可控的导电柱背部露头的形成方法
US8017497B2 (en) Method for manufacturing semiconductor
TWI825071B (zh) 半導體裝置的製造方法
US9478464B2 (en) Method for manufacturing through-hole silicon via
CN113658880A (zh) 芯片键合应力的测量方法及芯片键合辅助结构
US9293430B2 (en) Semiconductor chip and method of manufacturing the same
CN110797329B (zh) 一种三维堆叠方法
CN110400787B (zh) 一种硅基垂直互联结构及制备方法
US20230343606A1 (en) Method for forming semiconductor packages using dielectric alignment marks and laser liftoff process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination