JP3049904B2 - 誘電体分離ウエハの製造方法 - Google Patents
誘電体分離ウエハの製造方法Info
- Publication number
- JP3049904B2 JP3049904B2 JP4006030A JP603092A JP3049904B2 JP 3049904 B2 JP3049904 B2 JP 3049904B2 JP 4006030 A JP4006030 A JP 4006030A JP 603092 A JP603092 A JP 603092A JP 3049904 B2 JP3049904 B2 JP 3049904B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- groove
- dielectric film
- film
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板が集積回路
の回路要素等を作り込むべき複数個の半導体領域に誘電
体分離されるウエハの製造方法に関する。
の回路要素等を作り込むべき複数個の半導体領域に誘電
体分離されるウエハの製造方法に関する。
【０００２】
【従来の技術】集積回路装置の製造に用いられる誘電体
分離ウエハは、よく知られているようにその半導体基板
を誘電体により相互に絶縁された複数個の小さな半導体
領域に分割するもので、集積回路の回路要素や回路部分
を完全に絶縁された半導体領域に振り分けて作り込める
ので寄生トランジスタ効果やラッチアップ発生のおそれ
がない特長があり、高信頼性や高周波動作を要する用途
の集積回路装置の製造に接合分離形ウエハに代わり広く
採用されるようになって来た。
分離ウエハは、よく知られているようにその半導体基板
を誘電体により相互に絶縁された複数個の小さな半導体
領域に分割するもので、集積回路の回路要素や回路部分
を完全に絶縁された半導体領域に振り分けて作り込める
ので寄生トランジスタ効果やラッチアップ発生のおそれ
がない特長があり、高信頼性や高周波動作を要する用途
の集積回路装置の製造に接合分離形ウエハに代わり広く
採用されるようになって来た。
【０００３】この誘電体分離ウエハにも若干の種類があ
るが、最近では１対の半導体基板を酸化膜を介し相互に
接合したいわゆる基板接合形がウエハのコスト面や集積
回路を作り込む際のプロセス面で有利な点から採用され
ることが多く、本発明もこの基板接合形の誘電体分離ウ
エハに関する。よく知られているように、基板接合形で
は１対の基板を相互に接合する酸化膜を誘電体分離用の
誘電体膜に利用するとともに、一方の基板に半導体領域
に分割するための溝を切って溝面を誘電体膜で被覆した
上で溝内に多結晶半導体を充填するが、その後に半導体
領域をウエハ面に露出させるために従来から二つの異な
る方法が用いられている。以下、これを図３を参照しな
がら簡単に説明する。
るが、最近では１対の半導体基板を酸化膜を介し相互に
接合したいわゆる基板接合形がウエハのコスト面や集積
回路を作り込む際のプロセス面で有利な点から採用され
ることが多く、本発明もこの基板接合形の誘電体分離ウ
エハに関する。よく知られているように、基板接合形で
は１対の基板を相互に接合する酸化膜を誘電体分離用の
誘電体膜に利用するとともに、一方の基板に半導体領域
に分割するための溝を切って溝面を誘電体膜で被覆した
上で溝内に多結晶半導体を充填するが、その後に半導体
領域をウエハ面に露出させるために従来から二つの異な
る方法が用いられている。以下、これを図３を参照しな
がら簡単に説明する。
【０００４】図３(a) の状態では、半導体基板１と２を
酸化膜３を介し接合したウエハ10の基板１に溝11が掘り
込まれ、ウエハ10の溝11を含む表面が誘電体膜12で覆わ
れ、かつ多結晶半導体13が溝11を充填するようウエハ10
の全面上に成長されている。第１の方法では、この図３
(a) の状態のウエハ10に機械研磨を施して表面上から多
結晶半導体13と誘電体膜12を除去することにより図３
(b) に示すよう基板１を露出させる。これにより基板１
が酸化膜３と誘電体膜12により相互に絶縁された複数個
の半導体領域1aに分割された誘電体分離ウエハ10が得ら
れる。第２の方法では、図３(a) の状態のウエハ10に対
しふつうはエッチバックと称されるドライエッチングを
施すことにより表面上からまず多結晶半導体13を除去し
て図３(c)の状態に一旦した後、ウエットエッチングに
より誘電体膜12を除去して図３(d)に示す誘電体分離ウ
エハ10とする。
酸化膜３を介し接合したウエハ10の基板１に溝11が掘り
込まれ、ウエハ10の溝11を含む表面が誘電体膜12で覆わ
れ、かつ多結晶半導体13が溝11を充填するようウエハ10
の全面上に成長されている。第１の方法では、この図３
(a) の状態のウエハ10に機械研磨を施して表面上から多
結晶半導体13と誘電体膜12を除去することにより図３
(b) に示すよう基板１を露出させる。これにより基板１
が酸化膜３と誘電体膜12により相互に絶縁された複数個
の半導体領域1aに分割された誘電体分離ウエハ10が得ら
れる。第２の方法では、図３(a) の状態のウエハ10に対
しふつうはエッチバックと称されるドライエッチングを
施すことにより表面上からまず多結晶半導体13を除去し
て図３(c)の状態に一旦した後、ウエットエッチングに
より誘電体膜12を除去して図３(d)に示す誘電体分離ウ
エハ10とする。
【０００５】
【発明が解決しようとする課題】上述の従来の第１の方
法は最も簡単であるが、多結晶半導体13と誘電体膜12を
除去するための機械研磨を誘電体膜12の基板１との界面
で正確に停止させるのが困難で下側の基板１に若干とも
余分に研磨が掛かり、半導体領域1aの露出表面の結晶の
歪みを取ってウエハプロセスに入れるには鏡面仕上げ等
の必要があるので誘電体分離ウエハ10が高価につきやす
い問題がある。
法は最も簡単であるが、多結晶半導体13と誘電体膜12を
除去するための機械研磨を誘電体膜12の基板１との界面
で正確に停止させるのが困難で下側の基板１に若干とも
余分に研磨が掛かり、半導体領域1aの露出表面の結晶の
歪みを取ってウエハプロセスに入れるには鏡面仕上げ等
の必要があるので誘電体分離ウエハ10が高価につきやす
い問題がある。
【０００６】従来の第２の方法では、まずドライエッチ
ングによって多結晶半導体13だけを除去した上で基板１
に接する誘電体膜12をウエットエッチングでいわば穏や
かに除去するので、半導体領域1aの露出面に歪みが入ら
ないままの状態で誘電体分離ウエハ10をウエハプロセス
に投入でき、従って第１の方法よりコスト面でかなり有
利になる。しかし、この第２の方法による誘電体分離ウ
エハ10を用いて実際に集積回路装置を製作すると、誘電
体分離したはずの半導体領域1aの相互間耐圧が使用中に
次第に低下して集積回路の回路要素や回路部分に相互干
渉が起きる等のトラブルが発生することがある。この原
因を種々調査したところ、誘電体膜12のウエットエッチ
ング時のいわゆるオーバエッチングがトラブルの主な原
因であることが判明した。以下、この様子を図２(b) を
参照して説明する。
ングによって多結晶半導体13だけを除去した上で基板１
に接する誘電体膜12をウエットエッチングでいわば穏や
かに除去するので、半導体領域1aの露出面に歪みが入ら
ないままの状態で誘電体分離ウエハ10をウエハプロセス
に投入でき、従って第１の方法よりコスト面でかなり有
利になる。しかし、この第２の方法による誘電体分離ウ
エハ10を用いて実際に集積回路装置を製作すると、誘電
体分離したはずの半導体領域1aの相互間耐圧が使用中に
次第に低下して集積回路の回路要素や回路部分に相互干
渉が起きる等のトラブルが発生することがある。この原
因を種々調査したところ、誘電体膜12のウエットエッチ
ング時のいわゆるオーバエッチングがトラブルの主な原
因であることが判明した。以下、この様子を図２(b) を
参照して説明する。
【０００７】この図２(b) はトラブルが発生した誘電体
分離ウエハ10を切断してその誘電体分離構造部を顕微鏡
観察した結果の見取り図である。図３(c) の状態から基
板１の表面から誘電体膜12をウエットエッチングで除去
する際に、図３(d) のように溝11の側面と多結晶半導体
13の間の誘電体膜12はエッチングされずに残るはずであ
るが、図２(b) のようにオーバエッチングOEが局部的に
発生することがあり、ウエハプロセスでその上を例えば
パッシベーション用初期酸化膜等の絶縁膜14で覆った際
にもオーバエッチングOEの部分が被覆されずに残ってボ
イドが発生し、あるいはその上の絶縁膜14に破断Ｂが発
生しやすい。
分離ウエハ10を切断してその誘電体分離構造部を顕微鏡
観察した結果の見取り図である。図３(c) の状態から基
板１の表面から誘電体膜12をウエットエッチングで除去
する際に、図３(d) のように溝11の側面と多結晶半導体
13の間の誘電体膜12はエッチングされずに残るはずであ
るが、図２(b) のようにオーバエッチングOEが局部的に
発生することがあり、ウエハプロセスでその上を例えば
パッシベーション用初期酸化膜等の絶縁膜14で覆った際
にもオーバエッチングOEの部分が被覆されずに残ってボ
イドが発生し、あるいはその上の絶縁膜14に破断Ｂが発
生しやすい。
【０００８】この図２(b) のような状態では集積回路装
置の使用中に隣合う半導体領域1aの間に電圧が掛かった
ときにオーバエッチングOEの個所のボイドを介して漏洩
電流が流れて誘電体分離の耐圧が低下しやすく、絶縁膜
14に破断Ｂがあるとその上に配設される配線膜等との間
にも漏洩電流が流れやすくなり、いずれの場合も回路要
素や回路部分の相互間に干渉が発生して集積回路装置の
誤動作の原因になる。本発明は上述の第２の方法による
誘電体分離ウエハのかかる問題点を解決して、誘電体膜
のウエットエッチング時のオーバエッチングによるボイ
ドの発生を防止することを目的とする。
置の使用中に隣合う半導体領域1aの間に電圧が掛かった
ときにオーバエッチングOEの個所のボイドを介して漏洩
電流が流れて誘電体分離の耐圧が低下しやすく、絶縁膜
14に破断Ｂがあるとその上に配設される配線膜等との間
にも漏洩電流が流れやすくなり、いずれの場合も回路要
素や回路部分の相互間に干渉が発生して集積回路装置の
誤動作の原因になる。本発明は上述の第２の方法による
誘電体分離ウエハのかかる問題点を解決して、誘電体膜
のウエットエッチング時のオーバエッチングによるボイ
ドの発生を防止することを目的とする。
【０００９】
【課題を解決するための手段】本発明方法によれば、１
対の半導体基板を酸化膜を介し相互に接合してウエハと
し、ウエハ面から酸化膜に達する溝を掘り込み、溝面と
ウエハ面を誘電体膜により覆い、溝面とウエハ面の誘電
体膜上に多結晶半導体を溝を充填するよう成長させ、多
結晶半導体をドライエッチングによりウエハ面から除去
した上で、溝の幅より大きいマスクにより溝および溝の
付近をマスクした状態で誘電体膜をウエットエッチング
によりウエハ面から除去することによって上述の目的が
達成される。
対の半導体基板を酸化膜を介し相互に接合してウエハと
し、ウエハ面から酸化膜に達する溝を掘り込み、溝面と
ウエハ面を誘電体膜により覆い、溝面とウエハ面の誘電
体膜上に多結晶半導体を溝を充填するよう成長させ、多
結晶半導体をドライエッチングによりウエハ面から除去
した上で、溝の幅より大きいマスクにより溝および溝の
付近をマスクした状態で誘電体膜をウエットエッチング
によりウエハ面から除去することによって上述の目的が
達成される。
【００１０】なお、上記の誘電体膜をウエットエッチン
グする際のマスクの幅は溝の幅より５〜15μｍ, 望まし
くは10μｍ前後広いめにするのが、オーバエッチングを
防止する上で有利である。また、このマスクにフォトレ
ジスト膜を用いるのがフォトプロセスだけでマスクパタ
ーンを形成できる点で有利であり、フォトレジストのマ
スクは誘電体膜のウエットエッチング後にごく簡単に除
去できる。
グする際のマスクの幅は溝の幅より５〜15μｍ, 望まし
くは10μｍ前後広いめにするのが、オーバエッチングを
防止する上で有利である。また、このマスクにフォトレ
ジスト膜を用いるのがフォトプロセスだけでマスクパタ
ーンを形成できる点で有利であり、フォトレジストのマ
スクは誘電体膜のウエットエッチング後にごく簡単に除
去できる。
【００１１】
【作用】本発明方法は、１対の基板を酸化膜を介して接
合したウエハに誘電体分離用の溝を掘り込み、溝面を誘
電体膜で覆いかつ溝を充填するよう多結晶半導体を成長
させて多結晶半導体と誘電体膜の不要部分を除去する際
に、ドライエッチングにより多結晶半導体のウエハ面上
の部分をまず除去した後に溝の付近をマスクした状態で
ウエットエッチングにより誘電体膜のウエハ面上部分の
みを除去することにより、誘電体膜の溝面上の部分のオ
ーバエッチングによるボイドの発生を防止するものであ
る。
合したウエハに誘電体分離用の溝を掘り込み、溝面を誘
電体膜で覆いかつ溝を充填するよう多結晶半導体を成長
させて多結晶半導体と誘電体膜の不要部分を除去する際
に、ドライエッチングにより多結晶半導体のウエハ面上
の部分をまず除去した後に溝の付近をマスクした状態で
ウエットエッチングにより誘電体膜のウエハ面上部分の
みを除去することにより、誘電体膜の溝面上の部分のオ
ーバエッチングによるボイドの発生を防止するものであ
る。
【００１２】
【実施例】以下、図を参照して本発明による誘電体分離
ウエハの製造方法の実施例を説明する。図１に本発明方
法の実施例におけるウエハ10の工程ごとの状態を断面図
で示す。なお、以下の実施例では半導体はシリコンとす
るが本発明方法はもちろんそれ以外の場合にも適用でき
る。
ウエハの製造方法の実施例を説明する。図１に本発明方
法の実施例におけるウエハ10の工程ごとの状態を断面図
で示す。なお、以下の実施例では半導体はシリコンとす
るが本発明方法はもちろんそれ以外の場合にも適用でき
る。
【００１３】図１(a) に基板接合工程を示す。この工程
では１対の基板１と２の一方ないし双方の１面に熱酸化
により１〜２μｍの膜厚の酸化膜３を付け、接合面を鏡
面に仕上げかつ親水処理を施した上で吸着させ、例えば
酸素を含む窒素ふん囲気内の1100℃, １hrの熱処理によ
って基板１と２を酸化膜３を介し相互に接合して基板接
合形のウエハ10とする。以後は例えば基板１を図の線GL
まで研磨して集積回路の作り込みに適する例えば30〜50
μｍの厚みにして鏡面仕上げする。
では１対の基板１と２の一方ないし双方の１面に熱酸化
により１〜２μｍの膜厚の酸化膜３を付け、接合面を鏡
面に仕上げかつ親水処理を施した上で吸着させ、例えば
酸素を含む窒素ふん囲気内の1100℃, １hrの熱処理によ
って基板１と２を酸化膜３を介し相互に接合して基板接
合形のウエハ10とする。以後は例えば基板１を図の線GL
まで研磨して集積回路の作り込みに適する例えば30〜50
μｍの厚みにして鏡面仕上げする。
【００１４】次の図１(b) は溝の掘り込み工程を示す。
この工程ではウエハ10の基板１側の表面から溝11を例え
ばリアクティブイオンエッチング法により図示しないフ
ォトレジスト膜等をマスクとして異方性のエッチング条
件で図示のように酸化膜３に達するまで掘り込んで、ふ
つうは数〜10μｍの溝幅をもつ僅かにテーパが付いたト
レンチ溝とする。これによって、酸化膜３上の基板１が
枠状パターンの溝11で取り囲まれた例えば数十μｍ角の
サイズの半導体領域1aに分割される。
この工程ではウエハ10の基板１側の表面から溝11を例え
ばリアクティブイオンエッチング法により図示しないフ
ォトレジスト膜等をマスクとして異方性のエッチング条
件で図示のように酸化膜３に達するまで掘り込んで、ふ
つうは数〜10μｍの溝幅をもつ僅かにテーパが付いたト
レンチ溝とする。これによって、酸化膜３上の基板１が
枠状パターンの溝11で取り囲まれた例えば数十μｍ角の
サイズの半導体領域1aに分割される。
【００１５】図１(c) は誘電体膜の被着工程である。ウ
エハ10を高温で例えばスチーム酸化することによってそ
の溝11の内面を含む全表面をこの実施例では熱酸化膜で
ある例えば１μｍ程度の膜厚の誘電体膜12で覆う。つづ
く図１(d) は多結晶半導体の成長工程であり、通常の熱
ＣＶＤ法によりこの実施例では多結晶シリコンである多
結晶半導体13を誘電体膜12の上に例えば３〜５μｍの膜
厚に成長ないしは堆積させる。これにより、溝11が多結
晶半導体13により完全に充填されるが、同時にウエハ10
の表面上にも余分な多結晶半導体13が堆積する。
エハ10を高温で例えばスチーム酸化することによってそ
の溝11の内面を含む全表面をこの実施例では熱酸化膜で
ある例えば１μｍ程度の膜厚の誘電体膜12で覆う。つづ
く図１(d) は多結晶半導体の成長工程であり、通常の熱
ＣＶＤ法によりこの実施例では多結晶シリコンである多
結晶半導体13を誘電体膜12の上に例えば３〜５μｍの膜
厚に成長ないしは堆積させる。これにより、溝11が多結
晶半導体13により完全に充填されるが、同時にウエハ10
の表面上にも余分な多結晶半導体13が堆積する。
【００１６】図１(e) は多結晶半導体の除去ないしエッ
チバック工程である。この工程では上述のウエハ10上の
余分な多結晶半導体13を例えばCF4 とO2を３対１の容量
比で混合したガスを用いるドライエッチング法により除
去する。このエッチバックは多結晶半導体13に対し選択
性があり誘電体膜12の表面で自動的に停止するので、多
結晶半導体13が溝11を充填している部分を除いてウエハ
10の表面上からすべて図のように除去される。
チバック工程である。この工程では上述のウエハ10上の
余分な多結晶半導体13を例えばCF4 とO2を３対１の容量
比で混合したガスを用いるドライエッチング法により除
去する。このエッチバックは多結晶半導体13に対し選択
性があり誘電体膜12の表面で自動的に停止するので、多
結晶半導体13が溝11を充填している部分を除いてウエハ
10の表面上からすべて図のように除去される。
【００１７】図１(f) は誘電体膜の除去ないしはウエッ
トエッチング工程である。この工程ではマスク20を用い
るので、ウエハ10の表面にこの実施例ではフォトレジス
トをまずスピンコートし、フォトプロセスによってこれ
を溝11の幅より５〜20μｍ,ふつう10μｍ程度広い幅の
パターンに形成してマスク20とする。この例では酸化シ
リコンである誘電体膜12用のエッチング液には通例のよ
うに希ふっ酸を用い、溝11の付近をマスク20で覆った状
態のウエハ10をその中に１分程度浸漬することにより誘
電体膜12を図のようにマスク20の下側を除いて半導体領
域1aの表面から除去する。この際のウエットエッチング
はむしろオーバエッチングぎみに行なうのがよい。以降
はマスク20のフォトレジストをリムーバ液で剥離し除去
することにより図１(g) に示す誘電体分離ウエハ10の完
成状態とする。
トエッチング工程である。この工程ではマスク20を用い
るので、ウエハ10の表面にこの実施例ではフォトレジス
トをまずスピンコートし、フォトプロセスによってこれ
を溝11の幅より５〜20μｍ,ふつう10μｍ程度広い幅の
パターンに形成してマスク20とする。この例では酸化シ
リコンである誘電体膜12用のエッチング液には通例のよ
うに希ふっ酸を用い、溝11の付近をマスク20で覆った状
態のウエハ10をその中に１分程度浸漬することにより誘
電体膜12を図のようにマスク20の下側を除いて半導体領
域1aの表面から除去する。この際のウエットエッチング
はむしろオーバエッチングぎみに行なうのがよい。以降
はマスク20のフォトレジストをリムーバ液で剥離し除去
することにより図１(g) に示す誘電体分離ウエハ10の完
成状態とする。
【００１８】図２(a) に上述の本発明方法による誘電体
分離ウエハ10を同図(b) と同じ要領で切断した誘電体分
離構造部の拡大断面を示す。本発明では誘電体膜12が図
示のように溝11の側面から連続して半導体領域1aの表面
の周縁部を少し覆うよう形成され、その上を前述のパッ
シベーション用の絶縁膜14等で覆った際にその下側に従
来のようなボイドが発生するおそれがない。図１(g) の
完成状態の誘電体分離ウエハ10にはもちろん従来と同じ
要領で各半導体領域1aに集積回路の回路要素や回路部分
を作り込まれ配線膜を介し相互接続されるが、従来の図
２(b) のようなオーバエッチングOEによるボイドや絶縁
膜14等の破断Ｂが発生しないので、集積回路装置の使用
中に半導体領域1aの相互間耐圧が低下したり配線膜の電
流漏洩が発生するトラブルをほぼ皆無にすることができ
る。
分離ウエハ10を同図(b) と同じ要領で切断した誘電体分
離構造部の拡大断面を示す。本発明では誘電体膜12が図
示のように溝11の側面から連続して半導体領域1aの表面
の周縁部を少し覆うよう形成され、その上を前述のパッ
シベーション用の絶縁膜14等で覆った際にその下側に従
来のようなボイドが発生するおそれがない。図１(g) の
完成状態の誘電体分離ウエハ10にはもちろん従来と同じ
要領で各半導体領域1aに集積回路の回路要素や回路部分
を作り込まれ配線膜を介し相互接続されるが、従来の図
２(b) のようなオーバエッチングOEによるボイドや絶縁
膜14等の破断Ｂが発生しないので、集積回路装置の使用
中に半導体領域1aの相互間耐圧が低下したり配線膜の電
流漏洩が発生するトラブルをほぼ皆無にすることができ
る。
【００１９】
【発明の効果】以上のように本発明方法では、１対の基
板を接合したウエハに溝を掘り込み、溝面とウエハ面を
誘電体膜で覆い、多結晶半導体を溝を充填するよう成長
させた後に、まず多結晶半導体をドライエッチングによ
りウエハ面から除去した上で、溝の付近をマスクした状
態で誘電体膜をウエットエッチングによりウエハ面から
除去することにより、次の効果を上げることができる。
板を接合したウエハに溝を掘り込み、溝面とウエハ面を
誘電体膜で覆い、多結晶半導体を溝を充填するよう成長
させた後に、まず多結晶半導体をドライエッチングによ
りウエハ面から除去した上で、溝の付近をマスクした状
態で誘電体膜をウエットエッチングによりウエハ面から
除去することにより、次の効果を上げることができる。
【００２０】(a) 多結晶半導体をドライエッチングによ
りウエハ面から除去した後に、溝の付近をマスクした状
態で誘電体膜をウエットエッチングによりウエハ面から
除去するようにしたので、溝の側面上の誘電体膜のオー
バエッチングによるボイドの発生がほぼ根絶され、誘電
体分離の耐圧低下や配線膜の電流漏洩による集積回路内
部の相互干渉をなくして長期に亘る動作信頼性を高める
ことができる。 (b) ウエットエッチングによる誘電体膜の除去後の各半
導体領域の表面が結晶組織に乱れがない鏡面に保たれる
ので、そのままの状態で集積回路を誘電体分離ウエハに
作り込むことができ、従来の機械研磨法に比べてウエハ
のコストを低減できる。また、マスクを利用して若干オ
ーバエッチングぎみに誘電体膜を完全に除去して半導体
領域の表面の清浄度を向上できる。なお、本発明ではマ
スク工程が必要になるが１回のフォトプロセスで済ませ
ることができる。
りウエハ面から除去した後に、溝の付近をマスクした状
態で誘電体膜をウエットエッチングによりウエハ面から
除去するようにしたので、溝の側面上の誘電体膜のオー
バエッチングによるボイドの発生がほぼ根絶され、誘電
体分離の耐圧低下や配線膜の電流漏洩による集積回路内
部の相互干渉をなくして長期に亘る動作信頼性を高める
ことができる。 (b) ウエットエッチングによる誘電体膜の除去後の各半
導体領域の表面が結晶組織に乱れがない鏡面に保たれる
ので、そのままの状態で集積回路を誘電体分離ウエハに
作り込むことができ、従来の機械研磨法に比べてウエハ
のコストを低減できる。また、マスクを利用して若干オ
ーバエッチングぎみに誘電体膜を完全に除去して半導体
領域の表面の清浄度を向上できる。なお、本発明ではマ
スク工程が必要になるが１回のフォトプロセスで済ませ
ることができる。
【図１】本発明の誘電体分離ウエハの製造方法の実施例
を主な工程ごとのウエハの要部の断面図により示し、同
図(a) は基板接合工程, 同図(b) は溝の掘り込み工程,
同図(c) は誘電体膜の被着工程, 同図(d) は多結晶半導
体の成長工程, 同図(e)は多結晶半導体のドライエッチ
ング工程, 同図(f) は誘電体膜のウエットエッチング工
程, 同図(g) は完成時の状態をそれぞれ示す断面図であ
る。
を主な工程ごとのウエハの要部の断面図により示し、同
図(a) は基板接合工程, 同図(b) は溝の掘り込み工程,
同図(c) は誘電体膜の被着工程, 同図(d) は多結晶半導
体の成長工程, 同図(e)は多結晶半導体のドライエッチ
ング工程, 同図(f) は誘電体膜のウエットエッチング工
程, 同図(g) は完成時の状態をそれぞれ示す断面図であ
る。
【図２】本発明方法による誘電体分離ウエハの誘電体分
離構造部を従来と比較して示すウエハの拡大断面図であ
り、同図(a) は本発明方法の場合, 同図(b) は従来方法
の場合のそれぞれ断面図である。
離構造部を従来と比較して示すウエハの拡大断面図であ
り、同図(a) は本発明方法の場合, 同図(b) は従来方法
の場合のそれぞれ断面図である。
【図３】従来の誘電体分離ウエハの製造方法をウエハの
要部断面図で示し、同図(a) は誘電体分離用の溝と誘電
体膜と溝充填用多結晶半導体を設けた状態, 同図(b) は
機械研磨を用いる第１の方法によるウエハの完成状態,
同図(c) はエッチング法を用いる第２の方法による多結
晶半導体のドライエッチング後の状態, 同図(d)は第２
の方法によるウエハの完成状態をそれぞれ示す断面図で
ある。
要部断面図で示し、同図(a) は誘電体分離用の溝と誘電
体膜と溝充填用多結晶半導体を設けた状態, 同図(b) は
機械研磨を用いる第１の方法によるウエハの完成状態,
同図(c) はエッチング法を用いる第２の方法による多結
晶半導体のドライエッチング後の状態, 同図(d)は第２
の方法によるウエハの完成状態をそれぞれ示す断面図で
ある。
１ 基板 1a 半導体領域 ２ 基板 ３ 酸化膜 10 ウエハ 11 溝 12 誘電体膜 13 多結晶半導体 20 マスク
Claims (3)
- 【請求項１】１対の半導体基板を酸化膜を介し相互に接
合してウエハとする工程と、ウエハ面から酸化膜に達す
る溝を掘り込む工程と、溝面とウエハ面とを誘電体膜で
覆う工程と、溝面とウエハ面の誘電体膜上に多結晶半導
体を溝を充填するように成長させる工程と、多結晶半導
体をドライエッチングによりウエハ面から除去する工程
と、溝の幅より大きいマスクにより溝および溝付近をマ
スクした状態で誘電体膜をウエットエッチングによりウ
エハ面から除去する工程とを含むことを特徴とする誘電
体分離ウエハの製造方法。 - 【請求項２】請求項２に記載の方法において、誘電体膜
のエッチングマスクの幅が溝の幅よりも５〜15μｍ広く
されることを特徴とする誘電体分離ウエハの製造方法。 - 【請求項３】請求項１に記載の方法において、誘電体膜
のエッチングマスクとしてフォトレジスト膜を用い、誘
電体膜をウエットエッチングした後にフォトレジスト膜
を除去することを特徴とする誘電体分離ウエハの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4006030A JP3049904B2 (ja) | 1992-01-17 | 1992-01-17 | 誘電体分離ウエハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4006030A JP3049904B2 (ja) | 1992-01-17 | 1992-01-17 | 誘電体分離ウエハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190658A JPH05190658A (ja) | 1993-07-30 |
| JP3049904B2 true JP3049904B2 (ja) | 2000-06-05 |
Family
ID=11627270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4006030A Expired - Fee Related JP3049904B2 (ja) | 1992-01-17 | 1992-01-17 | 誘電体分離ウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049904B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326664A (ja) * | 1994-05-31 | 1995-12-12 | Fuji Electric Co Ltd | ウエハの誘電体分離溝の充填方法 |
| WO1996002070A2 (en) * | 1994-07-12 | 1996-01-25 | National Semiconductor Corporation | Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit |
| JP5849112B2 (ja) * | 2014-02-03 | 2016-01-27 | 株式会社 日立パワーデバイス | 半導体装置 |
-
1992
- 1992-01-17 JP JP4006030A patent/JP3049904B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05190658A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07326664A (ja) | ウエハの誘電体分離溝の充填方法 | |
| JPH03129854A (ja) | 半導体装置の製造方法 | |
| WO1993008596A1 (en) | Method for fabrication of semiconductor device | |
| US5223450A (en) | Method of producing semiconductor substrate having dielectric separation region | |
| JPH118295A (ja) | 半導体装置及びその製造方法 | |
| US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| US4810668A (en) | Semiconductor device element-isolation by oxidation of polysilicon in trench | |
| US5985725A (en) | Method for manufacturing dual gate oxide layer | |
| JP3049904B2 (ja) | 誘電体分離ウエハの製造方法 | |
| JPH10289946A (ja) | 半導体装置の製造方法 | |
| KR100245307B1 (ko) | 반도체 장치의 소자 분리방법 | |
| JP3021850B2 (ja) | 半導体装置の製造方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| EP0278159A2 (en) | Method of manufacturing a semiconductor device comprising an isolation structure | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR0167600B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| KR100223758B1 (ko) | 반도체 소자의 소자 분리 산화막 형성방법 | |
| KR100244397B1 (ko) | 반도체 소자의 분리막 형성방법 | |
| JPH1197522A (ja) | 誘電体分離基板およびその製造方法 | |
| KR19980084714A (ko) | 반도체소자의 분리영역 제조방법 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS5839026A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080331 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |