TW201407743A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201407743A
TW201407743A TW102124179A TW102124179A TW201407743A TW 201407743 A TW201407743 A TW 201407743A TW 102124179 A TW102124179 A TW 102124179A TW 102124179 A TW102124179 A TW 102124179A TW 201407743 A TW201407743 A TW 201407743A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
alignment mark
film
semiconductor device
protective tape
Prior art date
Application number
TW102124179A
Other languages
English (en)
Inventor
Teruhiko Yatsushiro
Original Assignee
Toyota Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Co Ltd filed Critical Toyota Motor Co Ltd
Publication of TW201407743A publication Critical patent/TW201407743A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一種半導體裝置製造方法，包括：在半導體晶圓(2)的一個表面的至少一部分形成膜(4)，藉由在該膜上設置凹陷部分以形成對位標記(6)，以及將片體(8)黏合到該半導體晶圓上形成有該對位標記的該一個表面。

Description

半導體裝置及其製造方法
本案係關於一種半導體裝置及其製造方法。
在半導體裝置製造方法中，半導體晶圓的表面形成有對位標記，且該半導體晶圓係藉由偵測此對位標記來對位(例如：日本專利申請案公開號第2007200953號(JP 2007-200953 A)。
當製造半導體裝置時，片體有時候會被黏合到半導體晶圓的一表面。例如，當製造設有薄片狀的半導體晶圓的半導體裝置時，該片體可能會被黏合到該半導體晶圓的一表面(即形成有該對位標記的表面)，且該半導體晶圓的其他表面可能被加工(例如：研磨、或在其上形成擴散層、電極、或類似物)。在這種情況下，該片體黏合到形成有該對位標記的該表面(即該半導體晶圓的一表面)。在此，形成於該半導體晶圓的該表面上的該對位標記通常是突出於該半導體晶圓的該表面。因此，當該片體黏合到該半導體晶圓的該表面時，在該片體、該對位標記 以及該半導體晶圓表面之間會形成間隙。如此一來，可能會在該片體及該半導體晶圓之間形成氣泡。若像這樣的氣泡進入此間隙，舉例來說，該對位標記可能就無法被正確的偵測到。
本發明因此提供一種對位標記可被正確的偵測到的半導體裝置及其製造方法。
本發明的第一方面是關於一種半導體裝置製造方法，其包括在半導體晶圓的一個表面的至少一部分形成一膜，藉由在該膜上設置凹陷部分而形成對位標記，以及將片體黏合到該半導體晶圓形成有該對位標記的該一個表面。
根據此方面的半導體裝置製造方法還可以包括根據該對位標記的位置，加工該半導體晶圓的其他表面。又，在黏合該片體時，該片體可被黏合成不進入該凹陷部分。
本發明的第二方面是關於一種半導體裝置，其包括半導體基板、設置於該半導體基板的表面的至少一部分上且設置有凹陷部分的膜，以及設置於該膜的上表面的片體。該凹陷部分的一側被該膜包圍。
根據上述的該等方面，可以禁止氣泡進入該對位標記附近的區域，使得該對位標記能被正確的偵測。
2‧‧‧半導體晶圓
2a‧‧‧前表面
2b‧‧‧後表面
4‧‧‧膜
6‧‧‧對位標記
8‧‧‧保護帶
10‧‧‧光阻
12‧‧‧校準攝影機
14‧‧‧光罩
16‧‧‧對位標記
18‧‧‧校準攝影機
32‧‧‧半導體晶圓
32a‧‧‧前表面
32b‧‧‧後表面
36‧‧‧對位標記
38‧‧‧保護帶
39‧‧‧氣泡
本發明的特徵、優點、以及實施方式的範例在技術上及工業上的意義，將搭配包括標號及代表元件的所附圖式描述如下，且其中圖1為本發明之半導體裝置製造方法中的半導體晶圓的剖視圖；圖2為一膜形成於表面之該半導體晶圓的剖視圖；圖3為對位標記形成於該膜之該半導體晶圓的剖視圖(亦即靠近對位標記形成的部分的區域之剖視圖)；圖4為該對位標記形成於該膜之半導體晶圓的平面圖(亦即靠近對位標記形成的部分的區域之平面圖)；圖5為保護帶黏合於該對位標記形成的該膜之該半導體晶圓的剖視圖；圖6為該保護帶黏合於該對位標記形成的該膜之該半導體晶圓的平面圖；圖7為顯示該半導體晶圓及光罩在曝光該半導體晶圓的後表面的過程中定位的方式之圖；圖8顯示相關技術之保護帶黏合於形成有突出之對位標記的半導體晶圓的表面的狀態之剖視圖；以及圖9為相關技術之該保護帶黏合於形成有突出之該對位標記的該半導體晶圓的表面的狀態之平面圖。
本發明之半導體裝置製造方法的實施方式之 範例將在此描述。圖1為本發明之半導體裝置製造方法中的半導體晶圓2的剖視圖。雖然未顯示，擴散層或絕緣膜之半導體元件結構，或其他類似之物形成於該半導體晶圓2的前表面2a側。在該前表面2a側的該半導體元件結構可藉習知的方法形成，因此此形成方法的描述將被省略。在如圖1所顯示的階段，該半導體元件結構並未形成於該半導體晶圓2的後表面2b側。該前表面2a為該半導體晶圓的一表面之一範例，且該後表面2b為該半導體晶圓的其他表面的一範例。在本實施方式之範例中，係藉由在如圖1所示之該半導體晶圓2上執行成膜步驟、對位標記形成步驟、片體黏合步驟、以及後表面加工步驟製造出該半導體裝置。
〔成膜步驟〕
在成膜步驟中，鋁(Al)膜4形成於該半導體晶圓2的該前表面2a的至少一部分上。例如濺鍍法可被用來形成此鋁膜4。更精確地，游離在電漿中的氬係藉由電場加速，並與鋁片碰撞。藉由碰撞的衝擊，鋁原子被送飛黏合於該半導體晶圓2的該前表面2a，因此形成如圖2所示之鋁膜4。該鋁膜4可以是覆蓋該半導體晶圓2的前表面2a的全部表面的膜，或是只覆蓋該半導體晶圓2的前表面2a的一部分的膜。形成於該半導體晶圓2的前表面2a的膜(亦即用來形成該對位標記的膜)並不限制於鋁膜。舉例而言，該膜可以是含有銅(Cu)或其他金 屬的膜，或是含有矽(Si)的膜。同樣地，除了濺鍍法以外的方法可以被用來形成該膜，舉例而言，該膜可以是由氣向沉積法或是電鍍而形成。
〔對位標記形成步驟〕
在該對位標記形成步驟中，對位標記6係藉由在該鋁膜4上設置凹陷部分而形成。也就是說，該對位標記是形成如設置於該鋁膜4上的凹陷部分的圖形。更精確地，遮罩藉由光刻法形成於該鋁膜4的前表面，以及蝕刻經由該遮罩施加於該鋁膜4。當蝕刻施加於該鋁膜4，凹陷部分隨著該圖形如同圖3所示地形成於該鋁膜4。此凹陷部分，或是此凹陷部分的一部分，即為該對位標記6。該對位標記6可為被該鋁膜4包圍的該形成的凹陷部分的側部的圖形。因此，當保護帶8從前述的該對位標記6黏合，或是在保護帶8黏合後，氣泡從該凹陷部分的側部進入該凹陷部分的可能性可被降低。在此實施方式的範例中，如同圖4所示之十字狀的凹陷部分為該對位標記6。然而，該對位標記的形狀並不限定為十字狀。任何適合的形狀均可被使用。又，圖3為該半導體晶圓2沿著圖4之III-III線的剖視圖。
〔片體黏合步驟〕
在該片體黏合步驟中，該保護帶8黏合到該半導體晶圓2形成有該對位標記6的該前表面2a。該保 護帶8為片體的一個範例。高剛性且具有高黏著強度的帶體可被用做該保護帶8，使該保護帶8不會在下面的製造步驟中剝離。圖5為該保護帶8已黏合到形成有該對位標記6的該鋁膜4上的該半導體晶圓2的剖視圖。如圖5所示，該保護帶8可以是平滑地黏合到該鋁膜4上，使得其不會進入形成該對位標記6的該凹陷部分。如此一來，被該半導體晶圓2的前表面2a，該鋁膜4以及該保護帶8包圍的空間形成在該對位標記6中。因此，對位標記6因為該保護帶8的變形(亦即因為該保護帶8成為畸形)或類似的理由而無法被辨識的可能性能夠被降低。圖6為圖5之該半導體晶圓2的平面圖。該保護帶8可以是透明的。因此，即使當該保護帶8黏在該鋁膜4，該十字狀的對位標記6仍可透過該保護帶8被辨識。黏合該保護帶8的目的是為了防止當該半導體晶圓2的後表面2b加工時，在加工步驟期間來自於黏合至前表面2a所產生的廢料。然而，黏貼該保護帶8的目的並不限制於此。該保護帶8也可以是為了防止當該半導體晶圓2的後表面2b研磨時所產生的研磨粉塵在該後表面2b被研磨時附著到該前表面2a而被黏合。同樣地，該保護帶8也可以是用來防止該半導體晶圓2在研磨變薄時破裂。圖5為該半導體晶圓2沿著圖6之V-V線的剖視圖。
〔後表面加工步驟〕
在該後表面加工步驟中，該半導體晶圓2的 後表面2b是根據該對位標記6的位置來加工。圖7為顯示該半導體晶圓2及光罩14在該後表面2b加工步驟所執行之曝光過程中被定位的方式之圖。該後表面加工步驟之範例參照圖7描述如下。首先，光阻10被配置到該半導體晶圓2的後表面2b。接著，定位該半導體晶圓2及該光罩14。此定位係藉由對位形成於該半導體晶圓2的前表面2a的對位標記6以及形成於該光罩14的對位標記16來執行。更精確地，首先，該半導體晶圓2以其後表面2b朝上的方式被放置到圖中未示之一平台。接著，校準攝影機12被安排在該半導體晶圓2的前表面2a側執行影像辨識並透過該保護帶8辨識該對位標記6。該校準攝影機12接著相對於先前儲存在該校準攝影機12中的母圖形檢查所獲得的影像資料，計算相對於參考點(例如該母圖形的中央)的偏移量，並根據計算出的偏移量移動該平台。以這樣的方式，該半導體晶圓2設置到一預定位置。該光罩14的設置方式基本上相同於此方式。也就是說，安排在該光罩14配置有該半導體晶圓2的該側之相對側的校準攝影機18執行影像辨識並辨識形成於該光罩14上的該對準標記16。該校準攝影機18接著相對於先前儲存在該校準攝影機18中的母圖形檢查所獲得的影像，計算偏移量，並根據該計算出的偏移量移動該光罩14。該對位標記6與該對位標記16的尺寸與形狀可以是相同或是不同的。接著，未顯示之曝光裝置透過該光罩14照射光線到該光阻10，並將該光罩14的圖形轉移到該光阻10。 然後使該光阻10顯影並形成遮罩。此遮罩便可用來形成擴散層或類似物。一旦該後表面2b的加工完成，該保護帶8即被剝離。該保護帶8以未顯示的剝離膠帶剝離。一旦該保護帶8被剝離，切割膠帶即被貼到該半導體晶圓2上。接著，該半導體晶圓2被切割，且該半導體晶圓2被分成具有預定晶片尺寸的半導體裝置。於此，該半導體裝置被完成。
該半導體裝置製造方式的此實施方式之範例相較於相關技術之優點將描述如下。圖8為相關之半導體晶圓32的剖視圖，以及圖9為該相關之半導體晶圓32的平面圖。如圖8所示，相關之對位標記36藉由突出於半導體晶圓32的前表面32a的表面來形成。換言之，藉由光刻法或是類似方式在形成於該半導體晶圓32上的膜上構成圖形進而形成的凹陷部分以及突出部分之突出部分或是突出部分的一部分被用作該對位標記36。在這樣的情形下，當保護帶38黏合到形成有該對位標記36的前表面32a上時，在該保護帶38以及該半導體晶圓32之間形成間隙，且氣泡39可能會進入此間隙。若發生這樣的情形，由於該間隙靠近該對位標記36，該對位標記36的輪廓將變得模糊，如圖9所示。例如，該間隙的形狀(末端)可能被誤認為該對位標記36的圖形。因此，藉由該校準攝影機進行該對位標記36的影像辨識可能是困難的，且作為最後的結果，該對位標記36可能錯誤的檢測。在這樣的情況下，該半導體晶圓32將會根據該錯誤 檢測的對位標記36設置。另一方面，在本實施方式的範例中的該半導體裝置製造方法中，形成於該半導體晶圓2的該鋁膜4上的圖樣構成的凹陷部分以及突出部份中的該凹陷部分或是該凹陷部分的部份，如同圖5所示，被用作該對位標記6。在這樣的情況下，當該保護帶8被黏合到該半導體晶圓2的前表面2a(亦即該鋁膜4)時，該保護帶8緊密地貼合到靠近該對位標記6附近的區域。故，氣泡無法進入或是靠近該對位標記6。因此，該對位標記6的輪廓是清晰的，如同圖6所示，使該校準攝影機12能夠更精確地偵測該對位標記6。結果，該半導體晶圓2能被適當地設置在該預定位置。同樣地，該定位過程不會因為該對位標記6無法藉由影像辨識被辨別而被干擾，而能夠避免生產效率的降低。
目前為止，本說明書已詳細描述該技術的實施方式範例，但本發明並不限制於此。相反地，本說明書中所描述的該半導體裝置製造方式還包括上述實施方式範例的變化與修改。例如，在上述的實施方式範例中，該對位標記6是藉由光刻法而形成，但該對位標記也可以是藉由其他方法而形成。同樣地，該對位標記6及該對位標記16形成的位置數量也並非限定為兩個。例如，亦可於該半導體晶圓2及該光罩14的前、後、左及右形成多個該對位標記6及該對位標記16。又，在上述該實施方式範例中，該光阻10被設置於該半導體晶圓2的後表面2b，但該膜也可以是形成在該光阻10被設置前。
至此，已詳細描述本發明特定的範例，但這些僅為範例，且本發明並不限制在這些範例。本發明還包括上述的特定範例的各種修改。同樣地，顯現於該實施方式範例中的技術元件以及顯示技術效用的圖式均可單獨或以不同的方式組合。進一步地，顯現於該實施方式範例及圖式的技術同時也能達成多個目標，且通過簡單地實現該些目標的其中之一即具有技術實用性。
2‧‧‧半導體晶圓
2a‧‧‧前表面
2b‧‧‧後表面
4‧‧‧膜
6‧‧‧對位標記
8‧‧‧保護帶

Claims (4)

  1. 一種半導體裝置製造方法，其特徵在於包括：在半導體晶圓(2)的一個表面的至少一部分形成膜(4)；藉由在該膜(4)上設置凹陷部分以形成對位標記(6)；以及將片體(8)黏合到該半導體晶圓(2)上形成有該對位標記(6)的該一個表面。
  2. 如申請專利範圍第1項所述之半導體裝置製造方法，更包括根據該對位標記(6)的位置，加工該半導體晶圓(2)的其他表面。
  3. 如申請專利範圍第1項所述之半導體裝置製造方法，其中在黏合該片體(8)時，該片體(8)黏合成不進入該凹陷部分。
  4. 一種半導體裝置，其特徵在於包括：半導體基板(2)；膜(4)，其設置於該半導體基板(2)的表面的至少一部分上，且其上設置有凹陷部分(6)；以及片體(8)，設置於該膜(4)的上表面；其中該凹陷部分(6)的一側被該膜(4)包圍。
TW102124179A 2012-07-10 2013-07-05 半導體裝置及其製造方法 TW201407743A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012154720A JP2014017407A (ja) 2012-07-10 2012-07-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201407743A true TW201407743A (zh) 2014-02-16

Family

ID=49913315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124179A TW201407743A (zh) 2012-07-10 2013-07-05 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20140015150A1 (zh)
JP (1) JP2014017407A (zh)
CN (1) CN103545175A (zh)
TW (1) TW201407743A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106054294A (zh) * 2016-04-29 2016-10-26 沈阳造币有限公司 具有doe防伪图案的金属币或章及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866281A (en) * 1996-11-27 1999-02-02 Wisconsin Alumni Research Foundation Alignment method for multi-level deep x-ray lithography utilizing alignment holes and posts
US6667222B1 (en) * 2002-01-03 2003-12-23 Taiwan Semiconductor Manufacturing Company Method to combine zero-etch and STI-etch processes into one process
JP2003257828A (ja) * 2002-03-01 2003-09-12 Nec Electronics Corp 半導体装置の製造方法
JP2004306440A (ja) * 2003-04-07 2004-11-04 Seiko Epson Corp インクジェットヘッドの製造方法
JP4736821B2 (ja) * 2006-01-24 2011-07-27 株式会社日立製作所 パターン形成方法およびパターン形成装置
US7648851B2 (en) * 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
JP2010171259A (ja) * 2009-01-23 2010-08-05 Toyota Motor Corp 半導体装置の製造方法
JP2011100762A (ja) * 2009-11-04 2011-05-19 Toyota Motor Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014017407A (ja) 2014-01-30
US20140015150A1 (en) 2014-01-16
CN103545175A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
JP4688600B2 (ja) 半導体センサの製造方法
JP5334411B2 (ja) 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
JP6730891B2 (ja) ウエーハの加工方法
US20120288999A1 (en) Method for manufacturing semiconductor modules
US7323397B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
JP2005303214A (ja) 半導体ウェーハの研削方法
US8952454B2 (en) SOI wafer and method of manufacturing the same
TWI733690B (zh) 半導體加工方法
TW201407743A (zh) 半導體裝置及其製造方法
US20080064215A1 (en) Method of fabricating a semiconductor package
CN107251201B (zh) 半导体装置的制造方法
JP2014022395A (ja) 半導体パッケージ用透明基板および半導体パッケージの製造方法
TW201545220A (zh) 半導體結構的製造方法
JP4999801B2 (ja) エッチング方法
US9711469B2 (en) Semiconductor structure having recess and manufacturing method thereof
JP2010139313A (ja) センサ装置の製造方法
JP3970849B2 (ja) 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法
JP3970833B2 (ja) 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法
KR101439311B1 (ko) 웨이퍼의 패드 형성 방법
CN104570630B (zh) 光刻套刻标记及其形成方法
TWI570873B (zh) 半導體結構及其製造方法
US10128162B2 (en) Method of manufacturing semiconductor device
KR20110100883A (ko) 마스크 패턴 형성 방법
TWI541940B (zh) 半導體結構及其製造方法
JP4638501B2 (ja) ハイブリッド回路上に画定される層の製造方法