JPH08125200A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08125200A JPH08125200A JP6260541A JP26054194A JPH08125200A JP H08125200 A JPH08125200 A JP H08125200A JP 6260541 A JP6260541 A JP 6260541A JP 26054194 A JP26054194 A JP 26054194A JP H08125200 A JPH08125200 A JP H08125200A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- region
- semiconductor
- particle beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 385
- 238000004519 manufacturing process Methods 0.000 title claims description 73
- 239000002245 particle Substances 0.000 claims description 129
- 239000012535 impurity Substances 0.000 claims description 90
- 230000001678 irradiating effect Effects 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 20
- 229910001385 heavy metal Inorganic materials 0.000 claims description 8
- 230000005855 radiation Effects 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 238000011084 recovery Methods 0.000 abstract description 81
- 230000000694 effects Effects 0.000 description 22
- 230000015556 catabolic process Effects 0.000 description 17
- 230000007423 decrease Effects 0.000 description 13
- 230000007547 defect Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 10
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 9
- 229910052805 deuterium Inorganic materials 0.000 description 9
- 229910052734 helium Inorganic materials 0.000 description 9
- 239000001307 helium Substances 0.000 description 9
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000009471 action Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000001629 suppression Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- -1 (FIG. 15 Chemical compound 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 順電圧が上昇せずにソフトリカバリー化した
半導体装置を提供する。 【構成】 ダイオード１０では高不純物濃度のＮ+ 層１
３の上主面上に低不純物濃度のＮ- 層１１が形成されて
いる。さらにその上主面上にＰ層１２が形成されてい
る。Ｎ- 層１１は、それぞれにおけるキャリアのライフ
タイムがτ1 ，τ2，τ3 である第１乃至第３の領域１
１ａ〜１１ｃの積層構造を有している。これらのライフ
タイムの間にはτ2 ＜τ1 ＜τ3 の関係がある。 【効果】 第３の領域１１ｃのライフタイムτ3 が大き
いため、ソフトリカバリー化を実現することができる。
また第３の領域１１ｃのライフタイムτ3 が大きいこと
は順電圧ＶF を下降させる要因ともなっている。これら
のライフタイムと厚みとを適切に設計することにより、
順電圧ＶF を上昇させずにソフトリカバリー化を実現す
ることができる。
半導体装置を提供する。 【構成】 ダイオード１０では高不純物濃度のＮ+ 層１
３の上主面上に低不純物濃度のＮ- 層１１が形成されて
いる。さらにその上主面上にＰ層１２が形成されてい
る。Ｎ- 層１１は、それぞれにおけるキャリアのライフ
タイムがτ1 ，τ2，τ3 である第１乃至第３の領域１
１ａ〜１１ｃの積層構造を有している。これらのライフ
タイムの間にはτ2 ＜τ1 ＜τ3 の関係がある。 【効果】 第３の領域１１ｃのライフタイムτ3 が大き
いため、ソフトリカバリー化を実現することができる。
また第３の領域１１ｃのライフタイムτ3 が大きいこと
は順電圧ＶF を下降させる要因ともなっている。これら
のライフタイムと厚みとを適切に設計することにより、
順電圧ＶF を上昇させずにソフトリカバリー化を実現す
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、特にダイオードを構成
する半導体装置の改良に関する。
する半導体装置の改良に関する。
【０００２】
【従来の技術】図２５は従来のダイオード１００の構造
を示す断面図である。ダイオード１００においては、高
不純物濃度のＮ+ 基板３の上主面上に低不純物濃度のＮ
- 層１が形成されている。また、Ｎ- 層１の上主面上に
Ｐ層２が形成されている。また、Ｐ層２の表面にアノー
ド電極４が、Ｎ+ 基板３の表面にカソード電極５がそれ
ぞれ形成されている。
を示す断面図である。ダイオード１００においては、高
不純物濃度のＮ+ 基板３の上主面上に低不純物濃度のＮ
- 層１が形成されている。また、Ｎ- 層１の上主面上に
Ｐ層２が形成されている。また、Ｐ層２の表面にアノー
ド電極４が、Ｎ+ 基板３の表面にカソード電極５がそれ
ぞれ形成されている。
【０００３】図２６はダイオード１００の動作電流波形
を示すグラフである。ダイオード１００に電圧を印加す
る回路（図示しない）が時刻０においてダイオード１０
０に与える電圧の極性を切り換えようとしても、しばら
くは順電流ＩF が流れ、その後減少して、時刻ｔ0 で電
流は零となる。
を示すグラフである。ダイオード１００に電圧を印加す
る回路（図示しない）が時刻０においてダイオード１０
０に与える電圧の極性を切り換えようとしても、しばら
くは順電流ＩF が流れ、その後減少して、時刻ｔ0 で電
流は零となる。
【０００４】その時刻ｔ0 以降の電流が逆回復電流Ｉrr
である。ダイオード１００はインバータ等の回路装置に
使用すると、逆回復電流ＩrrのピークＩRMを越えた後
の、逆回復電流の時間変化率ｄＩrr／ｄｔ（図２６のＩ
rrの接線の傾きに相当）と、回路のインダクタンス成分
Ｌとによりサージ電圧Ｖsurge が次式によって発生す
る。
である。ダイオード１００はインバータ等の回路装置に
使用すると、逆回復電流ＩrrのピークＩRMを越えた後
の、逆回復電流の時間変化率ｄＩrr／ｄｔ（図２６のＩ
rrの接線の傾きに相当）と、回路のインダクタンス成分
Ｌとによりサージ電圧Ｖsurge が次式によって発生す
る。
【０００５】Ｖsurge ＝−Ｌ・（ｄＩrr／ｄｔ） この式から、逆回復電流Ｉrrの時間変化率ｄＩrr／ｄｔ
の絶対値が大きい波形（いわゆるハードリカバリー）の
場合、サージ電圧Ｖsurge が大きくなり、回路装置の設
計に支障をきたす場合がある。そのため、回路装置設計
の要請からサージ電圧を抑えるために、ダイオード１０
０における逆回復電流の時間変化率ｄＩrr／ｄｔの絶対
値が小さい波形（いわゆるソフトリカバリー）であるこ
とが求められる。
の絶対値が大きい波形（いわゆるハードリカバリー）の
場合、サージ電圧Ｖsurge が大きくなり、回路装置の設
計に支障をきたす場合がある。そのため、回路装置設計
の要請からサージ電圧を抑えるために、ダイオード１０
０における逆回復電流の時間変化率ｄＩrr／ｄｔの絶対
値が小さい波形（いわゆるソフトリカバリー）であるこ
とが求められる。
【０００６】また、定常損失を低減するためにはダイオ
ード１００の順電圧ＶF は低いことが求められる。ま
た、スイッチング損失を低減するためには、逆回復電流
Ｉrrの時間積分で計算される逆回復電荷Ｑrr（図２６の
斜線部分の面積に相当）が小さいことが求められる。
ード１００の順電圧ＶF は低いことが求められる。ま
た、スイッチング損失を低減するためには、逆回復電流
Ｉrrの時間積分で計算される逆回復電荷Ｑrr（図２６の
斜線部分の面積に相当）が小さいことが求められる。
【０００７】このようにダイオード１００に要求される
特性は種々あるが、いずれの特性が最も要求されるのか
は、回路上での使用条件によって異なってくる。回路設
計が、インダクタンスＬが大きい場合等サージ電圧Ｖ
surge に対する余裕がない場合には、サージ電圧を抑え
るために、ダイオード１００にはソフトリカバリー性が
求められる。
特性は種々あるが、いずれの特性が最も要求されるのか
は、回路上での使用条件によって異なってくる。回路設
計が、インダクタンスＬが大きい場合等サージ電圧Ｖ
surge に対する余裕がない場合には、サージ電圧を抑え
るために、ダイオード１００にはソフトリカバリー性が
求められる。
【０００８】ダイオード１００の逆回復電流Ｉrrを全体
的に低減させ（従って、逆回復電荷Ｑrrも小さくな
る）、ソフトリカバリー化を図るために、金、白金等の
重金属の拡散や、電子線等の放射線照射によって、Ｎ-
層１とＮ+ 基板３のライフタイムがそれぞれにおいて均
一に減少されている。
的に低減させ（従って、逆回復電荷Ｑrrも小さくな
る）、ソフトリカバリー化を図るために、金、白金等の
重金属の拡散や、電子線等の放射線照射によって、Ｎ-
層１とＮ+ 基板３のライフタイムがそれぞれにおいて均
一に減少されている。
【０００９】図２７はこのダイオード１００の縦断面方
向のＮ- 層１とＮ+ 基板３のライフタイム分布の模式図
であり、縦断面方向の深さｘとライフタイムτとの関係
を示している。一般に不純物濃度の高い領域ほどライフ
タイムが小さいので、Ｎ- 層１におけるライフタイムよ
りもＮ+ 基板３におけるライフタイムの方が小さい。
向のＮ- 層１とＮ+ 基板３のライフタイム分布の模式図
であり、縦断面方向の深さｘとライフタイムτとの関係
を示している。一般に不純物濃度の高い領域ほどライフ
タイムが小さいので、Ｎ- 層１におけるライフタイムよ
りもＮ+ 基板３におけるライフタイムの方が小さい。
【００１０】
【発明が解決しようとする課題】しかし、ライフタイム
が均一であるＮ- 層１において、ライフタイムの抑制は
ソフトリカバリー化の方向にあるものの、順電圧ＶF が
大きく上昇するという問題点があった。
が均一であるＮ- 層１において、ライフタイムの抑制は
ソフトリカバリー化の方向にあるものの、順電圧ＶF が
大きく上昇するという問題点があった。
【００１１】確かに、スイッチング損失の低減のために
はダイオード１００の逆回復電荷Ｑrrが小さいことが求
められる。しかしそれと共に、ダイオード１００の順電
圧ＶF を低くして定常損失を低く抑えることも必要であ
る。
はダイオード１００の逆回復電荷Ｑrrが小さいことが求
められる。しかしそれと共に、ダイオード１００の順電
圧ＶF を低くして定常損失を低く抑えることも必要であ
る。
【００１２】特に駆動周波数が低い場合には、逆回復電
荷Ｑrrによるスイッチング損失よりも、順電圧ＶF によ
る定常損失のほうが全損失に与える影響が非常に大き
い。このため、上記問題点が生じると全損失としては大
きな増大を招き、駆動周波数が低い場合のダイオードに
とっては上記問題点は一層深刻となる。更に損失に対す
る余裕のない回路設計の場合等には重篤な問題であっ
た。
荷Ｑrrによるスイッチング損失よりも、順電圧ＶF によ
る定常損失のほうが全損失に与える影響が非常に大き
い。このため、上記問題点が生じると全損失としては大
きな増大を招き、駆動周波数が低い場合のダイオードに
とっては上記問題点は一層深刻となる。更に損失に対す
る余裕のない回路設計の場合等には重篤な問題であっ
た。
【００１３】本発明は従来技術における上記の問題点の
克服を意図しており、ライフタイムを特定のパターンで
不均一にすることによって、順電圧を上昇させずにソフ
トリカバリー化を図り、サージ電圧の発生が小さく、し
かも耐圧を損なうこともない半導体装置を提供すること
を第１の目的とする。
克服を意図しており、ライフタイムを特定のパターンで
不均一にすることによって、順電圧を上昇させずにソフ
トリカバリー化を図り、サージ電圧の発生が小さく、し
かも耐圧を損なうこともない半導体装置を提供すること
を第１の目的とする。
【００１４】また、順電圧と逆回復電荷のトレードオフ
を改善して、順電圧と逆回復電荷の小さな半導体装置を
提供することを第２の目的とする。
を改善して、順電圧と逆回復電荷の小さな半導体装置を
提供することを第２の目的とする。
【００１５】また、耐圧低下の小さな半導体装置を提供
することを第３の目的とする。
することを第３の目的とする。
【００１６】さらに、これらの特性を有する半導体装置
の製造方法を提供することを第４の目的とする。
の製造方法を提供することを第４の目的とする。
【００１７】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは、第１及び第３の目的を達成するために
なされたもので、（ａ）第１と第２の主面を備え、第１
の不純物濃度を有する第１導電型の第１の半導体層と、
（ｂ）前記第１の半導体層の前記第１の主面上に設けら
れた第２導電型の第２の半導体層と、（ｃ）前記第１の
半導体層の前記第２の主面上に設けられ、前記第１の不
純物濃度より高い第２の不純物濃度を有する第１導電型
の第３の半導体層と、（ｄ）前記第２の半導体層に接す
る第１の電極層と、（ｅ）前記第３の半導体層に接する
第２の電極層と、を備える半導体装置である。ここで前
記第１の半導体層は（a-1）前記第２の半導体層に接
し、第１のライフタイムを有する第１の領域と、（a-
2）前記第１の領域に接し、前記第１の領域と前記第３
の半導体層との間に設けられ、前記第１のライフタイム
よりも小さい第２のライフタイムを有する第２の領域
と、（a-3）前記第２の領域と前記第３の半導体層との
間に設けられ、前記第１のライフタイムよりも大きい第
３のライフタイムを有する第３の領域とを有する。
にかかるものは、第１及び第３の目的を達成するために
なされたもので、（ａ）第１と第２の主面を備え、第１
の不純物濃度を有する第１導電型の第１の半導体層と、
（ｂ）前記第１の半導体層の前記第１の主面上に設けら
れた第２導電型の第２の半導体層と、（ｃ）前記第１の
半導体層の前記第２の主面上に設けられ、前記第１の不
純物濃度より高い第２の不純物濃度を有する第１導電型
の第３の半導体層と、（ｄ）前記第２の半導体層に接す
る第１の電極層と、（ｅ）前記第３の半導体層に接する
第２の電極層と、を備える半導体装置である。ここで前
記第１の半導体層は（a-1）前記第２の半導体層に接
し、第１のライフタイムを有する第１の領域と、（a-
2）前記第１の領域に接し、前記第１の領域と前記第３
の半導体層との間に設けられ、前記第１のライフタイム
よりも小さい第２のライフタイムを有する第２の領域
と、（a-3）前記第２の領域と前記第３の半導体層との
間に設けられ、前記第１のライフタイムよりも大きい第
３のライフタイムを有する第３の領域とを有する。
【００１８】この発明のうち請求項２にかかるものは、
第２及び第３の目的を達成するためになされたもので、
（ａ）第１と第２の主面を備え、第１の不純物濃度を有
する第１導電型の第１の半導体層と、（ｂ）前記第１の
半導体層の前記第１の主面上に設けられた第２導電型の
第２の半導体層と、（ｃ）前記第１の半導体層の前記第
２の主面上に設けられ、前記第１の不純物濃度より高い
第２の不純物濃度を有する第１導電型の第３の半導体層
と、（ｄ）前記第２の半導体層に接する第１の電極層
と、（ｅ）前記第３の半導体層に接する第２の電極層と
を備える半導体装置である。ここで前記第１の半導体層
は（a-1）前記第２の半導体層に接し、第１のライフタ
イムを有する第１の領域と、（a-2）前記第１の領域と
前記第３の半導体層との間に設けられ、前記第１のライ
フタイムよりも小さい第２のライフタイムを有する第２
の領域とを有する。また、前記第３の半導体層は（c-
1）前記第２の電極層に接し、第３のライフタイムを有
する第３の領域と、（c-2）前記第１の半導体層と前記
第３の領域との間に設けられ、前記第３のライフタイム
よりも小さい第４のライフタイムを有する第４の領域と
を有する。
第２及び第３の目的を達成するためになされたもので、
（ａ）第１と第２の主面を備え、第１の不純物濃度を有
する第１導電型の第１の半導体層と、（ｂ）前記第１の
半導体層の前記第１の主面上に設けられた第２導電型の
第２の半導体層と、（ｃ）前記第１の半導体層の前記第
２の主面上に設けられ、前記第１の不純物濃度より高い
第２の不純物濃度を有する第１導電型の第３の半導体層
と、（ｄ）前記第２の半導体層に接する第１の電極層
と、（ｅ）前記第３の半導体層に接する第２の電極層と
を備える半導体装置である。ここで前記第１の半導体層
は（a-1）前記第２の半導体層に接し、第１のライフタ
イムを有する第１の領域と、（a-2）前記第１の領域と
前記第３の半導体層との間に設けられ、前記第１のライ
フタイムよりも小さい第２のライフタイムを有する第２
の領域とを有する。また、前記第３の半導体層は（c-
1）前記第２の電極層に接し、第３のライフタイムを有
する第３の領域と、（c-2）前記第１の半導体層と前記
第３の領域との間に設けられ、前記第３のライフタイム
よりも小さい第４のライフタイムを有する第４の領域と
を有する。
【００１９】この発明のうち請求項３にかかるものは、
第２及び第３の目的を達成するためになされたもので、
（ａ）第１と第２の主面を備え、第１の不純物濃度を有
する第１導電型の第１の半導体層と、（ｂ）前記第１の
半導体層の前記第１の主面上に設けられた第２導電型の
第２の半導体層と、（ｃ）前記第１の半導体層の前記第
２の主面上に設けられ、前記第１の不純物濃度より高い
第２の不純物濃度を有する第１導電型の第３の半導体層
と、（ｄ）前記第２の半導体層に接する第１の電極層
と、（ｅ）前記第３の半導体層に接する第２の電極層と
を備える。ここで前記第１の半導体層は（a-1）前記第
２の半導体層に接し、第１のライフタイムを有する第１
の領域と、（a-2）前記第１の領域と前記第３の半導体
層との間に設けられ、前記第１のライフタイムよりも小
さい第２のライフタイムを有する第２の領域とを有す
る。
第２及び第３の目的を達成するためになされたもので、
（ａ）第１と第２の主面を備え、第１の不純物濃度を有
する第１導電型の第１の半導体層と、（ｂ）前記第１の
半導体層の前記第１の主面上に設けられた第２導電型の
第２の半導体層と、（ｃ）前記第１の半導体層の前記第
２の主面上に設けられ、前記第１の不純物濃度より高い
第２の不純物濃度を有する第１導電型の第３の半導体層
と、（ｄ）前記第２の半導体層に接する第１の電極層
と、（ｅ）前記第３の半導体層に接する第２の電極層と
を備える。ここで前記第１の半導体層は（a-1）前記第
２の半導体層に接し、第１のライフタイムを有する第１
の領域と、（a-2）前記第１の領域と前記第３の半導体
層との間に設けられ、前記第１のライフタイムよりも小
さい第２のライフタイムを有する第２の領域とを有す
る。
【００２０】この発明のうち請求項４にかかるものは、
第２及び第３の目的を達成するためになされたもので、
（ａ）第１と第２の主面を備え、第１の不純物濃度を有
する第１導電型の第１の半導体層と、（ｂ）前記第１の
半導体層の前記第１の主面上に設けられた第２導電型の
第２の半導体層と、（ｃ）前記第１の半導体層の前記第
２の主面上に設けられ、前記第１の不純物濃度より高い
第２の不純物濃度を有する第１導電型の第３の半導体層
と、（ｄ）前記第２の半導体層に接する第１の電極層
と、（ｅ）前記第３の半導体層に接する第２の電極層と
を備える半導体装置である。ここで前記第３の半導体層
は（c-1）前記第２の電極層に接し、第１のライフタイ
ムを有する第１の領域と、（c-2）前記第１の半導体層
と前記第１の領域との間に設けられ、前記第１のライフ
タイムよりも小さい第２のライフタイムを有する第２の
領域とを有する。
第２及び第３の目的を達成するためになされたもので、
（ａ）第１と第２の主面を備え、第１の不純物濃度を有
する第１導電型の第１の半導体層と、（ｂ）前記第１の
半導体層の前記第１の主面上に設けられた第２導電型の
第２の半導体層と、（ｃ）前記第１の半導体層の前記第
２の主面上に設けられ、前記第１の不純物濃度より高い
第２の不純物濃度を有する第１導電型の第３の半導体層
と、（ｄ）前記第２の半導体層に接する第１の電極層
と、（ｅ）前記第３の半導体層に接する第２の電極層と
を備える半導体装置である。ここで前記第３の半導体層
は（c-1）前記第２の電極層に接し、第１のライフタイ
ムを有する第１の領域と、（c-2）前記第１の半導体層
と前記第１の領域との間に設けられ、前記第１のライフ
タイムよりも小さい第２のライフタイムを有する第２の
領域とを有する。
【００２１】この発明のうち請求項５乃至請求項１４に
かかるものは、第４の目的を達成するためになされたも
のである。
かかるものは、第４の目的を達成するためになされたも
のである。
【００２２】この発明のうち請求項５にかかるものは半
導体装置の製造方法であって、（ａ）第１と第２の主面
を備え、第１の不純物濃度を有する第１導電型の第１の
半導体層を準備する工程と、（ｂ）前記第１の半導体層
の前記第１の主面上に第２導電型の第２の半導体層を設
ける工程と、（ｃ）前記第１の半導体層の前記第２の主
面上に前記第１の不純物濃度より高い第２の不純物濃度
を有する第１導電型の第３の半導体層を設ける工程と、
（ｄ）前記第２の半導体層を介して第１の注入量を以て
第１の粒子線の照射を行い、前記第１の半導体層におい
て前記第１の粒子線を停止させることにより、前記第１
の半導体層を、第１の損傷密度を有する第１の領域と、
前記第１の損傷密度よりも大きな第２の損傷密度を有す
る第２の領域と、前記第１の損傷密度よりも小さな第３
の損傷密度を有する第３の領域と、に分割する工程と、
（ｅ）前記第２の半導体層上に前記第１の電極層を設け
る工程と、（ｆ）前記第３の半導体層上に前記第２の電
極層を設ける工程とを備える。
導体装置の製造方法であって、（ａ）第１と第２の主面
を備え、第１の不純物濃度を有する第１導電型の第１の
半導体層を準備する工程と、（ｂ）前記第１の半導体層
の前記第１の主面上に第２導電型の第２の半導体層を設
ける工程と、（ｃ）前記第１の半導体層の前記第２の主
面上に前記第１の不純物濃度より高い第２の不純物濃度
を有する第１導電型の第３の半導体層を設ける工程と、
（ｄ）前記第２の半導体層を介して第１の注入量を以て
第１の粒子線の照射を行い、前記第１の半導体層におい
て前記第１の粒子線を停止させることにより、前記第１
の半導体層を、第１の損傷密度を有する第１の領域と、
前記第１の損傷密度よりも大きな第２の損傷密度を有す
る第２の領域と、前記第１の損傷密度よりも小さな第３
の損傷密度を有する第３の領域と、に分割する工程と、
（ｅ）前記第２の半導体層上に前記第１の電極層を設け
る工程と、（ｆ）前記第３の半導体層上に前記第２の電
極層を設ける工程とを備える。
【００２３】この発明のうち請求項６にかかるものは、
請求項５記載の半導体装置の製造方法であって、（ｇ）
前記第１の粒子線とほぼ同一の位置で停止するように、
前記第３の半導体層を介して前記第１の注入量よりも小
さい第２の注入量で第２の粒子線の照射を行う工程を更
に備える。
請求項５記載の半導体装置の製造方法であって、（ｇ）
前記第１の粒子線とほぼ同一の位置で停止するように、
前記第３の半導体層を介して前記第１の注入量よりも小
さい第２の注入量で第２の粒子線の照射を行う工程を更
に備える。
【００２４】この発明のうち請求項７にかかるものは、
半導体装置の製造方法であって、（ａ）第１と第２の主
面を備え、第１の不純物濃度を有する第１導電型の第１
の半導体層を準備する工程と、（ｂ）前記第１の半導体
層の前記第１の主面上に第２導電型の第２の半導体層を
設ける工程と、（ｃ）前記第１の半導体層の前記第２の
主面上に前記第１の不純物濃度より高い第２の不純物濃
度を有する第１導電型の第３の半導体層を設ける工程
と、（ｄ）前記第２の半導体層を介して粒子線の照射を
行い前記第１の半導体層及び前記第３の半導体層の境界
近傍に前記粒子線を停止させることにより、(d-1)前記
第１の半導体層を、第１の損傷密度を有する第１の領域
と、前記第１の損傷密度よりも大きい第２の損傷密度を
有する第２の領域と、に分割し、(d-2)前記第３の半導
体層を、前記粒子線による損傷を受けない第３の領域
と、前記粒子線による損傷を受ける第４の領域と、に分
割する工程と、（ｅ）前記第２の半導体層上に前記第１
の電極層を設ける工程と、（ｆ）前記第３の半導体層上
に前記第２の電極層を設ける工程とを備える。
半導体装置の製造方法であって、（ａ）第１と第２の主
面を備え、第１の不純物濃度を有する第１導電型の第１
の半導体層を準備する工程と、（ｂ）前記第１の半導体
層の前記第１の主面上に第２導電型の第２の半導体層を
設ける工程と、（ｃ）前記第１の半導体層の前記第２の
主面上に前記第１の不純物濃度より高い第２の不純物濃
度を有する第１導電型の第３の半導体層を設ける工程
と、（ｄ）前記第２の半導体層を介して粒子線の照射を
行い前記第１の半導体層及び前記第３の半導体層の境界
近傍に前記粒子線を停止させることにより、(d-1)前記
第１の半導体層を、第１の損傷密度を有する第１の領域
と、前記第１の損傷密度よりも大きい第２の損傷密度を
有する第２の領域と、に分割し、(d-2)前記第３の半導
体層を、前記粒子線による損傷を受けない第３の領域
と、前記粒子線による損傷を受ける第４の領域と、に分
割する工程と、（ｅ）前記第２の半導体層上に前記第１
の電極層を設ける工程と、（ｆ）前記第３の半導体層上
に前記第２の電極層を設ける工程とを備える。
【００２５】この発明のうち請求項８にかかるものは、
半導体装置の製造方法であって、（ａ）第１と第２の主
面を備え、第１の不純物濃度を有する第１導電型の第１
の半導体層を準備する工程と、（ｂ）前記第１の半導体
層の前記第１の主面上に第２導電型の第２の半導体層を
設ける工程と、（ｃ）前記第１の半導体層の前記第２の
主面上に前記第１の不純物濃度より高い第２の不純物濃
度を有する第１導電型の第３の半導体層を設ける工程
と、（ｄ）前記第３の半導体層を介して粒子線の照射を
行い前記第１の半導体層及び前記第３の半導体層の境界
近傍に前記粒子線を停止させることにより、(d-1)前記
第１の半導体層を、前記粒子線による損傷を受けない第
１の領域と、前記粒子線による損傷を受ける第２の領域
と、に分割し、(d-2)前記第３の半導体層を、所定の損
傷密度を有する第３の領域と、前記所定の損傷密度より
も大きい損傷密度を有する第４の領域と、に分割する工
程と、（ｅ）前記第２の半導体層上に前記第１の電極層
を設ける工程と、（ｆ）前記第３の半導体層上に前記第
２の電極層を設ける工程とを備える。
半導体装置の製造方法であって、（ａ）第１と第２の主
面を備え、第１の不純物濃度を有する第１導電型の第１
の半導体層を準備する工程と、（ｂ）前記第１の半導体
層の前記第１の主面上に第２導電型の第２の半導体層を
設ける工程と、（ｃ）前記第１の半導体層の前記第２の
主面上に前記第１の不純物濃度より高い第２の不純物濃
度を有する第１導電型の第３の半導体層を設ける工程
と、（ｄ）前記第３の半導体層を介して粒子線の照射を
行い前記第１の半導体層及び前記第３の半導体層の境界
近傍に前記粒子線を停止させることにより、(d-1)前記
第１の半導体層を、前記粒子線による損傷を受けない第
１の領域と、前記粒子線による損傷を受ける第２の領域
と、に分割し、(d-2)前記第３の半導体層を、所定の損
傷密度を有する第３の領域と、前記所定の損傷密度より
も大きい損傷密度を有する第４の領域と、に分割する工
程と、（ｅ）前記第２の半導体層上に前記第１の電極層
を設ける工程と、（ｆ）前記第３の半導体層上に前記第
２の電極層を設ける工程とを備える。
【００２６】この発明のうち請求項９にかかるものは、
半導体装置の製造方法であって、（ａ）第１と第２の主
面を備え、第１の不純物濃度を有する第１導電型の第１
の半導体層を準備する工程と、（ｂ）前記第１の半導体
層の前記第１の主面上に第２導電型の第２の半導体層を
設ける工程と、（ｃ）前記第１の半導体層の前記第２の
主面上に前記第１の不純物濃度より高い第２の不純物濃
度を有する第１導電型の第３の半導体層を設ける工程
と、（ｄ）前記第２の半導体層を介して粒子線の照射を
行い、前記第１の半導体層において前記粒子線を停止さ
せることにより、前記第１の半導体層を、第１の損傷密
度を有する第１の領域と、前記第１の損傷密度よりも大
きな第２の損傷密度を有する第２の領域と、に分割する
工程と、（ｅ）前記第２の半導体層上に前記第１の電極
層を設ける工程と、（ｆ）前記第３の半導体層上に前記
第２の電極層を設ける工程とを備える。
半導体装置の製造方法であって、（ａ）第１と第２の主
面を備え、第１の不純物濃度を有する第１導電型の第１
の半導体層を準備する工程と、（ｂ）前記第１の半導体
層の前記第１の主面上に第２導電型の第２の半導体層を
設ける工程と、（ｃ）前記第１の半導体層の前記第２の
主面上に前記第１の不純物濃度より高い第２の不純物濃
度を有する第１導電型の第３の半導体層を設ける工程
と、（ｄ）前記第２の半導体層を介して粒子線の照射を
行い、前記第１の半導体層において前記粒子線を停止さ
せることにより、前記第１の半導体層を、第１の損傷密
度を有する第１の領域と、前記第１の損傷密度よりも大
きな第２の損傷密度を有する第２の領域と、に分割する
工程と、（ｅ）前記第２の半導体層上に前記第１の電極
層を設ける工程と、（ｆ）前記第３の半導体層上に前記
第２の電極層を設ける工程とを備える。
【００２７】この発明のうち請求項１０にかかるもの
は、半導体装置の製造方法であって、（ａ）第１と第２
の主面を備え、第１の不純物濃度を有する第１導電型の
第１の半導体層を準備する工程と、（ｂ）前記第１の半
導体層の前記第１の主面上に第２導電型の第２の半導体
層を設ける工程と、（ｃ）前記第１の半導体層の前記第
２の主面上に前記第１の不純物濃度より高い第２の不純
物濃度を有する第１導電型の第３の半導体層を設ける工
程と、（ｄ）前記第３の半導体層を介して粒子線の照射
を行い、前記第１の半導体層において前記第１の粒子線
を停止させることにより、前記第１の半導体層を、前記
粒子線による損傷を受けない第１の領域と、前記粒子線
による損傷を受ける第２の領域と、に分割する工程と、
（ｅ）前記第２の半導体層上に前記第１の電極層を設け
る工程と、（ｆ）前記第３の半導体層上に前記第２の電
極層を設ける工程とを備える。
は、半導体装置の製造方法であって、（ａ）第１と第２
の主面を備え、第１の不純物濃度を有する第１導電型の
第１の半導体層を準備する工程と、（ｂ）前記第１の半
導体層の前記第１の主面上に第２導電型の第２の半導体
層を設ける工程と、（ｃ）前記第１の半導体層の前記第
２の主面上に前記第１の不純物濃度より高い第２の不純
物濃度を有する第１導電型の第３の半導体層を設ける工
程と、（ｄ）前記第３の半導体層を介して粒子線の照射
を行い、前記第１の半導体層において前記第１の粒子線
を停止させることにより、前記第１の半導体層を、前記
粒子線による損傷を受けない第１の領域と、前記粒子線
による損傷を受ける第２の領域と、に分割する工程と、
（ｅ）前記第２の半導体層上に前記第１の電極層を設け
る工程と、（ｆ）前記第３の半導体層上に前記第２の電
極層を設ける工程とを備える。
【００２８】この発明のうち請求項１１にかかるもの
は、半導体装置の製造方法であって、（ａ）第１と第２
の主面を備え、第１の不純物濃度を有する第１導電型の
第１の半導体層を準備する工程と、（ｂ）前記第１の半
導体層の前記第１の主面上に第２導電型の第２の半導体
層を設ける工程と、（ｃ）前記第１の半導体層の前記第
２の主面上に前記第１の不純物濃度より高い第２の不純
物濃度を有する第１導電型の第３の半導体層を設ける工
程と、（ｄ）前記第２の半導体層を介して粒子線の照射
を行い、前記第３の半導体層において前記粒子線を停止
させることにより、前記第３の半導体層を、第１の損傷
密度を有する第１の領域と、前記第１の損傷密度よりも
大きな第２の損傷密度を有する第２の領域と、に分割す
る工程と、（ｅ）前記第２の半導体層上に前記第１の電
極層を設ける工程と、（ｆ）前記第３の半導体層上に前
記第２の電極層を設ける工程とを備える。
は、半導体装置の製造方法であって、（ａ）第１と第２
の主面を備え、第１の不純物濃度を有する第１導電型の
第１の半導体層を準備する工程と、（ｂ）前記第１の半
導体層の前記第１の主面上に第２導電型の第２の半導体
層を設ける工程と、（ｃ）前記第１の半導体層の前記第
２の主面上に前記第１の不純物濃度より高い第２の不純
物濃度を有する第１導電型の第３の半導体層を設ける工
程と、（ｄ）前記第２の半導体層を介して粒子線の照射
を行い、前記第３の半導体層において前記粒子線を停止
させることにより、前記第３の半導体層を、第１の損傷
密度を有する第１の領域と、前記第１の損傷密度よりも
大きな第２の損傷密度を有する第２の領域と、に分割す
る工程と、（ｅ）前記第２の半導体層上に前記第１の電
極層を設ける工程と、（ｆ）前記第３の半導体層上に前
記第２の電極層を設ける工程とを備える。
【００２９】この発明のうち請求項１２にかかるもの
は、半導体装置の製造方法であって、（ａ）第１と第２
の主面を備え、第１の不純物濃度を有する第１導電型の
第１の半導体層を準備する工程と、（ｂ）前記第１の半
導体層の前記第１の主面上に第２導電型の第２の半導体
層を設ける工程と、（ｃ）前記第１の半導体層の前記第
２の主面上に前記第１の不純物濃度より高い第２の不純
物濃度を有する第１導電型の第３の半導体層を設ける工
程と、（ｄ）前記第３の半導体層の側から粒子線の照射
を行い、前記第３の半導体層において前記粒子線を停止
させることにより、前記第３の半導体層を、第１の損傷
密度を有する第１の領域と、前記第１の損傷密度よりも
大きな第２の損傷密度を有する第２の領域と、に分割す
る工程と、（ｅ）前記第２の半導体層上に前記第１の電
極層を設ける工程と、（ｆ）前記第３の半導体層上に前
記第２の電極層を設ける工程とを備える。
は、半導体装置の製造方法であって、（ａ）第１と第２
の主面を備え、第１の不純物濃度を有する第１導電型の
第１の半導体層を準備する工程と、（ｂ）前記第１の半
導体層の前記第１の主面上に第２導電型の第２の半導体
層を設ける工程と、（ｃ）前記第１の半導体層の前記第
２の主面上に前記第１の不純物濃度より高い第２の不純
物濃度を有する第１導電型の第３の半導体層を設ける工
程と、（ｄ）前記第３の半導体層の側から粒子線の照射
を行い、前記第３の半導体層において前記粒子線を停止
させることにより、前記第３の半導体層を、第１の損傷
密度を有する第１の領域と、前記第１の損傷密度よりも
大きな第２の損傷密度を有する第２の領域と、に分割す
る工程と、（ｅ）前記第２の半導体層上に前記第１の電
極層を設ける工程と、（ｆ）前記第３の半導体層上に前
記第２の電極層を設ける工程とを備える。
【００３０】この発明のうち請求項１３にかかるもの
は、請求項５乃至請求項１２のいずれか一つに記載の半
導体装置の製造方法であって、（ｘ）高エネルギ−粒子
線の照射または放射線の照射を行い、前記粒子線または
前記放射線に前記第１乃至第３の半導体層を通過させる
工程を更に備える。
は、請求項５乃至請求項１２のいずれか一つに記載の半
導体装置の製造方法であって、（ｘ）高エネルギ−粒子
線の照射または放射線の照射を行い、前記粒子線または
前記放射線に前記第１乃至第３の半導体層を通過させる
工程を更に備える。
【００３１】この発明のうち請求項１４にかかるもの
は、請求項５乃至請求項１２のいずれか一つに記載の半
導体装置の製造方法であって、（ｙ）前記工程（ｄ）の
前において、前記第１乃至第３の半導体層へ重金属の拡
散を行う工程を更に備える。
は、請求項５乃至請求項１２のいずれか一つに記載の半
導体装置の製造方法であって、（ｙ）前記工程（ｄ）の
前において、前記第１乃至第３の半導体層へ重金属の拡
散を行う工程を更に備える。
【００３２】
【作用】この発明のうち請求項１にかかる半導体装置に
おいて、順方向動作から逆方向動作へと切り換える際、
第１の半導体層と第３の半導体層の境界付近の領域に
は、順方向動作中に蓄積された過剰キャリアが存在す
る。この近傍における過剰キャリアのライフタイムが大
きく設定される。そのため、過剰キャリアは逆回復電流
がピークを迎えた後にゆっくり消滅する。即ち逆回復電
流は長時間かけてゆっくり零へと向かうので、その時間
変化率の絶対値は小さくなり、ソフトリカバリー波形が
得られる。従って、かかる半導体装置を用いた回路中で
発生するサージ電圧は抑制される。
おいて、順方向動作から逆方向動作へと切り換える際、
第１の半導体層と第３の半導体層の境界付近の領域に
は、順方向動作中に蓄積された過剰キャリアが存在す
る。この近傍における過剰キャリアのライフタイムが大
きく設定される。そのため、過剰キャリアは逆回復電流
がピークを迎えた後にゆっくり消滅する。即ち逆回復電
流は長時間かけてゆっくり零へと向かうので、その時間
変化率の絶対値は小さくなり、ソフトリカバリー波形が
得られる。従って、かかる半導体装置を用いた回路中で
発生するサージ電圧は抑制される。
【００３３】第１の半導体層と第３の半導体層の境界付
近におけるライフタイムが大きいことは逆回復電流の増
大、即ち逆回復電荷の増大を招来する。しかし、この発
明では第１の半導体層のうち、第２の半導体層に近い領
域ではライフタイムが小さく設定されており、かかる設
定は逆回復電流や逆回復電荷を減少させる作用を有す
る。従ってこれらの増加の程度は抑制される。
近におけるライフタイムが大きいことは逆回復電流の増
大、即ち逆回復電荷の増大を招来する。しかし、この発
明では第１の半導体層のうち、第２の半導体層に近い領
域ではライフタイムが小さく設定されており、かかる設
定は逆回復電流や逆回復電荷を減少させる作用を有す
る。従ってこれらの増加の程度は抑制される。
【００３４】第１の半導体層のうち、第２の半導体層に
近い領域でライフタイムを小さく設定することは順電圧
を上昇させる要因であるが、第１の半導体層と第３の半
導体層の境界付近におけるライフタイムが大きいことは
順電圧を下降させる作用を有する。従って順電圧の上昇
は抑制される（第１の目的に対応）。
近い領域でライフタイムを小さく設定することは順電圧
を上昇させる要因であるが、第１の半導体層と第３の半
導体層の境界付近におけるライフタイムが大きいことは
順電圧を下降させる作用を有する。従って順電圧の上昇
は抑制される（第１の目的に対応）。
【００３５】更に、ライフタイムの制御を結晶の損傷
（格子欠陥）の導入によって形成する場合、この損傷が
第１の半導体層中の空乏層の広がりを阻害する原因とな
る。これは耐圧低下を招来する。かかる問題を回避する
には、第１の半導体層中の損傷密度を低減する必要があ
る。空乏層は第１の半導体層と第２の半導体層のＰＮ接
合部から広がり始めるため、第１の半導体層のうちの第
２の半導体層寄りの部分の損傷密度を小さくした方が効
果的である。
（格子欠陥）の導入によって形成する場合、この損傷が
第１の半導体層中の空乏層の広がりを阻害する原因とな
る。これは耐圧低下を招来する。かかる問題を回避する
には、第１の半導体層中の損傷密度を低減する必要があ
る。空乏層は第１の半導体層と第２の半導体層のＰＮ接
合部から広がり始めるため、第１の半導体層のうちの第
２の半導体層寄りの部分の損傷密度を小さくした方が効
果的である。
【００３６】従って、逆回復電荷を低減するために第１
の半導体層のうち第２の半導体層に近い領域の損傷密度
を大きく設定する際にも、これを均一には大きく設定し
ない。第２の半導体層寄りの部分で損傷密度を小さく、
ややライフタイムを大きく設定し、第３の半導体層寄り
の部分で損傷密度を大きく、ライフタイムを小さく設定
することで、耐圧低下が抑制される（第３の目的に対
応）。
の半導体層のうち第２の半導体層に近い領域の損傷密度
を大きく設定する際にも、これを均一には大きく設定し
ない。第２の半導体層寄りの部分で損傷密度を小さく、
ややライフタイムを大きく設定し、第３の半導体層寄り
の部分で損傷密度を大きく、ライフタイムを小さく設定
することで、耐圧低下が抑制される（第３の目的に対
応）。
【００３７】この発明のうち請求項２にかかる半導体装
置においては、第１の半導体層の第２の領域と、第３の
半導体層の第４の領域のライフタイムが小さい。このた
め、逆回復電流が小さくなり、逆回復電荷が減少する。
このとき、第２と第４の領域のキャリアのライフタイム
が小さいことは順電圧を上昇させる要因となるが、第１
と第３の領域のライフタイムが大きいことが順電圧を下
降させる要因となるため、順電圧の上昇は抑制される。
従って、順電圧と逆回復電荷のトレードオフを改善させ
る作用がある（第２の目的に対応）。
置においては、第１の半導体層の第２の領域と、第３の
半導体層の第４の領域のライフタイムが小さい。このた
め、逆回復電流が小さくなり、逆回復電荷が減少する。
このとき、第２と第４の領域のキャリアのライフタイム
が小さいことは順電圧を上昇させる要因となるが、第１
と第３の領域のライフタイムが大きいことが順電圧を下
降させる要因となるため、順電圧の上昇は抑制される。
従って、順電圧と逆回復電荷のトレードオフを改善させ
る作用がある（第２の目的に対応）。
【００３８】また、損傷の導入によって低領域のキャリ
アのライフタイム低減を行なう場合、第２の領域よりも
第１の領域の損傷密度を小さくすること、または、第１
の領域に損傷を導入しないことにより、耐圧低下を抑制
する作用がある（第３の目的に対応）。
アのライフタイム低減を行なう場合、第２の領域よりも
第１の領域の損傷密度を小さくすること、または、第１
の領域に損傷を導入しないことにより、耐圧低下を抑制
する作用がある（第３の目的に対応）。
【００３９】この発明のうち請求項３にかかる半導体装
置においては、第１の半導体層の第２の領域のキャリア
のライフタイムが小さい。そのため、逆回復電流が小さ
くなり、逆回復電荷が減少する。このとき、第２の領域
のキャリアのライフタイムが小さいことは順電圧を上昇
させる要因となるが、第１の領域のキャリアのライフタ
イムが大きいことが順電圧を下降させる要因となるた
め、順電圧の上昇は抑制される。従って、順電圧と逆回
復電荷のトレードオフを改善させる作用がある（第２の
目的に対応）。
置においては、第１の半導体層の第２の領域のキャリア
のライフタイムが小さい。そのため、逆回復電流が小さ
くなり、逆回復電荷が減少する。このとき、第２の領域
のキャリアのライフタイムが小さいことは順電圧を上昇
させる要因となるが、第１の領域のキャリアのライフタ
イムが大きいことが順電圧を下降させる要因となるた
め、順電圧の上昇は抑制される。従って、順電圧と逆回
復電荷のトレードオフを改善させる作用がある（第２の
目的に対応）。
【００４０】また、損傷の導入によって低領域のキャリ
アのライフタイム低減を行なう場合、第２の領域よりも
第１の領域の損傷密度を小さくすること、または、第１
の領域に損傷を導入しないことにより、耐圧低下を抑制
する作用がある（第３の目的に対応）。
アのライフタイム低減を行なう場合、第２の領域よりも
第１の領域の損傷密度を小さくすること、または、第１
の領域に損傷を導入しないことにより、耐圧低下を抑制
する作用がある（第３の目的に対応）。
【００４１】この発明のうち請求項４にかかる半導体装
置においては、第３の半導体層の第２の領域のキャリア
のライフタイムが小さい。そのため、逆回復電流が小さ
くなり、逆回復電荷が減少する。このとき、第２の領域
のキャリアのライフタイムが小さいことは順電圧を上昇
させる要因となるが、第１の領域のキャリアのライフタ
イムが大きいことが順電圧を下降させる要因となるた
め、順電圧の上昇は抑制される。従って、順電圧と逆回
復電荷のトレードオフを改善させる作用がある（第２の
目的に対応）。
置においては、第３の半導体層の第２の領域のキャリア
のライフタイムが小さい。そのため、逆回復電流が小さ
くなり、逆回復電荷が減少する。このとき、第２の領域
のキャリアのライフタイムが小さいことは順電圧を上昇
させる要因となるが、第１の領域のキャリアのライフタ
イムが大きいことが順電圧を下降させる要因となるた
め、順電圧の上昇は抑制される。従って、順電圧と逆回
復電荷のトレードオフを改善させる作用がある（第２の
目的に対応）。
【００４２】また、損傷の導入によって低領域のキャリ
アのライフタイム低減を行なう場合、第２の領域よりも
第１の領域の損傷密度を小さくすること、または、第１
の領域に損傷を導入しないことにより、耐圧低下を抑制
する作用がある（第３の目的に対応）。
アのライフタイム低減を行なう場合、第２の領域よりも
第１の領域の損傷密度を小さくすること、または、第１
の領域に損傷を導入しないことにより、耐圧低下を抑制
する作用がある（第３の目的に対応）。
【００４３】この発明にかかる半導体装置の製造方法は
第４の目的を達成するためのものである。粒子線の照射
を行うことにより半導体層に損傷が発生するが、粒子線
の停止位置付近で損傷密度のピーク値をもち、キャリア
のライフタイムが最も小さくなる。そして、粒子線の停
止位置手前の通過部分では、その損傷の密度が停止位置
付近よりも小さいため、キャリアのライフタイムが停止
位置付近よりも大きくなる。そして、粒子線の停止位置
より後の部分では、粒子線の作用が全くなく、損傷が発
生しないため、キャリアのライフタイムが最も大きくな
る。
第４の目的を達成するためのものである。粒子線の照射
を行うことにより半導体層に損傷が発生するが、粒子線
の停止位置付近で損傷密度のピーク値をもち、キャリア
のライフタイムが最も小さくなる。そして、粒子線の停
止位置手前の通過部分では、その損傷の密度が停止位置
付近よりも小さいため、キャリアのライフタイムが停止
位置付近よりも大きくなる。そして、粒子線の停止位置
より後の部分では、粒子線の作用が全くなく、損傷が発
生しないため、キャリアのライフタイムが最も大きくな
る。
【００４４】この発明のうち請求項５及び請求項６にか
かる半導体装置の製造方法においては、請求項１にかか
る半導体装置を製造することができる。第２の半導体層
を介して第１の粒子線の照射を行い、第１の半導体層中
に停止させることによって、請求項１にかかる半導体装
置の第１乃至第３の領域を形成する。
かる半導体装置の製造方法においては、請求項１にかか
る半導体装置を製造することができる。第２の半導体層
を介して第１の粒子線の照射を行い、第１の半導体層中
に停止させることによって、請求項１にかかる半導体装
置の第１乃至第３の領域を形成する。
【００４５】特にこの発明のうち請求項６にかかる半導
体装置の製造方法においては請求項５にかかる半導体装
置の製造方法における工程に加えて、第３の半導体層を
介して第２の粒子線の照射を行うことにより、第１乃至
第３の領域におけるライフタイムの大小関係を保ちつ
つ、第３の領域におけるライフタイムを小さくする。
体装置の製造方法においては請求項５にかかる半導体装
置の製造方法における工程に加えて、第３の半導体層を
介して第２の粒子線の照射を行うことにより、第１乃至
第３の領域におけるライフタイムの大小関係を保ちつ
つ、第３の領域におけるライフタイムを小さくする。
【００４６】この発明のうち請求項７及び請求項８にか
かる半導体装置の製造方法においては、請求項２にかか
る半導体装置を製造することができる。粒子線の照射を
行い、第１の半導体層と第３の半導体層との境界付近に
停止させることによって、請求項２にかかる半導体装置
の第１乃至第４の領域を形成する。
かる半導体装置の製造方法においては、請求項２にかか
る半導体装置を製造することができる。粒子線の照射を
行い、第１の半導体層と第３の半導体層との境界付近に
停止させることによって、請求項２にかかる半導体装置
の第１乃至第４の領域を形成する。
【００４７】特にこの発明のうち請求項８にかかる半導
体装置の製造方法においては第３の半導体層を介して粒
子線の照射を行い、第１の半導体層と第３の半導体層と
の境界付近に停止させることによって、粒子線による損
傷がない第１の領域が得られる。
体装置の製造方法においては第３の半導体層を介して粒
子線の照射を行い、第１の半導体層と第３の半導体層と
の境界付近に停止させることによって、粒子線による損
傷がない第１の領域が得られる。
【００４８】この発明のうち請求項９及び請求項１０に
かかる半導体装置の製造方法においては、請求項３にか
かる半導体装置を製造することができる。粒子線の照射
を行い、第１の半導体層に停止させることによって、請
求項３にかかる半導体装置の第１及び第２の領域を形成
する。
かかる半導体装置の製造方法においては、請求項３にか
かる半導体装置を製造することができる。粒子線の照射
を行い、第１の半導体層に停止させることによって、請
求項３にかかる半導体装置の第１及び第２の領域を形成
する。
【００４９】特にこの発明のうち請求項１０にかかる半
導体装置の製造方法においては第３の半導体層を介して
粒子線の照射を行い、第１の半導体層に停止させること
によって、粒子線による損傷がない第１の領域が得られ
る。
導体装置の製造方法においては第３の半導体層を介して
粒子線の照射を行い、第１の半導体層に停止させること
によって、粒子線による損傷がない第１の領域が得られ
る。
【００５０】この発明のうち請求項１１及び請求項１２
にかかる半導体装置の製造方法においては、請求項４に
かかる半導体装置を製造することができる。粒子線の照
射を行い、第３の半導体層に停止させることによって、
請求項４にかかる半導体装置の第１及び第２の領域を形
成する。
にかかる半導体装置の製造方法においては、請求項４に
かかる半導体装置を製造することができる。粒子線の照
射を行い、第３の半導体層に停止させることによって、
請求項４にかかる半導体装置の第１及び第２の領域を形
成する。
【００５１】特にこの発明のうち請求項１２にかかる半
導体装置の製造方法においては第３の半導体層の側から
粒子線の照射を行い、第３の半導体層に停止させること
によって、第１の半導体層に粒子線による損傷を与えな
い。
導体装置の製造方法においては第３の半導体層の側から
粒子線の照射を行い、第３の半導体層に停止させること
によって、第１の半導体層に粒子線による損傷を与えな
い。
【００５２】この発明のうち請求項１３及び請求項１４
にかかる半導体装置の製造方法においては、請求項５乃
至請求項１２にかかる半導体装置の製造方法に工程
（ｘ）若しくは工程（ｙ）を追加する。この追加された
工程（ｘ）若しくは工程（ｙ）により、全体に均一なラ
イフタイムの低減を重畳させた第１、第２、第３及び第
４の領域を形成することが可能である。
にかかる半導体装置の製造方法においては、請求項５乃
至請求項１２にかかる半導体装置の製造方法に工程
（ｘ）若しくは工程（ｙ）を追加する。この追加された
工程（ｘ）若しくは工程（ｙ）により、全体に均一なラ
イフタイムの低減を重畳させた第１、第２、第３及び第
４の領域を形成することが可能である。
【００５３】
Ａ．半導体装置の実施例： （ａ−１）第１実施例：図１はこの発明の第１実施例で
あるダイオード１０の構造を示す断面図である。ダイオ
ード１０では高不純物濃度のＮ+ 層１３の上主面上に低
不純物濃度のＮ- 層１１が形成されている。また、Ｎ-
層１１の上主面上にＰ層１２が形成されている。そし
て、Ｐ層１２の上主面上にアノード電極１４が、Ｎ+ 層
１３の下主面上にカソード電極１５が、それぞれ形成さ
れている。
あるダイオード１０の構造を示す断面図である。ダイオ
ード１０では高不純物濃度のＮ+ 層１３の上主面上に低
不純物濃度のＮ- 層１１が形成されている。また、Ｎ-
層１１の上主面上にＰ層１２が形成されている。そし
て、Ｐ層１２の上主面上にアノード電極１４が、Ｎ+ 層
１３の下主面上にカソード電極１５が、それぞれ形成さ
れている。
【００５４】Ｎ- 層１１、Ｐ層１２及びＮ+ 層１３の厚
みは必要とする耐圧に応じていくらでもよいが、例え
ば、Ｎ- 層１１は数μm〜数１００μm、Ｐ層１２は数μ
m〜数１０μm、Ｎ+ 層１３は数μm〜数１００μmであ
る。
みは必要とする耐圧に応じていくらでもよいが、例え
ば、Ｎ- 層１１は数μm〜数１００μm、Ｐ層１２は数μ
m〜数１０μm、Ｎ+ 層１３は数μm〜数１００μmであ
る。
【００５５】図２はダイオード１０の縦断面方向のＮ-
層１１のライフタイム分布を示す模式図であり、縦断面
方向の深さｘとライフタイムτとの関係を示す。
層１１のライフタイム分布を示す模式図であり、縦断面
方向の深さｘとライフタイムτとの関係を示す。
【００５６】Ｎ- 層１１は、それぞれにおけるキャリア
のライフタイムがτ1 ，τ2 ，τ3である第１乃至第３
の領域１１ａ，１１ｂ，１１ｃの積層構造を有してい
る。これらのライフタイムの間にはτ2 ＜τ1 ＜τ3 の
関係がある。このような構造は、後の実施例において明
らかにされるように、Ｎ- 層１１中に停止するようにＰ
層１２側から或いは更にＮ+ 層１３側からプロトン等の
粒子線を照射して格子欠陥を導入することにより、得る
ことができる。
のライフタイムがτ1 ，τ2 ，τ3である第１乃至第３
の領域１１ａ，１１ｂ，１１ｃの積層構造を有してい
る。これらのライフタイムの間にはτ2 ＜τ1 ＜τ3 の
関係がある。このような構造は、後の実施例において明
らかにされるように、Ｎ- 層１１中に停止するようにＰ
層１２側から或いは更にＮ+ 層１３側からプロトン等の
粒子線を照射して格子欠陥を導入することにより、得る
ことができる。
【００５７】第３の領域１１ｃのライフタイムτ3 が大
きいため、順方向動作中に第３の領域１１ｃに蓄積され
た過剰キャリアは逆回復動作時の逆回復電流ピーク後の
期間にゆっくり消滅する。そのため逆回復電流の時間変
化率ｄＩrr／ｄｔの絶対値が小さくなってソフトリカバ
リー化を実現し、サージ電圧の低減を達成することがで
きる。
きいため、順方向動作中に第３の領域１１ｃに蓄積され
た過剰キャリアは逆回復動作時の逆回復電流ピーク後の
期間にゆっくり消滅する。そのため逆回復電流の時間変
化率ｄＩrr／ｄｔの絶対値が小さくなってソフトリカバ
リー化を実現し、サージ電圧の低減を達成することがで
きる。
【００５８】このとき、第１の領域１１ａと第２の領域
１１ｂのライフタイムτ1 ，τ2 が小さいことは順電圧
ＶF が上昇する要因となる。しかし、第３の領域１１ｃ
のライフタイムτ3 が大きいことは順電圧ＶF を下降さ
せる要因となっている。従って、これらのライフタイム
と厚みとを適切に設計することにより、順電圧ＶF を上
昇させずにソフトリカバリー化を実現することができ
る。
１１ｂのライフタイムτ1 ，τ2 が小さいことは順電圧
ＶF が上昇する要因となる。しかし、第３の領域１１ｃ
のライフタイムτ3 が大きいことは順電圧ＶF を下降さ
せる要因となっている。従って、これらのライフタイム
と厚みとを適切に設計することにより、順電圧ＶF を上
昇させずにソフトリカバリー化を実現することができ
る。
【００５９】ここで、第３の領域１１ｃのライフタイム
τ3 が大きいことは、逆回復電流Ｉrrを増加させ、逆回
復電荷Ｑrrを増加させる要因ではある。しかし、第１の
領域１１ａと第２の領域１１ｂのライフタイムτ1 ，τ
2 が小さいことが逆回復電流Ｉrrを減少させ、逆回復電
荷Ｑrrを低減させる要因となっているため、逆回復電荷
Ｑrrの増加の度合を抑制することができる。
τ3 が大きいことは、逆回復電流Ｉrrを増加させ、逆回
復電荷Ｑrrを増加させる要因ではある。しかし、第１の
領域１１ａと第２の領域１１ｂのライフタイムτ1 ，τ
2 が小さいことが逆回復電流Ｉrrを減少させ、逆回復電
荷Ｑrrを低減させる要因となっているため、逆回復電荷
Ｑrrの増加の度合を抑制することができる。
【００６０】しかも既述のように、低周波動作で使用す
る場合には、逆回復電荷Ｑrrによるスイッチング損失よ
りも、順電圧ＶF による定常損失のほうが全損失に与え
る影響が非常に大きい。従って、ソフトリカバリー化と
ともに順電圧ＶF が大きく上昇する従来のダイオード１
００よりも損失増加は抑制され、サージ電圧と損失に対
する余裕がなく、駆動周波数が低い回路を設計する場合
において特に顕著な効果が得られる。
る場合には、逆回復電荷Ｑrrによるスイッチング損失よ
りも、順電圧ＶF による定常損失のほうが全損失に与え
る影響が非常に大きい。従って、ソフトリカバリー化と
ともに順電圧ＶF が大きく上昇する従来のダイオード１
００よりも損失増加は抑制され、サージ電圧と損失に対
する余裕がなく、駆動周波数が低い回路を設計する場合
において特に顕著な効果が得られる。
【００６１】ダイオード１０においては更に、第１の領
域１１ａのライフタイムτ1 の抑制を、第２の領域１１
ｂのライフタイムτ2 の抑制よりも緩和している。即
ち、これらの領域のライフタイムにおいて、τ2 ＜τ1
の関係がある。このようにすることで、第１の領域１１
ａの格子欠陥の導入量（損傷密度）を多くする必要がな
くなる。
域１１ａのライフタイムτ1 の抑制を、第２の領域１１
ｂのライフタイムτ2 の抑制よりも緩和している。即
ち、これらの領域のライフタイムにおいて、τ2 ＜τ1
の関係がある。このようにすることで、第１の領域１１
ａの格子欠陥の導入量（損傷密度）を多くする必要がな
くなる。
【００６２】第１の領域１１ａはＰ層１２と共にＰＮ接
合を形成し、逆方向電圧が印加されている際にはこのＰ
Ｎ接合の近傍で空乏層が広がり、耐圧を支える。従っ
て、第１の領域１１ａの損傷密度を多くすると空乏層の
広がりを阻害することになる。
合を形成し、逆方向電圧が印加されている際にはこのＰ
Ｎ接合の近傍で空乏層が広がり、耐圧を支える。従っ
て、第１の領域１１ａの損傷密度を多くすると空乏層の
広がりを阻害することになる。
【００６３】しかし、本実施例では上述のように第１の
領域１１ａの損傷密度を多くする必要がない。そのた
め、第１の領域１１ａの損傷密度を第２の領域１１ｂの
損傷密度と同じように高密度にして第３の領域よりもラ
イフタイムを抑制する構造よりも、耐圧低下を抑制する
ことができる。
領域１１ａの損傷密度を多くする必要がない。そのた
め、第１の領域１１ａの損傷密度を第２の領域１１ｂの
損傷密度と同じように高密度にして第３の領域よりもラ
イフタイムを抑制する構造よりも、耐圧低下を抑制する
ことができる。
【００６４】図３は本実施例の効果を例示するグラフで
ある。このグラフは逆回復動作時の電圧波形である。従
来の技術によって、即ち重金属拡散を行ってＮ- 層のラ
イフタイムを均一にした従来のダイオード１００の電圧
波形Ｖsurge1は破線で、プロトンをＰ層１２を介してＮ
- 層１１中に照射した本実施例のダイオード１０の電圧
波形Ｖsurge2は実線で、それぞれ示されている。いずれ
も順電圧ＶF ＝１．２Ｖ（＠ ３００Ａ／ｃｍ2 ）で共
通している。
ある。このグラフは逆回復動作時の電圧波形である。従
来の技術によって、即ち重金属拡散を行ってＮ- 層のラ
イフタイムを均一にした従来のダイオード１００の電圧
波形Ｖsurge1は破線で、プロトンをＰ層１２を介してＮ
- 層１１中に照射した本実施例のダイオード１０の電圧
波形Ｖsurge2は実線で、それぞれ示されている。いずれ
も順電圧ＶF ＝１．２Ｖ（＠ ３００Ａ／ｃｍ2 ）で共
通している。
【００６５】図３からわかるように、電圧波形Ｖsurge2
のピーク（サージ電圧）は電圧波形Ｖsurge1のピークよ
りも約３５％減少しており、順電圧ＶF を上昇させずに
サージ電圧を減少させることができていることがわか
る。
のピーク（サージ電圧）は電圧波形Ｖsurge1のピークよ
りも約３５％減少しており、順電圧ＶF を上昇させずに
サージ電圧を減少させることができていることがわか
る。
【００６６】（ａ−２）第２実施例：図４はこの発明の
第２実施例であるダイオード２０の構造を示す断面図で
ある。ダイオード２０では、高不純物濃度のＮ+ 層１３
の上主面上に低不純物濃度のＮ- 層１１が形成されてい
る。また、Ｎ- 層１１の上主面上にＰ層１２が形成され
ている。そして、Ｐ層１２の上主面上にアノード電極１
４が、Ｎ+ 層１３の下主面上にカソード電極１５が、そ
れぞれ形成されている。
第２実施例であるダイオード２０の構造を示す断面図で
ある。ダイオード２０では、高不純物濃度のＮ+ 層１３
の上主面上に低不純物濃度のＮ- 層１１が形成されてい
る。また、Ｎ- 層１１の上主面上にＰ層１２が形成され
ている。そして、Ｐ層１２の上主面上にアノード電極１
４が、Ｎ+ 層１３の下主面上にカソード電極１５が、そ
れぞれ形成されている。
【００６７】図５はダイオード２０の縦断面方向のＮ-
層１１とＮ+ 層１３のライフタイム分布を示す模式図で
あり、縦断面方向の深さｘとライフタイムτとの関係を
示す。
層１１とＮ+ 層１３のライフタイム分布を示す模式図で
あり、縦断面方向の深さｘとライフタイムτとの関係を
示す。
【００６８】Ｎ- 層１１は、それぞれライフタイムがτ
1 ，τ2 である第１の領域１１ａと、第２の領域１１ｂ
との積層構造を有する。また、Ｎ+ 層１３は、それぞれ
ライフタイムがτ4 ，τ5 である第３の領域１３ｃと、
第４の領域１３ｄとの積層構造を有している。これらの
ライフタイムの間にはτ2 ＜τ1 ，τ5 ＜τ4 の関係が
ある。
1 ，τ2 である第１の領域１１ａと、第２の領域１１ｂ
との積層構造を有する。また、Ｎ+ 層１３は、それぞれ
ライフタイムがτ4 ，τ5 である第３の領域１３ｃと、
第４の領域１３ｄとの積層構造を有している。これらの
ライフタイムの間にはτ2 ＜τ1 ，τ5 ＜τ4 の関係が
ある。
【００６９】このような構造は、後の実施例において明
らかにされるように、Ｎ- 層１１とＮ+ 層１３との境界
近傍に停止するように、Ｐ層１２側から或いはＮ+ 層１
３側からプロトン等の粒子線を照射して格子欠陥を導入
することにより、得ることができる。
らかにされるように、Ｎ- 層１１とＮ+ 層１３との境界
近傍に停止するように、Ｐ層１２側から或いはＮ+ 層１
３側からプロトン等の粒子線を照射して格子欠陥を導入
することにより、得ることができる。
【００７０】第２の領域１１ｂと第４の領域１３ｄのラ
イフタイムτ2 ，τ5 が小さいことにより、逆回復電流
Ｉrrが小さくなり、逆回復電荷Ｑrrは減少する。
イフタイムτ2 ，τ5 が小さいことにより、逆回復電流
Ｉrrが小さくなり、逆回復電荷Ｑrrは減少する。
【００７１】確かに、第２の領域１１ｂと第４の領域１
３ｄのライフタイムτ2 ，τ5 が小さいことは順電圧Ｖ
F を上昇させる要因ではある。しかし、第１の領域１１
ａと第３の領域１３ｃのライフタイムτ1 ，τ4 が大き
いことが順電圧ＶF を下降させる要因となっているた
め、順電圧ＶF を上昇させる度合を抑制することができ
る。従って、順電圧ＶF と逆回復電荷Ｑrrのトレードオ
フが改善され、両者共に抑制することを実現できる。
３ｄのライフタイムτ2 ，τ5 が小さいことは順電圧Ｖ
F を上昇させる要因ではある。しかし、第１の領域１１
ａと第３の領域１３ｃのライフタイムτ1 ，τ4 が大き
いことが順電圧ＶF を下降させる要因となっているた
め、順電圧ＶF を上昇させる度合を抑制することができ
る。従って、順電圧ＶF と逆回復電荷Ｑrrのトレードオ
フが改善され、両者共に抑制することを実現できる。
【００７２】ここで、第２の領域１１ｂと第４の領域１
３ｄのライフタイムτ2 ，τ5 が小さいことは、順方向
動作中においてこの領域に蓄積された過剰キャリアが、
逆回復電流ピーク後の期間に早く消滅してハードリカバ
リー化の傾向をもつ要因ではある。しかし、逆回復電荷
Ｑrrと共に順電圧ＶF を抑制できるので、全損失を低減
できる。そのため、サージ電圧に対する余裕はあっても
損失に対する余裕がない回路を設計する場合に、特に顕
著な効果が得られる。
３ｄのライフタイムτ2 ，τ5 が小さいことは、順方向
動作中においてこの領域に蓄積された過剰キャリアが、
逆回復電流ピーク後の期間に早く消滅してハードリカバ
リー化の傾向をもつ要因ではある。しかし、逆回復電荷
Ｑrrと共に順電圧ＶF を抑制できるので、全損失を低減
できる。そのため、サージ電圧に対する余裕はあっても
損失に対する余裕がない回路を設計する場合に、特に顕
著な効果が得られる。
【００７３】更に、第１実施例の場合と同様にτ2 ＜τ
1 なるライフタイムの関係を設定するので、第１の領域
１１ａの損傷密度を小さくすることができる。従って第
１の領域１１ａでの空乏層の広がりを阻害することを抑
制することができる。
1 なるライフタイムの関係を設定するので、第１の領域
１１ａの損傷密度を小さくすることができる。従って第
１の領域１１ａでの空乏層の広がりを阻害することを抑
制することができる。
【００７４】図４は本実施例の効果を例示するグラフで
ある。このグラフは順電圧ＶF と逆回復電荷Ｑrrとの関
係を示している。従来の技術によって、即ち重金属拡散
を行ってＮ- 層のライフタイムを均一にした従来のダイ
オード１００の場合を破線で、プロトンをＰ層１２を介
してＮ- 層１１とＮ+ 層１３との境界近傍に停止するよ
うに照射した本実施例のダイオード２０の場合を実線
で、それぞれ示している。両者の厚みと不純物濃度とは
共通している。
ある。このグラフは順電圧ＶF と逆回復電荷Ｑrrとの関
係を示している。従来の技術によって、即ち重金属拡散
を行ってＮ- 層のライフタイムを均一にした従来のダイ
オード１００の場合を破線で、プロトンをＰ層１２を介
してＮ- 層１１とＮ+ 層１３との境界近傍に停止するよ
うに照射した本実施例のダイオード２０の場合を実線
で、それぞれ示している。両者の厚みと不純物濃度とは
共通している。
【００７５】グラフから解るように、本実施例にかかる
ダイオード２０の順電圧ＶF と逆回復電荷Ｑrrのトレー
ドオフは、従来のダイオード１００よりも改善されてい
る。即ち、順電圧ＶF と逆回復電荷Ｑrrを低減すること
が可能となっている。
ダイオード２０の順電圧ＶF と逆回復電荷Ｑrrのトレー
ドオフは、従来のダイオード１００よりも改善されてい
る。即ち、順電圧ＶF と逆回復電荷Ｑrrを低減すること
が可能となっている。
【００７６】なお、本実施例では図５において、第２の
領域１１ｂと第４の領域１３ｄのライフタイムτ2 ，τ
5 が等しい場合を示しているが、上記の説明から解るよ
うに、これらのライフタイム同士の大小関係によらずに
本実施例の効果を得ることができる。
領域１１ｂと第４の領域１３ｄのライフタイムτ2 ，τ
5 が等しい場合を示しているが、上記の説明から解るよ
うに、これらのライフタイム同士の大小関係によらずに
本実施例の効果を得ることができる。
【００７７】（ａ−３）第３実施例：図７はこの発明の
第３実施例であるダイオード３０の構造を示す断面図で
ある。ダイオード３０では、高不純物濃度のＮ+ 層１３
の上主面上に低不純物濃度のＮ- 層１１が形成されてい
る。また、Ｎ- 層１１の上主面上にＰ層１２が形成され
ている。そして、Ｐ層１２の上主面上にアノード電極１
４が、Ｎ+ 層１３の下主面上にカソード電極１５が、そ
れぞれ形成されている。
第３実施例であるダイオード３０の構造を示す断面図で
ある。ダイオード３０では、高不純物濃度のＮ+ 層１３
の上主面上に低不純物濃度のＮ- 層１１が形成されてい
る。また、Ｎ- 層１１の上主面上にＰ層１２が形成され
ている。そして、Ｐ層１２の上主面上にアノード電極１
４が、Ｎ+ 層１３の下主面上にカソード電極１５が、そ
れぞれ形成されている。
【００７８】図８はダイオード３０の縦断面方向のＮ-
層１１のライフタイム分布の模式図であり、縦断面方向
の深さｘとライフタイムτとの関係を示す。
層１１のライフタイム分布の模式図であり、縦断面方向
の深さｘとライフタイムτとの関係を示す。
【００７９】Ｎ- 層１１は、それぞれライフタイムがτ
1 ，τ2 である第１の領域１１ａと、第２の領域１１ｂ
との積層構造を有する。これらのライフタイムの間には
τ2＜τ1 の関係がある。
1 ，τ2 である第１の領域１１ａと、第２の領域１１ｂ
との積層構造を有する。これらのライフタイムの間には
τ2＜τ1 の関係がある。
【００８０】このような構造は、後の実施例において明
らかにされるように、Ｎ- 層１１の内、Ｎ+ 層１３に近
い方に停止するように、Ｐ層１２側から或いはＮ+ 層１
３側からプロトン等の粒子線を照射して格子欠陥を導入
することにより、得ることができる。
らかにされるように、Ｎ- 層１１の内、Ｎ+ 層１３に近
い方に停止するように、Ｐ層１２側から或いはＮ+ 層１
３側からプロトン等の粒子線を照射して格子欠陥を導入
することにより、得ることができる。
【００８１】第２の領域１１ｂのライフタイムτ2 が小
さいことにより、逆回復電流Ｉrrが小さくなり、逆回復
電荷Ｑrrが減少する。確かに、第２の領域１１ｂのライ
フタイムτ2 が小さいことは順電圧ＶF が上昇する要因
ではある。しかし、第１の領域１１ａのライフタイムτ
1 が大きいことが順電圧ＶF を下降させる要因となるた
め、順電圧ＶF と逆回復電荷Ｑrrとのトレードオフが改
善される。従って、順電圧ＶF と逆回復電荷Ｑrrの両方
の低減が達成される。
さいことにより、逆回復電流Ｉrrが小さくなり、逆回復
電荷Ｑrrが減少する。確かに、第２の領域１１ｂのライ
フタイムτ2 が小さいことは順電圧ＶF が上昇する要因
ではある。しかし、第１の領域１１ａのライフタイムτ
1 が大きいことが順電圧ＶF を下降させる要因となるた
め、順電圧ＶF と逆回復電荷Ｑrrとのトレードオフが改
善される。従って、順電圧ＶF と逆回復電荷Ｑrrの両方
の低減が達成される。
【００８２】ここで、第２の領域１１ｂのライフタイム
τ2 が小さいことは、第２実施例と同様に、逆回復電流
ピーク後の期間に早く消滅してハードリカバリー化の傾
向をもつ要因ではあり、サージ電圧が上昇する傾向にあ
る。しかし、第２実施例と同様にサージ電圧に対する余
裕はあっても損失に対する余裕がない回路を設計する場
合に、特に顕著な効果が得られる。
τ2 が小さいことは、第２実施例と同様に、逆回復電流
ピーク後の期間に早く消滅してハードリカバリー化の傾
向をもつ要因ではあり、サージ電圧が上昇する傾向にあ
る。しかし、第２実施例と同様にサージ電圧に対する余
裕はあっても損失に対する余裕がない回路を設計する場
合に、特に顕著な効果が得られる。
【００８３】（ａ−４）第４実施例：図９はこの発明の
第４実施例であるダイオード４０の構造を示す断面図で
ある。ダイオード４０では、高不純物濃度のＮ+ 層１３
の上主面上に低不純物濃度のＮ- 層１１が形成されてい
る。また、Ｎ- 層１１の上主面上にＰ層１２が形成され
ている。そして、Ｐ層１２の上主面上にアノード電極１
４が、Ｎ+ 層１３の下主面上にカソード電極１５が、そ
れぞれ形成されている。
第４実施例であるダイオード４０の構造を示す断面図で
ある。ダイオード４０では、高不純物濃度のＮ+ 層１３
の上主面上に低不純物濃度のＮ- 層１１が形成されてい
る。また、Ｎ- 層１１の上主面上にＰ層１２が形成され
ている。そして、Ｐ層１２の上主面上にアノード電極１
４が、Ｎ+ 層１３の下主面上にカソード電極１５が、そ
れぞれ形成されている。
【００８４】図１０はダイオード４０の縦断面方向のＮ
- 層１１のライフタイム分布の模式図であり、縦断面方
向の深さｘとライフタイムτとの関係を示す。
- 層１１のライフタイム分布の模式図であり、縦断面方
向の深さｘとライフタイムτとの関係を示す。
【００８５】Ｎ+ 層１３は、それぞれライフタイムがτ
4 ，τ5 である第１の領域１３ａと、第２の領域１３ｂ
との積層構造を有する。これらのライフタイムの間には
τ4＞τ5 の関係がある。
4 ，τ5 である第１の領域１３ａと、第２の領域１３ｂ
との積層構造を有する。これらのライフタイムの間には
τ4＞τ5 の関係がある。
【００８６】このような構造は、後の実施例において明
らかにされるように、Ｎ+ 層１３の内、Ｎ- 層１１に近
い方に停止するように、Ｐ層１２側から或いはＮ+ 層１
３側からプロトン等の粒子線を照射して格子欠陥を導入
することにより、得ることができる。
らかにされるように、Ｎ+ 層１３の内、Ｎ- 層１１に近
い方に停止するように、Ｐ層１２側から或いはＮ+ 層１
３側からプロトン等の粒子線を照射して格子欠陥を導入
することにより、得ることができる。
【００８７】第２の領域１３ｂのライフタイムτ5 が小
さいことにより、逆回復電流Ｉrrが小さくなり、逆回復
電荷Ｑrrが減少する。確かに、第２の領域１３ｂのライ
フタイムτ5 が小さいことは順電圧ＶF が上昇する要因
ではある。しかし、第１の領域１３ａのライフタイムτ
4 が大きいことが順電圧ＶF を下降させる要因となるた
め、順電圧ＶF と逆回復電荷Ｑrrとのトレードオフが改
善される。従って、順電圧ＶF と逆回復電荷Ｑrrの両方
の低減が達成される。
さいことにより、逆回復電流Ｉrrが小さくなり、逆回復
電荷Ｑrrが減少する。確かに、第２の領域１３ｂのライ
フタイムτ5 が小さいことは順電圧ＶF が上昇する要因
ではある。しかし、第１の領域１３ａのライフタイムτ
4 が大きいことが順電圧ＶF を下降させる要因となるた
め、順電圧ＶF と逆回復電荷Ｑrrとのトレードオフが改
善される。従って、順電圧ＶF と逆回復電荷Ｑrrの両方
の低減が達成される。
【００８８】ここで、第２の領域１１ｂのライフタイム
τ2 が小さいことは、第２実施例と同様に、逆回復電流
ピーク後の期間に早く消滅してハードリカバリー化の傾
向をもつ要因ではあり、サージ電圧が上昇する傾向にあ
る。しかし、第２実施例と同様にサージ電圧に対する余
裕はあっても損失に対する余裕がない回路を設計する場
合に、特に顕著な効果が得られる。
τ2 が小さいことは、第２実施例と同様に、逆回復電流
ピーク後の期間に早く消滅してハードリカバリー化の傾
向をもつ要因ではあり、サージ電圧が上昇する傾向にあ
る。しかし、第２実施例と同様にサージ電圧に対する余
裕はあっても損失に対する余裕がない回路を設計する場
合に、特に顕著な効果が得られる。
【００８９】特に本実施例においては、格子欠陥がＮ+
層１３中の第２の領域１３ｂを中心として分布する。そ
のためＮ- 層１１の損傷密度が第１乃至第３実施例と比
較して小さい。従って、Ｎ- 層１１での空乏層の広がり
を阻害する程度が低く、耐圧低下が一層抑制される。
層１３中の第２の領域１３ｂを中心として分布する。そ
のためＮ- 層１１の損傷密度が第１乃至第３実施例と比
較して小さい。従って、Ｎ- 層１１での空乏層の広がり
を阻害する程度が低く、耐圧低下が一層抑制される。
【００９０】Ｂ．半導体装置の製造方法の実施例： （ｂ−１）第５実施例：図１１乃至図１４はこの発明の
第５実施例を工程順に示す断面図である。第５実施例は
第１実施例において示されたダイオード１０の製造方法
を提示する。
第５実施例を工程順に示す断面図である。第５実施例は
第１実施例において示されたダイオード１０の製造方法
を提示する。
【００９１】まず図１１に示すようにＮ+ 層１３を準備
し、その上主面上にＮ- 層１１をエピタキシャル成長に
よって形成する。次にＰ型不純物をＮ- 層１１の上主面
上にイオン注入または拡散等により導入し、図１２に示
されるようにＰ層１２を形成する。その後、Ｐ層１２の
上主面側からこのＰ層１２を介してプロトン、ヘリウ
ム、重水素等の粒子線を、これらがＮ- 層１１中に停止
するように照射する（図１３、矢印Ａ１）。この照射に
よりＮ- 層１１に損傷が与えられ、格子欠陥が局所的に
形成される。
し、その上主面上にＮ- 層１１をエピタキシャル成長に
よって形成する。次にＰ型不純物をＮ- 層１１の上主面
上にイオン注入または拡散等により導入し、図１２に示
されるようにＰ層１２を形成する。その後、Ｐ層１２の
上主面側からこのＰ層１２を介してプロトン、ヘリウ
ム、重水素等の粒子線を、これらがＮ- 層１１中に停止
するように照射する（図１３、矢印Ａ１）。この照射に
よりＮ- 層１１に損傷が与えられ、格子欠陥が局所的に
形成される。
【００９２】このようにして格子欠陥を導入することに
より、Ｎ- 層１１は、粒子線の通過部分にあたり、損傷
密度が比較的小さい第１の領域１１ａと、粒子線の停止
位置付近にあたり、損傷密度のピーク位置付近に存在す
る第２の領域１１ｂと、粒子線の非照射部分にあたり、
損傷のない第３の領域１１ｃとの積層構造となる。損傷
密度の大小がライフタイムに影響を与えるので、局所的
なライフタイムコントロ−ルがなされることになる。
より、Ｎ- 層１１は、粒子線の通過部分にあたり、損傷
密度が比較的小さい第１の領域１１ａと、粒子線の停止
位置付近にあたり、損傷密度のピーク位置付近に存在す
る第２の領域１１ｂと、粒子線の非照射部分にあたり、
損傷のない第３の領域１１ｃとの積層構造となる。損傷
密度の大小がライフタイムに影響を与えるので、局所的
なライフタイムコントロ−ルがなされることになる。
【００９３】更に、Ｐ層１２の上主面上にアノ−ド電極
１４を形成し、Ｎ+ 層１３の下主面上にカソ−ド電極１
５を形成する（図１４）。粒子線はこれらの電極を通過
するので、粒子線の照射はアノ−ド電極１４やカソ−ド
電極１５を形成した後に行われてもよい。
１４を形成し、Ｎ+ 層１３の下主面上にカソ−ド電極１
５を形成する（図１４）。粒子線はこれらの電極を通過
するので、粒子線の照射はアノ−ド電極１４やカソ−ド
電極１５を形成した後に行われてもよい。
【００９４】以上のようにして第１実施例に示されたダ
イオード１０を形成することができる。
イオード１０を形成することができる。
【００９５】（ｂ−２）第６実施例：第６実施例も第１
実施例に示されたダイオード１０を製造する方法につい
て提示する。
実施例に示されたダイオード１０を製造する方法につい
て提示する。
【００９６】まず第５実施例と同様にして、図１１乃至
図１３で示された工程を行う。次にＮ+ 層１３の下主面
側からこのＮ+ 層１３を介してプロトン、ヘリウム、重
水素等の粒子線を照射する（図１５、矢印Ａ２）。この
とき、図１３の矢印Ａ１で示された照射における粒子線
の停止位置とほぼ一致する停止位置において粒子線が停
止するように照射する。そして、その注入量は矢印Ａ１
で示された照射における注入量に比べ少ない。
図１３で示された工程を行う。次にＮ+ 層１３の下主面
側からこのＮ+ 層１３を介してプロトン、ヘリウム、重
水素等の粒子線を照射する（図１５、矢印Ａ２）。この
とき、図１３の矢印Ａ１で示された照射における粒子線
の停止位置とほぼ一致する停止位置において粒子線が停
止するように照射する。そして、その注入量は矢印Ａ１
で示された照射における注入量に比べ少ない。
【００９７】これによって、Ｎ- 層１１は、矢印Ａ１で
示された照射の粒子線の通過部分にあたる第１の領域１
１ａと、矢印Ａ２で示された照射の粒子線の通過部分に
あたり、注入量が少ないために損傷密度が第１の領域１
１ａよりも小さい第３の領域１１ｃと、矢印Ａ１，Ａ２
で示された両方向からの粒子線の停止位置付近にあた
り、損傷密度のピークが重畳された第２の領域１１ｂと
の積層構造となる。
示された照射の粒子線の通過部分にあたる第１の領域１
１ａと、矢印Ａ２で示された照射の粒子線の通過部分に
あたり、注入量が少ないために損傷密度が第１の領域１
１ａよりも小さい第３の領域１１ｃと、矢印Ａ１，Ａ２
で示された両方向からの粒子線の停止位置付近にあた
り、損傷密度のピークが重畳された第２の領域１１ｂと
の積層構造となる。
【００９８】その後、図１４のようにＰ層１２の上主面
上にアノ−ド電極１４を形成し、Ｎ+ 層１３の下主面上
にカソ−ド電極１５を形成する。
上にアノ−ド電極１４を形成し、Ｎ+ 層１３の下主面上
にカソ−ド電極１５を形成する。
【００９９】このように第１乃至第３の領域１１ａ〜１
１ｃにおけるライフタイムの大小関係を保ちつつ、第３
の領域１１ｃにおけるライフタイムを小さくしたので、
逆回復電荷Ｑrrを一層低減することができる。
１ｃにおけるライフタイムの大小関係を保ちつつ、第３
の領域１１ｃにおけるライフタイムを小さくしたので、
逆回復電荷Ｑrrを一層低減することができる。
【０１００】勿論、矢印Ａ２で示された照射と矢印Ａ１
で示された照射との前後関係を逆にしても得られる構造
は同様である。また、第５実施例で説明したように粒子
線の照射は、アノ−ド電極１４やカソ−ド電極１５を形
成した後に行われてもよい。
で示された照射との前後関係を逆にしても得られる構造
は同様である。また、第５実施例で説明したように粒子
線の照射は、アノ−ド電極１４やカソ−ド電極１５を形
成した後に行われてもよい。
【０１０１】（ｂ−３）第７実施例：第７実施例は第２
実施例に示されたダイオード２０を製造する方法につい
て提示する。
実施例に示されたダイオード２０を製造する方法につい
て提示する。
【０１０２】まず第５実施例と同様にして、図１１及び
図１２に示された工程が行われる。次にＰ層１２の上主
面側からこのＰ層１２を介してプロトン、ヘリウム、重
水素等の粒子線がＮ- 層１１とＮ+ 層１３の境界付近に
停止するように照射される（図１６、矢印Ａ３）。
図１２に示された工程が行われる。次にＰ層１２の上主
面側からこのＰ層１２を介してプロトン、ヘリウム、重
水素等の粒子線がＮ- 層１１とＮ+ 層１３の境界付近に
停止するように照射される（図１６、矢印Ａ３）。
【０１０３】これによって、Ｎ- 層１１は、粒子線の通
過部分にあたり、損傷密度の比較的小さい第１の領域１
１ａと、粒子線の停止位置付近にあたり、損傷密度のピ
ーク位置付近である第２の領域１１ｂとの積層構造とな
る。またＮ+ 層１３は、粒子線の非照射部分にあたり、
粒子線による損傷のない第３の領域１３ｃと、粒子線の
停止位置付近にあたり、損傷密度のピーク位置付近であ
る第４の領域１３ｄとの積層構造となる。
過部分にあたり、損傷密度の比較的小さい第１の領域１
１ａと、粒子線の停止位置付近にあたり、損傷密度のピ
ーク位置付近である第２の領域１１ｂとの積層構造とな
る。またＮ+ 層１３は、粒子線の非照射部分にあたり、
粒子線による損傷のない第３の領域１３ｃと、粒子線の
停止位置付近にあたり、損傷密度のピーク位置付近であ
る第４の領域１３ｄとの積層構造となる。
【０１０４】その後、図１７に示されるように、Ｐ層１
２の上主面上にアノ−ド電極１４を形成し、Ｎ+ 層１３
の下主面上にカソ−ド電極１５を形成する。第５実施例
で説明したように粒子線の照射は、アノ−ド電極１４や
カソ−ド電極１５を形成した後に行われてもよい。
２の上主面上にアノ−ド電極１４を形成し、Ｎ+ 層１３
の下主面上にカソ−ド電極１５を形成する。第５実施例
で説明したように粒子線の照射は、アノ−ド電極１４や
カソ−ド電極１５を形成した後に行われてもよい。
【０１０５】以上のようにして第２実施例に示されたダ
イオード２０を形成することができる。
イオード２０を形成することができる。
【０１０６】（ｂ−４）第８実施例：第８実施例も第２
実施例に示されたダイオード２０を製造する方法につい
て提示する。
実施例に示されたダイオード２０を製造する方法につい
て提示する。
【０１０７】まず第５実施例と同様にして、図１１及び
図１２に示された工程が行われる。次にＮ+ 層１３の下
主面側からこのＮ+ 層１３を介してプロトン、ヘリウ
ム、重水素等の粒子線がＮ- 層１１とＮ+ 層１３の境界
付近に停止するように照射される（図１８、矢印Ａ
４）。
図１２に示された工程が行われる。次にＮ+ 層１３の下
主面側からこのＮ+ 層１３を介してプロトン、ヘリウ
ム、重水素等の粒子線がＮ- 層１１とＮ+ 層１３の境界
付近に停止するように照射される（図１８、矢印Ａ
４）。
【０１０８】これによって、Ｎ- 層１１は、粒子線の非
照射部分にあたり、粒子線による損傷のない第１の領域
１１ａと、粒子線の停止位置付近にあたり、損傷密度の
ピーク位置付近である第２の領域１１ｂとの積層構造と
なる。そしてＮ+ 層１３は、粒子線の通過部分にあた
り、損傷密度の比較的小さい第３の領域１３ｃと、粒子
線の停止位置付近にあたり、損傷密度のピーク位置付近
である第４の領域１３ｄとの積層構造となる。
照射部分にあたり、粒子線による損傷のない第１の領域
１１ａと、粒子線の停止位置付近にあたり、損傷密度の
ピーク位置付近である第２の領域１１ｂとの積層構造と
なる。そしてＮ+ 層１３は、粒子線の通過部分にあた
り、損傷密度の比較的小さい第３の領域１３ｃと、粒子
線の停止位置付近にあたり、損傷密度のピーク位置付近
である第４の領域１３ｄとの積層構造となる。
【０１０９】その後、図１７に示されるように、Ｐ層１
２の上主面上にアノ−ド電極１４を形成し、Ｎ+ 層１３
の下主面上にカソ−ド電極１５を形成する。第５実施例
で説明したように粒子線の照射は、アノ−ド電極１４や
カソ−ド電極１５を形成した後に行われてもよい。
２の上主面上にアノ−ド電極１４を形成し、Ｎ+ 層１３
の下主面上にカソ−ド電極１５を形成する。第５実施例
で説明したように粒子線の照射は、アノ−ド電極１４や
カソ−ド電極１５を形成した後に行われてもよい。
【０１１０】以上のようにして第２実施例に示されたダ
イオード２０を形成することができる。
イオード２０を形成することができる。
【０１１１】特に、第８実施例に示された製造方法を用
いてダイオード２０を形成した場合、第１の領域１１ａ
においては粒子線による損傷がないため、第１の領域１
１ａでの空乏層の広がりが阻害されない。従って、第７
実施例に示された製造方法を用いてダイオード２０を形
成した場合と比較してダイオード２０の耐圧低下を抑制
することができる。
いてダイオード２０を形成した場合、第１の領域１１ａ
においては粒子線による損傷がないため、第１の領域１
１ａでの空乏層の広がりが阻害されない。従って、第７
実施例に示された製造方法を用いてダイオード２０を形
成した場合と比較してダイオード２０の耐圧低下を抑制
することができる。
【０１１２】（ｂ−５）第９実施例：第９実施例は第３
実施例に示されたダイオード３０を製造する方法につい
て提示する。
実施例に示されたダイオード３０を製造する方法につい
て提示する。
【０１１３】まず第５実施例と同様にして、図１１及び
図１２に示された工程が行われる。次にＰ層１２の上主
面側からこのＰ層１２を介してプロトン、ヘリウム、重
水素等の粒子線がＮ- 層１１中のＮ+ 層１３寄りの位置
に停止するように照射される（図１９、矢印Ａ５）。こ
れによってＮ- 層１１は、粒子線の通過部分にあたり、
損傷密度が比較的小さい第１の領域１１ａと、粒子線の
停止位置付近にあたり、損傷密度のピーク位置付近であ
る第２の領域１１ｂとの積層構造となる。
図１２に示された工程が行われる。次にＰ層１２の上主
面側からこのＰ層１２を介してプロトン、ヘリウム、重
水素等の粒子線がＮ- 層１１中のＮ+ 層１３寄りの位置
に停止するように照射される（図１９、矢印Ａ５）。こ
れによってＮ- 層１１は、粒子線の通過部分にあたり、
損傷密度が比較的小さい第１の領域１１ａと、粒子線の
停止位置付近にあたり、損傷密度のピーク位置付近であ
る第２の領域１１ｂとの積層構造となる。
【０１１４】その後、図２０に示されるように、Ｐ層１
２の上主面上にアノ−ド電極１４を形成し、Ｎ+ 層１３
の下主面上にカソ−ド電極１５を形成する。第５実施例
で説明したように粒子線の照射は、アノ−ド電極１４や
カソ−ド電極１５を形成した後に行われてもよい。
２の上主面上にアノ−ド電極１４を形成し、Ｎ+ 層１３
の下主面上にカソ−ド電極１５を形成する。第５実施例
で説明したように粒子線の照射は、アノ−ド電極１４や
カソ−ド電極１５を形成した後に行われてもよい。
【０１１５】以上のようにして第３実施例に示されたダ
イオード３０を形成することができる。
イオード３０を形成することができる。
【０１１６】（ｂ−６）第１０実施例：第１０実施例も
第３実施例に示されたダイオード３０を製造する方法に
ついて提示する。
第３実施例に示されたダイオード３０を製造する方法に
ついて提示する。
【０１１７】まず第５実施例と同様にして、図１１及び
図１２に示された工程が行われる。次にＮ+ 層１３の下
主面側からこのＮ+ 層１３を介してプロトン、ヘリウ
ム、重水素等の粒子線がＮ- 層１１中のＮ+ 層１３寄り
の位置に停止するように照射される（図２１、矢印Ａ
６）。これによってＮ- 層１１は、粒子線の非照射部分
にあたり、粒子線による損傷のない第１の領域１１ａ
と、粒子線の停止位置付近にあたり、損傷密度のピーク
位置付近である第２の領域１１ｂとの積層構造となる。
図１２に示された工程が行われる。次にＮ+ 層１３の下
主面側からこのＮ+ 層１３を介してプロトン、ヘリウ
ム、重水素等の粒子線がＮ- 層１１中のＮ+ 層１３寄り
の位置に停止するように照射される（図２１、矢印Ａ
６）。これによってＮ- 層１１は、粒子線の非照射部分
にあたり、粒子線による損傷のない第１の領域１１ａ
と、粒子線の停止位置付近にあたり、損傷密度のピーク
位置付近である第２の領域１１ｂとの積層構造となる。
【０１１８】その後、図２０に示されるように、Ｐ層１
２の上主面上にアノ−ド電極１４を形成し、Ｎ+ 層１３
の下主面上にカソ−ド電極１５を形成する。第５実施例
で説明したように粒子線の照射は、アノ−ド電極１４や
カソ−ド電極１５を形成した後に行われてもよい。
２の上主面上にアノ−ド電極１４を形成し、Ｎ+ 層１３
の下主面上にカソ−ド電極１５を形成する。第５実施例
で説明したように粒子線の照射は、アノ−ド電極１４や
カソ−ド電極１５を形成した後に行われてもよい。
【０１１９】以上のようにして第３実施例に示されたダ
イオード３０を形成することができる。
イオード３０を形成することができる。
【０１２０】特に、第１０実施例に示された製造方法を
用いてダイオード３０を形成した場合、第１の領域１１
ａにおいては粒子線による損傷がないため、第１の領域
１１ａでの空乏層の広がりが阻害されない。従って、第
９実施例に示された製造方法を用いてダイオード３０を
形成した場合と比較してダイオード３０の耐圧低下を抑
制することができる。
用いてダイオード３０を形成した場合、第１の領域１１
ａにおいては粒子線による損傷がないため、第１の領域
１１ａでの空乏層の広がりが阻害されない。従って、第
９実施例に示された製造方法を用いてダイオード３０を
形成した場合と比較してダイオード３０の耐圧低下を抑
制することができる。
【０１２１】（ｂ−７）第１１実施例：第１１実施例は
第４実施例に示されたダイオード４０を製造する方法に
ついて提示する。
第４実施例に示されたダイオード４０を製造する方法に
ついて提示する。
【０１２２】まず第５実施例と同様にして、図１１及び
図１２に示された工程が行われる。次にＰ層１２の上主
面側からこのＰ層１２を介してプロトン、ヘリウム、重
水素等の粒子線がＮ+ 層１３中のＮ- 層１１寄りの位置
に停止するように照射される（図２２、矢印Ａ７）。こ
れによってＮ+ 層１３は、粒子線の非照射部分にあた
り、粒子線による損傷のない第１の領域１３ａと、粒子
線の停止位置付近にあたり、損傷密度のピーク位置付近
である第２の領域１３ｂとの積層構造となる。
図１２に示された工程が行われる。次にＰ層１２の上主
面側からこのＰ層１２を介してプロトン、ヘリウム、重
水素等の粒子線がＮ+ 層１３中のＮ- 層１１寄りの位置
に停止するように照射される（図２２、矢印Ａ７）。こ
れによってＮ+ 層１３は、粒子線の非照射部分にあた
り、粒子線による損傷のない第１の領域１３ａと、粒子
線の停止位置付近にあたり、損傷密度のピーク位置付近
である第２の領域１３ｂとの積層構造となる。
【０１２３】その後、図２３に示されるように、Ｐ層１
２の上主面上にアノ−ド電極１４を形成し、Ｎ+ 層１３
の下主面上にカソ−ド電極１５を形成する。第５実施例
で説明したように粒子線の照射は、アノ−ド電極１４や
カソ−ド電極１５を形成した後に行われてもよい。
２の上主面上にアノ−ド電極１４を形成し、Ｎ+ 層１３
の下主面上にカソ−ド電極１５を形成する。第５実施例
で説明したように粒子線の照射は、アノ−ド電極１４や
カソ−ド電極１５を形成した後に行われてもよい。
【０１２４】以上のようにして第４実施例に示されたダ
イオード４０を形成することができる。
イオード４０を形成することができる。
【０１２５】（ｂ−８）第１２実施例：第１２実施例も
第４実施例に示されたダイオード４０を製造する方法に
ついて提示する。
第４実施例に示されたダイオード４０を製造する方法に
ついて提示する。
【０１２６】まず第５実施例と同様にして、図１１及び
図１２に示された工程が行われる。次にＮ+ 層１３の下
主面側からこのＮ+ 層１３を介してプロトン、ヘリウ
ム、重水素等の粒子線がＮ+ 層１３中のＮ- 層１１寄り
の位置に停止するように照射される（図２４、矢印Ａ
８）。これによってＮ+ 層１３は、粒子線の通過部分に
あたり、損傷密度の比較的小さい第１の領域１３ａと、
粒子線の停止位置付近にあたり、損傷密度のピーク位置
付近である第２の領域１３ｂとの積層構造となる。
図１２に示された工程が行われる。次にＮ+ 層１３の下
主面側からこのＮ+ 層１３を介してプロトン、ヘリウ
ム、重水素等の粒子線がＮ+ 層１３中のＮ- 層１１寄り
の位置に停止するように照射される（図２４、矢印Ａ
８）。これによってＮ+ 層１３は、粒子線の通過部分に
あたり、損傷密度の比較的小さい第１の領域１３ａと、
粒子線の停止位置付近にあたり、損傷密度のピーク位置
付近である第２の領域１３ｂとの積層構造となる。
【０１２７】その後、図２３に示されるように、Ｐ層１
２の上主面上にアノ−ド電極１４を形成し、Ｎ+ 層１３
の下主面上にカソ−ド電極１５を形成する。第５実施例
で説明したように粒子線の照射は、アノ−ド電極１４や
カソ−ド電極１５を形成した後に行われてもよい。
２の上主面上にアノ−ド電極１４を形成し、Ｎ+ 層１３
の下主面上にカソ−ド電極１５を形成する。第５実施例
で説明したように粒子線の照射は、アノ−ド電極１４や
カソ−ド電極１５を形成した後に行われてもよい。
【０１２８】以上のようにして第４実施例に示されたダ
イオード４０を形成することができる。
イオード４０を形成することができる。
【０１２９】特に、第１２実施例に示された製造方法を
用いてダイオード４０を形成した場合、第１の領域１１
ａにおいては粒子線による損傷がないため、第１の領域
１１ａでの空乏層の広がりが阻害されない。従って、第
１１実施例に示された製造方法を用いてダイオード４０
を形成した場合と比較してダイオード４０の耐圧低下を
抑制することができる。
用いてダイオード４０を形成した場合、第１の領域１１
ａにおいては粒子線による損傷がないため、第１の領域
１１ａでの空乏層の広がりが阻害されない。従って、第
１１実施例に示された製造方法を用いてダイオード４０
を形成した場合と比較してダイオード４０の耐圧低下を
抑制することができる。
【０１３０】（ｂ−９）第１３実施例：本発明の第１３
実施例は、第５乃至第１２実施例において示された半導
体装置の製造方法に対して適用される技術を提示する。
実施例は、第５乃至第１２実施例において示された半導
体装置の製造方法に対して適用される技術を提示する。
【０１３１】まず第５実施例と同様にして、図１１及び
図１２に示された工程が行われる。その後、第５乃至第
１２実施例において示されるような、半導体層中で粒子
線が停止するような照射が行われる。
図１２に示された工程が行われる。その後、第５乃至第
１２実施例において示されるような、半導体層中で粒子
線が停止するような照射が行われる。
【０１３２】次にＰ層１２の上主面側またはＮ+ 層１３
の下主面側から、プロトン、ヘリウム、重水素等の粒子
線を高エネルギ−で照射し、ダイオード１０〜４０を構
成する全半導体層を完全に通過させる。
の下主面側から、プロトン、ヘリウム、重水素等の粒子
線を高エネルギ−で照射し、ダイオード１０〜４０を構
成する全半導体層を完全に通過させる。
【０１３３】これによって、全半導体層に均一に格子欠
陥を与え、局所的なライフタイムコントロールに加えて
均一なライフタイムコントロールが重畳される。従っ
て、ダイオード１０〜４０のライフタイムをさらに小さ
くして逆回復電荷Ｑrrをさらに小さくすることができ
る。
陥を与え、局所的なライフタイムコントロールに加えて
均一なライフタイムコントロールが重畳される。従っ
て、ダイオード１０〜４０のライフタイムをさらに小さ
くして逆回復電荷Ｑrrをさらに小さくすることができ
る。
【０１３４】その後、図１４、図１７、図２０、または
図２３に示されたように、Ｐ層１２の上主面上にアノ−
ド電極１４を形成し、Ｎ+ 層１３の下主面上にカソ−ド
電極１５を形成する。勿論、粒子線を高エネルギ−で照
射する工程は、半導体層中で粒子線が停止するように照
射する工程と、前後の順序を入れ換えても良い。またア
ノ−ド電極１４やカソ−ド電極１５を形成した後に粒子
線を高エネルギ−で照射する工程が行われてもよい。
図２３に示されたように、Ｐ層１２の上主面上にアノ−
ド電極１４を形成し、Ｎ+ 層１３の下主面上にカソ−ド
電極１５を形成する。勿論、粒子線を高エネルギ−で照
射する工程は、半導体層中で粒子線が停止するように照
射する工程と、前後の順序を入れ換えても良い。またア
ノ−ド電極１４やカソ−ド電極１５を形成した後に粒子
線を高エネルギ−で照射する工程が行われてもよい。
【０１３５】なお、上記の粒子線を高エネルギ−で照射
する工程は、電子線等の放射線を照射して、全半導体層
を完全に通過させる工程で代用することができる。
する工程は、電子線等の放射線を照射して、全半導体層
を完全に通過させる工程で代用することができる。
【０１３６】（ｂ−１０）第１４実施例：本発明の第１
４実施例も、第５乃至第１２実施例において示された半
導体装置の製造方法に対して適用される技術を提示す
る。
４実施例も、第５乃至第１２実施例において示された半
導体装置の製造方法に対して適用される技術を提示す
る。
【０１３７】まず第５実施例と同様にして、図１１及び
図１２に示された工程が行われる。次に全半導体層に
金、白金等の重金属の拡散を行う。これによって、均一
なライフタイムコントロールが行われる。
図１２に示された工程が行われる。次に全半導体層に
金、白金等の重金属の拡散を行う。これによって、均一
なライフタイムコントロールが行われる。
【０１３８】その後第５乃至第１２実施例において示さ
れるような、半導体層中で粒子線が停止するような照射
が行われる。これによって重金属の拡散による均一なラ
イフタイムコントロールに、局所的なライフタイムコン
トロールが重畳される。従って、ダイオード１０〜４０
のライフタイムをさらに小さくして逆回復電荷Ｑrrをさ
らに小さくすることができる。
れるような、半導体層中で粒子線が停止するような照射
が行われる。これによって重金属の拡散による均一なラ
イフタイムコントロールに、局所的なライフタイムコン
トロールが重畳される。従って、ダイオード１０〜４０
のライフタイムをさらに小さくして逆回復電荷Ｑrrをさ
らに小さくすることができる。
【０１３９】その後、図１４、図１７、図２０、または
図２３に示されたように、Ｐ層１２の上主面上にアノ−
ド電極１４を形成し、Ｎ+ 層１３の下主面上にカソ−ド
電極１５を形成する。勿論、アノ−ド電極１４やカソ−
ド電極１５の形成は、重金属の拡散を行った後に行われ
てもよい。
図２３に示されたように、Ｐ層１２の上主面上にアノ−
ド電極１４を形成し、Ｎ+ 層１３の下主面上にカソ−ド
電極１５を形成する。勿論、アノ−ド電極１４やカソ−
ド電極１５の形成は、重金属の拡散を行った後に行われ
てもよい。
【０１４０】Ｃ．変形例： （ｃ−１）第１変形例：第１乃至第１４実施例において
示された技術において、全半導体層の導電型を入れ換え
た構成においても上記実施例と同様の効果を得ることが
できる。
示された技術において、全半導体層の導電型を入れ換え
た構成においても上記実施例と同様の効果を得ることが
できる。
【０１４１】（ｃ−２）第２変形例：第５乃至第１４実
施例に関し、図１１に示された工程において、まずＮ-
層１１を準備し、その下主面上にＮ型不純物をイオン注
入または拡散等により導入してＮ+ 層１３を形成しても
よい。それ以後の工程は第５乃至第１４までの実施例で
説明された方法と同様にして進めることができる。
施例に関し、図１１に示された工程において、まずＮ-
層１１を準備し、その下主面上にＮ型不純物をイオン注
入または拡散等により導入してＮ+ 層１３を形成しても
よい。それ以後の工程は第５乃至第１４までの実施例で
説明された方法と同様にして進めることができる。
【０１４２】
【発明の効果】この発明のうち請求項１にかかる半導体
装置においては、順電圧を上昇させずにサージ電圧の低
減が達成される（第１の目的に対応した効果）。また、
損傷の導入によってライフタイムコントロールを行なう
場合、耐圧低下を抑制する作用がある（第３の目的に対
応した効果）。
装置においては、順電圧を上昇させずにサージ電圧の低
減が達成される（第１の目的に対応した効果）。また、
損傷の導入によってライフタイムコントロールを行なう
場合、耐圧低下を抑制する作用がある（第３の目的に対
応した効果）。
【０１４３】この発明のうち請求項２乃至請求項４にか
かる半導体装置においては、順電圧と逆回復電荷の低減
が達成される（第２の目的に対応した効果）。また、損
傷の導入によってライフタイムコントロールを行なう場
合、耐圧低下を抑制する作用がある（第３の目的に対応
した効果）。
かる半導体装置においては、順電圧と逆回復電荷の低減
が達成される（第２の目的に対応した効果）。また、損
傷の導入によってライフタイムコントロールを行なう場
合、耐圧低下を抑制する作用がある（第３の目的に対応
した効果）。
【０１４４】この発明のうち請求項５及び請求項６にか
かる半導体装置の製造方法においては、請求項１記載の
半導体装置を作製することができる（第４の目的に対応
した効果）。
かる半導体装置の製造方法においては、請求項１記載の
半導体装置を作製することができる（第４の目的に対応
した効果）。
【０１４５】特に請求項６にかかる半導体装置の製造方
法においては逆回復電荷を一層抑制した半導体装置を得
ることができる。
法においては逆回復電荷を一層抑制した半導体装置を得
ることができる。
【０１４６】この発明のうち請求項７及び請求項８にか
かる半導体装置の製造方法においては、請求項２記載の
半導体装置を作製することができる（第４の目的に対応
した効果）。
かる半導体装置の製造方法においては、請求項２記載の
半導体装置を作製することができる（第４の目的に対応
した効果）。
【０１４７】特に請求項８にかかる半導体装置の製造方
法においては耐圧の低下を抑制した半導体装置を得るこ
とができる。
法においては耐圧の低下を抑制した半導体装置を得るこ
とができる。
【０１４８】この発明のうち請求項９及び請求項１０に
かかる半導体装置の製造方法においては、請求項３記載
の半導体装置を作製することができる（第４の目的に対
応した効果）。
かかる半導体装置の製造方法においては、請求項３記載
の半導体装置を作製することができる（第４の目的に対
応した効果）。
【０１４９】特に請求項１０にかかる半導体装置の製造
方法においては耐圧の低下を抑制した半導体装置を得る
ことができる。
方法においては耐圧の低下を抑制した半導体装置を得る
ことができる。
【０１５０】この発明のうち請求項１１及び請求項１２
にかかる半導体装置の製造方法においては、請求項４記
載の半導体装置を作製することができる（第４の目的に
対応した効果）。
にかかる半導体装置の製造方法においては、請求項４記
載の半導体装置を作製することができる（第４の目的に
対応した効果）。
【０１５１】特に請求項１２にかかる半導体装置の製造
方法においては耐圧の低下を抑制した半導体装置を得る
ことができる。
方法においては耐圧の低下を抑制した半導体装置を得る
ことができる。
【０１５２】この発明のうち請求項１３及び請求項１４
にかかる半導体装置の製造方法においては、請求項５乃
至請求項１２記載の半導体装置の製造方法によって得ら
れた半導体装置に対し、逆回復電荷を一層抑制すること
ができる半導体装置を得ることができる。
にかかる半導体装置の製造方法においては、請求項５乃
至請求項１２記載の半導体装置の製造方法によって得ら
れた半導体装置に対し、逆回復電荷を一層抑制すること
ができる半導体装置を得ることができる。
【図１】 この発明の第１実施例にかかるダイオード１
０の構造を示す断面図である。
０の構造を示す断面図である。
【図２】 ダイオード１０における縦断面方向のＮ- 層
１１のライフタイムの分布を示す模式図である。
１１のライフタイムの分布を示す模式図である。
【図３】 ダイオード１０の逆回復動作時における電圧
波形を示すグラフである。
波形を示すグラフである。
【図４】 この発明の第２実施例にかかるダイオード２
０の構造を示す断面図である。
０の構造を示す断面図である。
【図５】 ダイオード２０における縦断面方向のＮ- 層
１１及びＮ+ 層１３のライフタイムの分布を示す模式図
である。
１１及びＮ+ 層１３のライフタイムの分布を示す模式図
である。
【図６】 ダイオード２０の順電圧と逆回復電荷との関
係を示すグラフである。
係を示すグラフである。
【図７】 この発明の第３実施例にかかるダイオード３
０の構造を示す断面図である。
０の構造を示す断面図である。
【図８】 ダイオード３０における縦断面方向のＮ- 層
１１のライフタイムの分布を示す模式図である。
１１のライフタイムの分布を示す模式図である。
【図９】 この発明の第４実施例にかかるダイオード４
０の構造を示す断面図である。
０の構造を示す断面図である。
【図１０】 ダイオード４０における縦断面方向のＮ+
層１３のライフタイムの分布を示す模式図である。
層１３のライフタイムの分布を示す模式図である。
【図１１】 この発明の第５実施例にかかる半導体装置
の製造方法を工程順に示す断面図である。
の製造方法を工程順に示す断面図である。
【図１２】 この発明の第５実施例にかかる半導体装置
の製造方法を工程順に示す断面図である。
の製造方法を工程順に示す断面図である。
【図１３】 この発明の第５実施例にかかる半導体装置
の製造方法を工程順に示す断面図である。
の製造方法を工程順に示す断面図である。
【図１４】 この発明の第５実施例にかかる半導体装置
の製造方法を工程順に示す断面図である。
の製造方法を工程順に示す断面図である。
【図１５】 この発明の第６実施例にかかる半導体装置
の製造方法を示す断面図である。
の製造方法を示す断面図である。
【図１６】 この発明の第７実施例にかかる半導体装置
の製造方法を工程順に示す断面図である。
の製造方法を工程順に示す断面図である。
【図１７】 この発明の第７実施例にかかる半導体装置
の製造方法を工程順に示す断面図である。
の製造方法を工程順に示す断面図である。
【図１８】 この発明の第８実施例にかかる半導体装置
の製造方法を示す断面図である。
の製造方法を示す断面図である。
【図１９】 この発明の第９実施例にかかる半導体装置
の製造方法を工程順に示す断面図である。
の製造方法を工程順に示す断面図である。
【図２０】 この発明の第９実施例にかかる半導体装置
の製造方法を工程順に示す断面図である。
の製造方法を工程順に示す断面図である。
【図２１】 この発明の第１０実施例にかかる半導体装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図２２】 この発明の第１１実施例にかかる半導体装
置の製造方法を工程順に示す断面図である。
置の製造方法を工程順に示す断面図である。
【図２３】 この発明の第１１実施例にかかる半導体装
置の製造方法を工程順に示す断面図である。
置の製造方法を工程順に示す断面図である。
【図２４】 この発明の第１２実施例にかかる半導体装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図２５】 従来の半導体装置であるダイオード１００
の構造を示す断面図である。
の構造を示す断面図である。
【図２６】 ダイオード１００の動作電流波形を示すグ
ラフである。
ラフである。
【図２７】 ダイオード１００における縦断面方向のＮ
- 層１及びＮ+ 基板３のライフタイムの分布を示す模式
図である。
- 層１及びＮ+ 基板３のライフタイムの分布を示す模式
図である。
１０，２０，３０，４０ ダイオード、１１ Ｎ- 層、
１１ａ Ｎ- 層（第１の領域）、１１ｂ Ｎ- 層（第２
の領域）、１１ｃ Ｎ- 層（第３の領域）、１２ Ｐ
層、１３ Ｎ+ 層、１３ａ Ｎ+ 層（第１の領域）、１
３ｂ Ｎ+ 層（第２の領域）、１３ｃ Ｎ+ 層（第３の
領域）、１３ｄ Ｎ+ 層（第４の領域）、１４ アノー
ド電極、１５ カソード電極。
１１ａ Ｎ- 層（第１の領域）、１１ｂ Ｎ- 層（第２
の領域）、１１ｃ Ｎ- 層（第３の領域）、１２ Ｐ
層、１３ Ｎ+ 層、１３ａ Ｎ+ 層（第１の領域）、１
３ｂ Ｎ+ 層（第２の領域）、１３ｃ Ｎ+ 層（第３の
領域）、１３ｄ Ｎ+ 層（第４の領域）、１４ アノー
ド電極、１５ カソード電極。
Claims (14)
- 【請求項１】 （ａ）第１と第２の主面を備え、第１の
不純物濃度を有する第１導電型の第１の半導体層と、 （ｂ）前記第１の半導体層の前記第１の主面上に設けら
れた第２導電型の第２の半導体層と、 （ｃ）前記第１の半導体層の前記第２の主面上に設けら
れ、前記第１の不純物濃度より高い第２の不純物濃度を
有する第１導電型の第３の半導体層と、 （ｄ）前記第２の半導体層に接する第１の電極層と、 （ｅ）前記第３の半導体層に接する第２の電極層と、を
備え、 前記第１の半導体層は（a-1）前記第２の半導体層に接
し、第１のライフタイムを有する第１の領域と、（a-
2）前記第１の領域に接し、前記第１の領域と前記第３
の半導体層との間に設けられ、前記第１のライフタイム
よりも小さい第２のライフタイムを有する第２の領域
と、（a-3）前記第２の領域と前記第３の半導体層との
間に設けられ、前記第１のライフタイムよりも大きい第
３のライフタイムを有する第３の領域とを有する半導体
装置。 - 【請求項２】 （ａ）第１と第２の主面を備え、第１の
不純物濃度を有する第１導電型の第１の半導体層と、 （ｂ）前記第１の半導体層の前記第１の主面上に設けら
れた第２導電型の第２の半導体層と、 （ｃ）前記第１の半導体層の前記第２の主面上に設けら
れ、前記第１の不純物濃度より高い第２の不純物濃度を
有する第１導電型の第３の半導体層と、 （ｄ）前記第２の半導体層に接する第１の電極層と、 （ｅ）前記第３の半導体層に接する第２の電極層とを備
え、 前記第１の半導体層は（a-1）前記第２の半導体層に接
し、第１のライフタイムを有する第１の領域と、（a-
2）前記第１の領域と前記第３の半導体層との間に設け
られ、前記第１のライフタイムよりも小さい第２のライ
フタイムを有する第２の領域とを有し、前記第３の半導
体層は（c-1）前記第２の電極層に接し、第３のライフ
タイムを有する第３の領域と、（c-2）前記第１の半導
体層と前記第３の領域との間に設けられ、前記第３のラ
イフタイムよりも小さい第４のライフタイムを有する第
４の領域とを有する半導体装置。 - 【請求項３】 （ａ）第１と第２の主面を備え、第１の
不純物濃度を有する第１導電型の第１の半導体層と、 （ｂ）前記第１の半導体層の前記第１の主面上に設けら
れた第２導電型の第２の半導体層と、 （ｃ）前記第１の半導体層の前記第２の主面上に設けら
れ、前記第１の不純物濃度より高い第２の不純物濃度を
有する第１導電型の第３の半導体層と、 （ｄ）前記第２の半導体層に接する第１の電極層と、 （ｅ）前記第３の半導体層に接する第２の電極層とを備
え、 前記第１の半導体層は（a-1）前記第２の半導体層に接
し、第１のライフタイムを有する第１の領域と、（a-
2）前記第１の領域と前記第３の半導体層との間に設け
られ、前記第１のライフタイムよりも小さい第２のライ
フタイムを有する第２の領域とを有する半導体装置。 - 【請求項４】 （ａ）第１と第２の主面を備え、第１の
不純物濃度を有する第１導電型の第１の半導体層と、 （ｂ）前記第１の半導体層の前記第１の主面上に設けら
れた第２導電型の第２の半導体層と、 （ｃ）前記第１の半導体層の前記第２の主面上に設けら
れ、前記第１の不純物濃度より高い第２の不純物濃度を
有する第１導電型の第３の半導体層と、 （ｄ）前記第２の半導体層に接する第１の電極層と、 （ｅ）前記第３の半導体層に接する第２の電極層とを備
え、 前記第３の半導体層は（c-1）前記第２の電極層に接
し、第１のライフタイムを有する第１の領域と、（c-
2）前記第１の半導体層と前記第１の領域との間に設け
られ、前記第１のライフタイムよりも小さい第２のライ
フタイムを有する第２の領域とを有する半導体装置。 - 【請求項５】 （ａ）第１と第２の主面を備え、第１の
不純物濃度を有する第１導電型の第１の半導体層を準備
する工程と、 （ｂ）前記第１の半導体層の前記第１の主面上に第２導
電型の第２の半導体層を設ける工程と、 （ｃ）前記第１の半導体層の前記第２の主面上に前記第
１の不純物濃度より高い第２の不純物濃度を有する第１
導電型の第３の半導体層を設ける工程と、 （ｄ）前記第２の半導体層を介して第１の注入量を以て
第１の粒子線の照射を行い、前記第１の半導体層におい
て前記第１の粒子線を停止させることにより、前記第１
の半導体層を、第１の損傷密度を有する第１の領域と、
前記第１の損傷密度よりも大きな第２の損傷密度を有す
る第２の領域と、前記第１の損傷密度よりも小さな第３
の損傷密度を有する第３の領域と、に分割する工程と、 （ｅ）前記第２の半導体層上に前記第１の電極層を設け
る工程と、 （ｆ）前記第３の半導体層上に前記第２の電極層を設け
る工程とを備える、半導体装置の製造方法。 - 【請求項６】 （ｇ）前記第１の粒子線とほぼ同一の位
置で停止するように、前記第３の半導体層を介して前記
第１の注入量よりも小さい第２の注入量で第２の粒子線
の照射を行う工程を更に備える、請求項５記載の半導体
装置の製造方法。 - 【請求項７】 （ａ）第１と第２の主面を備え、第１の
不純物濃度を有する第１導電型の第１の半導体層を準備
する工程と、 （ｂ）前記第１の半導体層の前記第１の主面上に第２導
電型の第２の半導体層を設ける工程と、 （ｃ）前記第１の半導体層の前記第２の主面上に前記第
１の不純物濃度より高い第２の不純物濃度を有する第１
導電型の第３の半導体層を設ける工程と、 （ｄ）前記第２の半導体層を介して粒子線の照射を行い
前記第１の半導体層及び前記第３の半導体層の境界近傍
に前記粒子線を停止させることにより、(d-1)前記第１
の半導体層を、第１の損傷密度を有する第１の領域と、
前記第１の損傷密度よりも大きい第２の損傷密度を有す
る第２の領域と、に分割し、(d-2)前記第３の半導体層
を、前記粒子線による損傷を受けない第３の領域と、前
記粒子線による損傷を受ける第４の領域と、に分割する
工程と、 （ｅ）前記第２の半導体層上に前記第１の電極層を設け
る工程と、 （ｆ）前記第３の半導体層上に前記第２の電極層を設け
る工程とを備える、半導体装置の製造方法。 - 【請求項８】 （ａ）第１と第２の主面を備え、第１の
不純物濃度を有する第１導電型の第１の半導体層を準備
する工程と、 （ｂ）前記第１の半導体層の前記第１の主面上に第２導
電型の第２の半導体層を設ける工程と、 （ｃ）前記第１の半導体層の前記第２の主面上に前記第
１の不純物濃度より高い第２の不純物濃度を有する第１
導電型の第３の半導体層を設ける工程と、 （ｄ）前記第３の半導体層を介して粒子線の照射を行い
前記第１の半導体層及び前記第３の半導体層の境界近傍
に前記粒子線を停止させることにより、(d-1)前記第１
の半導体層を、前記粒子線による損傷を受けない第１の
領域と、前記粒子線による損傷を受ける第２の領域と、
に分割し、(d-2)前記第３の半導体層を、所定の損傷密
度を有する第３の領域と、前記所定の損傷密度よりも大
きい損傷密度を有する第４の領域と、に分割する工程
と、 （ｅ）前記第２の半導体層上に前記第１の電極層を設け
る工程と、 （ｆ）前記第３の半導体層上に前記第２の電極層を設け
る工程とを備える、半導体装置の製造方法。 - 【請求項９】 （ａ）第１と第２の主面を備え、第１の
不純物濃度を有する第１導電型の第１の半導体層を準備
する工程と、 （ｂ）前記第１の半導体層の前記第１の主面上に第２導
電型の第２の半導体層を設ける工程と、 （ｃ）前記第１の半導体層の前記第２の主面上に前記第
１の不純物濃度より高い第２の不純物濃度を有する第１
導電型の第３の半導体層を設ける工程と、 （ｄ）前記第２の半導体層を介して粒子線の照射を行
い、前記第１の半導体層において前記粒子線を停止させ
ることにより、前記第１の半導体層を、第１の損傷密度
を有する第１の領域と、前記第１の損傷密度よりも大き
な第２の損傷密度を有する第２の領域と、に分割する工
程と、 （ｅ）前記第２の半導体層上に前記第１の電極層を設け
る工程と、 （ｆ）前記第３の半導体層上に前記第２の電極層を設け
る工程とを備える、半導体装置の製造方法。 - 【請求項１０】 （ａ）第１と第２の主面を備え、第１
の不純物濃度を有する第１導電型の第１の半導体層を準
備する工程と、 （ｂ）前記第１の半導体層の前記第１の主面上に第２導
電型の第２の半導体層を設ける工程と、 （ｃ）前記第１の半導体層の前記第２の主面上に前記第
１の不純物濃度より高い第２の不純物濃度を有する第１
導電型の第３の半導体層を設ける工程と、 （ｄ）前記第３の半導体層を介して粒子線の照射を行
い、前記第１の半導体層において前記第１の粒子線を停
止させることにより、前記第１の半導体層を、前記粒子
線による損傷を受けない第１の領域と、前記粒子線によ
る損傷を受ける第２の領域と、に分割する工程と、 （ｅ）前記第２の半導体層上に前記第１の電極層を設け
る工程と、 （ｆ）前記第３の半導体層上に前記第２の電極層を設け
る工程とを備える、半導体装置の製造方法。 - 【請求項１１】 （ａ）第１と第２の主面を備え、第１
の不純物濃度を有する第１導電型の第１の半導体層を準
備する工程と、 （ｂ）前記第１の半導体層の前記第１の主面上に第２導
電型の第２の半導体層を設ける工程と、 （ｃ）前記第１の半導体層の前記第２の主面上に前記第
１の不純物濃度より高い第２の不純物濃度を有する第１
導電型の第３の半導体層を設ける工程と、 （ｄ）前記第２の半導体層を介して粒子線の照射を行
い、前記第３の半導体層において前記粒子線を停止させ
ることにより、前記第３の半導体層を、第１の損傷密度
を有する第１の領域と、前記第１の損傷密度よりも大き
な第２の損傷密度を有する第２の領域と、に分割する工
程と、 （ｅ）前記第２の半導体層上に前記第１の電極層を設け
る工程と、 （ｆ）前記第３の半導体層上に前記第２の電極層を設け
る工程とを備える、半導体装置の製造方法。 - 【請求項１２】 （ａ）第１と第２の主面を備え、第１
の不純物濃度を有する第１導電型の第１の半導体層を準
備する工程と、 （ｂ）前記第１の半導体層の前記第１の主面上に第２導
電型の第２の半導体層を設ける工程と、 （ｃ）前記第１の半導体層の前記第２の主面上に前記第
１の不純物濃度より高い第２の不純物濃度を有する第１
導電型の第３の半導体層を設ける工程と、 （ｄ）前記第３の半導体層の側から粒子線の照射を行
い、前記第３の半導体層において前記粒子線を停止させ
ることにより、前記第３の半導体層を、第１の損傷密度
を有する第１の領域と、前記第１の損傷密度よりも大き
な第２の損傷密度を有する第２の領域と、に分割する工
程と、 （ｅ）前記第２の半導体層上に前記第１の電極層を設け
る工程と、 （ｆ）前記第３の半導体層上に前記第２の電極層を設け
る工程とを備える、半導体装置の製造方法。 - 【請求項１３】 （ｘ）高エネルギ−粒子線の照射また
は放射線の照射を行い、前記粒子線または前記放射線に
前記第１乃至第３の半導体層を通過させる工程を更に備
える、請求項５乃至請求項１２のいずれか一つに記載の
半導体装置の製造方法。 - 【請求項１４】 （ｙ）前記工程（ｄ）の前において、
前記第１乃至第３の半導体層へ重金属の拡散を行う工程
を更に備える、請求項５乃至請求項１２のいずれか一つ
に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260541A JPH08125200A (ja) | 1994-10-25 | 1994-10-25 | 半導体装置及びその製造方法 |
| US08/533,753 US5717244A (en) | 1994-10-25 | 1995-09-26 | Semiconductor device having layers with varying lifetime characteristics |
| EP95116283A EP0709898B1 (en) | 1994-10-25 | 1995-10-16 | Semiconductor diode and method of fabricating the same |
| DE69508885T DE69508885T2 (de) | 1994-10-25 | 1995-10-16 | Halbleiterdiode und Verfahren zur Herstellung |
| KR1019950036064A KR0173498B1 (ko) | 1994-10-25 | 1995-10-18 | 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260541A JPH08125200A (ja) | 1994-10-25 | 1994-10-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125200A true JPH08125200A (ja) | 1996-05-17 |
Family
ID=17349401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6260541A Pending JPH08125200A (ja) | 1994-10-25 | 1994-10-25 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5717244A (ja) |
| EP (1) | EP0709898B1 (ja) |
| JP (1) | JPH08125200A (ja) |
| KR (1) | KR0173498B1 (ja) |
| DE (1) | DE69508885T2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009600A1 (en) * | 1997-08-14 | 1999-02-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| JP2007019518A (ja) * | 2005-07-08 | 2007-01-25 | Infineon Technologies Austria Ag | フィールドストップを有する半導体部品 |
| JP2009224794A (ja) * | 2002-02-20 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| WO2011052787A1 (ja) * | 2009-11-02 | 2011-05-05 | 富士電機システムズ株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2012199577A (ja) * | 2012-06-04 | 2012-10-18 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2013084828A (ja) * | 2011-10-12 | 2013-05-09 | Mitsubishi Electric Corp | 半導体装置 |
| JP2014053451A (ja) * | 2012-09-07 | 2014-03-20 | Hitachi Power Semiconductor Device Ltd | ダイオード及び電力変換システム |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19713962C1 (de) * | 1997-04-04 | 1998-07-02 | Siemens Ag | Leistungsdiode (FCI-Diode) |
| DE69842207D1 (en) * | 1998-06-01 | 2011-05-12 | Mitsubishi Electric Corp | Diode |
| DE19837944A1 (de) | 1998-08-21 | 2000-02-24 | Asea Brown Boveri | Verfahren zur Fertigung eines Halbleiterbauelements |
| JP4080659B2 (ja) * | 2000-01-28 | 2008-04-23 | 三菱電機株式会社 | 半導体装置 |
| US7485920B2 (en) * | 2000-06-14 | 2009-02-03 | International Rectifier Corporation | Process to create buried heavy metal at selected depth |
| DE10048345A1 (de) | 2000-09-29 | 2002-05-16 | Eupec Gmbh & Co Kg | Körper aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge |
| DE10065525B4 (de) * | 2000-12-28 | 2006-07-20 | Robert Bosch Gmbh | Verfahren zur Herstellung einer Halbleiteranordnung mit einem PN-Übergang |
| US7405465B2 (en) | 2004-09-29 | 2008-07-29 | Sandisk 3D Llc | Deposited semiconductor structure to minimize n-type dopant diffusion and method of making |
| CN105814694B (zh) * | 2014-10-03 | 2019-03-08 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| DE112017000064T5 (de) | 2016-02-23 | 2018-03-29 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
| JP6846119B2 (ja) * | 2016-05-02 | 2021-03-24 | 株式会社 日立パワーデバイス | ダイオード、およびそれを用いた電力変換装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4259683A (en) * | 1977-02-07 | 1981-03-31 | General Electric Company | High switching speed P-N junction devices with recombination means centrally located in high resistivity layer |
| JPS59189679A (ja) * | 1983-04-13 | 1984-10-27 | Hitachi Ltd | ダイオ−ド |
| JPH0640581B2 (ja) * | 1984-03-23 | 1994-05-25 | 株式会社東芝 | スイツチング素子 |
| US4752818A (en) * | 1985-09-28 | 1988-06-21 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device with multiple recombination center layers |
| JPS63205958A (ja) * | 1987-02-21 | 1988-08-25 | Matsushita Electric Works Ltd | 静電誘導サイリスタ |
| JPH0193167A (ja) * | 1987-10-05 | 1989-04-12 | Toyota Autom Loom Works Ltd | 高耐圧トランジスタ |
| JPH03171777A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | 半導体装置 |
| JPH0650738B2 (ja) * | 1990-01-11 | 1994-06-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH04348527A (ja) * | 1991-05-27 | 1992-12-03 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US5710437A (en) * | 1993-03-05 | 1998-01-20 | Nippon Steel Corporation | Radiation detecting device using superconducting tunnel junction and method of fabricating the same |
| DE4310444C2 (de) * | 1993-03-31 | 1995-05-11 | Semikron Elektronik Gmbh | Schnelle Leistungsdiode |
-
1994
- 1994-10-25 JP JP6260541A patent/JPH08125200A/ja active Pending
-
1995
- 1995-09-26 US US08/533,753 patent/US5717244A/en not_active Expired - Lifetime
- 1995-10-16 DE DE69508885T patent/DE69508885T2/de not_active Expired - Lifetime
- 1995-10-16 EP EP95116283A patent/EP0709898B1/en not_active Expired - Lifetime
- 1995-10-18 KR KR1019950036064A patent/KR0173498B1/ko not_active IP Right Cessation
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009600A1 (en) * | 1997-08-14 | 1999-02-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| US6603189B2 (en) | 1997-08-14 | 2003-08-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with deliberately damaged layer having a shorter carrier lifetime therein |
| KR100418007B1 (ko) * | 1997-08-14 | 2004-02-11 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그의 제조방법 |
| JP2009224794A (ja) * | 2002-02-20 | 2009-10-01 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2007019518A (ja) * | 2005-07-08 | 2007-01-25 | Infineon Technologies Austria Ag | フィールドストップを有する半導体部品 |
| US9070658B2 (en) | 2009-11-02 | 2015-06-30 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| WO2011052787A1 (ja) * | 2009-11-02 | 2011-05-05 | 富士電機システムズ株式会社 | 半導体装置および半導体装置の製造方法 |
| US10998398B2 (en) | 2009-11-02 | 2021-05-04 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US10868111B2 (en) | 2009-11-02 | 2020-12-15 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2014099643A (ja) * | 2009-11-02 | 2014-05-29 | Fuji Electric Co Ltd | 半導体装置 |
| US8766413B2 (en) | 2009-11-02 | 2014-07-01 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP5569532B2 (ja) * | 2009-11-02 | 2014-08-13 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10847608B2 (en) | 2009-11-02 | 2020-11-24 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9252209B2 (en) | 2009-11-02 | 2016-02-02 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US10043865B2 (en) | 2009-11-02 | 2018-08-07 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US20180350902A1 (en) | 2009-11-02 | 2018-12-06 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2013084828A (ja) * | 2011-10-12 | 2013-05-09 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012199577A (ja) * | 2012-06-04 | 2012-10-18 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2014053451A (ja) * | 2012-09-07 | 2014-03-20 | Hitachi Power Semiconductor Device Ltd | ダイオード及び電力変換システム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0709898B1 (en) | 1999-04-07 |
| KR0173498B1 (ko) | 1999-02-01 |
| EP0709898A3 (ja) | 1996-06-12 |
| EP0709898A2 (en) | 1996-05-01 |
| DE69508885D1 (de) | 1999-05-12 |
| KR960015948A (ko) | 1996-05-22 |
| DE69508885T2 (de) | 1999-12-09 |
| US5717244A (en) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08125200A (ja) | 半導体装置及びその製造方法 | |
| JP6512314B2 (ja) | 半導体装置 | |
| CN107342329B (zh) | 二极管以及使用了二极管的电力变换装置 | |
| JP6237915B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5272299B2 (ja) | 半導体装置およびその製造方法 | |
| US20080079119A1 (en) | Semiconductor device and method for manufacturing the same | |
| WO2013141141A1 (ja) | 半導体装置の製造方法 | |
| WO2013141221A1 (ja) | 半導体装置の製造方法 | |
| JP5769950B2 (ja) | ファストリカバリーダイオード | |
| EP0614231A2 (en) | PN junction and method of manufacturing the same | |
| WO1999009600A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP3413021B2 (ja) | 半導体装置 | |
| US6472692B1 (en) | Semiconductor device | |
| JP5992216B2 (ja) | バイポーラ・パンチ・スルー半導体デバイス及びそのような半導体デバイスを製造するための方法 | |
| JP3952452B2 (ja) | 半導体装置の製造方法 | |
| EP1030375A1 (en) | Semiconductor device and its manufacturing method | |
| JP2006245475A (ja) | 半導体装置及びその製造方法 | |
| JP2008263217A (ja) | 半導体装置 | |
| JP4004357B2 (ja) | ダイオード | |
| US6723586B1 (en) | Thyristor provided with integrated circuit-commutated recovery time protection and production method therefor | |
| JP2001127308A (ja) | 半導体装置 | |
| JPS63205958A (ja) | 静電誘導サイリスタ | |
| JP3910922B2 (ja) | 半導体装置 | |
| JP2000332263A (ja) | スイッチングダイオード | |
| JP2002016265A (ja) | 高耐圧ダイオード |