JP2009224794A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009224794A JP2009224794A JP2009131921A JP2009131921A JP2009224794A JP 2009224794 A JP2009224794 A JP 2009224794A JP 2009131921 A JP2009131921 A JP 2009131921A JP 2009131921 A JP2009131921 A JP 2009131921A JP 2009224794 A JP2009224794 A JP 2009224794A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- concentration
- reverse recovery
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 63
- 239000012535 impurity Substances 0.000 claims abstract description 142
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 8
- 238000011084 recovery Methods 0.000 abstract description 140
- 230000002441 reversible effect Effects 0.000 abstract description 110
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 26
- 239000011574 phosphorus Substances 0.000 abstract description 26
- 150000002500 ions Chemical class 0.000 abstract description 21
- 230000010355 oscillation Effects 0.000 abstract description 19
- 230000008569 process Effects 0.000 abstract description 17
- 238000005520 cutting process Methods 0.000 abstract description 5
- 238000002513 implantation Methods 0.000 abstract 1
- 238000004381 surface treatment Methods 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 310
- 238000009826 distribution Methods 0.000 description 81
- 238000010586 diagram Methods 0.000 description 58
- 230000005684 electric field Effects 0.000 description 39
- 230000007423 decrease Effects 0.000 description 36
- 230000000694 effects Effects 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 30
- 239000000969 carrier Substances 0.000 description 29
- 230000015556 catabolic process Effects 0.000 description 29
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 24
- 238000002347 injection Methods 0.000 description 21
- 239000007924 injection Substances 0.000 description 21
- 229910052697 platinum Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 230000009467 reduction Effects 0.000 description 9
- 238000010894 electron beam technology Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- -1 helium ions Chemical class 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
【解決手段】リンを含むn型で高比抵抗のFZのバルクウェハ300にて通常のプロセス処理を行い、一方の表面にpアノード層301、アノード電極302を形成する。その後、プロトン等の軽イオン照射303を行う。照射後、裏面から所定の厚さまで、切削する。切削後、裏面の切削面305にリン等のn型不純物イオン(不純物307)のイオン注入306を行い、熱処理を行い、nカソード層308を形成し、その上にカソード電極309を形成する。
【選択図】 図65
Description
現在、pinダイオードの逆回復特性および耐量を改善するための対策として、重金属拡散や電子線照射などを用いた少数キャリアのライフタイム制御が広く適用されている。すなわち、ライフタイムを小さくすることで、定常状態における総キャリア濃度が低減されるため、逆回復中に空間電荷領域の広がりで掃き出されるキャリア濃度が減少し、逆回復の時間や逆回復ピーク電流、逆回復電荷を小さくすることができ、逆回復損失を低減できる。また、ホールが空間電荷領域を走り抜けることによる逆回復中の電界強度も、そのホール濃度の減少により緩和されるため、責務が小さくなり逆回復耐量が向上する。
このMPSダイオードは、pinダイオードのアノード層がp領域とショトキー領域で構成されている。その構成をつぎに説明する。
図32は、MPSダイオードの要部斜視図である。表面構造(アノード層72a)が、p領域72bとショットキー領域72cで構成され、この図ではp領域72bの平面形状が円形で、その中心が三角形格子の格子点に配置されている。
尚、図中の71aはnドリフト層、73aはnカソード層、74aはアノード電極、75aはカソード電極、76aは耐圧構造である。
例えば、非特許文献〔6〕に示されているように、逆回復過程が終了する前にn- ドリフト層内の余剰キャリアが消滅すると、dir/dtが急激に増加するため、ダイオードのアノード・カソード電圧Vakもそれに伴って増加してサージ電圧が発生する。このサージ電圧は、素子内部に電界集中を引き起こすため、素子耐圧破壊をもたらす。更にそのサージ電圧がトリガーとなり、振動波形となる。この波形振動が、インバータ等の電力変換装置からの放射ノイズの発生源となる。従って、逆回復時には、ダイオードが電流阻止の定常状態に達するまでの途中で余剰キャリアが消滅しないようにしなければならない。
上記トレードオフを改善する方法の代表例の一つは、前述の低注入構造とドリフト層厚の低減を組合せることである。少数キャリアの注入効率を下げることで、カソード側余剰キャリアを増やしてソフトリカバリー化を図り、かつドリフト層厚を低減すれば、ソフトリカバリー化を達成しかつ高速逆回復化も可能である。また、プロトンやヘリウムイオン等の軽イオン粒子線の照射により、ライフタイムの局所制御でソフトリカバリー化を向上する方法もある。しかしながらこれらの場合、ドリフト層厚の減少により、耐圧の低下だけでなく、ソフトリカバリー化の限界がある。これは、逆回復時のドリフト層内における空間電荷領域の拡張が主にドリフト層のドナー分布に依存するため、印加電圧が素子耐圧以下の範囲で高くなれば、低注入化を行っていたとしても結局はドリフトにより空間電荷領域へのキャリアの掃き出しは多くなり、その結果ハードリカバリーとなるからである。
特開平8−316500号公報(特許文献1)に開示されている図19(従来品D)に示すダイオードでは、nカソード層93に向かって徐々に比抵抗が低くなる構造をなし、同様にソフトリカバリー化を図っている。しかしながら逆回復時のキャリアの掃き出しでは、pアノード層92側が高比抵抗の場合、アプリケーションの動作モード(高電圧低電流等)によってはキャリアがドリフトで掃き出される量が却って多くなることがあり、ハードリカバリーとなる。
最近では、発明者らが提案した特願2001−48631号公報に開示されている図16(従来品A)に示すダイオードでは、nドリフト層61のほぼ中間に、nドリフト層61よりは低比抵抗でそれ自身逆バイアス時に空乏化する濃度および厚さのnバッファ層61aを設けることで、空乏層の伸びを制御し、ソフトリカバリー化と高速化の双方を著しく向上させる構造がある。しかしながら、この構造の場合、nバッファ層61aの存在により、逆回復時に空間電荷領域が丁度nバッファ層61aに達するときに電圧上昇率dV/dtが増加するという現象(逆回復電圧のピーク近傍のdV/dtが増加する現象)が観測された。これは、ノイズ低減という観点からデメリットとなるため、このdV/dtの増加を抑制する必要がある。
特願2001−48631号に記載され、また図30からも分かるように、図16の従来の半導体装置(従来品A)は、逆回復時の発振を抑えたソフトリカバリーとなる。
しかしながら、図30に示すように、逆回復電圧Vakの波形をみると、時刻0.473μsあたりから電圧変化率dV/dtが急激に増加している。このdv/dtの増加は、電磁ノイズの原因の一つであり、抑制されなければならない。
図17の従来品Bは、nドリフト層71(i層)を50Ωcm/117μmとしてエピ成長(リン)したものである。nドリフト層71におけるドナーの積分濃度は、約1.1×1012cm-2である。図18の従来品Cほどではないが、やはり時刻0.504μsで発振を始めている。図6は、デバイスシミュレーションしたときの従来品Bの内部キャリア(電子、ホール)と電界強度の時間変化を示す図である。時刻0.50から0.52μsに至るまでにキャリアが消滅しており、そのときに発振を開始している。
図7は、デバイスシミュレーションしたときの従来品Cの内部キャリア(電子、ホール)と電界強度の時間変化を示す図である。時刻が0.49μsから0.50μsに移る時に、キャリアが無くなり、その間に図30で示すように発振を始めていることがわかる。
逆回復時の発振は、逆回復時の電流減少率dir/dtが急激に増加すること(すなわちハードリカバリー)に起因しており、従来品Bおよび従来品Cはハードリカバリーである。
この発明の目的は、前記の課題を解決して、逆回復時のdV/dtの増加を抑制し、逆回復時の波形振動を抑制し、高速・低損失特性とソフトリカバリー特性の両者を同時に向上する半導体装置およびその製造方法を提供することである。
以下の説明では、前記の第1導電型をn型、第2導電型をp型とする。このような構造にすることで、耐圧を損なわずnドリフト層総厚を薄くして高速化し、かつソフトリカバリーとなるだけでなく、逆回復時のdV/dtも抑制することができる。
即ち、逆回復時に広がる空間電荷領域がプロトンを注入したnバッファ層で一旦止まるため、バッファ層よりアノード側の少数キャリアは空間電荷領域によりすばやく掃き出される。一方バッファ層よりカソード側では、空間電荷領域は、バッファ層を超えて少しだけ残りのカソード側ドリフト層に進入し、それ以上は広がらない。このために、カソード側の少数キャリアは、空間電荷領域には掃き出されずに、再結合のみにより減少する。したがって従来型ダイオードに比べて十分キャリアが残るので、電流減少率が抑えられて、ソフトリカバリーとなる。したがって全ドリフト層厚を薄くすることができ、結果として、従来ダイオードに比べてソフトリカバリーかつ高速・低損失な逆回復動作にもすることが可能になる。
一方、ソフトリカバリー特性を良好に確保しながら、阻止特性を維持するには、空間電荷領域が抑制領域を通過した後、空間電荷領域の拡張の抑制を緩和するとよい。つまり、電界強度の2次微分∂2 E/∂x2 が負および正の両方の極性を示すことが良い。そのために、不純物濃度分布は、n- ドリフト層内で、アノード方向及びカソード方向双方に徐々に減少する分布が良い。
図81は、本発明の不純物濃度分布と電界強度分布の関係を示した図で、同図(a)は不純物濃度分布、同図(b)は同図(a)の素子にある値の逆バイアス電圧が静的に印加されたときの電界強度分布、同図(c)は同図(b)の1次微分∂E/∂x、同図(d)は2次微分∂2 E/∂x2 である。同図(a)のように本発明の不純物濃度分布をとることで、同図(b)の様に電界強度Eの分布がn- ドリフト層の中心近傍で減少し、それにより空間電荷領域の伸びを抑えて、さらに同層中心よりもカソード側では、再び少しだけ空間電荷領域が伸びる。これは、1次微分∂E/∂xがn- 層中で同図(c)のように極値をもつことで達成される。さらに同図(d)のように2次微分が負だけでなく正の値をもつことで、空間電荷領域がカソード側に少しだけ伸びるので、耐圧も高く維持することができる。以上により、通常耐圧の半値程度での動作電圧では、逆回復時には空間電荷領域の抑制によりソフトリカバリーとなり、耐圧も十分高くできる。
図1において、nドリフト層1の一方にpアノード層2を形成し、他方にnカソード層3を形成し、pアノード層2上にアノード電極4、nカソード層3上にカソード電極5を形成する。このnドリフト層1の不純物濃度は、同図(b)で示すように中央付近でピークとなり、このピークの位置Xpからpアノード層2側およびnカソード層3側に緩やかに減少するようにする。
れぞれ置くことができる。このXcとXdに挟まれる領域が実効的なnバッファ層(実効nバッファ層1a)となる。また、pアノード層2とnドリフト層1の交点での不純物濃度をN1、nカソード層3とnドリフト層1の交点での不純物濃度をN2とした場合にN1≦N2となるようにする。
このnドリフト層1をエピタキシャル成長で形成し、その不純物濃度の調整は、エピタキシャル成長中の、リンを含有するガスの流量を調整することで行う。このガス流量を時間的に単調な連続関数で変化させると、滑らかな不純物濃度分布となり、小刻みなステップ関数で変化させると、小刻みなステップ状に変化する不純物濃度分布となる。また、不純物濃度分布のピーク位置(Xp)は、nドリフト層1の中央部であっても、pアノード層2よりであっても、nカソード層3よりであっても構わない。nドリフト層1のドナー積分濃度を、1.0×1012cm-2程度とする。
図2は、この発明の第2実施例の半導体装置であり、同図(a)は要部断面図、同図(b)は不純物濃度の分布図である。この半導体装置の表面構造は図1と同じである。
図2において、図1との違いは、nドリフト層10の不純物濃度が、pアノード層2側付近およびnカソード層3側付近で一定となる領域(一定不純物濃度層10b、10c)が存在する点である。
このnバッファ層10aの不純物濃度Nd(X)は、位置Xpにおいて最大濃度を持ち、Xpからアノード電極およびカソード電極に向かって濃度がなだらかに減少する。このnバッファ層10aは、位置XaおよびXbにおいてnドリフト層10の低い一定の不純物濃度となる領域(一定不純物濃度層10b、10c)と接する。
このnバッファ層10aの不純物濃度分布は、図1で説明したように、単調な連続関数であっても、小刻みなステップ関数であっても構わない。また、バッファ層10aの不純物濃度がピークとなる位置(Xp)は、図1で説明したように、pアノード層2寄りであっても、nカソード層3寄りであっても構わないが、nバッファ層10aの中央部付近に位置するとよい。
また、Xa−Xjを、Wd−Xj(nドリフト層10の厚さ)の半分より小さくする(半分未満)ことで、空乏層がnドリフト層10より不純物濃度の高いnバッファ層10aに低い電圧で到達するようになるため、ソフトリカバリー効果の確保が容易になることから、nバッファ層10aをnドリフト層10の中央よりpアノード層2寄りに形成するとよい。さらに、図1と図2を組み合わせて、不純物濃度が徐々に減少するnバッファ層がpアノード層側またはnカソード層側の一方に位置し、他方にのみ一定不純物濃度を有する構成としても同様の効果が得られるので構わない。
図3において、Iaはアノード電流であり、Vakはアノード・カソード間の電圧である。また、逆回復過程で発生する電圧は逆電圧であるが、ここでは、その逆電圧を正電圧として表現しており、実際の波形とは逆となっている。
前記した従来品B、Cは逆回復電圧および逆回復電流の発振が見られるが、本発明品は発振が抑制されている。また、従来品Aは、発振はしないものの電圧のピーク近傍でのdV/dtが大きいが、本発明品はdV/dtが抑制されている。つまり、本発明品は、dV/dtおよび発振が抑制されている。
図4は、図3の逆回復過程での本発明品の内部状態の時間変化を示した図である。同図では、不純物(ドナー)濃度分布、電界強度分布、正孔濃度分布および電子濃度分布の時間変化を示す。図中の0.47から0.50の数字は図3の横軸の時間(μsで示す)と一致する。
本発明品は、時刻0.50μs以降もnカソード層3側に十分キャリアが残留しており、このためアノード電流Iaが発振せずソフトリカバリーとなっていることがわかる。
ここで、本発明品のnドリフト層1の平均濃度Ndmは、上記ドナー積分濃度をnドリフト層1の幅で割れば求められ、その値は約8×1013cm-3である。この濃度となるドナーの濃度(即ち、不純物濃度)は、図1のように2点存在する。その2点間(Xc、Xd)での積分濃度は実効nバッファ層1aの積分濃度(以下、実効バッファ積分濃度という)となり、その値は約5×1011cm-2で、後述する従来品Aのnバッファ層の積分濃度とほぼ同じである。このためソフトリカバリー効果は十分得られ、逆回復電圧・電流の振動が抑制される。
逆回復電圧のピーク近傍のdV/dtの抑制効果は、図31に示すように、nドリフト層1の最大濃度Npと平均濃度Ndmの比に依存する。また、空乏層のピン止め効果(空乏層の伸びをストップさせる効果)は、nバッファ層1の最大濃度Npがnドリフト層平均濃度Ndmよりも高いほど大きい。
従って、電圧が増加している時に空間電荷領域がnバッファ層1aへ達すると、電圧の増加分δVはpアノード層2側の不純物濃度が低い(高比抵抗の)nドリフト層1でのみ担うため、その電界強度は急激に増加する。このためdV/dtが増加する。従って、nドリフト層1(nバッファ層1a)の最大濃度Npを抑えればdV/dtは抑制できる。
従って、本発明品は逆回復電流のピークを越えた後での振動が抑制され、さらに、逆回復電圧のピーク近傍でのdV/dtが緩やかになる。図8は、本発明品において、nドリフト層1(nバッファ層1a)の最大濃度Npと平均濃度Ndmの比であるNp/NdmとdV/dtの関係を示す図である。ここで、dV/dtは従来品Bの値で規格化している。また、図31に、逆電圧波形とNp/Ndmの関係を示す。Np/Ndmが小さくなるとdV/dtが小さくなる。
図8に示すように、Np/Ndmが5より小さければ、dV/dtは従来品Bの2倍よりも小さくなり、Np/Ndmが2より小さければ、ほぼ従来例Bと同じdV/dtとなっている。したがって望ましくは、Np/Ndmは2以下が良い。勿論、波形振動はなく、Np/Ndmが20である従来品AよりもdV/dtの値は小さくなる。
図9は、本発明品にて、実効バッファ積分濃度による、素子耐圧(ブレークダウン電圧)の依存性を示す図である。素子耐圧は、従来品Bの耐圧にて規格化してある。横軸が実効バッファ積分濃度である。
pアノード層2側からnカソード層3側に向かう任意の2点間の電界強度の減少分(電界強度の勾配)は、その2点間のnドリフト層1(含むnバッファ層1a)の積分濃度差によって決まる。
従って、その値を調整して電界強度の勾配を減らし、耐圧を損ねない様にする必要がある。図9に示すように、実効バッファ積分濃度が8×1011cm-2を超えると、耐圧の減少分が大きくなることがわかる。さらに実効バッファ積分濃度が6×1011cm-2であれば、耐圧減少は無いことが判る。従って、実効バッファ積分濃度は、8×1011cm-2以下か、望ましくは6×1011cm-2以下がよい。
図72、図73、図74および図75は、それぞれ図4、図5、図6および図7の電界強度分布の1次微分と2次微分したもので、同図(a)は1次微分した図、同図(b)は2次微分した図である。
図5の従来例Aでは、バッファ層がX=60μmの位置を中心に10μm程度と狭いため、結局図73(a)に示す∂E/∂xは〜50μmまで一定の値を示し、バッファ層(〜60μm)で∂E/∂xが本発明品より大きくなっている。これは、空間電荷領域がそこで強く止められていることを示す。よってバッファ層のために発振はしないものの、dV/dtが増加する。
図6の従来例Bでは、不純物濃度分布が一定のため、図74(a)に示すように、電界強度の傾き∂E/∂xは一定である。図7の従来例Cでは、深さ70μm以降で濃度が高くなるが、70μm前後それぞれで∂E/∂xは一定であることがわかる。
つぎに、2次微分である図72(b)から図75(b)をみると、図72(b)の本発明では、空間電荷領域の∂2 E/∂x2 が0でない領域(20μm以降)が、ほぼ0である領域(10〜20μm)よりも広い。一方図73(b)〜75(b)では、逆回復時間が経つほど(〜0.5μs)、∂2 E/∂x2 =0の領域の方が、0でない領域よりも広くなっている。以上から本発明のように、電界強度の制御により、空間電荷領域の逆回復時の拡張を抑制することで、従来よりもスムースなソフトリカバリーを達成できる。
さらに図77に、実際に測定した不純物プロフィル図を示す。この不純物プロフィル図は図76(a)に相当している。このように不純物濃度分布が波打つように変化するが、その包絡線A(波打つカーブの局所的ピーク値をなぞった線)は、徐々に傾きをもって増加し、また徐々に傾きをもって減少する分布となっている。このように、不純物プロフィルが波打つのは、エピタキシャル成長時の不純物ドープ量を小刻みステップで増大および減少させるときに、ステップの変わり目でドープ量がオーバーシュートすることが一因と考えられる。
このように2個の極大箇所を設けた場合も図1と同様の効果が得られる。この場合、∂2 E/∂x2 は2個の負および正の有限値を有する。
図79は、この発明の第20実施例の半導体装置の不純物プロフィル図であり、同図(a)は3個の極大箇所の不純物濃度が同じ場合、同図(b)は4個の極大箇所の不純物濃度が同じ場合、同図(c)は、3個の極大箇所の不純物濃度が異なる場合、同図(d)は極大箇所からの不純物濃度の傾きが大きく異なる場合である。これらの場合も図1と同様の効果が得られる。また、不純物濃度分布はこれに限るものではない。
図85は、この発明の第21実施例の半導体装置の不純物プロフィル図であり、同図(a)は極大となる箇所が1箇所の場合の図、同図(b)は極大となる箇所が2箇所の場合の図である。いずれの場合も不純物プロフィルは小さな極値となる箇所が多数あり、その極値を結んだ包絡線Aの最大箇所(極大となる箇所)が同図(a)では1箇所、同図(b)では2箇所ある場合を示している。また、いずの場合も包絡線Aは、極大となる箇所からアノード側およびカソード側の双方に向かって傾きをもって徐々に減少する。また、いずれの場合も前記した実施例と同様の効果が得られる。
図11は、本発明品において、nドリフト層全体の積分濃度と、逆回復損失Errと逆回復電流減少率djr/dtとの関係を示した図である。横軸がnドリフト層全体の積分濃度である。nドリフト層1全体の積分濃度は、実効バッファ積分濃度を5×1011cm-2に固定して、nドリフト層の幅(Wd−Xj)を変えて変化させた。この図から、nドリフト層全体の積分濃度が、約1.3×1012cm-2を超えると、素子は耐圧時でも空乏層がnカソード層に達しない、所謂、ノンパンチスルー型となる。
また、図11から、積分濃度が1.3×1012cm-2を超えるとErrの増加は大きくなり、2×1012cm-2以上では急激にErrが増加する。このようにnドリフト層の幅を増加させて積分濃度を増やせば、Errの増加につながってしまう。
また、発振を抑えて逆回復電流減少率djr/dtを十分小さくするためには、同様に積分濃度を適切に設定しなければならない。同じく図11から、積分濃度が8×1011cm-2未満となると、素子厚は約100μmと薄くなるため発振が生じるようになる。従って、積分濃度は8×1011cm-2以上とする必要がある。
以上により、積分濃度の範囲は、8×1011cm-2以上、2×1012cm-2以下とし、望ましくは8×1011cm-2以上、1.3×1012cm-2以下であるとよい。また、nカソード層3の表面濃度は、カソード電極5と低抵抗でコンタクトさせるために、少なくとも1×1017cm-3以上であるとよい。図23には臨界電界強度になったときの電界分布と積分濃度の模式図を示す。この積分濃度はnドリフト層全域で1.3×1012cm-2の場合の模式図であり、空乏層はnドリフト層端に達している。
図12は、本発明品において、pアノード層2とnドリフト層1のpn接合Xj近傍におけるnドリフト層1の不純物濃度Nd(Xj)と濃度指標との比と、素子耐圧(ブレークダウン電圧)の関係を示す図である。横軸の式の分母が濃度指標であり、
本発明品の場合、Xj近傍のドナー濃度(不純物濃度)を下げることで、素子耐圧を向上させることができる。素子耐圧は、濃度比が小さくなるほど増加し、逆に濃度比が1以上では急激に耐圧が減少する。よってこの濃度比が1以下になるようにすることが望ましい。
図13は、本発明品において、少数キャリアのライフタイム分布が白金拡散の場合と電子線照射の場合を示した図である。本発明品は、nカソード層3側のnドリフト層1への空間電荷領域の侵入を抑制し、且つ、白金拡散のようにnカソード層3側のnドリフト層1のライフタイムを相対的に長くすればソフトリカバリー効果がより増大できる。
図14は、本発明品と従来品Bについて、ライフタイム制御を白金拡散および電子線照射としたときの、逆回復波形を示す図である。イは本発明品に電子線を照射したもの、ロは本発明品に白金を拡散したもの、ハは従来品Bに電子線を照射したもの、ニは従来品Bに白金を拡散したものである。
図14から明らかなように、本発明品に白金拡散を施したもの(ロ)がもっともソフトリカバリーで、しかも逆回復電荷Qrrも小さい。これは、例えば図4から判るように、空間電荷領域が侵入しないnカソード層3側のnドリフト層1では、キャリアはドリフト効果では減少せずに再結合のみで減少するためである。
また、白金拡散では、nカソード層3側のnドリフト層1のライフタイムが長くなる様に分布に重みをつけることができて、再結合による減少を抑制することができる。
つまり、ドリフト効果によるキャリアの減少が少なく、キャリアが残留するnカソード層3側のライフタイムを長くする効果により、ソフトリカバリーとなり、また、白金拡散によりライフタイムを減少できるために逆回復電荷Qrrを低減できて、低損失化が大幅に改善される。この効果はnカソード層3側のnドリフト層1のライフタイムが長くなればいいので、例えばHeやプロトン等の軽イオン照射でアノード層2近傍のライフタイムを局所的に短くしても良い。
図15は、nドリフト層への少数キャリアの注入効率γによる逆回復電流減少率djr/dtの関係を示した図である。比較のために、従来品Cの場合も示した。
本発明品の場合も従来品の場合も、注入効率γが大きくなるとdjr/dtが増加する。全領域に亘って、本発明品の場合の方がdjr/dtが小さくなる。また、djr/dtは、従来品Bの場合で、逆回復電流が零となる近傍で電流が急激に小さくなり、逆回復電流が振動し始めるときの値で規格化した。本発明品の場合、djr/dtが1となる注入効率γが0.7であるので、この値より小さくすることで、ソフトリカバリー化が一層図れるために好ましい。
この注入効率γはアノード電極の全電流密度におけるホール電流密度の割合であり、その値はpアノード層の不純物濃度やアノード表面構造を変えることで、変化させることができる。以下に詳細に説明する。
図15の下に記した高注入PINはpinダイオードのアノード表面構造で、pアノード層の不純物濃度を高めてnドリフト層への正孔の注入効率を上げた場合である。低注入PINはpinダイオードのアノード表面構造で、pアノード層の不純物濃度を低くしてnドリフト層への正孔の注入効率を小さくした場合である。SFDは、図25に示すように、pアノード層を部分的に薄く形成し、その不純物濃度を低くした場合である。MPSは、図24や図32に示すようにアノード表面構造をpアノード領域とショットキー領域で構成した場合である。TOPSは、図26に示すようにトレンチ溝の底部にpアノード領域を形成し、表面にはショットキー領域を形成した場合である。いずれの場合も、nドリフト層の不純物濃度分布は図1のようになっている。
図24に示すMPSの場合、γは0.4である。図25に示すSFDの場合、γは0.5である。図26に示すTOPSの場合、γは0.25である。低注入PINの場合、γは0.7、高注入PINの場合、γは0.8である。djr/dtは低注入PINで規格化した。
前記したγを0.7以下とするためには、ダイオードのアノード表面構造を低注入のPIN、SFD、MPSおよびTOPSのような構造とするとよい。以下に、本発明の他の実施例について説明する。図20は、この発明の第3実施例の半導体装置であり、同図(a)は要部断面図、同図(b)は不純物濃度分布図である。第2実施例との違いは、nバッファ層1の最大濃度の領域を広くフラットに分布させ、nバッファ層20aの境界でなだらかに減少させた点である。このようにすることで、例えば空乏層のピン止め効果を一層低減できたり、nバッファ層をエピタキシャル成長にて形成するときの不純物量の制御が容易となる。このnバッファ層の積分濃度やバッファ層の位置を第1実施例で示した前述の式を満すようにすることで、同様の効果が得られる。
尚、図中の20はnドリフト層、20aはnバッファ層、20bは一定不純物濃度層である。
尚、図中の11はnドリフト層、11aはnバッファ層、11b、11cは一定不純物濃度層である。
図22は、この発明の第5実施例の半導体装置であり、同図(a)は要部断面図、同図(b)は不純物濃度分布図である。第3実施例との違いは、nバッファ層12aをnドリフト層12内で縦方向に複数個に分割した点である。この場合も前述と同様の効果が得られる。
尚、図中の12はnドリフト層、12aはnバッファ層、12bは一定不純物濃度層である。
尚、図中の21はアノード層、21aはp領域、21bはショットキー領域である。
図25は、この発明の第7実施例の半導体装置であり、同図(a)は要部断面図、同図(b)は不純物濃度分布図である。非特許文献〔2〕に開示されているSFD〔2〕に、第1実施例または第2実施例のnドリフト層を設けることで、注入効率γを低下させ、djr/dtを小さくして、波形振動を図24の半導体装置よりも一層抑制することができる。
尚、図中の22はアノード層、22aはp領域、22bはp- 領域である。図26は、この発明の第8実施例の半導体装置であり、同図(a)は要部断面図、同図(b)は不純物濃度分布図である。非特許文献〔5〕に開示されているTOPSダイオードに、第1実施例または第2実施例のnドリフト層を設けることで、注入効率γを低下させ、djr/dtを小さくして、波形振動を図25の半導体装置よりも一層抑制することができる。
尚、図中の31はnドリフト層、32aはpウエル領域、32bはnソース領域、32cはゲート絶縁膜、32dはゲート電極、32eは層間絶縁膜、32fはトレンチ、33はnドレイン層、34はソース電極、35はドレイン電極である。図28は、この発明の第10実施例の半導体装置であり、同図(a)は要部断面図、同図(b)は不純物濃度分布図である。これはNPT(ノンパンチスルー)−IGBTに逆阻止能力を持たせた逆阻止IGBTの場合である。この逆阻止型IGBTはダイオード動作があるため、第1実施例(他の実施例でもよい)のバッファ層を設けることでダイオード動作の改善が可能である。このnバッファ層は、側面pコレクタ層43aに到達しても、してなくても構わない。
尚、図中の51はnドリフト層、52aはp層(ダイオードのpアノード層)、52bはnカソード層(サイリスタ)、52cはゲート電極、53はpアノード層(サイリスタ)、53aはnカソード層(ダイオード)、54はカソード電極(サイリスタ)、54aはアノード電極(ダイオード)、55はアノード電極(サイリスタ)/カソード電極(ダイオード)である。
つぎに、前記した実施例の半導体装置についてその製造方法を説明する。以下の要部製造工程断面図は、ウェハをスクライブラインで切断した後の半導体チップに相当する箇所での要部断面図である。
アンチモン、ヒ素等のn型で低比抵抗のCZ(FZの場合もある)によるバルクウェハ100(図33)(n半導体基板)に所定の前処理を施し、リン等のn型不純物を含む高比抵抗(低不純物濃度)のエピタキシャル層101を形成する(図34)。この時、リンなどのn型不純物を含むガスを所定の流量で供給するのであるが、その流量を制御することで、同図(b)に示すように、徐々に濃度が増加し、所定位置から以降は徐々に濃度が減少するような不純物濃度分布とする。その詳細は前記した図1(b)に示す。その後、pアノード層102と、オーミックコンタクトを得るためのn+ 層103を形成し、それぞれの上にアノード電極104とカソード電極105を形成する(図35)。n型不純物を含むガスの流量を調整することで、図2(b)、図20(b)のnドリフト層の不純物分布が得られる。
図36から図41は、この発明の第13実施例の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。
アンチモン、ヒ素等のn型で低比抵抗のCZ(FZの場合もある)によるバルクウェハ100(図36)に所定の前処理を施し、リン等のn型不純物を含む高比抵抗の第1エピタキシャル層110を形成する(図37)。その後、リン等のn型イオン(不純物112)を所定の濃度でイオン注入111を行い、欠陥回復の熱処理を施す(図38)。その後リン等のn型不純物を含む第2のエピタキシャル層113を形成する(図39)。形成後に、前記イオン注入で導入した不純物112を、熱拡散(ドライブイン)して、図1(b)のように徐々に不純物濃度が増加し、所定位置から以降は徐々に濃度が減少するような不純物濃度分布とする(図40)。ここで、イオン注入濃度は、前記したように、5×1011cm-2以下、望ましくは2×1011cm-2以下であることがよい。
従って、ほぼ所望の分布が得られる。拡散時間は、そのままプロセス処理時間となるため、一工程当たりの所要時間をできるだけ増加しないようにしたい。よって拡散温度をある程度高くする必要がある。前記の考察により、拡散温度は、できれば1200℃以上が望ましい。理科年表に掲載されているように、Siの融点は1412℃であるため、拡散温度はそれ以下でなければならない。
その後、pアノード層114とn+ 層115を形成し、それぞれの上にアノード電極116とカソード電極117を形成する(図41)。
また、n型不純物を含むガスの流量を調整することで、図2(b)、図20(b)のnドリフト層の不純物分布が得られる。
リンを含むn型で高比抵抗のFZのバルクウェハ200(図42)に所定の前処理を施し、リン等のn型不純物を含む高比抵抗のエピタキシャル層210を形成する(図43)。この時、リンなどのn型不純物を含むガスを所定の流量で供給するのであるが、その流量を制御することで、図2のように一定の濃度から第1の所定位置で徐々に濃度が増加し、第2の所定位置(ピーク位置)から以降は徐々に濃度が減少し、第3の所定位置から一定の濃度となる不純物濃度分布とする。
その後通常のプロセスを経過して一方の表面にpアノード層211を形成し、その上にアノード電極212を形成する(図44)。その後裏面側より前記バルクウェハ200をバックグラインドにより所定の厚さまで切削する(図45)。その後裏面にリン等のn型不純物イオン(不純物214)を所定のドーズ量でイオン注入213を行い(図46)、所定の温度で熱処理を行い、nカソード層215を形成し、その上にカソード電極216を形成する(図47)。このnカソード層215の表面濃度は、カソード電極216とのコンタクトをとるために1×1017cm-3以上であることが望ましい。
リンによるn型で高比抵抗のFZによるバルクウェハ200(図48)に所定の前処理を施し、リン等のn型不純物を含む高比抵抗の第1エピタキシャル層220を形成する(図49)。その後、リン等のn型イオン(不純物222)を所定の濃度でイオン注入221を行い、欠陥回復の熱処理を施す(図50)。その後リン等のn型不純物を含む第2のエピタキシャル層223を形成する(図51)。形成後に、前記イオン注入で導入した不純物222を、熱拡散(ドライブイン)する(図52)。ここで、イオン注入濃度は、前記したように、5×1011cm-2以下、望ましくは2×1011cm-2以下であることがよい。
一方、熱拡散については、本実施例で用いたリン元素の場合、拡散係数は1250℃で3×10-12 cm2 /s、このとき拡散を100時間行うと拡散長√Dtは10.4μmである。プロセスシミュレーションによれば、1250℃で80時間拡散すれば、この通りの拡散となり、ドリフト層平均濃度Ndm(8.4×1013cm-3)との2点の交点間の距離は約50μmとなる。このときドリフト層内最大濃度Npは1.9×1014cm-3となり、Np/Ndmは2.3である。よってほぼ所望の分布となる。拡散時間は、そのままプロセス処理時間となるため、一工程所要時間をできるだけ増加しないようにしたい。よって拡散温度をある程度高くする必要がある。前記の考察により、拡散温度は、できれば1200℃以上が望ましい。理科年表に掲載されているように、Siの融点は1412℃であるため、拡散温度はそれ以下でなければならない。
図55から図59は、この発明の第16実施例の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。
アンチモン、ヒ素等のn型で低比抵抗のCZ(FZの場合もある)によるバルクウェハ100(図55)に所定の前処理を施し、リン等のn型不純物を含む高比抵抗のエピタキシャル層120を形成する。この時、濃度分布を一様にする(図56)。その後通常のプロセスにより、一方の表面にpアノード層121やnカソード層123およびアノード電極122を形成する(図57)。この段階までは、従来の方法と差異はない。その後、アノード側より軽イオン照射124をする(図58)。軽イオン125は、ヘリウムイオン、プロトン、デュトロンなどがあるが、図58では、プロトンを照射した。前記軽イオンは、所望の深さに局所的に欠陥を生成することができる(例えば、電気学会編のパワーデバイスハンドブックを参照)。尚、軽イオン照射124をカソード側より行って構わない。
しかし、特開平9−232332号公報では、IGBTのゲート部にカウンタードープとして用いられており、本発明のように、nドリフト層への不純物として用いることとは本質的に用途が異なる。
また、特開2000−77350号公報では、単にゲートターンオフサイリスタ「GTO」の半導体基板のドナー化をするためだけの記述であり、本発明のように、ドナー化によって形成する層の機能、それによって得られる素子内部の物理的効果、さらには素子そのものの電気的特性上の効果、およびその素子を用いることで得られる産業上の効果については全く示唆されていない。さらに再公表:国際公開番号WO00/16408の場合、ドナー化によって形成する層は前記の従来例Cの図のようにnカソード層に接するところに形成するため、本発明の構造とは本質的に形成する位置、物理的効果が異なる。
この第16実施例では、前記したように、nドリフト層120の不純物濃度分布を、プロセス後段の比較的低温にて形成することが特徴である。プロトン照射量は、裏面電極形成の前段階に、1×1011cm-2から1×1014cm-2で照射することが望ましい。さらに熱処理温度は300℃以上600℃以下であることがよい。1×1011cm-2で300℃の熱処理では、FZウェハの濃度8×1013cm-3に対し、ドナー化濃度が1.0×1014cm-3と極めて近い値となり、ドナー化の効果が小さい。また、格子欠陥も多数残っているためライフタイムが約0.1μsと低かった。
一方1×1014cm-2、300℃では、ドナー化濃度が3×1014cm-3となるものの、格子欠陥が多くライフタイムが約0.01μsと極めて低くなってしまった。他に、600℃以上の熱処理ではドナー化が生じないため、意味がない。よって、例えば1×1012cm-2の照射、350℃熱処理では、ドナー化およびライフタイム値が適正となった。なお軽イオンは他にヘリウム、デュトロンがあるが、欠陥の半値幅(結晶欠陥層の厚さ)との兼ね合いから、プロトンがドナー化幅が約40μmと、ほぼ所望の分布となる。
図60から図65は、この発明の第17実施例の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。
尚、軽イオンの局在領域でのライフタイムの低下を、素子特性向上のため積極的に利用しても構わない。
図66から図71は、この発明の第18実施例の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。
この製造方法は、第16実施例と殆ど同じであるが、図49の第1エピ成長層220の形成を省略して、バルクウエハ200にイオン注入し、その上に第2エピ成長層223を形成した点が異なる。このように第1エピ層220を省略することで、第16実施例より製造コストを低くすることができる。
同図(c)は、図28の逆阻止IGBTを用いたAC−AC直接変換用マトリクスコンバーターである。特に、図82(a)に適用したときの放射電磁ノイズを測定した結果が図83である。この図は、外部の電磁ノイズを遮断した電波暗室にて同インバータを動作させたときのノイズスペクトルである。図から明らかな様に、本発明のダイオードを使用したインバータの方が、10dB以上のノイズ低減ができている。
図84は、本発明品(n- 層総厚117μm)、従来品B(同117μm)、および従来品Bのn- 層厚が130μmの場合それぞれの逆回復波形を示した図である。いずれも、Vf=1.7Vである。従来型の場合、発振を抑えるには図の様に130μmまで厚くする必要がある。このとき逆回復損失Errは0.609mJである。一方、本発明品は117μmで発振しておらず、逆回復損失は、0、328mJであり、130μm品と比べて46%もの損失削減となる。
1a 実効nバッファ層
2 pアノード層
3 nカソード層
4 アノード電極
5 カソード電極
10 nドリフト層
10a nバッファ層
10b、10c 一定不純物濃度層
11 nドリフト層
11a nバッファ層
11b、11c 一定不純物濃度層
12 nドリフト層
12a nバッファ層
12b 一定不純物濃度層
20 nドリフト層
20a nバッファ層
20b、20c 一定不純物濃度層
21 アノード層
21a p領域
21b ショットキー領域
22 アノード層
22a p領域
22b p- 領域
23 アノード層
23a p領域
23b ショットキー領域
23c トレンチ
23d 絶縁膜
31 nドリフト層
32a pウエル領域
32b nソース領域
32c ゲート絶縁膜
32d ゲート電極
32e 層間絶縁膜
32f トレンチ
33 nドレイン層
34 ソース電極
35 ドレイン電極
41 nドリフト層
42a pウエル領域
42b nエミッタ領域
42c ゲート絶縁膜
42d ゲート電極
42e 層間絶縁膜
43 pコレクタ層
43a 側面pコレクタ層
44 エミッタ電極
45 コレクタ電極
51 nドリフト層
52a p層(ダイオードのpアノード層)
52b nカソード層(サイリスタ)
52c ゲート電極
53 pアノード層(サイリスタ)
53a nカソード層(ダイオード)
54 カソード電極(サイリスタ)
54a アノード電極(ダイオード)
55 アノード電極(サイリスタ)/カソード電極(ダイオード)
Claims (3)
- 第1導電型のFZ半導体基板の第1主面の表面に、第2導電型のアノード層とアノード電極を形成し、該FZ半導体基板の第1主面からプロトンを注入し、前記FZ半導体基板の第2主面を切削し薄くし、該切削した面に第1導電型の不純物をイオン注入し、熱処理し、カソード層を形成し、カソード電極を形成することを特徴とする半導体装置の製造方法。
- 前記プロトン照射量が1×10 11 cm -2 以上で、1×10 14 cm -2 以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記熱処理の温度が300℃以上で600℃以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009131921A JP5359567B2 (ja) | 2002-02-20 | 2009-06-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002042469 | 2002-02-20 | ||
JP2002042469 | 2002-02-20 | ||
JP2009131921A JP5359567B2 (ja) | 2002-02-20 | 2009-06-01 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002214657A Division JP4539011B2 (ja) | 2002-02-20 | 2002-07-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224794A true JP2009224794A (ja) | 2009-10-01 |
JP5359567B2 JP5359567B2 (ja) | 2013-12-04 |
Family
ID=41241206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009131921A Expired - Lifetime JP5359567B2 (ja) | 2002-02-20 | 2009-06-01 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5359567B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105405870A (zh) * | 2015-12-03 | 2016-03-16 | 厦门元顺微电子技术有限公司 | 一种快速软恢复二极管的制作方法 |
US9484445B2 (en) | 2012-08-22 | 2016-11-01 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
CN117423749A (zh) * | 2023-12-19 | 2024-01-19 | 山东大学 | 一种改善短路能力的SiC MOSFET器件 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58216473A (ja) * | 1982-06-11 | 1983-12-16 | Hitachi Ltd | ダイオ−ド |
JPH08125200A (ja) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH09232332A (ja) * | 1996-02-27 | 1997-09-05 | Fuji Electric Co Ltd | 半導体装置 |
JPH10200132A (ja) * | 1997-01-10 | 1998-07-31 | Fuji Electric Co Ltd | 高速ダイオード |
WO2000031800A1 (fr) * | 1998-11-26 | 2000-06-02 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semiconducteur et son procede de fabrication |
JP2000260778A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2001156299A (ja) * | 1999-11-26 | 2001-06-08 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
JP2001160559A (ja) * | 1999-12-01 | 2001-06-12 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
-
2009
- 2009-06-01 JP JP2009131921A patent/JP5359567B2/ja not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58216473A (ja) * | 1982-06-11 | 1983-12-16 | Hitachi Ltd | ダイオ−ド |
JPH08125200A (ja) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH09232332A (ja) * | 1996-02-27 | 1997-09-05 | Fuji Electric Co Ltd | 半導体装置 |
JPH10200132A (ja) * | 1997-01-10 | 1998-07-31 | Fuji Electric Co Ltd | 高速ダイオード |
WO2000031800A1 (fr) * | 1998-11-26 | 2000-06-02 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semiconducteur et son procede de fabrication |
JP2000260778A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2001156299A (ja) * | 1999-11-26 | 2001-06-08 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
JP2001160559A (ja) * | 1999-12-01 | 2001-06-12 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9484445B2 (en) | 2012-08-22 | 2016-11-01 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
CN105405870A (zh) * | 2015-12-03 | 2016-03-16 | 厦门元顺微电子技术有限公司 | 一种快速软恢复二极管的制作方法 |
CN117423749A (zh) * | 2023-12-19 | 2024-01-19 | 山东大学 | 一种改善短路能力的SiC MOSFET器件 |
CN117423749B (zh) * | 2023-12-19 | 2024-03-05 | 山东大学 | 一种改善短路能力的SiC MOSFET器件 |
Also Published As
Publication number | Publication date |
---|---|
JP5359567B2 (ja) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4539011B2 (ja) | 半導体装置 | |
US11823898B2 (en) | Semiconductor device and method for manufacturing the same | |
EP3242330B1 (en) | Diode and power convertor using the same | |
US9870923B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
JP5365009B2 (ja) | 半導体装置およびその製造方法 | |
US7932583B2 (en) | Reduced free-charge carrier lifetime device | |
JP3968912B2 (ja) | ダイオード | |
US10411093B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2009188336A (ja) | 半導体装置およびその製造方法 | |
US8829533B2 (en) | Silicon carbide semiconductor device | |
JP4096838B2 (ja) | 半導体装置およびその製造方法 | |
US20140117406A1 (en) | Reverse blocking mos semiconductor device and manufacturing method thereof | |
JP5359567B2 (ja) | 半導体装置およびその製造方法 | |
JP2008251679A (ja) | ダイオード | |
JP2006245475A (ja) | 半導体装置及びその製造方法 | |
US6218683B1 (en) | Diode | |
JP2008010846A (ja) | 半導体装置及び半導体電力変換装置 | |
JP2001102392A (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP2011507301A (ja) | ダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5359567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |