JPS58216473A - ダイオ−ド - Google Patents

ダイオ−ド

Info

Publication number
JPS58216473A
JPS58216473A JP9919682A JP9919682A JPS58216473A JP S58216473 A JPS58216473 A JP S58216473A JP 9919682 A JP9919682 A JP 9919682A JP 9919682 A JP9919682 A JP 9919682A JP S58216473 A JPS58216473 A JP S58216473A
Authority
JP
Japan
Prior art keywords
layer
type
diode
region
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9919682A
Other languages
English (en)
Other versions
JPH033954B2 (ja
Inventor
Yoshiteru Shimizu
清水 喜輝
Masami Naito
正美 内藤
Yoshio Terasawa
寺沢 義雄
Susumu Murakami
進 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9919682A priority Critical patent/JPS58216473A/ja
Publication of JPS58216473A publication Critical patent/JPS58216473A/ja
Publication of JPH033954B2 publication Critical patent/JPH033954B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は pln  また+1  pνn ダイオード
に関し、特にその逆回復特性をソフトリカバリーとした
ダイオードIこ関する。
最近、装置の小型軽量化および効率向上の面から電子機
器の高周波化が進んでいる。こねに伴ない機器に組み込
まわる半導体電子部品に対する高周波化の要望が強い。
整流素子として用いられているダイオードについても例
外で11なく、高周波化、即ち高速化が可能な高速ダイ
オードの需要が大きい。
高速ダイオードlこ要求される主な特性として、逆回復
時間が短いことが上げられる。ダイオードの逆回復時間
 trr は第1図に示すように、つぎの2種の期間か
ら成っている。
(1)ダイオードの電流が順方向の IFからOまで減
少して逆電流が流ねはじめた時点から、逆電流がその最
大値 lRp  になる時点までの、ダイオ−ドが短絡
状態となっている期間1s (2)前記期間、 11Iの後、逆電流がほぼ0になる
までの、ダイオードが逆阻止能カを回復する期間tdこ
の場合、通常、期間 t6としては、第1図にも示した
ように、逆電流がせん頭値 lR2の90%と20%1
こ減少する点な結び、仁の直線と時間軸の交点を求め、
この点と逆電流がせん[1に達した時点との時間差をと
っている。なお、第1図において、V、  11、ダイ
オードのアノード・カソード間電圧をあられしている。
ダイオードが高速動作するために+J、周知のように、
逆回復時間trrが短いことが望ましい。一方、ダイ1
−ドの逆電流がそのせん頭 l□、に違してがら、阻止
能力を完全に回復する嘘での期間 t8があまり蝮いと
、このダイオードを組み込んだ回路に存在するインダク
タンス成分りにより−Ldtなる訪起起電力が大キ<す
り、いわゆるスパイクノイズ発生の原因となる。
このようなスパイクノイズを低減するには、ダイオード
が逆阻止能力を回復する期間t、が長いことが望ましい
。しかし逆回復時間 trr  には制限があり、蘭記
期間 tdをむやみに長くすることはできない。したが
って、この制限の範囲内でt8を長くし、かつダイオー
ドが短絡状態にある期間t、と、阻止能力を回復する期
間1.  との比t−8が大きいことが望ましい。
このように 1. / 1.  の値が大きい特性を、
一般にソフトリカバリーな特性と呼んでいる。
第2図は、一般的な pln  または pvn  構
造ダイオードの不純物濃度分布を示す。この構造では、
比較的不純物濃度の低い1層(n形像不純物濃度層)ま
たはV層(p形像不純物濃度+1 )なp、n両高濃度
層の間にはぎんだ構造になっている。
以下の説明では、この構造を単に pin  (構造)
       1と呼ぶことにする。
このような pIn  構造ダイオードに逆方向電圧が
印加された時、空乏層は、濃度の低いl噛全体に広がり
、n形高濃度層で止まる。本構造によりば、9口構造に
比べて、同じ耐圧を得るのに素子の厚みを薄くできるた
め、順電圧降下を小さくできるという長所がある。
ところで、ダイオードが逆回復する現象を素子内部のキ
ャリヤの動きから見ると、 (1)先ず、逆電流が流ね始めてから、そのせん@−値
 lRp  に達するまでの期間t、は、ダイオードの
pn接合が空乏化し、接合が逆回復するまでの期間であ
り、 (2)  また、逆電流がせん頭値からはゾ0まで減少
する期間 t6  は、pn接合が回復した後、残存す
るキャリヤが再結合などにより消滅してゆく期間に相当
する。
一般に、ダイオードを高速化するためには、重金属など
のライフタイムキラーをドーピングする方法が取られて
いる。しかし、この方法による場合は、ライフタイムキ
ラーをドーピングすることで、キャリヤの消滅を速めて
いるため、逆回復時間 trr  が短かくなると同時
に、逆阻止能力回復時間tdも短かくなってしまう。
前述のように、ダイオードを高速化し、同時にその特性
なソフト・リカバリーとすることは、容易ではなかった
本発明の目的は、逆阻止能力回復時間t、を長くするこ
とによって前記 1d/1.を大きくし、ソフトリカバ
リーな特性を実現したダイオードを提供することにある
前記目的な達成するために1本発明においては、pln
  または pvn ダイオードにおいて、p層とn層
との間に設けられた低不純物濃度領域内に、これと同じ
導電型で、かつこねよりも高不純物濃度の領域な、前記
p層およびn層と接しないように設けるようにしている
以下に、図面を参照して本発明の詳細な説明する。@1
0図は本発明の一実施例の断面構造図である。図におい
て、1はn層、2およびJ ij 1層。
3はn層、6はp層であり、こわらの各層は図示の順序
で互いに隣接するように形成さオ]る。
第3図は、第10図に示した plnln  構造な有
し、かつその逆回復巷性がいわゆるソフトリカバリーと
な石様な、本発明のダイオードの不純物濃度分布の一例
を示す。
第3図および第10図から明らかなように、本実施例は
、従来のpin  構造ダイオードの1層の中に、こね
と同じ導電型で、かつ不純物濃度の高い層を設けたこと
が特徴になっている。
このような構造では、基板の高濃度不純物層1と1層の
内部に設けられた高濃度不純物層3とで囲まねた1層2
の領域では、隣接する高濃度不純物層がキャリヤに対す
る電位障壁となるため、この中にあるキャリヤはとじ込
められた形になり消滅しにくい。
このため、pn接合が逆回復した後でも、1層2の領域
内にあるキャリヤの消滅速度が遅く、従来の pin 
 構造ダイオードに比べて、逆回復特性はソフトリカバ
リーとなる。
第4図1才、従来の pln  構造ダイオードおよび
本実施例の構造をもつダイオードの、逆回復時の電流波
形告示す。また、第5図(a) + (blはそわぞわ
従来の pin 構造ダイオードおよび本実施例のダイ
オードの、素子内部におけるキャリヤ(電子)濃度分布
の時間変化を示す図である。
第5図(a)と(b)の対比からも明らかなようCζ、
両方のダイオードの構造は、本実施例のダイオードにお
いて、1層の中に厚さ2μm、 不純物濃度lXl0C
I11  の高濃度領域が設けられ、かつこの高濃度領
域と高濃度の基板ウェハとの間に厚さ5μmの1層が設
けられている他は、同じである。         □
つぎに、第4図および第5図(a) (b)を参照して
、両方のダイオードにおける電流波形の時間変化と素子
内部のキャリヤ濃度分布の時間変化を対比して見てゆく
先ず時刻tlでは、両方のダイオードとも−pn接合付
近のキャリヤ(1未だかなり残っている、時刻t、にな
ると、pn接合が空乏化しつつあることが分かる。時刻
t、において、従来の plnダイオードでは、pn接
合が、はぼ完全に空乏化し、電流波形も逆電流のせん順
位に達している。この時点でpn接合は回復している。
一方、この時刻t、において、本実施例のダイオードで
はpn接合の空乏化の噴合いは幾分小さい。こわは、空
乏層が止まるi層の中に設けられたれ形高濃度層3の不
純物濃度が、従来のpinダイオードのn形高濃度層に
比べて低く、空乏層がより容易に広がるためである。
時刻 t4になると、従来の pInダイオードでは逆
電流が減少しはじめ、1層内部にある残留キャリヤが急
激に減少してゆく。−力、本実施例のダイオードでは、
この時刻に、pn接合がほぼ完全に空乏化し、接合が回
復していることがわかる。
こねに対して、本実施例のi形高濃度層3とn形基板1
とで挾まわた1層2におけるキャリヤ濃度の変化は小さ
く、この時点では、多量のキャリヤが残っている。すな
わち、n形高濃度層3がホールに対する電位障壁な形成
するため、キャリヤが閉じ込められた形になっており、
電子も中性条件を満たすためほぼ同じ濃度分布にな企。
時刻1sになると、従来の pIn ダイオードの逆電
流は殆んど零になっている。一方、本実施例のダイオー
ドでは、pH6に隣接した1層4内のキャリヤは殆んど
消滅しているのに対して、n形基板1に隣接した1層2
内のキャリヤは未だ多く残っている。したがって、電流
減少の度合は、従来の pin  ダイオードに比べて
ゆるやかである。
以上において見て来たように、本実施例の構造のダイオ
ードでは、従来の p%n構造ダイオードに比べて逆回
復特性はソフト・リカバリーな特性となる。
ところで、ダイオードの緒特性のうち、この他に重要な
特性として順方向電圧降下がある。第6図は、第5図(
al 、 fblに示した不純物濃度分布のダイオード
、および同図(blにおいて領域3の不純物濃度をI 
X 10 ”cm−”  としたダイオードの、順方向
電圧−電流特性を示す実測例である。
第6図において、曲線1は従来の pin  ダイオー
ド、曲線2.3は、第3図に示す領域3の不純物濃度な
そわぞわI X 10 ” an−” 、 I X 1
0 ” crt*−”とした場合をあられしている。な
詔、この場合の素子の接合面積は0.16cm+”であ
る。
この図から分るように、領域3の不純物濃度が高いほど
、同一電流(密度)に対する順電圧降下は大きくなるが
、その違いは高々0.03V程度である。このように、
従来の pin  ダイオードの1層内に、こねと同じ
導電形の高不純物層3な加えた構造としても、順電圧降
下の増加は僅かである。
こ\で、第7図を参照して、前記実施例(第10図)、
の構造なもつダイオードの製造方法を述べる。
先ず、ウェハー径75閤、厚さ300μm、抵抗率0.
01Ω備(不純物濃度5 x 10IscWL−” )
、面方位(111)、オフアングル1〜2°のn形シリ
コン鍵面基板ウェハ1を用意する(同図a)。
この鏡面ウェハの片面に、i形高抵抗層、すなわち1層
2(100Ω信+5X10  cm  )を、厚さ5μ
mだけエピタキシャル成長させる(同図b)。
このエピタキシャル成長層は、例えば5iHCJsを、
シリコン原料PR,をF−パント原料として、H8中で
1100cc、約8分間の反応させることによって得ら
れる。
・N 次に、このエピタキシャル成長させた同じ面に、n形の
低抵抗層3(0,25Ωα、1束1017α−8)な、
厚さ2μmだけエピタキシャル成長させる(同図C)。
この製造法は、先の1層2のエピタキシャル成長と同様
で、ドーパント原料であるPH,とシリコン原料である
81HC1,の濃度比を変え第1ばよい。
更にこの上に、3層目のn形エピタキシャル層4を成長
させる(同図d)。この層4−の抵抗率は、第1層目の
エピタキシャル層と同様1000G で厚さは11μm
である。
次に、ウェハ表面に酸化膜5を約0.1μm形成する。
引き続いて、pエミッタ層6を形成するため、酸化膜5
を介して、ボロンをイオン注入により打ち込む(同図e
)。この場合の加速電圧は150 KeV、  ト−ス
llj約I X 10”cm  ”T!;l)ル。
この後、1100℃、600 分間、窒素中のアニール
な実施することにより1表面濃度約lXl0”α  、
深さ約1μmのpエミツタ層6が形成される(同図f)
このようにして接合成形を終えたシリコンウェハに、A
J電極7(厚さ4μm)を、真空蒸着法とホトエツチン
グ技術により形成しく同図g)、ウェハな4mm四方の
チップに分割して本実施例素子は完成する。
第8図は、本発明の他の実施例の不純物濃度分布を示す
図である。本構造は、基板ウェハ1とpエミッタ層6間
のi層内に設ける高濃度層を複数にしたもので、順電圧
降下の低減を図ったものである。この場合、図からも明
らかなように、p Q領域から遠い層はど高不純物濃度
になるようにするのがよい。
第9図も本発明の他の実施例の不純物濃度分布な示す図
である。この例は、1層と、1層の中に設けらねた高濃
度層とな、連続的なエピタキシャル成長により形成した
もので、製造工程の簡略化を図ったものである。
エピタキシャル成長を連続的に盲なっているため、各不
純物層の境界は階段状とはならないが、素子性能的には
本発明の基本形(第3図)と大きな差異はない。
以上の実施例(才いずわも、n形シリコン基板に接合を
形成した構造になっているが、p形シリコン基板を用い
て、接合形成をこむとは対称的に行なっても、本発明の
作用効果が変らないことは言うまでもない。なお、低不
純物濃度層に形成する高不純物濃暖層は、ダイオードの
断面全体にわたって設けることは必ずしも必要ではなく
、断面の一部に設けてもそわなりの効果が得られること
は明らかである。
【図面の簡単な説明】
第1図はダイオードの逆回復時の電圧、電流波形とt、
、  l  td t  trr  (逆回復時間)の
定義を示す図、第2図は従来の pin 構造ダイオー
ドの不純物濃度分布を示す図、第3図は本発明の一実施
例における不純物濃度分布を示す図、第4図は従来の 
pin  ダイオードと本発明のダイオードの逆回復時
の電流波形の比較を示す図、第5図(&)。 (blは第4図に示した各ダイオードのキャリヤ(電子
)濃度分布の時間変化を示す不純物濃度分布図、第6図
は従来の pln  ダイオードと本発明のダイオード
の順方向電圧−電流特性の比較を示す図、第7図は本発
明のダイオードの製造方法を示す工程図、第8図および
第9図は本発明のその他の実施例における不純物fIk
度分春分布す図、第10図は本発明の一実施例の断面構
造を示す図である。 l・・・基板ウェハ、2・・・高抵抗エピタキシャル層
、3・・・低抵抗エピタキシャル層、4・・・高抵抗エ
ピタキシャル層、6・・・pエミッタ層、7・・M電極 代理人弁理士 平 木 道 人 才1図 第3図 才4図 牙 5 図 (Ql 入  6b  り・  も の 距 −+tL  (ト
Jmlrh) ゑ  品  い  5  の  比  K  +prm
オ6図 I領置HF*下 (Vl 第10図 オ 7 図 (01<e) 才8図 3Ir9図

Claims (2)

    【特許請求の範囲】
  1. (1)p彫工純物濃変領域、こねに隣接するn彫工細物
    濃度領域および的記両領域間に介在する低不純物#度領
    域よりなるタイオードlとおいて、低不純物濃度領域内
    に、こむと同じ導it型で、かつ高不純物濃度の領域が
    少なくとも一つ形成さねたことを特徴とするダイオード
  2. (2)低不純物濃度領域内に形成さゎた複数の高不純物
    濃度領域における各不純物一度が、こむと反対導電型の
    領域から離ねた領域はど、高a度になるようにさねたこ
    とを特徴とする特許請求の範囲第1項記載のダイオード
JP9919682A 1982-06-11 1982-06-11 ダイオ−ド Granted JPS58216473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9919682A JPS58216473A (ja) 1982-06-11 1982-06-11 ダイオ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9919682A JPS58216473A (ja) 1982-06-11 1982-06-11 ダイオ−ド

Publications (2)

Publication Number Publication Date
JPS58216473A true JPS58216473A (ja) 1983-12-16
JPH033954B2 JPH033954B2 (ja) 1991-01-21

Family

ID=14240889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9919682A Granted JPS58216473A (ja) 1982-06-11 1982-06-11 ダイオ−ド

Country Status (1)

Country Link
JP (1) JPS58216473A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141515A (ja) * 2000-10-31 2002-05-17 Fuji Electric Co Ltd 半導体装置
JP2004039842A (ja) * 2002-07-03 2004-02-05 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2006049473A (ja) * 2004-08-03 2006-02-16 Toyota Central Res & Dev Lab Inc 縦型半導体装置
JP2007096348A (ja) * 2001-02-23 2007-04-12 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2007123932A (ja) * 2001-02-23 2007-05-17 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009224794A (ja) * 2002-02-20 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法
WO2011105434A1 (ja) * 2010-02-23 2011-09-01 富士電機ホールディングス株式会社 半導体装置
JP5282818B2 (ja) * 2009-05-28 2013-09-04 トヨタ自動車株式会社 ダイオードの製造方法、及び、ダイオード

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4655350B2 (ja) * 2000-10-31 2011-03-23 富士電機システムズ株式会社 半導体装置
JP2002141515A (ja) * 2000-10-31 2002-05-17 Fuji Electric Co Ltd 半導体装置
JP2007096348A (ja) * 2001-02-23 2007-04-12 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2007123932A (ja) * 2001-02-23 2007-05-17 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009224794A (ja) * 2002-02-20 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2004039842A (ja) * 2002-07-03 2004-02-05 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2006049473A (ja) * 2004-08-03 2006-02-16 Toyota Central Res & Dev Lab Inc 縦型半導体装置
JP5282818B2 (ja) * 2009-05-28 2013-09-04 トヨタ自動車株式会社 ダイオードの製造方法、及び、ダイオード
US8766413B2 (en) 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法
JP5569532B2 (ja) * 2009-11-02 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
US9070658B2 (en) 2009-11-02 2015-06-30 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9252209B2 (en) 2009-11-02 2016-02-02 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10043865B2 (en) 2009-11-02 2018-08-07 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20180350902A1 (en) 2009-11-02 2018-12-06 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10847608B2 (en) 2009-11-02 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10868111B2 (en) 2009-11-02 2020-12-15 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10998398B2 (en) 2009-11-02 2021-05-04 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011105434A1 (ja) * 2010-02-23 2011-09-01 富士電機ホールディングス株式会社 半導体装置
JP5607720B2 (ja) * 2010-02-23 2014-10-15 良孝 菅原 半導体装置
US8896084B2 (en) 2010-02-23 2014-11-25 Yoshitaka Sugawara Semiconductor device

Also Published As

Publication number Publication date
JPH033954B2 (ja) 1991-01-21

Similar Documents

Publication Publication Date Title
US5365102A (en) Schottky barrier rectifier with MOS trench
TWI626753B (zh) Bidirectional through semiconductor device and method of fabricating the same
US5241195A (en) Merged P-I-N/Schottky power rectifier having extended P-I-N junction
CN116344592B (zh) 一种二极管器件及其制作方法
TW202038473A (zh) 二極體結構及其製造方法
JP3951738B2 (ja) 半導体装置の製造方法
JPS58216473A (ja) ダイオ−ド
CN105789331A (zh) 半导体整流器件及其制作方法
CN107393952B (zh) 一种具有复合介质层结构的结势垒肖特基二极管
JP2002246609A (ja) 半導体装置
CN112951905A (zh) 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法
CN110534582B (zh) 一种具有复合结构的快恢复二极管及其制造方法
US20090146238A1 (en) Cmos-based planar type silicon avalanche photo diode using silicon epitaxial layer and method of manufacturing the same
JP3468571B2 (ja) 半導体装置
US10069000B2 (en) Bipolar non-punch-through power semiconductor device
JPH07273354A (ja) ダイオ−ド
JP2003124478A (ja) 半導体装置
US4477824A (en) Light emitting device for optical switching
US20220115532A1 (en) Power semiconductor device and manufacturing method therefor
JP3103665B2 (ja) 半導体装置
US4586070A (en) Thyristor with abrupt anode emitter junction
CN116190420B (zh) 一种快恢复二极管结构及其制备方法
US11515395B2 (en) Gallium nitride power device and manufacturing method thereof
CN217306513U (zh) 一种逆导型半导体装置
CN219513116U (zh) 一种高电阻场板屏蔽栅沟槽型场效应管器件