TW202038473A - 二極體結構及其製造方法 - Google Patents
二極體結構及其製造方法 Download PDFInfo
- Publication number
- TW202038473A TW202038473A TW108112455A TW108112455A TW202038473A TW 202038473 A TW202038473 A TW 202038473A TW 108112455 A TW108112455 A TW 108112455A TW 108112455 A TW108112455 A TW 108112455A TW 202038473 A TW202038473 A TW 202038473A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor layer
- conductive semiconductor
- type conductive
- layer
- diode structure
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 187
- 239000002184 metal Substances 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000011084 recovery Methods 0.000 description 14
- 238000005457 optimization Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本案提供一種二極體結構及其製造方法。其結構包括第一金屬層、第一型的導電性半導體層、第二型的導電性半導體層、溝渠部以及第二金屬層。第一型的導電性半導體層形成於第一金屬層之上。第二型的導電性半導體層形成於第一型的導電性半導體層之上。第一型的導電性半導體層與第二型的導電性半導體層具有相反的導電性，且成一PN接面。溝渠部穿設於第二型的導電性半導體層與第一型的導電性半導體層，與第一型的導電性半導體層形成第一接觸面，與第二型的導電性半導體層形成第二接觸面。第二金屬層形成於第二型的導電性半導體層與溝渠部之上。
Description
本案係關於一種二極體結構，尤指一種溝渠混合式PIN蕭特基二極體結構及其製造方法。
二極體為電路系統中常見的零組件之一，並廣泛地應用於各式產品設備中。而因應不同的應用，二極體結構可以有不同的變化。例如PIN二極體與蕭特基二極體均可作為功率二極體之應用。其中PIN二極體具有高擊穿電壓以及低反向電流，但PIN二極體的其開關速度慢。另一方面蕭特基二極體的開關速度快且具有低導通壓降以及高正向導通電流，但蕭特基二極體的漏電特性差。因此，遂有將PIN二極體與蕭特基二極體整合於一二極體結構中，構成一混合式PIN蕭特基二極體(Merged PIN Schottky diode)，以達到最佳的開關特性。惟市場上整合有PIN二極體與蕭特基二極體之混合式PIN蕭特基二極體，其結構堆疊複雜，整體體積趨大，不利結構微型化，且其漏電特性無法符合高頻應用需求。
有鑑於此，實有必要在提供一種溝渠混合式PIN蕭特基二極體結構(Trench Merged PIN Schottky diode)及其製造方法，以解決前述問題，同時簡化整體結構，提昇製程精確度，達到優化二極體特性之目的。
本案之目的在於提供一種二極體結構及其製造方法。利用溝渠結構架構之溝渠混合式PIN蕭特基二極體結構(Trench Merged PIN Schottky diode)，有利於縮小整體結構尺寸，同時優化二極體結構的特性。使二極體結構可提昇單元密度、縮小驟回崩潰(snapback)的問題，並符合高電壓應用需求，達到恢復時間快 (開關損耗低)以及軟恢復(soft recovery)特性(電壓尖峰低、EMI低，系統效率高)等電性優化的目的。
本案之另一目的在於提供一種二極體結構及其製造方法。透過溝渠結構之導入，於製程中易於控制導電性半導體材料之摻雜，提昇不同導電性半導體層之間接面的準確度，進而優化二極體結構之性能。另一方面，溝渠的設計更可視實際應用需求圍設半導體單元，使二極體結構可提昇單元密度、縮小驟回崩潰(snapback)的問題，並符合高電壓應用需求，達到恢復時間快 (開關損耗低)以及軟恢復﹙soft recovery﹚特性(電壓尖峰低、EMI低，系統效率高)等電性優化的目的。
為達前述目的，本案提供一種二極體結構，其包括第一金屬層、第一型的導電性半導體層、第二型的導電性半導體層、至少一溝渠部以及第二金屬層。第一型的導電性半導體層形成於第一金屬層之上。第二型的導電性半導體層形成於第一型的導電性半導體層之上，其中第一型的導電性半導體層與第二型的導電性半導體層具有相反的導電性，且於第一型的導電性半導體層與第二型的導電性半導體層之間形成一PN接面。至少一溝渠部穿設於第二型的導電性半導體層與第一型的導電性半導體層，與第一型的導電性半導體層形成一第一接觸面，且與第二型的導電性半導體層形成一第二接觸面。第二金屬層形成於第二型的導電性半導體層與至少一溝渠部之上。
於一實施例中，至少一溝渠部由一多晶矽材料層所構成，且多晶矽材料層與第一型的導電性半導體層以及第二型的導電性半導體層之間更設置有一氧化層。
於一實施例中，至少一溝渠部由一導電材料層所構成，且導電材料層與第一型的導電性半導體層以及第二型的導電性半導體層之間更設置有一氧化層。
於一實施例中第一型的導電性半導體層為一N型的導電性半導體層，第二型的導電性半導體層為一P+型的導電性半導體層。
於一實施例中，第一接觸面之面積大於第二接觸面之面積。
於一實施例中，第二型的導電性半導體層更自至少一溝渠部的側壁向至少一溝渠部的底部延伸。
於一實施例中，第一金屬層為一陰極電極，第二金屬層為一陽極電極。
於一實施例中，第一金屬層與第一型的導電性半導體層之間更包括一第一型摻雜的導電性半導體層。
於一實施例中，至少一溝渠部更圍設形成至少一半導體單元結構區。
為達前述目的，本案另提供一種二體極結構之製造方法，包括步驟：(a) 提供一基板，基板包括一第一金屬層與一第一型的導電性半導體層，其中第一型的導電性半導體層形成於第一金屬層之上；(b) 形成至少一溝渠，自第一型的導電性半導體層的一表面穿設於第一型的導電性半導體層之內；(c) 通過第一型的導電性半導體層的表面摻雜一第二型的導電性半導體材料至部份的第一型的導電性半導體層，形成一第二型的導電性半導體層，其中第一型的導電性半導體層與第二型的導電性半導體層具有相反的導電性，且於第一型的導電性半導體層與第二型的導電性半導體層之間形成一PN接面；(d) 以一導電材料填充至少一溝渠，形成一至少一溝渠部，其中至少一溝渠部與第一型的導電性半導體層形成一第一接觸面，且至少一溝渠部與第二型的導電性半導體層形成一第二接觸面；以及(e) 形成一第二金屬層，設置於第二型的導電性半導體層與至少一溝渠部之上。
於一實施例中，步驟(b)包括：(b1)蝕刻第一型的導電性半導體層，形成至少一溝渠；以及(b2)於至少一溝渠之內壁形成一氧化層。
於一實施例中，導電材料為一多晶矽材料或一金屬材料。
於一實施例中，第一型的導電性半導體層為一N型的導電性半導體層，第二型的導電性半導體層為一P+型的導電性半導體層。
於一實施例中，第一接觸面之面積大於第二接觸面之面積。
於一實施例中，第二型的導電性半導體層更自至少一溝渠部的側壁向至少一溝渠部的底部延伸。
於一實施例中，步驟(c)係利用一擴散法或一離子植入法形成第二型的導電性半導體層。
於一實施例中，第一金屬層為一陰極電極，第二金屬層為一陽極電極。
於一實施例中，第一金屬層與第一型的導電性半導體層之間更包括一第一型摻雜的導電性半導體層。
於一實施例中，至少一溝渠部更圍設形成至少一半導體單元結構區。
體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的態樣上具有各種的變化，其皆不脫離本案的範圍，且其中的說明及圖式在本質上係當作說明之用，而非用於限制本案。
第1圖係揭示本案第一較佳實施例之二極體結構之截面圖。於本實施例，二極體結構1可例如是超快恢復二極體（fast-recovery epitaxial diode，FRED)，其包括第一金屬層10、第一型的導電性半導體層11、第二型的導電性半導體層12、至少一溝渠部13以及第二金屬層14。第一型的導電性半導體層11，例如是N型的導電性半導體層，形成於第一金屬層10之上。第二型的導電性半導體層12，例如是P+型的導電性半導體層，形成於第一型的導電性半導體層11之上，其中第一型的導電性半導體層11與第二型的導電性半導體層12具有相反的導電性，且於第一型的導電性半導體層11與第二型的導電性半導體層12之間形成一PN接面J。於本實施例中，第一金屬層10與第一型的導電性半導體層11之間更包括一第一型摻雜的導電性半導體層11a，例如是N+型的導電性半導體層。至少一溝渠部13穿設於第二型的導電性半導體層12與第一型的導電性半導體層11，與第一型的導電性半導體層11形成一第一接觸面M1，且與第二型的導電性半導體層12形成一第二接觸面M2。第二金屬層14形成於第二型的導電性半導體層12與至少一溝渠部13之上。於本實施例中，至少一溝渠部13可例如是由一多晶矽材料層13a所構成，且多晶矽材料層13a與第一型的導電性半導體層11以及第二型的導電性半導體層12之間更設置有一氧化層13b。於本實施例中，第一金屬層10可例如是一陰極電極，第二金屬層14可例如是一陽極電極。藉此，二極體結構1即可構成一溝渠混合式PIN蕭特基二極體結構(Trench Merged PIN Schottky diode)，而透過溝渠部13結構之導入，更提昇二極體結構1之反向偏壓之崩潰電壓(breakdown)之高壓範圍。例如其崩潰電壓(breakdown)之高壓範圍由1200V至1800V。同時縮小驟回崩潰(snapback)的問題，使二極體結構1符合高壓應用需求，並達到恢復時間快 (開關損耗低)以及軟恢復(soft recovery)特性(電壓尖峰低、EMI低，系統效率高)等電性優化的目的。
依據前述之二極體結構1，本案另提供一種二體極結構之製造方法。第2A圖至第2F圖係揭示本案第一較佳實施例之二極體結構於各製程流程階段之結構截面圖。第3圖係揭示本案第一較佳實施例之二極體結構之製造方法流程圖。請參考第1圖、第2A圖至第2F圖以及第3圖。首先，於步驟S01中，提供一基板10a，基板10a包括一第一金屬層10與一第一型的導電性半導體層11，其中第一型的導電性半導體11層形成於第一金屬層10之上，如第2A圖所示。於本實施例中，第一型的導電性半導體層11，例如是N型的導電性半導體層，且於第一金屬層10與第一型的導電性半導體層11之間更包括一第一型摻雜的導電性半導體層11a，例如是N+型的導電性半導體層。當然，本案並不受限於此。接著，於步驟S02中，蝕刻第一型的導電性半導體層11，以形成至少一溝渠13’， 溝渠13’自第一型的導電性半導體層11的一表面S11穿設於第一型的導電性半導體層11之內，如第2B圖所示。爾後，於步驟S03中，更於至少一溝渠13’之內壁形成一氧化層13b，如第2C圖所示。於步驟S04中，通過第一型的導電性半導體層11的表面S11(參考第2C圖)摻雜一第二型的導電性半導體材料至部份的第一型的導電性半導體層11，形成一第二型的導電性半導體層12，如第2D圖所示。於本實施例中，可例如利用一擴散法或一離子植入法形成第二型的導電性半導體層12。另外，第二型的導電性半導體層12可例如是P+型的導電性半導體層，第一型的導電性半導體層11與第二型的導電性半導體層12具有相反的導電性，且於第一型的導電性半導體層11與第二型的導電性半導體層12之間形成一PN接面J。當然，第一型的導電性半導體層11與第二型的導電性半導體層12可視實際需求調變導電性，本案並不以此為限。爾後，於步驟S05中，以一導電材料層13c填充至少一溝渠13’，形成至少一溝渠部13。其中至少一溝渠部13與第一型的導電性半導體層11形成一第一接觸面M1，且至少一溝渠部13與第二型的導電性半導體層12形成一第二接觸面M2。最後，於步驟S06中，形成一第二金屬層14，設置於第二型的導電性半導體層12與至少一溝渠部13之上。藉此，即可構成本案之二極體結構1。其中導電材料可為一多晶矽材料或一金屬材料。於一實施例中，導電材料層13c可以一多晶矽材料層13a所取代，如第1圖所示。於其他實施例中，第一金屬層10、第二金屬層14與導電材料層13c之選擇可視實際應用需求而調變，本案不以此為限，且不再贅述。
值得注意的是，透過溝渠部13結構之導入，於製程中易於控制例如P+型的導電性半導體材料之摻雜，提昇第一型的導電性半導體層11與第二型的導電性半導體層12之間PN接面J的準確度，進而優化二極體結構之性能。再者，形成溝渠混合式PIN蕭特基二極體結構(Trench Merged PIN Schottky diode)之二極體結構1更提昇其反向偏壓之崩潰電壓(breakdown)之高壓範圍。例如其崩潰電壓(breakdown)之高壓範圍由1200V至1800V。同時縮小驟回崩潰(snapback)的問題，使二極體結構1符合高壓應用需求，並達到恢復時間快 (開關損耗低)以及軟恢復(soft recovery)特性(電壓尖峰低、EMI低，系統效率高)等電性優化的目的。
第4圖係揭示本案第二較佳實施例之二極體結構之截面圖。於本實施例中，二極體結構1a與第1圖所示之二極體組構1相似，且相同的元件標號代表相同的元件、結構與功能，於此不再贅述。不同於第1圖所示的二極體結構1，於本實施例中，第二型的導電性半導體層12更自至少一溝渠部13的側壁向至少一溝渠部13的底部延伸。藉此，至少一溝渠部13與第一型的導電性半導體層11形成之第一接觸面M1，其面積小於至少一溝渠部13與第二型的導電性半導體層12形成之第二接觸面M2的面積。可控制例如蕭特基通道模式，進一步優化二極體結構1a之特性，達到恢復時間快 (開關損耗低)以及軟恢復(soft recovery)特性(電壓尖峰低、EMI低，系統效率高)等電性優化的目的。
第5圖係揭示本案二極體結構之溝渠設計之示範例。於本實施例中，溝渠13’更呈二維分布，例如沿平行於X軸方向與平行於Y軸方向設置。其中，溝渠13’所圍設的區域更可形成至少一半導體單元1c。換言之，透過溝渠13’的設計，更可使至少一溝渠部13更圍設形成至少一半導體單元1c結構區，除了如前所述於摻雜製程中易於控制摻雜的準確度，更利於提高單元結構之密度，有助於整體結構的微小化。應該強調的，溝渠13’的設計可視實際應用需求而調變。於本實施例中，至少一半導體單元1c之頂面呈一四方形。而於其他實施例中，透過至少一溝渠13’的圍設，至少一半導體單元1c之頂面更可形成例如、圓形、六角形、稜形等。當然，本案並不受限於此，且不再贅述。另外，尚需說明的是，於本實施例中，溝渠13’所定義之半導體單元1c並不受限於PIN二極體單元或蕭特基二極體單元。於其他實施例中，利用溝渠13’之排列設計，更可依電性表現設定PIN二極體單元或蕭特基二極體單元的佔比及排列方式。本案不以此為限，且不再贅述。
綜上所述，本案提供一種二極體結構及其製造方法。利用溝渠結構架構之溝渠混合式PIN蕭特基二極體結構(Trench Merged PIN Schottky diode)，有利於縮小整體結構尺寸，同時優化二極體結構的特性。再者，透過溝渠結構之導入，於製程中易於控制導電性半導體材料之摻雜，提昇不同導電性半導體層之間接面的準確度，進而優化二極體結構之性能。另一方面，溝渠的設計更可視實際應用需求圍設半導體單元，使二極體結構可提昇單元密度、縮小骤回崩溃(snapback)的問題，並符合高電壓應用需求，達到恢復時間快 (開關損耗低)以及軟恢復(soft recovery)特性(電壓尖峰低、EMI低，系統效率高)等電性優化的目的。
本案得由熟習此技術之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
1、1a:二極體結構
1c:半導體單元
10:第一金屬層
10a:基板
11:第一型的導電性半導體層
11a:第一型摻雜的導電性半導體層
12:第二型的導電性半導體層
13:溝渠部
13’:溝渠
13a:多晶矽材料層
13b:氧化層
13c:導電材料層
14:第二金屬層
J:PN接面
M1:第一接觸面
M2:第二接觸面
S11:表面
S01~S06:步驟
第1圖係揭示本案第一較佳實施例之二極體結構之截面圖。
第2A圖至第2F圖係揭示本案第一較佳實施例之二極體結構於各製程流程階段之結構截面圖。
第3圖係揭示本案第一較佳實施例之二極體結構之製造方法流程圖。
第4圖係揭示本案第二較佳實施例之二極體結構之截面圖。
第5圖係揭示本案二極體結構之溝渠設計之示範例。
1:二極體結構
10:第一金屬層
11:第一型的導電性半導體層
11a:第一型摻雜的導電性半導體層
12:第二型的導電性半導體層
13:溝渠部
13a:多晶矽材料層
13b:氧化層
14:第二金屬層
J:PN接面
M1:第一接觸面
M2:第二接觸面
Claims (19)
- 一種二極體結構，包括： 一第一金屬層； 一第一型的導電性半導體層，形成於該第一金屬層之上； 一第二型的導電性半導體層，形成於該第一型的導電性半導體層之上，其中該第一型的導電性半導體層與該第二型的導電性半導體層具有相反的導電性，且於該第一型的導電性半導體層與該第二型的導電性半導體層之間形成一PN接面； 至少一溝渠部，穿設於該第二型的導電性半導體層與該第一型的導電性半導體層，與該第一型的導電性半導體層形成一第一接觸面，且與該第二型的導電性半導體層形成一第二接觸面；以及 一第二金屬層，形成於該第二型的導電性半導體層與該至少一溝渠部之上。
- 如請求項1所述之二極體結構，其中該溝渠部由一多晶矽材料層所構成，且該多晶矽材料層與該第一型的導電性半導體層以及該第二型的導電性半導體層之間更設置有一氧化層。
- 如請求項1所述之二極體結構，其中該溝渠部由一導電材料層所構成，且該導電材料層與該第一型的導電性半導體層以及該第二型的導電性半導體層之間更設置有一氧化層。
- 如請求項1所述之二極體結構，其中該第一型的導電性半導體層為一N型的導電性半導體層，該第二型的導電性半導體層為一P+型的導電性半導體層。
- 如請求項1所述之二極體結構，其中該第一接觸面之面積小於該第二接觸面之面積。
- 如請求項1所述之二極體結構，其中該第二型的導電性半導體層更自該至少一溝渠部的側壁向該至少一溝渠部的底部延伸。
- 如請求項1所述之二極體結構，其中該第一金屬層為一陰極電極，該第二金屬層為一陽極電極。
- 如請求項1所述之二極體結構，其中該第一金屬層與該第一型的導電性半導體層之間更包括一第一型摻雜的導電性半導體層。
- 如請求項1所述之二極體結構，其中該至少一溝渠部更圍設形成至少一半導體單元結構區。
- 一種二體極結構之製造方法，包括步驟： (a) 提供一基板，該基板包括一第一金屬層與一第一型的導電性半導體層，其中該第一型的導電性半導體層形成於該第一金屬層之上； (b) 形成至少一溝渠，自該第一型的導電性半導體層的一表面穿設於該第一型的導電性半導體層之內； (c) 通過該第一型的導電性半導體層的該表面摻雜一第二型的導電性半導體材料至部份的該第一型的導電性半導體層，形成一第二型的導電性半導體層，其中該第一型的導電性半導體層與該第二型的導電性半導體層具有相反的導電性，且於該第一型的導電性半導體層與該第二型的導電性半導體層之間形成一PN接面， (d) 以一導電材料填充該至少一溝渠，形成一至少一溝渠部，其中該至少一溝渠部與該第一型的導電性半導體層形成一第一接觸面，且該至少一溝渠部與該第二型的導電性半導體層形成一第二接觸面；以及 (e) 形成一第二金屬層，設置於該第二型的導電性半導體層與該至少一溝渠部之上。
- 如請求項10所述之二極體結構之製造方法，其中該步驟(b)包括： (b1)蝕刻該第一型的導電性半導體層，形成至少一溝渠；以及 (b2)於該至少一溝渠之內壁形成一氧化層；
- 如請求項10所述之二極體結構之製造方法，其中該導電材料為一多晶矽材料或一金屬材料。
- 如請求項10所述之二極體結構之製造方法，其中該第一型的導電性半導體層為一N型的導電性半導體層，該第二型的導電性半導體層為一P+型的導電性半導體層。
- 如請求項10所述之二極體結構之製造方法，其中該第一接觸面之面積小於該第二接觸面之面積。
- 如請求項10所述之二極體結構之製造方法，其中該第二型的導電性半導體層更自該至少一溝渠部的側壁向該至少一溝渠部的底部延伸。
- 如請求項10所述之二極體結構之製造方法，其中該步驟(c)係利用一擴散法或一離子植入法形成該第二型的導電性半導體層。
- 如請求項10所述之二極體結構之製造方法，其中該第一金屬層為一陰極電極，該第二金屬層為一陽極電極。
- 如請求項10所述之二極體結構之製造方法，其中該第一金屬層與該第一型的導電性半導體層之間更包括一第一型摻雜的導電性半導體層。
- 如請求項10所述之二極體結構之製造方法，其中該至少一溝渠部更圍設形成至少一半導體單元結構區。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108112455A TW202038473A (zh) | 2019-04-10 | 2019-04-10 | 二極體結構及其製造方法 |
| US16/388,327 US20200328312A1 (en) | 2019-04-10 | 2019-04-18 | Diode structure and manufacturing method thereof |
| EP19170134.1A EP3723137A1 (en) | 2019-04-10 | 2019-04-18 | Diode structure and manufacturing method thereof |
| JP2019079911A JP2020174167A (ja) | 2019-04-10 | 2019-04-19 | ダイオード構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108112455A TW202038473A (zh) | 2019-04-10 | 2019-04-10 | 二極體結構及其製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202038473A true TW202038473A (zh) | 2020-10-16 |
Family
ID=66239835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108112455A TW202038473A (zh) | 2019-04-10 | 2019-04-10 | 二極體結構及其製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20200328312A1 (zh) |
| EP (1) | EP3723137A1 (zh) |
| JP (1) | JP2020174167A (zh) |
| TW (1) | TW202038473A (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112242449B (zh) * | 2020-10-19 | 2023-04-18 | 重庆邮电大学 | 一种基于SiC衬底沟槽型MPS二极管元胞结构 |
| US11677023B2 (en) * | 2021-05-04 | 2023-06-13 | Infineon Technologies Austria Ag | Semiconductor device |
| WO2023176932A1 (ja) * | 2022-03-18 | 2023-09-21 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| CN115312591B (zh) * | 2022-10-10 | 2022-12-23 | 深圳市威兆半导体股份有限公司 | 一种快恢复二极管及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2988871B2 (ja) * | 1995-06-02 | 1999-12-13 | シリコニックス・インコーポレイテッド | トレンチゲートパワーｍｏｓｆｅｔ |
| JP3618517B2 (ja) * | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| GB0102734D0 (en) * | 2001-02-03 | 2001-03-21 | Koninkl Philips Electronics Nv | Bipolar diode |
| US8816468B2 (en) * | 2010-10-21 | 2014-08-26 | Vishay General Semiconductor Llc | Schottky rectifier |
| US9722041B2 (en) * | 2012-09-19 | 2017-08-01 | Vishay-Siliconix | Breakdown voltage blocking device |
| JP6441192B2 (ja) * | 2015-09-11 | 2018-12-19 | 株式会社東芝 | 半導体装置 |
| US10756189B2 (en) * | 2017-02-10 | 2020-08-25 | Mitsubishi Electric Corporation | Semiconductor device |
| JP7067698B2 (ja) * | 2017-11-24 | 2022-05-16 | 国立研究開発法人産業技術総合研究所 | 半導体装置 |
-
2019
- 2019-04-10 TW TW108112455A patent/TW202038473A/zh unknown
- 2019-04-18 EP EP19170134.1A patent/EP3723137A1/en not_active Withdrawn
- 2019-04-18 US US16/388,327 patent/US20200328312A1/en not_active Abandoned
- 2019-04-19 JP JP2019079911A patent/JP2020174167A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20200328312A1 (en) | 2020-10-15 |
| EP3723137A1 (en) | 2020-10-14 |
| JP2020174167A (ja) | 2020-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6407920B2 (ja) | 負べベルにより終端された高阻止電圧を有するＳｉＣデバイス | |
| TW202038473A (zh) | 二極體結構及其製造方法 | |
| RU2276429C2 (ru) | Полупроводниковое устройство и способ формирования полупроводникового устройства | |
| JP5787853B2 (ja) | 電力用半導体装置 | |
| US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
| CN111081779B (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| JP4984345B2 (ja) | 半導体装置 | |
| TWI404205B (zh) | 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法 | |
| JP2010045245A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5564902B2 (ja) | 半導体装置およびその製造方法 | |
| KR20110094066A (ko) | 바이폴러 펀치-스루 반도체 디바이스 및 이러한 반도체 디바이스를 제조하는 방법 | |
| US8476673B2 (en) | Diode | |
| US9929285B2 (en) | Super-junction schottky diode | |
| WO2017130778A1 (ja) | パワー半導体装置及びパワー半導体装置の製造方法 | |
| US10978580B2 (en) | Insulated gate bipolar transistor and diode | |
| JP2002009082A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008235590A (ja) | 半導体装置 | |
| JP2004335922A (ja) | 半導体装置 | |
| JP2018182240A (ja) | 半導体スイッチング素子及びその製造方法 | |
| TW201803126A (zh) | 功率半導體裝置及其製造方法 | |
| CN107634094B (zh) | 一种绝缘栅双极性晶体管结构及其制造方法 | |
| CN111341828A (zh) | 超结结构及其制造方法 | |
| WO2022193357A1 (zh) | 一种肖特基二极管结构及其制造方法 | |
| CN115394853A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| KR102170068B1 (ko) | 바이폴라 논-펀치-스루 전력 반도체 디바이스 |