JP2014053451A - ダイオード及び電力変換システム - Google Patents

ダイオード及び電力変換システム Download PDF

Info

Publication number
JP2014053451A
JP2014053451A JP2012196885A JP2012196885A JP2014053451A JP 2014053451 A JP2014053451 A JP 2014053451A JP 2012196885 A JP2012196885 A JP 2012196885A JP 2012196885 A JP2012196885 A JP 2012196885A JP 2014053451 A JP2014053451 A JP 2014053451A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
diode
cathode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012196885A
Other languages
English (en)
Other versions
JP6073092B2 (ja
Inventor
Tetsuya Ishimaru
哲也 石丸
Mutsuhiro Mori
森　　睦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2012196885A priority Critical patent/JP6073092B2/ja
Priority to CN201310343709.7A priority patent/CN103681878B/zh
Priority to US13/973,802 priority patent/US20140070379A1/en
Priority to EP13181392.5A priority patent/EP2706576A3/en
Publication of JP2014053451A publication Critical patent/JP2014053451A/ja
Application granted granted Critical
Publication of JP6073092B2 publication Critical patent/JP6073092B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】耐圧の低下を伴わず、追加プロセスのない簡易な方法で、リカバリ損失を低減できるダイオードを提供する。
【解決手段】ｎ型のｎ−ドリフト層１０１と、ｎ−ドリフト層１０１と隣接するｐ型のアノードｐ層１０２と、ｎ−ドリフト層１０１のアノード側に隣接して設けられ、ｎ−ドリフト層１０１よりもｎ型不純物の濃度が高いｎ型のカソードｎ層１０４と、アノードｐ層１０２にオーミック接続するアノード電極１０７と、カソードｎ層１０４にオーミック接続するカソード電極１０８とを有し、ｎ−ドリフト層１０１とカソードｎ層１０４との間であって、カソードｎ層１０４に隣接する位置に、カソードｎ層１０４に含有されるｎ型不純物と同種の不純物を含有し、カソードｎ層１０４よりもキャリアのライフタイムが短い低ライフタイム領域層１０６が設けられる。
【選択図】図１

Description

本発明はダイオード及びそれを用いた電力変換システムに関する。
電力変換装置にＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳ（Metal-Oxide-Semiconductor）トランジスタと逆並列に接続されて、フリーホイールダイオードとして用いられるダイオードは、装置の駆動周波数の増加に伴って、スイッチング時のダイオードの損失であるリカバリ損失の低減がより一層要求されている。
リカバリ損失は、リカバリ時にダイオードに流れるテイル電流が大きいほど大きくなるため、リカバリ損失を低減するために、テイル電流を低減する方法が提案されている。
従来、このような方法として、例えば、特許文献１の図３１に断面構造が示された整流ダイオードが提案されている。特許文献１の図３１に示された整流ダイオードは、テイル電流の発生源となっているカソード電極２９０側のｎ型カソード層２８１内のキャリア密度をあらかじめ低く抑えるために、カソード電極２９０側のｎ型カソード層２８１内に低キャリアライフタイム領域２９１をプロトン照射Ｈｅ＋照射等の粒子線照射により形成するというものである。
また、特許文献１の図１には、高抵抗のｎ型カソード層１の表面には低抵抗のｐ型アノード２が選択的に拡散形成され、ｎ型カソード層１の裏面には低抵抗のｎ型カソード層３が拡散形成され、ｎ型カソード層１、ｐ型アノード層２およびｎ型カソード層３により構成される整流ダイオードが記載されている。そして、テイル電流を低減するために、ｎ型カソード層３内にはプロトン照射などの粒子線照射により低キャリアライフタイム領域８を形成することが記載されている。
特開平１０−７４９５９号公報
しかながら、特許文献１の図３１に示された構成のダイオードでは、ｎ型カソード層２８１内に低キャリアライフタイム領域２９１を形成するために、粒子線を照射する工程が必要になる。プロトン、ヘリウムを照射するには、大掛かりなサイクロトロンの粒子線照射装置を用いなければならない。また、ｎ型カソード層２８１内に低キャリアライフタイム領域２９１を形成するので、ダイオードに逆方向電圧が印加されるとき、ｎ型カソード層２８１において、ＰＮ接合から空乏層が伸びて低キャリアライフタイム領域２９１に達すると、低キャリアライフタイム領域２９１に存在する欠陥によってリーク電流が増加する。そして、欠陥量が多いと耐圧が低下してしまう。
また、プロトン照射、ヘリウム照射によって低キャリアライフタイム領域２９１を形成する場合は、照射粒子の重量が軽いので、照射エネルギーにもよるが、低キャリアライフタイム領域２９１の深さ方向の幅が１０〜７０μｍ程度と広くなる。その結果、低キャリアライフタイム領域２９１が、よりアノード電極側に近づくので、ダイオードの逆方向に電圧が印加されたときに、より小さな電圧で低キャリアライフタイム領域２９１によるリーク電流の増加が生じる。また、逆方向に高電圧が印加されたときには、低キャリアライフタイム領域２９１によるリーク電流が更に大きくなってしまう。
また、特許文献１の図１に示されたダイオードでも、低キャリアライフタイム領域８を形成するための粒子線を照射する工程が必要になる。プロトン、ヘリウムを照射するには、大掛かりなサイクロトロンの粒子線照射装置を用いなければならない。また、リカバリ時のテイル電流を小さくするには、リカバリ時にカソード電極側のｎ型カソード層１内に残存する電子とホールとを早く消滅させる必要がある。しかし、低キャリアライフタイム領域８がｎ型カソード層３内に存在すると、リカバリ時にカソード電極側のｎ型カソード層内に残存する電子とホールとを効率よく消滅させることはできない。よって、ｎ型カソード層３内の低キャリアライフタイム領域８だけでは、テイル電流を小さくしてリカバリ損失を低減する効果は小さい。更に、ｎ型カソード層中に低キャリアライフタイム領域８を形成するためには、ｎ型カソード層３の厚さは、設けようとする低キャリアライフタイム領域８の厚さよりも厚くなければならない。
また、薄ウエハのＦＺ（Floating Zone）基板を用いたダイオードの場合は、ウエハの裏面を研削してウエハの厚さを薄くした後に、ｎ型不純物をイオン注入しレーザアニールで活性化して形成するので、ｎ型カソード層３の厚さは１μｍ前後と薄い。このような薄いｎ型カソード層３内に、プロトン照射、ヘリウム照射等の粒子線照射により低キャリアライフタイム領域８を形成するのは困難である。
本発明は、前記した問題に鑑みて創案されたものであり、耐圧の低下を伴わず、リカバリ損失を低減でき、簡易な方法で製造できるダイオードを提供することを課題とする。
本発明に係るダイオードは、第１導電型の第１半導体層と、前記第１半導体層に隣接して設けられる第２導電型の第２半導体層と、前記第１半導体層に対して、前記第２半導体層が設けられた側と反対側に設けられ、前記第１半導体層よりも第１導電型の不純物の濃度が高い前記第１導電型の第３半導体層と、前記第２半導体層にオーミック接続する第１電極と、前記第３半導体層にオーミック接続する第２電極と、を有し、前記第１半導体層と前記第３半導体層との間であって前記第３半導体層に隣接する位置に、第３半導体層が含有する第１導電型の不純物と同種の不純物を含有し、前記第３半導体層よりもキャリアのライフタイム（寿命）が短い第４半導体層が設けられる。
なお、第３半導体層は、第４半導体層と隣接する領域に、第１導電型の不純物の濃度が相対的に低い層を有する多層構造としてもよい。
本発明によれば、耐圧の低下を伴わず、リカバリ損失を低減でき、追加プロセスのない簡易な方法で製造できるダイオードを提供することができる。
本発明の他の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の第１実施形態に係るダイオードの模式的断面図である。 本発明の第１実施形態に係るダイオードの製造工程の一部を説明する模式的断面図である。 本発明の第１実施形態に係るダイオードの製造工程の一部を説明する模式的断面図である。 本発明の第１実施形態に係るダイオードの製造工程の一部を説明する模式的断面図である。 本発明の第１実施形態に係るダイオードの製造工程の一部を説明する模式的断面図である。 本発明の実施例に係るダイオードのＳｉ基板のカソード側の表面から測定したＳＩＭＳ測定及びＳＲ測定の結果を示すグラフである。 本発明の第２実施形態に係るダイオードの模式的断面図である。 本発明の第３実施形態に係るダイオードの模式的断面図である。 本発明の第４実施形態に係る電力変換システムの構成図である。 比較例１に係るダイオードのＳｉ基板のカソード側の表面から測定したＳＩＭＳ測定及びＳＲ測定の結果を示すグラフである。 本発明の実施例及び比較例１に係るダイオードの逆方向特性の測定結果を示すグラフである。 本発明の実施例及び比較例１に係るダイオードのリカバリ時の電圧波形及び電流波形の測定結果を示すグラフである。 本発明の実施例及び比較例１に係るダイオードの順方向電圧とリカバリ損失の測定結果を示すグラフである。 本発明の実施例及び比較例１に係るダイオードの低ライフタイム領域層のｎ型不純物の活性化率とリカバリ損失との関係を示すグラフである。 本発明の実施例及び比較例２に係るダイオードの逆方向特性の測定結果を示すグラフである。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための各図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は適宜省略する。また、以下の実施形態の説明では、特に必要なとき以外は同一又は同様な部分の説明は繰り返さずに適宜省略する。
なお、以下の実施形態では、第１導電型をｎ型、第２導電型をｐ型として、ｎ型Ｓｉ基板を用いたダイオードをもとに説明するが、これに限定されるものではない。第１導電型をｐ型、第２導電型をｎ型として、ｐ型Ｓｉ基板を用いた場合も、ｎ型Ｓｉ基板を用いた場合と同様に、取り扱うことができる。
＜第１実施形態＞
［ダイオードの構成］
まず、図１を参照して、本発明の第１実施形態に係るダイオードの構成について説明する。なお、図１は、第１実施形態に係るダイオード１のアクティブ領域の模式的断面図である。ターミネーション領域については記載を省略しているが、ターミネーション領域には、ｐ型ウェルと電極とをリング状に配置したＦＬＲ(Field Limiting Ring)型等の従来のターミネーション構造が用いられる。
図１に示すように、第１実施形態に係るダイオード１は、ｎ−ドリフト層１０１と、アノードｐ層１０２と、アノードｐ−層１０３と、カソードｎ層１０４と、カソードバッファｎ層１０５と、低ライフタイム領域層１０６と、アノード電極１０７と、カソード電極１０８と、で構成されている。
なお、以下の説明では製造工程の途中の段階を含めて、半導体層部分の全体をＳｉ基板１００と呼ぶ。
ｎ−ドリフト層（第１半導体層）１０１は、ｎ型Ｓｉからなる半導体層であって、イオン注入や拡散等により変性されない、もとのｎ型Ｓｉ基板のままのｎ型半導体領域からなるｎ型半導体層である。
カソードｎ層（第３半導体層）１０４は、Ｓｉ基板１００の裏面側であるカソード側に設けられ、ｎ−ドリフト層１０１よりも高濃度のｎ型不純物領域からなるｎ型半導体層である。
カソードバッファｎ層（第３半導体層、第５半導体層）１０５は、カソードｎ層１０４のｎ−ドリフト層１０１側に隣接して設けられ、カソードｎ層１０４よりも低濃度でｎ−ドリフト層１０１よりも高濃度のｎ型不純物領域からなるｎ型半導体層である。カソードバッファｎ層１０５はなくてもよいが、カソードバッファｎ層１０５を設けることにより、ダイオード１に逆方向電圧が印加されたときに、ＰＮ接合からアノード側への空乏層の伸びが抑制され、耐圧が向上する。
低ライフタイム領域層（第４半導体層）１０６は、カソードバッファｎ層１０５とｎ−ドリフト層１０１との間に形成され、低ライフタイム領域層１０６におけるキャリアのライフタイム（寿命）がカソードバッファｎ層１０５におけるキャリアのライフタイムよりも短いｎ型半導体層である。低ライフタイム領域層１０６は、カソードバッファｎ層１０５と隣接する位置に設けられており、ｎ型不純物としてカソードバッファｎ層１０５が含有するｎ型不純物と同種の不純物（元素）を含有している。
なお、これらのｎ型半導体層の構造については、後記する［イオン注入とレーザアニールの条件］の説明と共に、更に詳細に説明する。
アノードｐ層（第２半導体層）１０２は、Ｓｉ基板１００の表面側であるアノード側に局所的に設けられ、ｐ型不純物領域からなるｐ型半導体層である。
アノードｐ−層１０３は、Ｓｉ基板１００の表面側であるアノード側であって、アノードｐ層１０２が設けられていない領域に設けられ、アノードｐ層１０２よりも低濃度のｐ型不純物領域からなるｐ型半導体層である。
すなわち、ｐ型半導体層は、Ｓｉ基板１００の表面側において、厚さが薄く低濃度のｐ型不純物領域層であるアノードｐ−層１０３が形成され、局所的に高濃度のｐ型不純物領域からなる厚さの厚いアノードｐ層１０２が設けられたウェル構造を有している。
本実施形態では、アクティブ領域においてアノードｐ層１０２を局所的に配置したウェル構造を有しており、アノード電極１０７からのホール注入量を抑制しリカバリをソフト化するように、すなわち、リカバリ時の電圧の跳ね上がりや振動が低減されるように構成されている。
図１に示した局所的に配置されたアノードｐ層１０２は、アノード側であるＳｉ基板１００の表面から見た平面視で、ドット（円）状、ストライプ状等の形状で形成することができる。例えば、アノードｐ層１０２を、直径１０μｍの円形とし、この円の間の距離を１０μｍにて配置することができる。アノードｐ層１０２の深さは３〜１０μm程度、ｐ型不純物のピーク濃度は１×１０１７〜１×１０１９ｃｍ−３程度にすることができる。なお、アノードｐ層１０２の不純物濃度や寸法は、ダイオードの耐圧、仕様により適宜設定される。
Ｓｉ基板１００の表面側において、アノードｐ層１０２が設けられた領域以外の領域にはアノードｐ層１０２よりも低濃度のｐ型不純物領域からなるアノードｐ−層１０３が形成されている。アノードｐ−層１０３のｐ型不純物のピーク濃度は１×１０１５〜１×１０１７ｃｍ−３程度にするのが好ましい。
アノードｐ−層１０３を設けると、アノードｐ−層１０３がない場合と比べ、アノード電極１０７から流れるリーク電流を低減することができる。なお、このリーク電流が許容できる場合は、アノードｐ−層１０３をなくして、ｐ型半導体層として局所的に設けられたアノードｐ層１０２のみで構成するようにしてもよい。その場合は、アノードｐ−層１０３を形成するためのｐ型不純物のイオン注入工程等を省いて工程を簡略化することができる。
アノード電極（第１電極）１０７は、アノードｐ層１０２にオーミック接続された電極である。
カソード電極（第２電極）１０８は、カソードｎ層１０４にオーミック接続された電極である。
［ダイオードの製造方法］
次に、図２から図５を参照（適宜図１参照）して、第１実施形態に係るダイオード１のアクティブ領域の構造の製造方法の一例について説明する。なお、ターミネーション領域の構造もアクティブ領域の構造と同時に作製するが、ターミネーション領域の構造の製造方法は従来のダイオードと同じであるので説明は簡略化する。
（基板の準備）
まず、ダイオード１を作製するためのＳｉ基板１００として、Ｓｉウエハを準備する。Ｓｉウエハには、耐圧に応じた比抵抗を有するＦＺ（Floating Zone)ウエハを用いることができる。本実施形態では、ＦＺウエハのバルクをｎ−ドリフト層１０１とする。ＦＺウエハの比抵抗は、例えば６００Ｖの耐圧をもつダイオードでは２５Ωｃｍ程度、１.２ｋＶの耐圧をもつダイオードでは５５Ωｃｍ程度とすることができる。
（アクティブ領域形成工程）
図示しない最初の工程で、Ｓｉ基板１００の表面全体に熱酸化により酸化膜を形成する。次に、アノードｐ−層１０３を設ける領域であるアクティブ領域を形成するためのフォトリソグラフィ工程を行う。このフォトリソグラフィ工程では、Ｓｉ基板１００の表面にレジスト材料を塗布、露光、現像することで、アクティブ領域の全面が開口したレジストを形成する。なお、このとき、ターミネーション領域において、ｐ型ウェルを形成する領域もレジストを開口する。続いて、レジストの開口部に露出した酸化膜をウェットエッチングで除去し、レジストも除去する。この工程で、Ｓｉ基板１００の表面には、アクティブ領域の全面と、ターミネーション領域のｐ型ウェルを形成する領域とが開口した酸化膜が形成される。
（アノードｐ−層形成工程）
その後、図２に示すように、熱酸化によりＳｉ基板１００の表面にインプラスルー酸化膜１０９を形成し、アクティブ領域形成工程で形成した酸化膜とインプラスルー酸化膜１０９とからなる酸化膜の厚膜部をマスクとして、薄膜部であるインプラスルー酸化膜１０９越しにアノードｐ−層１０３を形成するためのｐ型不純物をイオン注入する。これによって、アクティブ領域には全面にアノードｐ−層１０３のｐ型不純物がイオン注入される。
（アノードｐ層形成工程）
次に、図３に示すように、アノードｐ層１０２を形成するためのフォトリソグラフィ工程を行う。このフォトリソグラフィ工程では、Ｓｉ基板１００の表面にレジスト材料を塗布、露光、現像して、アクティブ領域のアノードｐ層１０２を形成する領域に開口を有するレジスト１１０を形成する。なお、このとき、不図示のターミネーション領域において、ｐ型ウェルを形成する領域もレジストを開口する。
その後、レジスト１１０をマスクとして、アノードｐ層１０２を形成するためのｐ型不純物をイオン注入する。このとき同時に、不図示のターミネーション領域のｐ型ウェルを形成する領域にもｐ型不純物のイオン注入が行われる。
次に、レジスト１１０を除去した後、高温アニールと酸化とを行うことで、図４に示すようにイオン注入したｐ型不純物を拡散させてアノードｐ層１０２及びアノードｐ−層１０３を形成すると共に、Ｓｉ基板１００の表面に形成されている酸化膜（不図示）を成長させる。
（アノード電極形成工程）
続いて、コンタクト部を形成するためのフォトリソグラフィ工程を行う。このフォトリソグラフィ工程では、レジスト材料を塗布、露光、現像して、アクティブ領域の全面に開口を有するレジスト（不図示）を形成する。
続いて、レジストの開口部に露出した酸化膜（不図示）をエッチングで除去し、レジストも除去する。その後、アノード電極１０７となる導電性材料からなる膜、例えば、ＡｌＳｉ膜をスパッタ又は蒸着で形成する。
そして、不図示のターミネーション領域のｐ型ウェル上に設けられる電極を形成するためのフォトリソグラフィ工程とエッチング工程を行うことで、ｐ型ウェル上の電極が形成される。このとき、図４に示すように、アクティブ領域の全面に形成されたままのＡｌＳｉ膜がアノード電極１０７となる。
次に、不図示のターミネーション領域に設けられる電極を加工するためのレジストを除去した後、ターミネーション領域に保護膜を形成する。保護膜の形成法としては、例えば、ポリイミドの前駆体材料と感光材料とを含有する溶液を塗布し、ターミネーション領域を露光して前駆体をポリイミド化することで、ターミネーション領域上にポリイミド保護膜を形成することができる。
以上で、アノード側の構造が完成する。
次に、図５に示すように、カソード側の構造を形成する。
（裏面研削工程）
まず、Ｓｉ基板１００であるＳｉウエハの裏面を研削し、ウエハ厚を薄くする。ウエハ厚は、耐圧に応じて異なり、例えば、６００Ｖ耐圧品では７０μｍ程度、１２００Ｖ耐圧品では１２０μｍ程度である。研削のダメージ層が残らないように、機械的な研磨の後に、化学的なエッチングを行うことが好ましい。例えば、８インチウエハのようにＳｉ基板１００の口径が大きい場合には、ウエハ割れが起きにくいように、ＴＡＩＫＯ研削（「ＴＡＩＫＯ」は登録商標）と呼ばれる研削方法を用いることが好ましい。この研削方法は、ウエハ周囲にリング状にウエハ厚が厚い部分を残す研削方法である。
なお、３．３ｋＶ以上の耐圧のダイオードでは、仕上がりのＳｉウエハ厚が厚いので、Ｓｉウエハの裏面の研削を行う必要はない。
（カソードバッファｎ層・カソードｎ層・低ライフタイム領域形成工程）
その後、Ｓｉ基板１００の裏面側からウエハ全面に、カソードバッファｎ層１０５及びカソードｎ層１０４を形成するためのｎ型不純物のイオン注入を順次に行う。このとき、カソードバッファｎ層１０５を形成するためのｎ型不純物のイオン注入は、カソードｎ層１０４を形成するためのｎ型不純物のイオン注入よりも、低濃度かつ高い打ち込みエネルギーで深く打ち込まれるように行う。
続いて、イオン注入したｎ型不純物を活性化させるためにレーザアニールを行う。活性化にレーザアニールを使うことで、Ｓｉ基板１００のアノード側である表面側に形成した電極及び保護膜（不図示）が耐熱温度以上に加熱されずに、裏面側のｎ型不純物の活性化を行うことができる。このとき、カソードバッファｎ層１０５を形成するためにｎ型不純物が注入された領域の内で、レーザアニールによる活性化が十分に行われたカソードｎ層１０４側の領域がカソードバッファｎ層１０５となり、活性化率が低いｎ−ドリフト層１０１側の領域が低ライフタイム領域層１０６となる。
レーザアニールに用いるレーザは、波長５３２ｎｍのＹＬＦ（Yttrium Lithium Fluoride）レーザの第２高調波、同等の波長を持つ波長５３２ｎｍのＹＡＧ（Yttrium Aluminum Garnet）レーザ、波長５３２ｎｍのＹＶＯ４レーザ等のレーザ等を用いることができる。また、更に波長の短い波長３０８ｎｍのＸｅＣｌエキシマレーザ、波長２４８ｎｍのＫｒＦエキシマレーザを用いることもできる。レーザ照射のエネルギーや波長は、ｎ型不純物を活性化させる深さに応じて適宜選択することができる。
なお、イオン注入とレーザアニールの条件の詳細については後記する。
（カソード電極形成工程）
レーザアニール後に、カソード側である裏面にカソード電極１０８を形成する。なお、カソード電極１０８は、金属等の適宜な導電性材料を用いて、アノード電極１０７と同様の方法で形成することができる。
その後、必要に応じて、ウエハ全域についてのキャリアのライフタイムを調整するために、裏面側から電子線照射を行い、更に、電子線照射によるダメージ回復のためにアニール処理を行うようにしてもよい。
（分割工程）
最後にウエハをダイシングなどで分割してダイオード１のチップが完成する。
［イオン注入とレーザアニールの条件］
次に、イオン注入とレーザアニールの条件について説明する。
イオン注入により生成される欠陥の濃度がピークとなる深さは、レーザアニールによりイオン注入されたｎ型不純物が活性化される深さよりも、深い方が望ましい。欠陥の濃度がピークとなる深さの方が深くすることで、欠陥分布の深さ方向のばらつき及びレーザアニールで活性化される深さ方向のばらつきによる、低ライフタイム領域層１０６に残存する欠陥の量のばらつきを低減することができる。
ここで、図６を参照（適宜図１参照）して、カソード側であるｎ型半導体層の深さ方向の構造について説明する。図６は、後記する条件で作製した実施例に係るダイオードについて、Ｓｉ基板１００の裏面、すなわちカソード側の表面からの深さ方向のｎ型不純物の濃度プロファイル（実線）及び活性化されたｎ型不純物の濃度プロファイル（破線）を示したものである。
ｎ型不純物の濃度プロファイルは、ダイオード１のＳｉ基板１００のカソード側の表面からの２次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）によりｎ型不純物元素の濃度を測定することで求めることができる。また、活性化されたｎ型不純物の濃度プロファイルは、拡がり抵抗（ＳＲ：Speading Resistance）の深さ方向の分布を測定し、測定したＳＲ値をキャリア濃度に換算して求めることができる。
また、活性化率は、（ＳＲ測定で求めたキャリア濃度）／（ＳＩＭＳ測定で求めたｎ型不純物濃度）と定義することとする。ここで、キャリア濃度とは、ＳＲ測定で求めた活性化されたｎ型不純物の濃度のことである。
図６に示した濃度プロファイルについて説明する。
Ｓｉ基板１００のカソード側の表面（深さ０μｍ）から０．３μｍ程度の深さまでの領域Ａは、ＳＩＭＳ測定により求めた不純物濃度及びＳＲ測定で求めたキャリア濃度が共に、１×１０１９ｃｍ−３以上の高濃度であり、かつ略一定値である。この領域は、カソードｎ層１０４を形成するためにｎ型不純物としてのリンを高濃度でイオン注入した領域であり、レーザアニールでＳｉ基板１００のカソード側の表面付近の結晶が溶融したためにボックス状のプロファイルになっている。この領域Ａがカソードｎ層１０４に相当する。
なお、この領域のキャリア濃度が低いと、導通時にカソード電極１０８からの電子注入が減るので、ダイオード１の順方向電圧が上がってしまう。また、導通時のカソード側のキャリア濃度が低くなるために、リカバリ時に電圧の跳ね上がり・振動が起こりやすくなってしまう。従って、カソードｎ層１０４のキャリア濃度は、より高濃度である方が好ましく、１×１０１９ｃｍ−３以上であることが望ましい。
カソードｎ層１０４を示すボックス状のプロファイルの領域Ａにおけるｎ型不純物の活性化率は、レーザの照射エネルギーにもよるが、２０〜１００％程度になる。なお、カソードｎ層１０４は、活性化率が１００％未満であっても、キャリア濃度自体が高濃度であればよい。
なお、Ｓｉ基板１００のカソード側の表面からの深さが０．３μｍ付近のｎ型不純物濃度及びキャリア濃度が急激に減少する領域の活性化率に関しては、現状では十分な精度が得られないため、詳細な検討は省略する。十分な精度が得られないのは、ＳＲ測定における深さ方向の原点に十分な精度が得られないことと、ＰＮ接合付近では空乏層の影響を受けてＳＲ測定の精度が落ちることとによるものである。
Ｓｉ基板１００のカソード側の表面から０．３〜２．７μｍまでの深さの領域（領域Ｂ及び領域Ｃ）は、カソードバッファｎ層１０５を形成するためにｎ型不純物を注入した領域である。この領域の中で、０．３〜１．０μｍまでの深さの領域Ｂは、ＳＩＭＳ測定で求めたｎ型不純物濃度とＳＲ測定で求めたキャリア濃度とが一致しており、活性化率はほぼ１００％である。レーザ照射でＳｉ基板１００のカソード側の表面を過熱した熱が１．０μｍの深さまで十分に伝わり、ｎ型不純物が十分に活性化されたためである。この領域Ｂが電気的に有効なカソードバッファｎ層１０５に相当する。
カソードバッファｎ層１０５を形成するためにｎ型不純物が注入された深さ０．３〜２．７μｍまでの領域の中で、１．０μｍよりも深い部分である領域Ｃは、ＳＩＭＳ測定で求めたｎ型不純物濃度と比べて、ＳＲ測定で求めたキャリア濃度が低く、ｎ型不純物の活性化率が低下している領域である。レーザ照射による熱がこの領域には十分に伝わらず、イオン注入による欠陥が残存して活性化率が低く、活性化率が１％未満となる領域が含まれている。欠陥が残存することで、この領域Ｃがキャリアのライフタイムが短い領域となっており、この領域Ｃが低ライフタイム領域層１０６に相当する。
また、２．７μｍ以上の領域Ｄは、ｎ型不純物のイオン注入がされない領域であり、ｎ−ドリフト層１０１に相当する。
ここで、低ライフタイム領域層１０６について定義する。低ライフタイム領域層１０６は、前記したように図６に示したプロファイルに基づいて定めることができる。このときに、カソードバッファｎ層１０５と低ライフタイム領域層１０６との境界近傍、及び低ライフタイム領域層１０６とｎ−ドリフト層１０１との境界近傍において、活性化率が１０％以下の領域を低ライフタイム領域層１０６と定義する。活性化率１０％以下は、後記するように、リカバリ損失の低減効果が得られる活性化率である。
図６に示した例では、カソードバッファｎ層１０５の形成のためにイオン注入したｎ型不純物のピーク濃度の深さは１．２μｍ程度である。また、欠陥量のピーク深さは、ｎ型不純物としてリンを７２０ｋｅＶのエネルギーでイオン注入した場合にはｎ型不純物のピーク濃度の深さよりも１０％程度浅くなるので、１．１μｍ程度となる。
なお、欠陥のピーク濃度は、Ｓｉ原子が変異するのに必要なエネルギー等を用いた計算やプロセスシミュレーションで知ることができる。また、ここで欠陥と呼んでいるのは、イオン注入によって生成される再結合中心の元となる欠陥のことである。
これに対して、レーザアニールによりイオン注入されたｎ型不純物が十分に活性化され、活性化されたｎ型不純物の濃度がピークとなる深さは、図６に示すように、１．０μｍ程度であり、プロセスシミュレーションにより求められる欠陥のピーク濃度の深さ（１．１μｍ）の方が深くなっている。
イオン注入により生成される欠陥の濃度がピークとなる深さを、レーザアニールにより活性化されるｎ型不純物のピーク濃度の深さよりも深くするためには、欠陥の分布をより深くするか、レーザアニールによりｎ型不純物が活性化される深さをより浅くする。
欠陥の分布を深くするためには、イオン注入するｎ型不純物として、より軽い元素を用いるか、イオン注入のエネルギーを高くする。イオン注入する元素としてプロトン（水素）やヘリウムを用いると、イオン注入の飛程が大きくなり過ぎるため、イオン注入の深さ方向の幅が大きくなり過ぎてしまい、かつ、大掛かりなサイクロトロンの粒子線照射装置を必要としてしまう。従って、ＬＳＩ（大規模集積回路）の製造において、ｎ型不純物層を形成するのに用いられるｎ型不純物元素の中で最も軽いリンを用いるのが最も望ましい。
また、イオン注入のエネルギーを高くするほどｎ型不純物を深く打ち込むことができる。このとき、イオン注入のエネルギーは、装置が可能な範囲内、及び欠陥層を生成する際に必要な制御性を確保できる範囲内で高くすることが好ましい。
レーザアニールによりｎ型不純物が活性化される深さをより浅くするには、レーザ照射でＳｉ基板１００に伝えるエネルギーを小さくするか、レーザの波長を短くする。
例えば、図６に示した例では、レーザの照射エネルギーは１．５Ｊ／ｃｍ２であったが、この照射エネルギーを小さくすることで、更にｎ型不純物が活性化される深さが浅くなる。また、レーザの照射時間を短くしたり、回数を減らしたりすることでもｎ型不純物が活性化される深さを浅くすることができる。
また、レーザの波長に関しては、図６に示した例では、波長５３２ｎｍのＹＬＦレーザの第２高調波を用いたが、更に波長の短い波長３０８ｎｍのＸｅＣｌエキシマレーザ、波長２４８ｎｍのＫｒＦエキシマレーザを用いることで、更にｎ型不純物が活性化される深さを浅くすることができる。
＜第２実施形態＞
次に、図７を参照して、本発明の第２実施形態に係るダイオードの構成について説明する。なお、図７は、第２実施形態に係るダイオード１Ａのアクティブ領域の模式的断面図である。ターミネーション領域については記載を省略しているが、第１実施形態と同様に、ｐ型ウェルと電極とをリング状に配置したＦＬＲ型等の従来のターミネーション構造が用いられる。
図７に示すように、第２実施形態に係るダイオード１Ａは、図１に示した第１実施形態に係るダイオード１に対して、アノードｐ層１０２がウェル構造を有さず、またアノードｐ−層１０３を設けずに、アノード側のアクティブ領域の全面にアノードｐ層（第２半導体層）１０２を形成していることが異なる。他の構成については、第１実施形態と同様であるから説明は省略する。
本実施形態に係るダイオード１Ａは、アノード電極１０７側のアクティブ領域上の全面にアノードｐ層１０２を形成するため、アノードｐ層１０２を局所的に形成するためのフォトリソグラフィ工程が不要となり、アノードｐ−層１０３を形成するためのイオン注入の工程も省略できるため、製造コストを低減できる。他の工程については、第１実施形態と同様であるから説明は省略する。
＜第３実施形態＞
次に、図８を参照して、本発明の第３実施形態に係るダイオードの構成について説明する。なお、図８は、第３実施形態に係るダイオード１Ｂのアクティブ領域の模式的断面図である。ターミネーション領域については記載を省略しているが、第１実施形態又は第２実施形態と同様に、ｐ型ウェルと電極とをリング状に配置したＦＬＲ型等の従来のターミネーション構造が用いられる。
図８に示すように、第３実施形態に係るダイオード１Ｂは、図７に示した第２実施形態に係るダイオード１Ａに対して、カソードバッファｎ層１０５を設けずに、低ライフタイム領域層（第４半導体層）１０６が、カソードｎ層（第３半導体層）１０４のｎ−ドリフト層（第１半導体層）１０１側の面と隣接する位置に設けられていることが異なる。また、低ライフタイム領域層１０６は、ｎ型不純物としてカソードｎ層１０４が含有するｎ型不純物と同種の不純物（元素）を含有しており、キャリアのライフタイムは、カソードｎ層１０４におけるキャリアのライフタイムよりも短くなるようにｎ型不純物の活性化率が低く調整されている。
なお、低ライフタイム領域層１０６の好ましい深さ及び厚さは、第１実施形態と同様である。また、他の構成については、第１実施形態と同様であるから説明は省略する。
本実施形態に係るダイオード１Ｂは、カソードバッファｎ層１０５を有さないため、カソードバッファｎ層１０５を形成するためのｎ型不純物のイオン注入は行わなくてもよい。第１実施形態に係るダイオード１（ダイオード１Ａも同様）の製造方法において、カソードバッファｎ層１０５を形成するためにイオン注入するｎ型不純物の代わりに、カソードｎ層１０４を形成するためにイオン注入するｎ型不純物を使って、ボックス状の高濃度のｎ型不純物層（図６の領域Ａに相当）よりも深い位置に、電気的に有効なｎ型不純物層を設ける。こうすることで、カソード側のイオン注入の回数を１回にすることができる。この場合、深い位置に欠陥層を生成するために、カソードｎ層１０４を形成するためのｎ型不純物のイオン注入をより高エネルギーにするか、レーザアニールによる欠陥層が回復する深さを浅くするために、レーザ照射のエネルギーをより小さくする。これによって、カソードｎ層１０４に接する領域に、図６の領域Ｃと同様のプロファイルを有する活性化率の低い領域を、低ライフタイム領域層１０６として形成することができる。他の工程については、第１実施形態又は第２実施形態と同様であるから説明は省略する。
なお、第３実施形態に係るダイオード１Ｂにおいて、第１実施形態に係るダイオード１と同様に、ｐ型半導体層の構造を、アノードｐ層１０２とアノードｐ−層１０３とによるウェル構造を形成するようにしてもよい。また、アノードｐ−層１０３を設けずに、アノードｐ層１０２のみをウェル構造で形成するようにしてもよい。
＜第４実施形態＞
次に、図９を参照して、本発明の第４実施形態に係る電力変換システムについて説明する。図９に示す第４実施形態に係る電力変換システム１０は、本発明によるダイオードを用いた電力変換システムである。
図９に示すように、本実施形態に係る電力変換システム１０は、モータ駆動用の３相インバータ回路を備えるものである。半導体スイッチング素子であるＩＧＢＴ２００ａ〜２００ｆには、それぞれ本発明によるダイオード２０１ａ〜２０１ｆが逆並列に接続されている。すなわち、ダイオード２０１ａ〜２０１ｆはフリーホイールダイオードとして動作する。これらのダイオード２０１ａ〜２０１ｆとしては、前記した何れかの実施形態又はその変形例に係るダイオードが用いられる。ＩＧＢＴ（第１半導体スイッチング素子）２００ａ〜２００ｃとＩＧＢＴ（第２半導体スイッチング素子）２００ｄ〜２００ｆとが、それぞれ１個ずつ組み合わされて２個直列に接続され、従って、ＩＧＢＴとダイオードとの逆並列回路が２個直列に接続されて、それぞれ１相分のハーフブリッジ回路が構成されている。
ハーフブリッジ回路は交流の相数分、本実施形態では３相分備えられている。２個のＩＧＢＴ２００ａとＩＧＢＴ２００ｄとの直列接続点、すなわち２個の逆並列回路の直列接続点より、交流出力が出ており、Ｕ相の交流出力として誘導機や同期機などのモータ２０６と接続されている。他のハーフブリッジ回路も同様に、２個のＩＧＢＴの直列接続点から、それぞれＶ相及びＷ相の交流出力が出ており、モータ２０６と接続されている。
上アーム側のＩＧＢＴ２００ａ〜２００ｃのコレクタは共通接続され、整流回路２０３の直流高電位側と接続されている。また、下アーム側のＩＧＢＴ２００ｄ〜２００ｆのエミッタは共通接続され、整流回路２０３のアース側と接続されている。整流回路２０３は、交流電源２０２の交流を直流に変換する。ＩＧＢＴ２００ａ〜２００ｆは、オン・オフスイッチングすることにより、整流回路２０３から受電した直流を交流に変換してモータ２０６を駆動する。上アーム駆動回路２０４及び下アーム駆動回路２０５は、それぞれ上アーム側のＩＧＢＴ２００ａ〜２００ｃ及び下アーム側のＩＧＢＴ２００ｄ〜２００ｆのゲートに駆動信号を与え、ＩＧＢＴ２００ａ〜２００ｆをオン・オフ動作させる。
本実施形態によれば、本発明によるダイオードをフリーホイールダイオードとしてＩＧＢＴ２００ａ〜２００ｆに逆並列に接続したので、スイッチング時のリカバリ損失を低減できる。これにより、電力変換システム１０全体のエネルギー効率を向上させることができる。
本発明の実施形態は前記したものに限定されず、本発明の技術的思想の範囲内において、種々の実施形態が可能である。たとえば、逆導通型の半導体スイッチング素子に内蔵されたダイオードに本発明を適用してもよい。また、図９に示した電力変換システム１０におけるＩＧＢＴ２００ａ〜２００ｆに代えて、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、接合型バイポーラトランジスタ、接合型ＦＥＴ、静電誘導型トランジスタ、ＧＴＯサイリスタ（Gate Turn Off Thyristor）などの半導体スイッチング素子を用いることができる。
次に、図１及び適宜に分析結果を示す図を参照して、図１に示した本発明の第１実施形態に係るダイオード１を作製した実施例について説明する。
（作成条件）
本実施例のダイオードは、Ｓｉ基板１００としてｎ型Ｓｉウエハを用い、カソードバッファｎ層１０５を形成するためのｎ型不純物としてリンを、エネルギー７２０ｋｅＶ、オフ角０°、ドース１×１０１２ｃｍ−２で注入する。また、カソードｎ層１０４のｎ型不純物としてリンを、エネルギー６０ｋｅＶ、オフ角７°、ドース１×１０１５ｃｍ−２で注入する。その後、注入したｎ型不純物を活性化させるためのレーザアニールとして、波長５３２ｎｍのＹＬＦレーザの第２高調波を１．５Ｊ／ｃｍ２のエネルギーで照射した。
また、比較例１として、実施例のダイオードにおいて、イオン注入したｎ型不純物を活性化させるためのレーザアニールとして、レーザ照射エネルギーを２．０Ｊ／ｃｍ２と高くしてダイオードを作製した。なお、比較例１におけるイオン注入の条件及びその他の条件は、実施例における条件と同じである。すなわち、比較例１は、カソードバッファｎ層１０５は有するが、低ライフタイム領域層１０６を有さない構造のダイオードである。
更に、比較例２として、実施例のダイオードにおいて、カソードバッファｎ層１０５を形成するためのｎ型不純物の注入を行わないダイオードを作製した。すなわち、比較例２は、カソードバッファｎ層１０５及び低ライフタイム領域層１０６を有さない構造のダイオードである。
（分析結果）
本実施例のダイオードのカソード側の分析結果を図６に示す。なお、分析結果である図６の詳細な説明は前記した通りであるから、ここでの説明は省略する。
図１０に、比較例１のダイオードのＳＩＭＳ測定により求めたｎ型不純物の濃度プロファイル（実線）と、ＳＲ測定により求めたキャリア濃度プロファイル（破線）とを示す。
図１０に示すように、ＳＩＭＳ測定により求めたｎ型不純物の濃度プロファイルと、ＳＲ測定により求めたキャリア濃度プロファイルとが、Ｓｉ基板１００のカソード側の表面（深さ０μｍ）から図示した３μｍの深さまで略一致している。レーザアニールにおけるレーザの照射エネルギーを高くすると、レーザ照射による熱が３μｍの深さまで十分に伝わるようになり、カソードバッファｎ層を形成するためにｎ型不純物を注入した領域の全域で、ｎ型不純物がほぼ１００％活性化され、低ライフタイム領域層１０６が形成されていないことが分かる。
言い換えれば、従来のダイオードの製造工程と同じ工程のままで、イオン注入とレーザ照射の条件を調整することにより、図１及び図６に示したように、イオン注入により生成された欠陥が残存する低ライフタイム領域層１０６をカソードバッファｎ層１０５に隣接する位置に形成することが可能となることが分かる。
（逆方向特性）
図１１に、実施例（実線）及び比較例１（破線）のダイオードの逆方向特性の波形を示す。
図１１に示すように、比較例１のダイオードの逆方向特性は、耐圧の１５００Ｖまで特に傾きの変化点は存在せずリーク電流は単調に増加している。
これに対し、実施例のダイオードでは、耐圧の１５００Ｖよりも低い１２００Ｖ近辺に傾きの変化点が存在し、１２００Ｖ以上の電圧では逆方向電流の増加の傾きが大きくなっている。実施例のダイオードでは、逆方向電圧を印加すると、アノード側のＰＮ接合から空乏層が伸び、逆方向電圧が１２００Ｖになると、空乏層が欠陥の残存した低ライフタイム領域層１０６に達して低ライフタイム領域層１０６に電界がかかり、欠陥に起因したリーク電流が流れる。このために、傾きの変化点を有し、この変化点の後ではリーク電流の増加が顕著になる逆方向特性の波形となる。この逆方向特性から、低ライフタイム領域層１０６に欠陥が存在していることが分かる。
本実施例のダイオードでは、図６に領域Ｃとして示したように、低ライフタイム領域層１０６は、Ｓｉ基板１００のカソード側の表面（カソード電極１０８とカソードｎ層１０４とが接する面）から１．２〜２．４μｍの浅い領域に存在する。すなわち、低ライフタイム領域層１０６が存在する深さ（低ライフタイム領域層１０６とｎ−ドリフト層１０１とが接する面のＳｉ基板１００のカソード側の表面からの深さ（距離））は、２．４μｍである。ｎ−ドリフト層１０１へのイオン注入のエネルギーを高くすると、低ライフタイム領域層１０６の深さは深くなるが、一般的に半導体製造で使用するイオン注入装置の上限エネルギーである３ＭｅＶでリンをイオン注入しても、低ライフタイム領域層１０６の深さは５μｍ程度である。一般的に、フリーホイールダイオードは、リカバリ時の電圧の跳ね上がりや振動を抑制するために、逆方向電圧が印加されたときに伸びる空乏層が、カソード側の表面から少なくとも１０μｍ以上の領域には届かないようにＳｉ基板の厚さが設計される。よって、本発明のダイオードでは、空乏層が低ライフタイム領域層１０６にまで達してリーク電流を増加させずに済む。すなわち、カソードバッファｎ層１０５を形成するイオン注入によって低ライフタイム領域層１０６を形成することで、低ライフタイム領域層１０６の深さが５μｍ以下となり、カソードｎ層１０４、カソードバッファｎ層１０５及び低ライフタイム領域層１０６の各層が良好に機能するように形成した上で、逆方向電圧印加時にリーク電流の増加が現れないようにすることができる。
これに対し、プロトンやヘリウムの照射で低ライフタイム領域層１０６を形成する場合、照射粒子が軽いので、照射エネルギーにもよるが、低ライフタイム領域層１０６の厚さは１０〜７０μｍ程度と厚くなる。このため、形成される低ライフタイム領域層１０６のＳｉ基板１００のカソード側の表面から最も深い位置が深くなる。この場合、低ライフタイム領域層１０６が浅い領域に形成される場合と比べ、リーク電流の増加が始まる電圧が低くなる。このため、低ライフタイム領域層１０６に印加される電圧も大きくなり、リーク電流が問題となる。
また、プロトンやヘリウムの照射で低ライフタイム領域層１０６を形成する場合、粒子が軽いためにイオン注入の飛程が大きく、注入イオンの深さ方向の分布範囲が広くなる。このため、低ライフタイム領域層１０６を、厚さやその中に存在する欠陥量を良好に制御して形成するのが難しい。
本実施例のように、カソードのｎ層（カソードｎ層１０４及びカソードバッファｎ層１０５）を形成するためのｎ型不純物と同じリンのイオン注入を使うと、厚さや欠陥量を良好に制御して、低ライフタイム領域層１０６を形成することができる。リンの代わりに、より質量が重いヒ素（Ａｓ）やアンチモン（Ｓｂ）を用いてもよい。なお、リンより質量が重いＡｓやＳｂ等の元素を用いる場合、レーザ照射の熱が十分な熱が伝わらない深さに低ライフタイム領域層１０６を形成するためには、より高エネルギーでイオン注入をすればよい。
（リカバリ時の電流・電圧波形）
図１２に、実施例（実線）及び比較例１（破線）のダイオードの、１５０℃におけるリカバリ特性の電流波形及び電圧波形を示す。
電圧波形は、実施例のダイオードも比較例１のダイオードもほぼ同じである。一方、電流波形は、図中矢印で示す部分であるテール電流が、比較例１のダイオードに比べ、本実施例のダイオードの方が小さく（０に近く）なっている。
これは、リカバリ時にｎ−ドリフト層１０１中に残存するキャリアが、ｎ−ドリフト層１０１よりもライフタイムの短い低ライフタイム領域層１０６により早く消滅させられるため、テール電流が小さくなったものである。
テール電流が小さくなった結果、比較例１のダイオードでは１１ｍＪであったリカバリ損失が、本実施例のダイオードでは６ｍＪにまで、約半分近く低減されている。なお、リカバリ損失の低減量は、ダイオードの仕様、評価条件に依存するので、必ずしも同程度のリカバリ損失の低減効果が得られるわけではないが、特にテール電流が大きい場合に大きな低減効果が得られ、本発明の有用性が高い。
（リカバリ損失）
図１３に、実施例（実線）及び比較例１（破線）のダイオードの定格電流における順方向電圧ＶＦとリカバリ損失Ｅｒｒのトレードオフ関係を表すグラフを示す。順方向電圧ＶＦとリカバリ損失Ｅｒｒは、共に１５０℃で測定した結果である。各３点ずつの測定点は、Ｓｉ基板１００の深さ方向に均一にライフタイム制御を行う電子線照射の照射量を変化させたものである。
図１３に示すように、電子線照射量を増やすほど、順方向電圧ＶＦは増加し、リカバリ損失Ｅｒｒは減少する。本実施例のダイオードでは、欠陥層の導入で若干の順方向電圧ＶＦの増加はあるが、前記したテール電流の低減効果により、比較例１のダイオードよりもリカバリ損失Ｅｒｒが低減され、順方向電圧ＶＦとリカバリ損失Ｅｒｒのトレードオフ関係が改善されている。
図１４に、低ライフタイム領域層１０６のｎ型不純物の活性化率とリカバリ損失との関係を示す。カソードバッファｎ層１０５を形成するｎ型不純物のイオン注入のドースを増やすか、イオン注入後のレーザ照射のエネルギーを小さくすることで、低ライフタイム領域層１０６の活性化率を低下させる。図１４より分かるように、低ライフタイム領域層１０６の活性化率が１０％以下の領域を有することが好ましい。活性化率が１０％以下の領域を有することで、リカバリ時にｎ−ドリフト層１０１に残存するキャリアを迅速に消滅させ、テール電流を低減することができる。
（カソードバッファｎ層の効果）
図１５に、実施例（実線）及び比較例２（破線）のダイオードの逆方向特性の測定結果を示す。なお、図１５に示した実施例の逆方向特性は、図１１に示した実施例の逆方向特性と同じものである。
図１５に示すように、実施例のダイオードにおいて電気的に有効なカソードバッファｎ層１０５が存在することで、逆方向電圧の印加時に空乏層の伸びが抑制され、カソードバッファｎ層１０５を有さない比較例２のダイオードと比べ、耐圧が１２００Ｖから１５００Ｖに向上しているのが分かる。
なお、比較例２の構成のダイオードと同様に、カソードバッファｎ層１０５を設けない第３実施形態に係るダイオード１Ｂ（図８参照）は、前記したように、カソードバッファｎ層１０５を設けたダイオードに比べて耐圧は低下するが、工程を簡略化することができる。また、カソードバッファｎ層１０５を設けず、かつカソードｎ層に隣接して低ライフタイム領域層１０６も設けないダイオードに比べて、カソードｎ層１０４に隣接する位置に低ライフタイム領域層１０６を設けることにより、パンチスルー状態となる耐圧（図１４においては１２００Ｖ付近）より低い電圧で、逆方向電流の傾きの変化点が生じる。このため、図１１に示した実施例及び比較例１の関係と同様に、第３実施形態に係るダイオード１Ｂにおいてもテール電流が低減され、従って、リカバリ損失が低減される。
１，１Ａ，１Ｂ ダイオード
１０ 電力変換システム
１００ Ｓｉ基板
１０１ ｎ−ドリフト層（第１半導体層）
１０２ アノードｐ層（第２半導体層）
１０３ アノードｐ−層
１０４ カソードｎ層（第３半導体層）
１０５ カソードバッファｎ層（第３半導体層、第５半導体層）
１０６ 低ライフタイム領域層（第４半導体層）
１０７ アノード電極（第１電極）
１０８ カソード電極（第２電極）
１０９ インプラスルー酸化膜
１１０ レジスト
２００ａ〜２００ｃ ＩＧＢＴ（第１半導体スイッチング素子）
２００ｄ〜２００ｆ ＩＧＢＴ（第２半導体スイッチング素子）
２０１ａ〜２０１ｆ ダイオード
２０２ 交流電源
２０３ 整流回路
２０４ 上アーム駆動回路
２０５ 下アーム駆動回路
２０６ モータ

Claims (12)

  1. 第１導電型の第１半導体層と、
    前記第１半導体層に隣接して設けられる第２導電型の第２半導体層と、
    前記第１半導体層に対して、前記第２半導体層が設けられた側と反対側に設けられ、前記第１半導体層よりも第１導電型の不純物の濃度が高い前記第１導電型の第３半導体層と、
    前記第２半導体層にオーミック接続する第１電極と、
    前記第３半導体層にオーミック接続する第２電極と、を有し、
    前記第１半導体層と前記第３半導体層との間であって前記第３半導体層に隣接する位置に、第３半導体層が含有する第１導電型の不純物と同種の不純物を含有し、前記第３半導体層よりもキャリアのライフタイムが短い第４半導体層が設けられることを特徴とするダイオード。
  2. 前記第３半導体層は、前記第４半導体層と隣接する領域に、前記第３半導体層中において相対的に前記第１導電型の不純物の濃度が低い前記第１導電型の第５半導体層を有し、前記第４半導体層におけるキャリアのライフタイムが、前記第５半導体層におけるキャリアのライフタイムよりも短いことを特徴とする請求項１に記載のダイオード。
  3. 前記第３半導体層及び前記第４半導体層において、二次イオン質量分析法で求められる前記第１導電型の不純物の濃度に対する、拡がり抵抗の測定に基づいて求められるキャリア濃度の比を活性化率としたときに、前記第４半導体層における活性化率が、前記第３半導体層における活性化率よりも小さいことを特徴とする請求項１に記載のダイオード。
  4. 前記第４半導体層が欠陥を含むことを特徴とする請求項２に記載のダイオード。
  5. 前記欠陥が、前記第３半導体層を形成するための前記第１導電型の不純物のイオン注入により生成されたものであることを特徴とする請求項４に記載のダイオード。
  6. 前記第３半導体層を形成するためにイオン注入した前記第１導電型の不純物と前記イオン注入後のレーザ照射とによって前記第３半導体層と前記第４半導体層とが形成されることを特徴とする請求項３に記載のダイオード。
  7. 前記第４半導体層は、前記活性化率が１０％以下の領域を有することを特徴とする請求項３に記載のダイオード。
  8. 前記第２電極と前記第３半導体領域とが接する面と、前記第４半導体層と前記第１半導体層とが接する面との距離が５μm以下であることを特徴とする請求項３に記載のダイオード。
  9. 前記第３半導体層を形成するために前記第１導電型の不純物をイオン注入して生じる欠陥の濃度がピークとなる位置が、前記第４半導体層の中に存在することを特徴とする請求項３に記載のダイオード。
  10. 前記第３半導体層が含有する前記第１導電型の不純物の元素種がリンであることを特徴とする請求項３に記載のダイオード。
  11. 前記第１電極と前記第２電極との間に印加する逆方向電圧が、耐圧電圧未満の電圧である第１逆方向電圧より大きいときに流れる逆方向電流の逆方向電圧に対する傾きが、前記第１電極と前記第２電極との間に印加する逆方向電圧が前記第１逆方向電圧より小さいときに流れる逆方向電流の逆方向電圧に対する傾きよりも大きいことを特徴とする請求項３に記載のダイオード。
  12. 直列接続された第１半導体スイッチング素子及び第２半導体スイッチング素子と、
    前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子にそれぞれ逆並列に接続されるダイオードと、を備え、
    前記ダイオードとして、請求項１乃至請求項１１の何れか一項に記載のダイオードを用いることを特徴とする電力変換システム。
JP2012196885A 2012-09-07 2012-09-07 ダイオード及び電力変換システム、並びにダイオードの製造方法 Active JP6073092B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012196885A JP6073092B2 (ja) 2012-09-07 2012-09-07 ダイオード及び電力変換システム、並びにダイオードの製造方法
CN201310343709.7A CN103681878B (zh) 2012-09-07 2013-08-08 二极管及电力转换系统
US13/973,802 US20140070379A1 (en) 2012-09-07 2013-08-22 Diode and Power Conversion System
EP13181392.5A EP2706576A3 (en) 2012-09-07 2013-08-22 Diode and power conversion system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012196885A JP6073092B2 (ja) 2012-09-07 2012-09-07 ダイオード及び電力変換システム、並びにダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2014053451A true JP2014053451A (ja) 2014-03-20
JP6073092B2 JP6073092B2 (ja) 2017-02-01

Family

ID=49000414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012196885A Active JP6073092B2 (ja) 2012-09-07 2012-09-07 ダイオード及び電力変換システム、並びにダイオードの製造方法

Country Status (4)

Country Link
US (1) US20140070379A1 (ja)
EP (1) EP2706576A3 (ja)
JP (1) JP6073092B2 (ja)
CN (1) CN103681878B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015392A (ja) * 2014-07-02 2016-01-28 株式会社日立製作所 半導体装置およびそれを用いた電力変換システム
WO2017149607A1 (ja) * 2016-02-29 2017-09-08 三菱電機株式会社 半導体装置
JP2020145367A (ja) * 2019-03-08 2020-09-10 株式会社東芝 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419116B2 (en) * 2014-01-22 2016-08-16 Alexei Ankoudinov Diodes and methods of manufacturing diodes
US9224876B2 (en) * 2014-01-24 2015-12-29 Alexei Ankoudinov Fast switching diodes and methods of manufacturing those diodes
JP6678549B2 (ja) 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
JP6865670B2 (ja) * 2017-11-22 2021-04-28 三菱電機株式会社 半導体装置およびその製造方法
CN112701165A (zh) * 2019-10-22 2021-04-23 珠海格力电器股份有限公司 碳化硅二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125200A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000049337A (ja) * 1998-07-28 2000-02-18 Hitachi Ltd 半導体装置
JP2006344977A (ja) * 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP2008004866A (ja) * 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074959A (ja) 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
JPH10116998A (ja) * 1996-10-14 1998-05-06 Toyota Motor Corp 半導体装置およびその製造方法
US7282867B2 (en) * 2004-03-01 2007-10-16 Harison Toshiba Lighting Corporation Lighting device for discharge lamp
JP2006100645A (ja) * 2004-09-30 2006-04-13 Furukawa Electric Co Ltd:The ＧａＮ系半導体集積回路
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125200A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000049337A (ja) * 1998-07-28 2000-02-18 Hitachi Ltd 半導体装置
JP2006344977A (ja) * 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP2008004866A (ja) * 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015392A (ja) * 2014-07-02 2016-01-28 株式会社日立製作所 半導体装置およびそれを用いた電力変換システム
WO2017149607A1 (ja) * 2016-02-29 2017-09-08 三菱電機株式会社 半導体装置
JPWO2017149607A1 (ja) * 2016-02-29 2018-10-04 三菱電機株式会社 半導体装置
US10355142B2 (en) 2016-02-29 2019-07-16 Mitsubishi Electric Corporation Semiconductor device
DE112016006517B4 (de) 2016-02-29 2022-09-29 Mitsubishi Electric Corporation Halbleitervorrichtungen
JP2020145367A (ja) * 2019-03-08 2020-09-10 株式会社東芝 半導体装置
JP7244306B2 (ja) 2019-03-08 2023-03-22 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP2706576A2 (en) 2014-03-12
US20140070379A1 (en) 2014-03-13
CN103681878A (zh) 2014-03-26
EP2706576A3 (en) 2014-08-20
CN103681878B (zh) 2016-12-28
JP6073092B2 (ja) 2017-02-01

Similar Documents

Publication Publication Date Title
JP5969927B2 (ja) ダイオード、電力変換装置
JP6073092B2 (ja) ダイオード及び電力変換システム、並びにダイオードの製造方法
US11469297B2 (en) Semiconductor device and method for producing semiconductor device
US9070658B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5272299B2 (ja) 半導体装置およびその製造方法
JP5320679B2 (ja) 半導体装置およびその製造方法
JP5679073B2 (ja) 半導体装置および半導体装置の製造方法
JP5754545B2 (ja) 半導体装置および半導体装置の製造方法
US20090078936A1 (en) Semiconductor device
JP6294175B2 (ja) 半導体装置およびそれを用いた電力変換システム
CN107871777B (zh) 半导体装置和其制造方法以及电力变换系统
JP6225649B2 (ja) 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP6268117B2 (ja) 半導体装置およびその製造方法、並びに電力変換システム
CN114944337A (zh) 一种超结igbt的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170104

R150 Certificate of patent or registration of utility model

Ref document number: 6073092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350