JP7244306B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7244306B2
JP7244306B2 JP2019042446A JP2019042446A JP7244306B2 JP 7244306 B2 JP7244306 B2 JP 7244306B2 JP 2019042446 A JP2019042446 A JP 2019042446A JP 2019042446 A JP2019042446 A JP 2019042446A JP 7244306 B2 JP7244306 B2 JP 7244306B2
Authority
JP
Japan
Prior art keywords
region
concentration
semiconductor layer
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019042446A
Other languages
English (en)
Other versions
JP2020145367A (ja
Inventor
正人 和泉
和敏 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019042446A priority Critical patent/JP7244306B2/ja
Priority to US16/448,166 priority patent/US11676995B2/en
Priority to CN201910675634.XA priority patent/CN111668313A/zh
Publication of JP2020145367A publication Critical patent/JP2020145367A/ja
Application granted granted Critical
Publication of JP7244306B2 publication Critical patent/JP7244306B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

実施形態は、半導体装置に関する。
半導体装置をオン状態からオフ状態にスイッチングする場合、半導体中の空間電荷、例えば、正孔の排出に要する時間を短くしてスイッチング損失を低減することが求められる。このため、半導体中にキャリアキラーとなるトラップ準位を形成し、正孔のライフタイムを短縮する方法が用いられる。しかしながら、トラップ準位は、半導体装置のリーク電流を大きくする。これを回避するためには、半導体中に注入される空間電荷の量を、オン抵抗の増大を抑制しつつ、低減することが好ましい。
特開２０１０－７３８５７号公報
実施形態は、スイッチング損失を低減できる半導体装置を提供する。
実施形態に係る半導体装置は、第１導電型の第１半導体層を含む半導体部と、前記半導体部の裏面上に設けられた第１電極と、前記半導体部の表面上に選択的に設けられた第２電極と、を備える。前記半導体部は、前記第１半導体層と前記第２電極との間に設けられた第２導電型の第２半導体層をさらに含む。前記第２半導体層は、前記半導体部の前記第２電極に向き合う前記表面に沿った方向に並んだ第１領域および第２領域を有する。前記第１領域は、前記第２電極に接し、且つ、電気的に接続される。前記第２領域は、前記第２電極に接し、前記第１領域における前記第２電極に接する表面の第２導電型不純物濃度よりも低濃度の第２導電型不純物を含む。前記第２半導体層の前記第２導電型不純物は、前記第１電極から前記第２電極に向かう方向の濃度分布において、前記第１領域における第１濃度ピークと、前記第２領域における第２濃度ピークと、を有し、前記第２濃度ピークから前記半導体部の前記表面までの距離は、前記第１濃度ピークから前記半導体部の前記表面までの距離よりも長い。前記第２半導体層は、前記第２領域における前記第１半導体層と前記第２電極との間の第１位置において第２導電型不純物の第１濃度を有し、前記第１位置と前記第２電極との間の第２位置における第２導電型不純物の第２濃度は、前記第１濃度よりも低い。
第１実施形態に係る半導体装置を示す模式図である。 第１実施形態に係る半導体装置の構成を示す模式図である。 第２実施形態に係る半導体装置を示す模式図である。 第２実施形態に係る半導体装置の構成を示す模式図である。 第２実施形態に係る半導体装置の別の構成を示す模式図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
（第１実施形態）
図１（ａ）および（ｂ）は、第１実施形態に係る半導体装置１を示す模式図である。図１（ａ）は、半導体装置１を示す模式断面図である。図１（ｂ）は、平面図である。
図１（ａ）に示すように、半導体装置１は、半導体部１０と、カソード電極２０（第１電極）と、アノード電極３０（第２電極）と、を含む。半導体部１０は、例えば、シリコンである。カソード電極２０は、半導体部１０の裏面上に設けられる。アノード電極３０は、半導体部１０の表面上に選択的に設けられる。
半導体部１０は、ｎ型半導体層１３（第１半導体層）と、ｐ型半導体層１５（第２半導体層）と、ｎ型半導体層１７と、を含む。ｎ型半導体層１７は、ｎ型半導体層１３とカソード電極２０との間に設けられる。ｎ型半導体層１７は、ｎ型半導体層１３のｎ型不純物濃度よりも高濃度のｎ型不純物を含む。カソード電極２０は、ｎ型半導体層１７に接し、且つ、電気的に接続される。カソード電極２０は、例えば、金ゲルマニウム合金を含む。
ｐ型半導体層１５は、ｎ型半導体層１３とアノード電極３０との間に設けられる。ｐ型半導体層１５は、半導体部１０の表面側に選択的に設けられる。ｐ型半導体層１５は、例えば、ｐ型不純物であるボロン（Ｂ）を含む。アノード電極３０は、ｐ型半導体層１５に電気的に接続され、例えば、アルミニウムまたはチタニウムを含む。
ｐ型半導体層１５は、半導体部１０の表面に平行な方向に並んだ第１領域１５ａと第２領域１５ｂとを含む。第１領域１５ａのＺ方向の厚さは、例えば、第２領域１５ｂのＺ方向の厚さよりも厚い。
ｎ型半導体層１３は、半導体部１０の表面においてｐ型半導体層１５を囲む。半導体部１０の表面上には、絶縁膜３３が設けられる。絶縁膜３３は、ｎ型半導体層１３を覆う保護膜として機能する。また、絶縁膜３３は、半導体部１０の表面に露出したｐｎ接合を覆うように設けられる。絶縁膜３３は、例えば、シリコン酸化膜である。
アノード電極３０は、第１領域１５ａおよび第２領域１５ｂに接するように設けられる。例えば、第１領域１５ａにおけるｐ型不純物濃度は、第２領域１５ａにおけるｐ型不純物濃度よりも高い。このため、第１領域１５ａとアノード電極３０との間のコンタクト抵抗は、第２領域１５ｂとアノード電極３０との間のコンタクト抵抗よりも低い。例えば、第１領域１５ａとアノード電極３０との間には、オーミックコンタクトが形成される。一方、第２領域１５ｂとアノード電極３０との間には、例えば、ショットキコンタクトが形成される。
図１（ｂ）は、ｐ型半導体層１５における第１領域１５ａおよび第２領域１５ｂの配置を示した模式平面図である。
図１（ｂ）に示すように、複数の第２領域１５ｂが、Ｘ方向およびＹ方向に並べて配置される。第１領域１５ａは、複数の第２領域１５ｂの間に位置し、且つ、複数の第２領域１５ｂを囲むように設けられる。なお、実施形態は、この例に限定される訳ではなく、第２領域１５ｂは、例えば、Ｙ方向に延伸したストライプ状に設けられ、Ｘ方向に並べて配置されても良い。
半導体装置１では、順方向バイアス下において、第２領域１５ｂをに形成されているショットキー接合により電子が排出されるため第１領域１５ａより流れるホール電流の密度を低減することができる。すなわち、第２領域１５ｂを設けることによりｎ型半導体層１３に注入される正孔を抑制し、ｎ型半導体層１３中の空間電荷量を低減する。これにより、ターンオフ時間を短縮し、スイッチング損失を低減することが可能となる。また、第１領域１５ａと第２領域１５ｂの面積比を適宜設定することにより、オン抵抗およびスイッチング損失の最適化を図ることができる。また、電子線照射、プロトン、ヘリウム照射等によるトラップ準位の導入を併用しても良い。本実施形態によれば、ｐ型半導体層１５からｎ型半導体層１３に注入される正孔の量を低減できるため、併用されるトラップ準位の量を低減できる。これにより、トラップ準位を介したリーク電流を抑制することができる。
図２は、第１実施形態に係る半導体装置１の構成を示す模式図である。図２は、半導体部１０におけるｐ型不純物およびｎ型不純物の分布を示す濃度プロファイルである。図２中に示すＰＡは、第１領域１５ａにおけるｐ型不純物の分布である。ＰＢは、第２領域におけるｐ型不純物の分布である。ＮＢは、ｎ型半導体層１３におけるｎ型不純物の濃度である。ＮＢは、例えば、１×１０１６ｃｍ－３以下である。
図２に示すように、第１領域１５ａは、ｐ型不純物分布のピーク濃度ＣＰＡを有する。第２領域１５ｂは、ｐ型不純物分布のピークの濃度ＣＰＢを有する。第１領域１５ａにおけるｐ型不純物のピーク濃度ＣＰＡは、第２領域１５ｂにおけるｐ型不純物のピーク濃度ＣＰＢよりも高い。ピーク濃度ＣＰＡは、例えば、１×１０１８～１×１０１９ｃｍ－３である。ピーク濃度ＣＰＢは、例えば、１×１０１６～１×１０１８ｃｍ－３である。
また、第１領域１５ａは、表面濃度ＣＳＡを有し、第２領域１５ｂは、表面濃度ＣＳＢを有する。表面濃度ＣＳＢは、例えば、表面濃度ＣＳＡの１０分の１以下である。表面濃度ＣＳＢは、例えば、１×１０１７ｃｍ－３以下である。さらに、第１領域１５ａにおける表面濃度ＣＳＡは、第１領域１５ｂにおけるピーク濃度ＣＰＢよりも高い。表面濃度ＣＳＡは、ピーク濃度ＣＰＡと同じ、または、ピーク濃度ＣＰＡよりも低い。また、第２領域１５ｂは、表面から離れた深さ位置にｐ型不純物分布のピークを有し、ｐ型不純物濃度のピーク位置とアノード電極３０との間では、ｐ型不純物濃度は、ピーク濃度ＣＰＢよりも低い。
第１領域１５ａおよび第２領域１５ｂは、例えば、ｎ型半導体層１３にｐ型不純物を選択的にイオン注入することにより形成される。この際、第２領域１５ｂとなる領域に注入されるｐ型不純物の量は、第１領域１５ａとなる領域に注入されるｐ型不純物の量よりも少なく設定される。また、第２領域１５ｂとなる領域に注入されるｐ型不純物は、例えば、第１領域１５ａとなる領域に注入されるｐ型不純物に比べて高い加速エネルギー下で注入される。すなわち、第２領域１５ｂにおけるｐ型不純物のピーク位置は、第１領域１５ａのｐ型不純物のピーク位置よりも深くても良い。
このように、半導体装置１では、第２領域１５ｂにおけるｐ型不純物濃度を、第１領域１５ａのｐ型不純物濃度よりも低くすることにより、順バイアス時におけるｎ型半導体層１３への正孔注入を抑制することができる。
さらに、第２領域１５ｂの表面におけるｐ型不純物濃度を、第１領域１５ａの表面におけるｐ型不純物濃度よりも低くすることにより、第２領域１５ｂとアノード電極３０との間のコンタクト抵抗を、第１領域１５ａとアノード電極３０との間のコンタクト抵抗よりも高くする。これにより、第２領域１５ｂを介して流れる順方向電流の密度を低減し、ｎ型半導体層１３中の空間電荷を低減することができる。その結果、半導体装置１では、ターンオフ時間を短縮し、スイッチング損失を低減することができる。
また、アノード電極３０は、第１金属層３０ａと第２金属層３０ｂとを含む積層構造であっても良い（図１（ａ）参照）。第２金属層３０ｂは、ｐ型半導体層１５と第１金属層３０ａとの間に位置する。第１金属層３０ａは、例えば、アルミニウムを含み、第２金属層３０ｂは、例えば、チタニウムを含む。第２金属層３０ｂは、例えば、ｐ型半導体層１５の表面濃度に依存して、コンタクト抵抗が大きく変化する材料を含む。これにより、ｐ型半導体層１５の第１領域１５ａに対するコンタクト抵抗と、第２領域１５ｂに対するコンタクト抵抗の差が大きいアノード電極を容易に形成することができる。換言すれば、第２金属層３０ｂとｐ型半導体層１５の第１領域１５ａとの間にはオーミック接合、第２金属層３０ｂとｐ型半導体層１５の第１領域１５ａとの間にはショットキー接合を形成できる。
また、第１領域１５ａの表面濃度ＣＳＡと、第２領域１５ｂの表面濃度ＣＳＢと、の差が大きい場合には、第２金属層３０ｂを設けなくても良い。例えば、アルミニウムを含む第１金属層３０ａが第１領域１５ａおよび第２領域１５ｂに直接接するように形成し、第１領域１５ａに対するコンタクト抵抗が低く、第２領域１５ｂに対するコンタクト抵抗が高いアノード電極３０を形成することができる。これにより、半導体装置１の製造コストを低減することができる。
（第２実施形態）
図３は、第２実施形態に係る半導体装置２を示す模式図である。図３に示すように、半導体装置２は、半導体部１０と、カソード電極２０と、アノード電極３０と、を含む。カソード電極２０は、半導体部１０の裏面上に設けられる。アノード電極３０は、半導体部１０の表面上に選択的に設けられる。
半導体部１０は、ｎ型半導体層１３と、ｐ型半導体層１５と、ｎ型半導体層１７と、ｎ型半導体層１９と、を含む。ｐ型半導体層１５は、第１領域１５ａと第２領域１５ｂとを含む。第１領域１５ａのＺ方向の厚さは、例えば、第２領域１５ｂのＺ方向の厚さよりも厚い。例えば、第１領域１５ａにおけるｐ型不純物の濃度は、第２領域１５ｂにおけるｐ型不純物の濃度よりも高い。ｎ型半導体層１９は、第２領域１５ｂとアノード電極３０との間に設けられる。アノード電極３０は、第１領域１５ａおよびｎ型半導体層１９に接するように設けられる。
この例では、第２領域１５ｂとｎ型半導体層１９との間のｐｎ接合により、第２領域１５ｂを介してアノード電極３０からカソード電極２０に流れる順方向電流が抑制される。また、第２領域１５ｂからｎ型半導体層１３への正孔注入が抑制される。このため、順バイアス下におけるｎ型半導体層１３中の空間電荷量が低減され、半導体装置２のスイッチング損失を低減することができる。
図４は、第２実施形態に係る半導体装置２の構成を示す模式図である。図４は、半導体部１０におけるｐ型不純物およびｎ型不純物の分布を示す濃度プロファイルである。図中に示すＰＡは、第１領域１５ａにおけるｐ型不純物の分布である。ＰＢは、第２領域１５ｂにおけるｐ型不純物の分布である。ＮＢは、ｎ型半導体層１３におけるｎ型不純物の濃度である。ＮＢは、例えば、１×１０１６ｃｍ－３以下である。
図４に示すように、第１領域１５ａにおけるｐ型不純物分布のピーク濃度ＣＰＡは、第２領域１５ｂにおけるｐ型不純物のピーク濃度ＣＰＢよりも高い。ピーク濃度ＣＰＡは、例えば、１×１０１８～１×１０１９ｃｍ－３である。ピーク濃度ＣＰＢは、例えば、１×１０１６～１×１０１８ｃｍ－３である。また、第１領域１５ａにおける表面濃度ＣＳＡは、第２領域１５ｂにおけるピーク濃度ＣＰＢよりも高い。また、第２領域１５ｂにおけるｐ型不純物濃度は、ｐ型不純物濃度のピーク位置とアノード電極３０との間において、ピーク濃度ＣＰＢよりも低い。
この例は、第２領域１５ａとなる領域に注入されるｐ型不純物をより高い加速エネルギー下でイオン注入する。このため、第２領域１５ｂは、ｐ型不純物分布のピーク位置がより深くなるように形成される。その結果、第２領域１５ｂにおけるｐ型不純物の表面側の濃度は、ｎ型半導体層１３のｎ型不純物濃度ＮＢよりも低くなる。これにより、ｎ型半導体層１９が、第２領域１５ｂとアノード電極３０との間に介在する構造が形成される。
図５は、第２実施形態に係る半導体装置２の別の構成を示す模式図である。
図５は、半導体部１０におけるｐ型不純物およびｎ型不純物の分布を示す濃度プロファイルである。図中に示すＰＡは、第１領域１５ａにおけるｐ型不純物の分布である。ＰＢは、第２領域１５ｂにおけるｐ型不純物の分布である。ＮＢは、ｎ型半導体層１３におけるｎ型不純物の濃度である。
この例では、第２領域１５ｂの表面側にｎ型不純物が追加される。ＮＳは、ｎ型半導体層１９におけるｎ形不純物プロファイルを示している。ｎ型半導体層１９は、例えば、第２領域１５ｂの表面にｎ型不純物を選択的にイオン注入することにより形成される。
濃度プロファイルＮＳにおけるピーク濃度ＣＮＳは、例えば、１×１０１７ｃｍ－３であり、ｎ型半導体層１９のｎ型不純物の表面濃度は、例えば、ＮＢよりも高く、１×１０１７ｃｍ－３よりも低い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２…半導体装置、 １０…半導体部、 １３、１７、１９…ｎ型半導体層、 １５…ｐ型半導体層、 １５ａ…第１領域、 １５ｂ…第２領域、 ２０…カソード電極、 ３０…アノード電極、 ３０ａ…第１金属層、 ３０ｂ…第２金属層、 ３３…絶縁膜

Claims (4)

  1. 第１導電型の第１半導体層を含む半導体部と、
    前記半導体部の裏面上に設けられた第１電極と、
    前記半導体部の表面上に設けられた第２電極と、
    を備え、
    前記半導体部は、前記第１半導体層と前記第２電極との間に設けられた第２導電型の第２半導体層をさらに含み、
    前記第２半導体層は、前記半導体部の前記第２電極に向き合う前記表面に沿った方向に並んだ第１領域および第２領域を有し、前記第１領域は、前記第２電極に接し、且つ、電気的に接続され、前記第２領域は、前記第２電極に接し、前記第１領域における前記第２電極に接する表面の第２導電型不純物濃度よりも低濃度の第２導電型不純物を含み、
    前記第２半導体層の前記第２導電型不純物は、前記第１電極から前記第２電極に向かう方向の濃度分布において、前記第１領域における第１濃度ピークと、前記第２領域における第２濃度ピークと、を有し、前記第２濃度ピークから前記半導体部の前記表面までの距離は、前記第１濃度ピークから前記半導体部の前記表面までの距離よりも長く、
    前記第２半導体層は、前記第２領域における前記第１半導体層と前記第２電極との間の第１位置において第２導電型不純物の第１濃度を有し、
    前記第１位置と前記第２電極との間の第２位置における第２導電型不純物の第２濃度は、前記第１濃度よりも低い半導体装置。
  2. 第１導電型の第１半導体層を含む半導体部と、
    前記半導体部の裏面上に設けられた第１電極と、
    前記半導体部の表面上に設けられた第２電極と、
    を備え、
    前記半導体部は、前記第１半導体層と前記第２電極との間に設けられた第２導電型の第２半導体層をさらに含み、
    前記第２半導体層は、前記半導体部の前記表面に沿った方向に並んだ第１領域および第２領域を有し、前記第１領域および前記第２領域は、前記第２電極に接し、且つ、電気的に接続され、前記第２領域は、前記第１領域における前記第２電極に接する表面の第２導電型不純物濃度よりも低濃度の第２導電型不純物を含み、
    前記第２半導体層は、前記第２領域における前記第１半導体層と前記第２電極との間の第１位置において第２導電型不純物の第１濃度を有し、
    前記第１位置と前記第２電極との間の第２位置における第２導電型不純物の第２濃度は、前記第１濃度よりも低い半導体装置。
  3. 前記第２領域における第２導電型不純物分布は、前記第１半導体層と前記第２電極との間に濃度ピークを有する請求項２記載の半導体装置。
  4. 前記第２領域の表面における第２導電型不純物濃度は、前記第１領域の表面における第２導電型不純物濃度の１０分の１以下である請求項１～３のいずれか１つに記載の半導体装置。
JP2019042446A 2019-03-08 2019-03-08 半導体装置 Active JP7244306B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019042446A JP7244306B2 (ja) 2019-03-08 2019-03-08 半導体装置
US16/448,166 US11676995B2 (en) 2019-03-08 2019-06-21 Semiconductor device
CN201910675634.XA CN111668313A (zh) 2019-03-08 2019-07-25 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019042446A JP7244306B2 (ja) 2019-03-08 2019-03-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2020145367A JP2020145367A (ja) 2020-09-10
JP7244306B2 true JP7244306B2 (ja) 2023-03-22

Family

ID=72335630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019042446A Active JP7244306B2 (ja) 2019-03-08 2019-03-08 半導体装置

Country Status (3)

Country Link
US (1) US11676995B2 (ja)
JP (1) JP7244306B2 (ja)
CN (1) CN111668313A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909098A (zh) * 2021-02-24 2021-06-04 光华临港工程应用技术研发(上海)有限公司 一种肖特基二极管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184327A (ja) 2006-01-04 2007-07-19 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012059902A (ja) 2010-09-08 2012-03-22 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2014053451A (ja) 2012-09-07 2014-03-20 Hitachi Power Semiconductor Device Ltd ダイオード及び電力変換システム
WO2014112228A1 (ja) 2013-01-18 2014-07-24 株式会社日立パワーデバイス ダイオード、電力変換装置
JP2016208030A (ja) 2015-04-22 2016-12-08 パナソニックＩｐマネジメント株式会社 半導体素子及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147418A (ja) 1993-11-25 1995-06-06 Fuji Electric Co Ltd ダイオード
JP4463482B2 (ja) * 2002-07-11 2010-05-19 パナソニック株式会社 Ｍｉｓｆｅｔ及びその製造方法
US8669554B2 (en) * 2006-05-10 2014-03-11 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
JP2010073857A (ja) 2008-09-18 2010-04-02 Toshiba Corp 半導体装置の製造方法
EP2320452B1 (en) 2009-11-09 2011-10-19 ABB Technology AG Fast recovery diode and its manufacturing method
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
JP6029397B2 (ja) * 2012-09-14 2016-11-24 三菱電機株式会社 炭化珪素半導体装置
JP6082314B2 (ja) 2012-11-06 2017-02-15 株式会社東芝 半導体装置
JP5940500B2 (ja) * 2013-09-11 2016-06-29 株式会社東芝 半導体装置及びその製造方法
JP6294175B2 (ja) * 2014-07-02 2018-03-14 株式会社日立製作所 半導体装置およびそれを用いた電力変換システム
JP2016162776A (ja) * 2015-02-26 2016-09-05 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184327A (ja) 2006-01-04 2007-07-19 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012059902A (ja) 2010-09-08 2012-03-22 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2014053451A (ja) 2012-09-07 2014-03-20 Hitachi Power Semiconductor Device Ltd ダイオード及び電力変換システム
WO2014112228A1 (ja) 2013-01-18 2014-07-24 株式会社日立パワーデバイス ダイオード、電力変換装置
JP2016208030A (ja) 2015-04-22 2016-12-08 パナソニックＩｐマネジメント株式会社 半導体素子及びその製造方法

Also Published As

Publication number Publication date
US20200286989A1 (en) 2020-09-10
JP2020145367A (ja) 2020-09-10
CN111668313A (zh) 2020-09-15
US11676995B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
US10840238B2 (en) Semiconductor device
US10593789B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2007184486A (ja) 半導体装置
US20130248882A1 (en) Semiconductor device
US6822313B2 (en) Diode
JP6694375B2 (ja) 半導体装置
CN110838522B (zh) 半导体装置
JP2020031155A (ja) 半導体装置
JP7233256B2 (ja) 半導体装置及び半導体装置の製造方法
JP7352344B2 (ja) 半導体装置
US20220149191A1 (en) Semiconductor device
JP7244306B2 (ja) 半導体装置
JP7384287B2 (ja) 半導体装置
JP7337739B2 (ja) 半導体装置
JP7488778B2 (ja) 半導体装置
US20220123108A1 (en) Semiconductor device
US11444156B2 (en) Semiconductor device
CN113497033B (zh) 半导体装置及其控制方法
JP6935373B2 (ja) 半導体装置
JP7410900B2 (ja) 半導体装置
JP2023101242A (ja) 半導体装置
CN115398645A (zh) 半导体装置
JP2022144504A (ja) 半導体装置及びその製造方法
JP2022138963A (ja) 半導体装置
JP2022059446A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230105

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230116

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230309

R150 Certificate of patent or registration of utility model

Ref document number: 7244306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150