JP7410900B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7410900B2
JP7410900B2 JP2021043773A JP2021043773A JP7410900B2 JP 7410900 B2 JP7410900 B2 JP 7410900B2 JP 2021043773 A JP2021043773 A JP 2021043773A JP 2021043773 A JP2021043773 A JP 2021043773A JP 7410900 B2 JP7410900 B2 JP 7410900B2
Authority
JP
Japan
Prior art keywords
layer
cathode layer
region
concentration cathode
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021043773A
Other languages
English (en)
Other versions
JP2022143317A (ja
Inventor
祥子 花形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021043773A priority Critical patent/JP7410900B2/ja
Priority to CN202110878851.6A priority patent/CN115117164A/zh
Priority to US17/469,239 priority patent/US11923443B2/en
Publication of JP2022143317A publication Critical patent/JP2022143317A/ja
Application granted granted Critical
Publication of JP7410900B2 publication Critical patent/JP7410900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置に関する。
近年、産業機器や自動車においてスイッチング損失が低いパワーデバイスの需要が高まっており、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）とＦＲＤ（Fast Recovery Diode：ファストリカバリダイオード）を１チップで構成したＲＣ－ＩＧＢＴ（Reverse Conducting IGBT：逆導通ＩＧＢＴ）が用いられている。ＲＣ－ＩＧＢＴにおいても、更なるスイッチング損失の低減化が要求されている。一方、ＲＣ－ＩＧＢＴにおいては、動作の安定性も要求されている。
特開２０１９－１０２７７３号公報
本発明の実施形態は、低損失化でき、動作が安定した半導体装置を提供する。
実施形態に係る半導体装置は、複数のＩＧＢＴ領域と複数のダイオード領域が第１方向に沿って交互に設定された半導体装置である。前記半導体装置は、第１～第３電極と、半導体部分と、絶縁膜を有する。前記半導体部分は、コレクタ層と、低濃度カソード層と、高濃度カソード層と、ドリフト層と、アノード層と、ベース層と、エミッタ層を有する。前記半導体部分は、前記第１電極上に設けられ、第１導電形のコレクタ層と、第２導電形の低濃度カソード層と、第２導電形の高濃度カソード層と、第２導電形のドリフト層と、第１導電形のアノード層と、第１導電形のベース層と、第２導電形のエミッタ層とを有する。前記コレクタ層は、前記ＩＧＢＴ領域に設けられ、前記第１電極に接する。前記低濃度カソード層と前記高濃度カソード層は、前記ダイオード領域に設けられ、前記第１電極に接する。前記高濃度カソード層の不純部濃度は、前記低濃度カソード層の不純物濃度より高い。前記ドリフト層は、前記コレクタ層上、前記低濃度カソード層上及び前記高濃度カソード層上に設けられる。前記アノード層は、前記ダイオード領域において前記ドリフト層上に部分的に複数設けられる。前記ベース層は、前記ＩＧＢＴ領域において前記ドリフト層上に部分的に複数設けられる。前記エミッタ層は、前記ＩＧＢＴ領域において前記ベース層上に設けられる。前記半導体部分の下面における前記ダイオード領域を前記第１方向に沿って第１周辺領域、中央領域及び第２周辺領域に三等分したときに、前記中央領域における前記低濃度カソード層の面積率が、前記第１周辺領域及び前記第２周辺領域における前記低濃度カソード層の面積率よりも高い。前記第２電極は、前記ＩＧＢＴ領域と前記ダイオード領域において前記半導体部分上に設けられ、前記アノード層及び前記エミッタ層に接続される。前記第３電極は、前記ＩＧＢＴ領域に設けられ、前記エミッタ層、前記ベース層及び前記ドリフト層に対向する。前記絶縁膜は、前記半導体部分と前記第３電極との間に設けられる。
第１実施形態に係る半導体装置を示す平面図である。 第１実施形態に係る半導体装置を示す底面図である。 図１の領域Ａを示す拡大平面図である。 （ａ）は、図３に示すＣ－Ｃ’線による部分断面図であり、（ｂ）は、図３に示すＤ－Ｄ’線による部分断面図である。 図２の領域Ｂを示す拡大底面図である。 図５に示すＥ－Ｅ'線による拡大断面図である。 第１実施形態の第１変形例におけるカソード層を示す拡大底面図である。 第１実施形態の第２変形例におけるカソード層を示す拡大底面図である。 第１実施形態の第３変形例におけるカソード層を示す拡大底面図である。 第２実施形態におけるカソード層を示す拡大底面図である。 第２実施形態の変形例におけるカソード層の配列パターンを示す拡大底面図である。
以下に、各実施形態について図面を参照しつつ説明する。
尚、図面は模式的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。さらに、本明細書と各図において、既出の図に関して説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、本実施形態に係る半導体装置を示す平面図である。図２は、本実施形態に係る半導体装置を示す底面図である。図３は、図１の領域Ａを示す拡大平面図である。図４の（ａ）は、図３に示すＣ－Ｃ’線による部分断面図であり、（ｂ）は、図３に示すＤ－Ｄ’線による部分断面図である。図５は、図２の領域Ｂを示す拡大底面図である。図６は、図５に示すＥ－Ｅ'線による拡大断面図である。
図１と図４（ａ）、（ｂ）においては、保護膜、及び、配線層が省略されている。図３においては、後述する第２電極２２と絶縁膜３２が省略されている。図５おいては、後述する第１電極２１が省略されている。視認性の観点より、図面においては、後述する高濃度カソード層１８の表面を示す部分に点描を付している。
図１、図４（ａ）、（ｂ）に示すように、本実施形態に係る半導体装置１０１は、複数のＩＧＢＴ領域Ｒ１と複数のダイオード領域Ｒ２が交互に配列されたＲＣ－ＩＧＢＴである。半導体装置１０１においては、複数のＩＧＢＴ領域Ｒ１が設定され、隣り合うＩＧＢＴ領域Ｒ１の間にダイオード領域Ｒ２が設定されている。
図１、図２に示すように、ＩＧＢＴ領域Ｒ１とダイオード領域Ｒ２は、一の方向に沿って延びており、ＩＧＢＴ領域Ｒ１の一の方向に直交する方向の長さである幅は、ダイオード領域Ｒ２の幅より大きい。
図１に示すように、半導体装置１０１は、上面に第２電極２２とゲートパッド２３ｐが設けられている。半導体装置１０１の上面の端縁には、終端絶縁膜７０が設けられている。
第２電極２２は、ＩＧＢＴ領域Ｒ１においては、例えばエミッタ電極であり、ダイオード領域Ｒ２においては、例えばアノード電極である。
図２に示すように、半導体装置１０１は、底面に第１電極２１が設けられている。第１電極２１は、半導体装置１０１の下面の略全域に設けられている。第１電極２１は、ＩＧＢＴ領域Ｒ１において、例えばコレクタ電極であって、ダイオード領域Ｒ２において、例えばカソード電極である。
ここで、説明の便宜上、本明細書においては、図１に示すとおり、ＩＧＢＴ領域Ｒ１とダイオード領域Ｒ２の配列方向を「方向Ｘ」といい、方向Ｘに直交する方向であって、ＩＧＢＴ領域Ｒ１とダイオード領域Ｒ２が延びる方向を「方向Ｙ」といい、方向Ｘ及び方向Ｙに直交する方向を「方向Ｚ」という。方向Ｘの長さは「幅」ともいう。
また、第１電極２１から第２電極２２に向かう方向を「上」といい、その逆方向を「下」というが、この表現もまた便宜的なものであり、重力の方向とは無関係である。上方向は、方向Ｚである。
図３と図４（ａ）、（ｂ）に示すように、半導体装置１０１は、上述の第１電極２１、第２電極２２、ゲートパッド２３ｐ及び終端絶縁膜７０に加えて、半導体部分１０と、第３電極２３と、ゲート絶縁膜３１と、絶縁膜３２を、を有する。
図４（ａ）、（ｂ）に示すように、半導体部分１０は、第１電極２１の上に設けられており、第２電極２２の下に設けられている。半導体部分１０は、略直方体形状であって、上面、側面、下面１０Ａを有する。半導体部分１０は、コレクタ層１１と、バッファ層１２と、ドリフト層１３と、ｐ形層１４と、エミッタ層１５と、カソード層１６と、ベースコンタクト６１と、アノードコンタクト６２を有する。
図４（ａ）、（ｂ）に示すように、コレクタ層１１は、ＩＧＢＴ領域Ｒ１において半導体部分１０の下部に設けられている。コレクタ層１１の下面は、ＩＧＢＴ領域Ｒ１における半導体部分１０の下面１０Ａを構成しており、第１電極２１に接している。コレクタ層１１は、第１導電形の半導体であって、例えばｐ形の半導体からなる。コレクタ層１１の不純物濃度は、例えば１×１０１７ｃｍ－３以上１×１０２０ｃｍ－３未満である。
図４（ａ）、（ｂ）と図５に示すように、カソード層１６は、ダイオード領域Ｒ２において半導体部分１０の下部に設けられている。カソード層１６の下面は、ダイオード領域Ｒ２における半導体部分１０の下面１０Ａを構成しており、第１電極２１に接している。カソード層１６は、第２導電形の半導体であって、例えばｎ形の半導体からなる。図５に示すように、カソード層１６は、複数の低濃度カソード層１７と複数の高濃度カソード層１８を有する。後述するように、高濃度カソード層１８におけるドナーとなる不純物の濃度は、低濃度カソード層１７におけるドナーとなる不純物の濃度よりも高い。
図４（ａ）、（ｂ）に示すように、バッファ層１２は、コレクタ層１１とカソード層１６の上に設けられており、コレクタ層１１とカソード層に接している。バッファ層１２は、第２導電形の半導体であって、例えばｎ形の半導体からなる。バッファ層１２の不純物濃度は、例えばカソード層１６の不純物濃度以下である。バッファ層１２の不純物濃度は、例えば１×１０１6ｃｍ－３以上１×１０１７ｃｍ－３未満である。
図４（ａ）、（ｂ）に示すように、ドリフト層１３は、バッファ層１２上に設けられている。ドリフト層１３の上部は、複数の第３電極２３の下部にゲート絶縁膜３１を介して対向している。ドリフト層１３は、第２導電形の半導体であって、例えばｎ形の半導体からなる。ドリフト層１３の不純物濃度は、バッファ層１２の不純物濃度より低い。
第３電極２３は、例えばゲート電極である。図３と図４（ａ）、（ｂ）に示すように、第３電極２３は、ＩＧＢＴ領域Ｒ１とダイオード領域Ｒ２において半導体部分１０の上部に形成されたトレンチ内に設けられている。複数の第３電極２３は、方向Ｙに沿って延びて設けられ、方向Ｘに沿って略等間隔で設けられている。第３電極２３は、上面以外をゲート絶縁膜３１に覆われている。
図４（ａ）、（ｂ）に示すように、ｐ形層１４は、ドリフト層１３上において隣り合う２つの第３電極２３の間に設けられている。ｐ形層１４は、ＩＧＢＴ領域Ｒ１に設けられたベース層１４ｉと、ダイオード領域Ｒ２に設けられたアノード層１４ｄを有する。
図４（ａ）、（ｂ）に示すように、ＩＧＢＴ領域Ｒ１における第３電極２３は、ゲート絶縁膜３１を介してドリフト層１３、ベース層１４ｉ、エミッタ層１５及びベースコンタクト６１に対向している。ダイオード領域Ｒ２における第３電極２３は、ゲート絶縁膜３１を介してドリフト層１３、アノード層１４ｄ及びアノードコンタクト６２に対向している。
図３、図４（ｂ）に示すように、アノード層１４ｄは、部分的に半導体部分１０の上部に配置され、詳細には、隣り合うアノードコンタクト６２の間において半導体部分１０の上部に配置され、第２電極２２に接している。
ｐ形層１４は、第１導電形の半導体であって、例えばｐ形の半導体からなる。ｐ形層１４の不純物濃度は、例えば１×１０１７ｃｍ－３以上１×１０１８ｃｍ－３未満である。
図４（ｂ）に示すように、エミッタ層１５は、ＩＧＢＴ領域Ｒ１においてベース層１４ｉの上に部分的に設けられている。エミッタ層１５は、半導体部分１０の上部に設けられ、第２電極２２に接している。図３に示すように、複数のエミッタ層１５は、方向Ｘに沿って延びて設けられ、方向Ｙに沿って略等間隔で設けられている。エミッタ層１５は、第２導電形の半導体であって、例えばｎ形の半導体からなる。エミッタ層１５の不純物濃度は、例えば１×１０２０ｃｍ－３以上１×１０２１ｃｍ－３未満である。
図３、図４（ａ）に示すように、複数のベースコンタクト６１は、ベース層１４ｉの上において例えば隣接するエミッタ層１５の間に設けられている。ベースコンタクト６１は、半導体部分１０の上部に設けられ、第２電極２２に接している。ベースコンタクト６１は、第１導電形の半導体であって、例えばｐ形の半導体からなる。
図３、図４（ａ）に示すように、複数のアノードコンタクト６２は、アノード層１４ｄ上に部分的に設けられている。アノードコンタクト６２は、半導体部分１０の上部に設けられ、第２電極２２に接している。図３に示すように、複数のアノードコンタクト６２は、方向Ｘに沿って略等間隔で設けられている。
アノードコンタクト６２は、第１導電形の半導体であって、例えばｐ形の半導体からなる。アノードコンタクト６２とベースコンタクト６１の不純物濃度は、例えば１×１０１９ｃｍ－３以上１×１０２０ｃｍ－３未満である。
このようにして、ＩＧＢＴ領域Ｒ１には、第１電極２１をコレクタとし、第２電極２２をエミッタとし、第３電極をゲートとするＩＧＢＴが形成される。また、ダイオード領域Ｒ２には、第１電極２１をカソードとし、第２電極２２をアノードとするダイオード（ＦＲＤ）が形成される。これにより、半導体装置１０１はＲＣ－ＩＧＢＴとして機能する。
以下、１つのダイオード領域Ｒ２を例として、低濃度カソード層１７と高濃度カソード層１８について詳述する。
図５、図６に示すように、１つのダイオード領域Ｒ２において、複数の低濃度カソード層１７と複数の高濃度カソード層１８は、方向Ｘに沿って交互に配列されている。高濃度カソード層１８は、例えば７個設けられており、方向Ｘに沿って配列されている。低濃度カソード層１７は、例えば６個設けられており、隣接する高濃度カソード層１８の間に配置されている。
図５に示すように、６個の低濃度カソード層１７の方向Ｙの長さと、７個の高濃度カソード層１８の方向Ｙの長さは、略同一である。
図６に示すように、低濃度カソード層１７と高濃度カソード層１８は、第１電極２１とバッファ層１２の間に設けられている。
低濃度カソード層１７と高濃度カソード層１８は、第２導電形の半導体からなり、例えばｎ形の半導体からなる。高濃度カソード層１８のドナーとなる不純物濃度は、低濃度カソード層１７のドナーとなる不純物濃度よりも高い。
低濃度カソード層１７のドナーとなる不純物濃度は、例えば１×１０１６ｃｍ－３以上１×１０１７ｃｍ－３未満である。高濃度カソード層１８のドナーとなる不純物濃度は、例えば１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３未満である。また、低濃度カソード層１７の不純物濃度は、バッファ層１２の不純物濃度と例えば略同一である。
図５、図６に示すように、ここで、隣接するＩＧＢＴ領域Ｒ１の間に設けられた１つのダイオード領域Ｒ２における半導体部分１０の下面１０Ａを方向Ｘに沿って三等分し、三等分されたそれぞれの領域を、第１周辺領域Ｒ２１、中央領域Ｒ２３及び第２周辺領域Ｒ２２と設定する。尚、説明の便宜上、ダイオード領域Ｒ２においては、方向Ｘにおける中央側を「中央側」といい、方向Ｘにおける端側を「端側」という。
図５、図６に示すように、第１周辺領域Ｒ２１には、３つの高濃度カソード層１８（以後、第１高濃度カソード層１８１ということもある）と、２つの低濃度カソード層１７（以後、第１低濃度カソード層１７１ということもある）が配置されている。
第２周辺領域Ｒ２２には、３つの高濃度カソード層１８（以後、第２高濃度カソード層１８２ということもある）と２つの低濃度カソード層１７（以後、第２低濃度カソード層１７２ということもある）が配置されている。端側に設けられた第１高濃度カソード層１８１と第２高濃度カソード層１８２は、端縁高濃度カソード層１８ｅであり、コレクタ層１１に接している。
中央領域Ｒ２３には、１つの高濃度カソード層１８（以後、中央高濃度カソード層１８３ということもある）と、２つの低濃度カソード層１７（以後、中央低濃度カソード層１７３ということもある）が配置されている。図５、図６に示すように、中央高濃度カソード層１８３は、ダイオード領域Ｐ２の方向Ｘにおける中央に配置されており、２つの中央低濃度カソード層１７３は、中央高濃度カソード層１８３の端側に配置されている。
図５、図６に示すように、２つの中央低濃度カソード層１７３の幅は、例えば略同一である。第１低濃度カソード層１７１と第２低濃度カソード層１７２の幅は、例えば略同一である。中央低濃度カソード層１７３の幅は、第１低濃度カソード層１７１の幅より小さく、第２低濃度カソード層１７２の幅より小さい。
端側の２つの第１高濃度カソード層１８１の幅は、例えば略同一であり、中央側の第１高濃度カソード層１８１の幅より例えば大きい。端側の２つの第２高濃度カソード層１８２の幅は、例えば略同一であり、中央側の第２高濃度カソード層１８２の幅より例えば大きい。端縁高濃度カソード層１８ｅの幅は、中央高濃度カソード層１８３の幅より例えば小さい。このように、高濃度カソード層１８の幅は、ダイオード領域Ｒ２の端側から中央側に向かうにつれて小さくなっている。
端側の２つの第１高濃度カソード層１８１の幅と、端側の２つの第２高濃度カソード層１８２の幅は、例えば５～１０μｍであり、第３電極２３の方向Ｘの長さである幅の例えば約２～３倍の長さである。中央低濃度カソード層１７３の幅は、例えば、端縁高濃度カソード層１８ｅの幅よりも大きい。
上述のような低濃度カソード層１７と高濃度カソード層１８の幅と方向Ｙの長さの関係より、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２と中央領域Ｒ２３における低濃度カソード層１７と高濃度カソード層１８が占める面積率は、それぞれ以下の通りである。
図５に示すように、中央領域Ｒ２３において低濃度カソード層１７３が占める面積率は、第１周辺領域Ｒ２１において低濃度カソード層１７１が占める面積率よりも高く、第２周辺領域Ｒ２２において低濃度カソード層１７２が占める面積率よりも高い。第１周辺領域Ｒ２１において低濃度カソード層１７１が占める面積率は、第２周辺領域Ｒ２２において低濃度カソード層１７２が占める面積率と例えば略同一である。
中央領域Ｒ２３において高濃度カソード層１８３が占める面積率は、第１周辺領域Ｒ２１において高濃度カソード層１８１が占める面積率よりも低く、第２周辺領域Ｒ２２において高濃度カソード層１８２が占める面積率よりも低い。第１周辺領域Ｒ２１において高濃度カソード層１８１が占める面積率は、第２周辺領域Ｒ２２において高濃度カソード層１８２が占める面積率と例えば略同一である。
第１周辺領域Ｒ２１において、高濃度カソード層１８１の面積率は、低濃度カソード層１７１の面積率より高い。第２周辺領域Ｒ２２において、高濃度カソード層１８２の面積率は、低濃度カソード層１７２の面積率より高い。中央領域Ｒ２３において、低濃度カソード層１７３が占める面積率は、高濃度カソード層１８３が占める面積率より高い。
以下、本実施形態に係る半導体装置１０１の動作について説明する。
半導体装置１０１は、例えば、電源装置とモータ等の負荷との間に接続される。電源装置により、半導体装置１０１に第１電極２１が正極となり第２電極２２が負極となるような電圧が印加されているときに、第３電極２３に閾値以上の電位が印加されると、ＩＧＢＴ領域Ｒ１に形成されたＩＧＢＴがオン状態となり、第１電極２１から正孔が注入され、第２電極２２から電子が注入されて、第１電極２１から第２電極２２にコレクタ電流が流れる。
第３電極２３の電位が閾値未満となると、ＩＧＢＴはオフ状態となり、コレクタ電流が停止する。このとき、半導体装置１０１に接続された負荷により、第２電極２２を正極とし第１電極２１を負極とするような電圧が印加される。これにより、ＩＧＢＴ領域Ｒ１においては、コレクタ層１１を介して正孔が排出され、エミッタ層１５を介して電子が排出される。
一方、ダイオード領域Ｒ２においては、ダイオードに順方向電圧が印加されるため、第２電極２２から第１電極２１に還流電流が流れる。このとき、第２電極２２からアノード層１４ｄを介して正孔が流入し、第１電極２１からカソード層１６を介して電子が流入して、ドリフト層１３の伝導度が増加する。この結果、還流電流が増加する。
この場合、ダイオード領域Ｒ２のカソード層１６の不純物濃度が高いほど、カソード層１６を介して流入する電子が多くなる。この結果、ダイオード領域Ｒ２において伝導度変調の効果が大きくなり、ドリフト層１３の電気抵抗が低くなり、還流電流が大きくなる。一方、カソード層１６の不純物濃度が低いほど、電子の流入量が低下するため、伝導度変調の効果が小さくなり、ドリフト層１３の電気抵抗が高くなる。この結果、還流電流が低減する。
半導体装置１０１のスイッチング損失を低減するためには、還流電流を低減することが有効であり、そのためには、カソード層１６の不純物濃度を低くすることが好ましい。しかしながら、カソード層１６の不純物濃度を低くすると、スナップバックが生じやすくなり、半導体装置１０１の動作が不安定になる。特に、ダイオード領域Ｒ２におけるＩＧＢＴ領域Ｒ１の近傍では、ダイオード領域Ｒ２のドリフト層１３中に存在する正孔の一部が、ＩＧＢＴ領域Ｒ１のコレクタ層１１から排出されるため、ドリフト層１３からカソード層１６に注入される正孔が低減し、これに伴い、カソード層１６からドリフト層１３に注入される電子がより低減する。このため、ダイオード領域Ｒ２におけるＩＧＢＴ領域Ｒ１の近傍では、スナップバックがより発生しやすい。
このため、本実施形態においては、還流電流の低減とスナップバックの抑制を両立させるために、カソード層１６に低濃度カソード層１７と高濃度カソード層１８を設け、ダイオード領域Ｒ２内の位置によって、その面積率を異ならせている。半導体装置１０１は、中央領域Ｒ２３における低濃度カソード層１７の面積率が高いため、キャリアの注入量が低減し、逆回復動作時スイッチング損失が低くなっている。
一方、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２においては、高濃度カソード層１８の面積率が高いため、キャリアの注入量が増え、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２の直上域にあるバッファ層１２とドリフト層１３において、伝導度変調効果が高くなり、抵抗値が下がる。これにより、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２の直上域にあるバッファ層１２とドリフト層１３から、隣接するＩＧＢＴ領域Ｒ１におけるバッファ層１２とドリフト層１３へのキャリアの流出が抑止されるため、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２のカソード層１６からの正孔の排出量の低減が抑止される。カソード層１６からの正孔の排出量に合せて電子の注入量が増減するため、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２におけるカソード層１６への電子の注入が効果的に行われる。このように、バッファ層１２とドリフト層１３におけるＩＧＢＴ領域Ｒ１に隣接する部分において、伝導度変調効果が良好となるため、スナップバックが抑制される。
また、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２の直上域にあるバッファ層１２とドリフト層１３は、抵抗値が低いため、中央領域Ｒ２３におけるバッファ層１２とドリフト層１３からも正孔が流入し、更に正孔の量が増え、スナップバックの発生が効果的に抑止される。これにより、半導体装置１０１の動作が安定する。
以下に、本実施形態に係る半導体装置１０１の製造方法について説明する。
例えば、ｎ－形の半導体からなる半導体部分１０を用意し、半導体部分１０の例えば下面１０Ａ側から、バッファ層１２を形成する部分にｎ形の不純物をイオン注入し、バッファ層１２を形成する。
次に、半導体部分１０の下面１０Ａ側から、コレクタ層１１を形成する部分にｐ形の不純物を例えばリソグラフィを用いてイオン注入し、コレクタ層１１を形成する。
次に、半導体部分１０の下面１０Ａ側から、高濃度カソード層１８を形成する部分にｎ形の不純物を例えばリソグラフィを用いてイオン注入し、高濃度カソード層１８を形成する。カソード層１６において高濃度カソード層１８が形成されていない部分は、低濃度カソード層１７である。
以下、本実施形態に係る半導体装置１０１の効果を説明する。
本実施形態に係る半導体装置１０１によれば、カソード層１６が低濃度カソード層１７と高濃度カソード層１８を有し、ＩＧＢＴ領域Ｒ１に隣接する第１周辺領域Ｒ２１と第２周辺領域Ｒ２２における低濃度カソード層の面積率を、中央領域Ｒ２３における低濃度カソード層の面積率より低くしている。これにより、半導体装置１０１は、逆回復動作時スイッチング損失を低減でき、かつ、スナップバックの発生を抑止できる。
本実施形態に係る半導体装置１０１の構造を用いない場合、例えば、逆回復動作時スイッチング損失を低減するためには、カソード側から入るキャリアの注入量を抑えて逆回復動作時の電流を低減する手段が考えられる。具体的には、例えばカソード層の不純物濃度を低くすることが考えられる。この場合、ダイオードの導通時に、キャリアの注入量が低くなるため、バッファ層とドリフト層においてキャリアが少なく、伝導度変調効果が小さくなる。これにより、ダイオード領域におけるバッファ層及びドリフト層の抵抗値は、ＩＧＢＴ領域におけるバッファ層及びドリフト層の抵抗値に近似し、正孔がＩＧＢＴ領域Ｒ１に侵入してしまい、カソード層からの正孔の排出量が減る。これにより、カソード層への電子の注入量が下がるため、ダイオード領域においてキャリア密度が低くなり、スナップバックが発生し易くなる。
また、他の手段としては、例えば、ダイオード領域の半導体部分１０への電子線照射によるライフタイム制御の手段があるが、この場合、隣接したＩＧＢＴ領域Ｒ１の半導体部分１０にも電子線が照射され、ＩＧＢＴの特性が劣化することがある。
これらに対し、本実施形態によれば、ライフタイム制御をおこなわず、スナップバックを抑止したまま、キャリアの注入量を低減化でき、低損失化が可能である。
また、本実施形態においては、ダイオード領域Ｒ２において低濃度カソード層１７と高濃度カソード層１８が対称に配置されているが、これに限らず、非対称に配置されてもよい。
また、１つのダイオード領域Ｒ２における低濃度カソード層１７と高濃度カソード層１８の数と幅は、上述したものに限らない。例えば、低濃度カソード層１７と高濃度カソード層１８の数を本実施形態の数以上にして、キャリア密度が急激に変化しないようにすることが好ましい。
また、中央高濃度カソード層１８３が、ダイオード領域Ｐ２の方向Ｘにおける中央に配置されているが、これに限らず、例えば、中央低濃度カソード層１７３が、ダイオード領域Ｒ２の方向Ｘにおける中央に配置されるように高濃度カソード層１８と低濃度カソード層１７を配列してもよい。
（第１実施形態の第１変形例）
本変形例におけるカソード層１６ａは、幅が略同一であり、方向Ｘにおける配列密度が異なる複数の高濃度カソード層１８を有する。
図７は、本変形例におけるカソード層を示した拡大底面図である。図７においては、第１電極２１が省略されている。
第１周辺領域Ｒ２１と第２周辺領域Ｒ２２における高濃度カソード層１８の配列密度は、中央領域Ｒ２３における高濃度カソード層１８の配列密度より高い。これにより、高濃度カソード層１８の面積占有率は、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２において中央領域Ｒ２３より高くなり、低濃度カソード層１７の面積占有率は、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２において中央領域Ｒ２３より低くなる。
本実施形態における上記以外の構成、動作及び効果は、第１実施形態と同様である。
（第１実施形態の第２変形例）
本変形例におけるカソード層１６ｂは、幅が略同一であって、方向Ｘにおける配列密度が異なる複数の低濃度カソード層１７を有する。
図８は、本変形例におけるカソード層を示した拡大底面図である。図８においては、第１電極２１が省略されている。
第１周辺領域Ｒ２１と第２周辺領域Ｒ２２における低濃度カソード層１７の配列密度は、中央領域Ｒ２３における低濃度カソード層１７の配列密度より低い。これにより、低濃度カソード層１７の面積占有率は、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２において中央領域Ｒ２３より低くなり、高濃度カソード層１８の面積占有率は、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２において中央領域Ｒ２３より高くなる。
本実施形態における上記以外の構成、動作及び効果は、第１実施形態と同様である。
（第１実施形態の第３変形例）
本変形例におけるカソード層１６ｃは、高濃度カソード層１８と低濃度カソード層１７の幅は連続的に変化している。
図９は、本変形例におけるカソード層を示した拡大底面図である。図９においては、第１電極２１が省略されている。
高濃度カソード層１８の幅は、端側から中央側に向かうにつれて小さくなり、低濃度カソード層１７の幅は、端側から中央側に向かうにつれて大きくなっている。これにより、高濃度カソード層１８の面積占有率は、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２において中央領域Ｒ２３より高くなり、低濃度カソード層１７の面積占有率は、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２において中央領域Ｒ２３より低くなる。
本実施形態における上記以外の構成、動作及び効果は、第１実施形態と同様である。
（第２実施形態）
本実施形態におけるカソード層１６ｄは、方向Ｙにおいて分離して設けられた複数の部分低濃度カソード層１７ｐと、低濃度カソード層１７から部分的に中央側または端側に向かって延びた側部１７ｔと、方向Ｙにおいて分離して設けられた複数の部分高濃度カソード層１８ｐと、高濃度カソード層１８から部分的に中央側または端側に向かって延びた側部１８ｔを更に有する。
図１０は、本実施形態におけるカソード層を示す拡大底面図である。図１０においては、第１電極２１が省略されている。
本実施形態における第１周辺領域Ｒ２１には、２つの第１高濃度カソード層１８１と、端縁高濃度カソード層１８ｅから中央側に向かって延びた複数の側部１８ｔと、１つの第１低濃度カソード層１７１と、複数の部分低濃度カソード層１７ｐが設けられている。
第２周辺領域Ｒ２２には、２つの第２高濃度カソード層１８２と、端縁高濃度カソード層１８ｅから中央側に向かって延びた複数の側部１８ｔと、１つの第２低濃度カソード層１７２と、複数の部分低濃度カソード層１７ｐが設けられている。部分低濃度カソード層１７ｐは、ダイオード領域Ｒ２の最も端縁側に配置された低濃度カソード層１７である。
図７に示すように、第１周辺領域Ｒ２１、第２周辺領域Ｒ２２においては、側部１８ｔと部分低濃度カソード層１７ｐが設けられた分、高濃度カソード層１８の面積率が、低濃度カソード層１７の面積率よりさらに高くなっている。
中央領域Ｒ２３においては、２つの中央低濃度カソード層１７３と、中央低濃度カソード層１７３から中央側に向かって延びた複数の側部１７ｔと、複数の部分高濃度カソード層１８ｐが設けられている。中央領域Ｒ２３における複数の側部１７ｔと複数の部分高濃度カソード層１８ｐは、ダイオード領域Ｒ２の方向Ｘにおける中央に設けられている。
図７に示すように、中央領域Ｒ２３においては、側部１７ｔと部分高濃度カソード層１８ｐが設けられた分、低濃度カソード層１７の面積率が、高濃度カソード層１８の面積率よりさらに高くなっている。
本実施形態によれば、部分低濃度カソード層１７ｐ及び部分高濃度カソード層１８ｐと、側部１７ｔ、１８ｔによって、カソード層１６の不純物濃度の調整が更に容易になる。また、第１実施形態におけるリソグラフィとイオン注入によれば、本実施形態のような複雑な低濃度カソード層１７と高濃度カソード層１８のパターニングが可能である。
本実施形態によれば、第１実施形態と同様に、逆回復動作時スイッチング損失を低減でき、かつ、スナップバックの発生を抑止できる。
また、半導体部分１０の下面１０Ａにおける低濃度カソード層１７と高濃度カソード層１８の形状は、矩形状を組み合わせて形成された形状であるが、これに限らず、円形またはこれに類する形状、三角形など四角形以外の多角形状、またはこれらを組み合わせて形成された形状であってもよい。
本実施形態における上記以外の構成、動作及び効果は、第１実施形態と同様である。
（第２実施形態の変形例）
本変形例におけるカソード層１６ｅは、方向Ｙに沿って配列パターンＰ１が複数形成されている。
図１１は、本変形例におけるカソード層の配列パターンを示す拡大底面図である。図１１においては、第１電極２１を省略している。
配列パターンＰ１は、例えば、略同一の幅であって、方向Ｘにおける配列密度が略均一に配列された複数の高濃度カソード層１８と、複数の高濃度カソード層１８の間に設けられた低濃度カソード層１７とを含む。端縁高濃度カソード層１８ｅは、例えば、方向Ｙに沿って延びており、隣接した配列パターンＰ１の端縁高濃度カソード層１８ｅと例えば連続している。端縁高濃度カソード層１８ｅ以外の高濃度カソード層１８は、方向Ｙの長さが、端側から中央側に向かうにつれて短くなっている。
これにより、高濃度カソード層１８の面積占有率は、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２において中央領域Ｒ２３より高くなり、低濃度カソード層１７の面積占有率は、第１周辺領域Ｒ２１と第２周辺領域Ｒ２２において中央領域Ｒ２３より低くなる。
本実施形態における上記以外の構成、動作及び効果は、第１実施形態と同様である。
本発明の実施形態によれば、低損失化でき、動作が安定した半導体装置を提供できる。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体部分、第１電極、第２電極、第３電極の具体的な構成や材質等に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０：半導体部分
１０Ａ：下面
１１：コレクタ層
１２：バッファ層
１３：ドリフト層
１４：ｐ形層
１４ｄ：アノード層
１４ｉ：ベース層
１５：エミッタ層
１６、１６ａ、１６ｂ、１６ｃ、１６ｄ、１６ｅ：カソード層
１７：低濃度カソード層
１７ｍ、１７ｎ：境界低濃度カソード層
１７ｐ：部分低濃度カソード層
１７ｔ、１８ｔ：側部
１８：高濃度カソード層
１８ｅ：端縁高濃度カソード層
１８ｐ：部分高濃度カソード層
２１：第１電極
２２：第２電極
２３：第３電極
２３ｐ：ゲートパッド
３１：ゲート絶縁膜
３２：絶縁膜
６１：ベースコンタクト
６２：アノードコンタクト
７０：終端絶縁膜
１０１：半導体装置
１７１：第１低濃度カソード層
１７２：第２低濃度カソード層
１７３：中央低濃度カソード層
１８１：第１高濃度カソード層
１８２：第２高濃度カソード層
１８３：中央高濃度カソード層
Ａ、Ｄ：領域
Ｐ１：配列パターン
Ｒ１：ＩＧＢＴ領域
Ｒ２：ダイオード領域
Ｒ２１：第１周辺領域
Ｒ２２：第２周辺領域
Ｒ２３：中央領域
Ｘ、Ｙ、Ｚ：方向

Claims (10)

  1. 複数のＩＧＢＴ領域と複数のダイオード領域が第１方向に沿って交互に設定された半導体装置であって、
    第１電極と、
    前記第１電極上に設けられた半導体部分であって、
    前記ＩＧＢＴ領域に設けられ、前記第１電極に接した第１導電形のコレクタ層と、
    前記ダイオード領域に設けられ、前記第１電極に接した第２導電形の低濃度カソード層と、
    前記ダイオード領域に設けられ、前記第１電極に接し、第２導電形であり、不純物濃度が前記低濃度カソード層の不純物濃度よりも高い高濃度カソード層と、
    前記コレクタ層上、前記低濃度カソード層上及び前記高濃度カソード層上に設けられた第２導電形のドリフト層と、
    前記ダイオード領域において、前記ドリフト層上に部分的に複数設けられた第１導電形のアノード層と、
    前記ＩＧＢＴ領域において、前記ドリフト層上に部分的に複数設けられた第１導電形のベース層と、
    前記ＩＧＢＴ領域において前記ベース層上に設けられた第２導電形のエミッタ層と、
    を有し、
    前記半導体部分の下面における前記ダイオード領域を前記第１方向に沿って第１周辺領域、中央領域及び第２周辺領域に三等分したときに、前記中央領域における前記低濃度カソード層の面積率が、前記第１周辺領域及び前記第２周辺領域における前記低濃度カソード層の面積率よりも高い前記半導体部分と、
    前記ＩＧＢＴ領域と前記ダイオード領域において前記半導体部分上に設けられ、前記アノード層及び前記エミッタ層に接続された第２電極と、
    前記ＩＧＢＴ領域に設けられ、前記エミッタ層、前記ベース層及び前記ドリフト層に対向した第３電極と、
    前記半導体部分と前記第３電極との間に設けられた絶縁膜と、
    を備えた半導体装置。
  2. 前記ダイオード領域における前記半導体部分の下面において、
    複数の前記高濃度カソード層は、前記第１方向に沿って離隔して配置され、間隙に前記低濃度カソード層が介在した請求項１に記載の半導体装置。
  3. 複数の前記低濃度カソード層と前記複数の高濃度カソード層は、前記第１方向に交差した第２方向に延びる請求項２に記載の半導体装置。
  4. 前記中央領域における前記低濃度カソード層の前記第１方向の長さは、前記第１周辺領域における前記低濃度カソード層の前記第１方向の長さより大きい請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第１周辺領域における前記高濃度カソード層の前記第１方向の長さは、前記中央領域における前記高濃度カソード層の前記第１方向の長さより大きい請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記第１周辺領域の前記第１方向における端側に配置された前記高濃度カソード層は、前記コレクタ層に接した端縁高濃度カソード層である請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記中央領域における前記低濃度カソード層の前記第１方向の長さは、前記端縁高濃度カソード層の前記第１方向の長さより大きい請求項６に記載の半導体装置。
  8. 前記半導体部分は、前記コレクタ層、前記低濃度カソード層及び前記高濃度カソード層と、前記ドリフト層との間に設けられた第２導電形のバッファ層を更に有し、
    前記バッファ層の不純物濃度は、前記ドリフト層の不純物濃度より高い請求項１～７のいずれか１つに記載の半導体装置。
  9. 前記高濃度カソード層は、前記第１方向に交差した方向に離隔した複数の部分高濃度カソード層を有し、
    前記低濃度カソード層の一部が、隣接した前記部分高濃度カソード層の間に設けられた請求項１～８のいずれか１つに記載の半導体装置。
  10. 前記低濃度カソード層は、前記第１方向に交差した方向に離隔した複数の部分低濃度カソード層を有し、
    前記高濃度カソード層の一部が、隣接した前記部分低濃度カソード層の間に設けられた請求項１～８のいずれか１つに記載の半導体装置。
JP2021043773A 2021-03-17 2021-03-17 半導体装置 Active JP7410900B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021043773A JP7410900B2 (ja) 2021-03-17 2021-03-17 半導体装置
CN202110878851.6A CN115117164A (zh) 2021-03-17 2021-08-02 半导体装置
US17/469,239 US11923443B2 (en) 2021-03-17 2021-09-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021043773A JP7410900B2 (ja) 2021-03-17 2021-03-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2022143317A JP2022143317A (ja) 2022-10-03
JP7410900B2 true JP7410900B2 (ja) 2024-01-10

Family

ID=83284278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021043773A Active JP7410900B2 (ja) 2021-03-17 2021-03-17 半導体装置

Country Status (3)

Country Link
US (1) US11923443B2 (ja)
JP (1) JP7410900B2 (ja)
CN (1) CN115117164A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068203A1 (ja) 2013-11-05 2015-05-14 トヨタ自動車株式会社 半導体装置
JP2019102773A (ja) 2017-12-08 2019-06-24 トヨタ自動車株式会社 半導体装置の製造方法
JP2020004824A (ja) 2018-06-27 2020-01-09 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2020031203A (ja) 2018-08-15 2020-02-27 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5206541B2 (ja) 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP5083468B2 (ja) 2010-04-02 2012-11-28 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP5742711B2 (ja) 2011-12-28 2015-07-01 株式会社デンソー 半導体装置
JP6445952B2 (ja) 2015-10-19 2018-12-26 株式会社東芝 半導体装置
US11450734B2 (en) * 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
JP7439465B2 (ja) * 2019-11-12 2024-02-28 株式会社デンソー 半導体装置
DE112021001364T5 (de) * 2020-11-17 2022-12-29 Fuji Electric Co., Ltd. Halbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068203A1 (ja) 2013-11-05 2015-05-14 トヨタ自動車株式会社 半導体装置
JP2019102773A (ja) 2017-12-08 2019-06-24 トヨタ自動車株式会社 半導体装置の製造方法
JP2020004824A (ja) 2018-06-27 2020-01-09 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2020031203A (ja) 2018-08-15 2020-02-27 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20220302287A1 (en) 2022-09-22
CN115117164A (zh) 2022-09-27
JP2022143317A (ja) 2022-10-03
US11923443B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
JP6589817B2 (ja) 半導体装置
US9214535B2 (en) Semiconductor device
JP5103830B2 (ja) 絶縁ゲート型半導体装置
JP5937413B2 (ja) 半導体装置
JP6531589B2 (ja) 半導体装置
KR100714857B1 (ko) 절연 게이트형 반도체장치
JP6443267B2 (ja) 半導体装置
JP6003961B2 (ja) 半導体装置
JP6743026B2 (ja) 半導体素子
JP5865618B2 (ja) 半導体装置
JP5886548B2 (ja) 半導体装置
JP2015185742A (ja) 半導体装置
JP2014063980A (ja) 半導体装置
JP2013152996A (ja) 半導体装置
JPWO2018092787A1 (ja) 半導体装置
JP2019054070A (ja) 半導体装置
JP2020031155A (ja) 半導体装置
JP2017098359A (ja) 逆導通ｉｇｂｔ
JP7410900B2 (ja) 半導体装置
JP2018006648A (ja) 半導体装置
JP7488778B2 (ja) 半導体装置
JP5568904B2 (ja) 半導体装置
JP6806213B2 (ja) 半導体素子
JP6217700B2 (ja) ダイオード
JP6935373B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231222

R150 Certificate of patent or registration of utility model

Ref document number: 7410900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150