CN112701165A - 碳化硅二极管及其制备方法 - Google Patents
碳化硅二极管及其制备方法 Download PDFInfo
- Publication number
- CN112701165A CN112701165A CN201911008459.5A CN201911008459A CN112701165A CN 112701165 A CN112701165 A CN 112701165A CN 201911008459 A CN201911008459 A CN 201911008459A CN 112701165 A CN112701165 A CN 112701165A
- Authority
- CN
- China
- Prior art keywords
- layer
- sio
- thickness
- sic
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 54
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 53
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 24
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 24
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 24
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 24
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 238000002161 passivation Methods 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 14
- 229910052799 carbon Inorganic materials 0.000 claims description 14
- 230000004913 activation Effects 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 10
- 229920001721 polyimide Polymers 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000003763 carbonization Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 78
- 230000000670 limiting effect Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种碳化硅二极管的制备方法，包括如下步骤：在SiC衬底上外延SiC，形成SiC外延层；热氧化所述SiC外延层表面，形成SiO2层；在所述SiO2层上沉积掩膜层；刻蚀有源区掩膜层，暴露有源区离子注入区域；部分刻蚀JTE区掩膜层，暴露JTE区离子注入区域；离子注入，形成P掺杂的JTE区和P+掺杂的有源区。本发明通过一次离子注入同时制作SiC JBS有源区P+和JTE终端区，简化工艺，降低了制作难度，降低了成本。
Description
技术领域
本发明涉及一种碳化硅二极管的制备方法，还涉及一种由此制备方法得到的碳化硅二极管。
背景技术
碳化硅(SiC)是第三代宽禁带半导体之一，具有宽带隙、高击穿电场、高热导率、耐高温、耐高压、抗辐射等优异物理特性，所以SiC功率器件非常适合于高温、高电压、高功率等电力电子应用系统，在电动汽车、光伏逆变、轨道交通、风能发电、电机驱动等应用领域具有广阔应用前景。
碳化硅结势垒肖特基二极管(SiC JBS)是一种常见碳化硅功率二极管，兼具了肖特基二极管(SBD)和PiN二极管的优点，具有低开启电压、低反向漏电、高开关频率等特性。SiC JBS的终端结构一般有结终端扩展(JTE)、场限环(FLR)和场板(FP)。场限环终端的优点是P+场限环的制作可以和SiC JBS有源区的P+离子注入一起制作，但由于SiC功率器件的场限环间距较小，耐压对场限环间距敏感，对离子注入掩膜的制作工艺精度要求高。而JTE终端对注入掩膜制作工艺精度要求不高，但要求JTE终端离子注入浓度低、结深浅，故采用JTE终端的SiC JBS需要两次离子注入，工艺步骤多且成本高。
发明内容
为了解决上述问题，简化工艺，降低制作工艺难度，本发明提出了一种通过一次离子注入工艺实现采用JTE终端的SiC JBS的制备。
首先，本发明提供了一种碳化硅二极管的制备方法，其包括如下步骤：
步骤1)：在SiC衬底上外延SiC，形成SiC外延层；
步骤2)：热氧化所述SiC外延层表面，形成SiO2层；
步骤3)：在所述SiO2层上沉积掩膜层；
步骤4)：刻蚀有源区掩膜层，形成有源区离子注入区域；
步骤5)：部分刻蚀JTE区掩膜层，形成JTE区离子注入区域；
步骤6)：离子注入，形成P掺杂的JTE区和P+掺杂的有源区。
根据本发明的一些实施方式，步骤4)中，所述刻蚀为干法刻蚀。
根据本发明的一些实施方式，步骤4)中，所述刻蚀指的是将有源区离子注入区域的掩膜层刻蚀至掩膜层全部被刻蚀完，漏出SiO2层。
根据本发明的一些实施方式，步骤5)中，所述部分刻蚀指的是将JTE区的掩膜层按照厚度方向刻蚀至留下一定厚度。
根据本发明的一些实施方式，步骤5)中，所述JTE区离子注入区域的掩膜层厚度为0.2-2μm。
根据本发明的一些实施方式，所述衬底为N型SiC，掺杂浓度为1e19cm-3量级。
根据本发明的一些实施方式，所述SiC外延层厚度为5-100μm。
根据本发明的一些实施方式，所述SiC外延层的N型掺杂浓度为1e14cm-3至5e16cm-3。
根据本发明的一些实施方式，所述SiO2层可以通过在碳化硅表面热氧化形成。
根据本发明的一些实施方式，所述SiO2层的厚度为5-100nm。
根据本发明的一些实施方式，所述掩膜层为离子注入掩膜层。
根据本发明的一些实施方式，所述掩膜层为SiO2、多晶硅或二者组合。
根据本发明的一些实施方式，所述掩膜层的厚度为0.5-4μm。
根据本发明的一些实施方式，步骤6)中，所述离子注入为单步或多步注入工艺。
根据本发明的一些实施方式，所述离子为Al、B或二者的组合。
根据本发明的一些实施方式，本发明的制备方法还包括步骤6)之后的如下步骤：
7)去除掩膜层和SiO2层，制备碳膜作为激活保护层；
8)进行高温激活掺杂杂质，激活后去除碳膜。
根据本发明的一些实施方式，所述碳膜的制备方法为光刻胶碳化或RF溅射法。
根据本发明的一些实施方式，所述碳膜的厚度为0.05-2μm。
根据本发明的一些实施方式，所述激活的温度为1500-1700℃。
根据本发明的一些实施方式，本发明的制备方法还包括如下步骤：
在所述SiC衬底的底部进行阴极金属沉积及退火，形成阴极金属沉积层；
在所述的P掺杂的JTE区和P+掺杂的有源区沉积介质层，刻蚀露出阳极金属接触窗口；
形成阳极金属层并退火；以及
形成绝缘介质钝化层和至少包覆所述绝缘介质钝化层的顶层的聚酰亚胺钝化层。
根据本发明的一些实施方式，所述阴极金属为Ti/Ni/Ag，或Ti/Al/Ni/Ag。
优选地，所述阴极金属沉积层的总厚度为0.5-4.0μm。
优选地，所述介质层包括SiO、SiO2、SiN、SiON或其任意组合。
优选地，所述沉积的方法选自PECVD、LPCVD和ALD。
优选地，所述介质层的厚度为50-2000nm。
优选地，所述阳极金属包括Ti/Al、Ni/Al或Ti/Ni/Al。
优选地，所述阳极金属层的总厚度为2-5μm。
优选地，在形成阳极金属层时，300-600℃退火形成肖特基接触。
优选地，所述绝缘介质钝化层为SiN、SiO2或者其组合。
优选地，所述绝缘介质钝化层的总厚度为0.5-2μm。
优选地，所述聚酰亚胺钝化层固化后的厚度为1-5μm。
另外，本发明还提供了根据上述制备方法制备的碳化硅二极管。
本发明的有益效果包括：
1、一次离子注入同时制作SiC JBS有源区P+和JTE终端区，简化工艺，降低了制作难度，降低了成本；
2、通过调控JTE终端的离子注入掩膜厚度，可以调节JTE终端结深和浓度，甚至可以实现多区JTE，或JTE和FLR复合终端结构。
附图说明
图1示意性显示了根据本发明的具体实施方式的步骤(一)。
图2示意性显示了根据本发明的具体实施方式的步骤(二)。
图3示意性显示了根据本发明的具体实施方式的步骤(三)。
图4示意性显示了根据本发明的具体实施方式的步骤(四)。
图5示意性显示了根据本发明的具体实施方式的步骤(五)。
图6示意性显示了根据本发明的具体实施方式的步骤(六)。
图7示意性显示了根据本发明的具体实施方式的步骤(七)。
图8示意性显示了根据本发明的具体实施方式的步骤(八)。
图9示意性显示了根据本发明的具体实施方式的步骤(九)。
图10示意性显示了根据本发明的具体实施方式的步骤(十)。
具体实施方式
为使本发明容易理解，下面将详细说明本发明。但在详细描述本发明前，应当理解本发明不限于描述的具体实施方式。还应当理解，本文中使用的术语仅为了描述具体实施方式，而并不表示限制性的。
一种碳化硅功率二极管，包括衬底、外延层、P+有源区、JTE终端、阴极、阳极和介质层及钝化层；其中JTE和有源区P+同时制作完成。
根据本发明的具体实施方式，一种碳化硅功率二极管的制作方法包括：
(一)如图1所示，在SiC衬底上外延SiC，热氧化生长一层薄SiO2。
所述衬底为N型SiC，掺杂浓度为1e19cm-3量级。所述SiC外延层厚度为5-100μm，N型掺杂浓度为1e14-5e16cm-3。热氧化生长的薄层SiO2层厚度为5-100nm。
(二)如图2所示，沉积离子注入掩膜层，干法刻蚀注入掩膜层，暴露有源区离子注入区域。
所述离子注入掩膜层为SiO2或多晶硅，或两种组合，厚度为0.2-4μm
(三)如图3所示，部分刻蚀JTE区注入掩膜层，留下一定厚度。
所述留下注入掩膜层厚度为0.5-2μm。
(四)如图4所示，离子注入，进行有源区和JTE区的P型掺杂。
所述离子注入为单步或多步离子注入工艺，所述离子为Al或B，或者两种的组合。
(五)如图5所示，去除注入掩膜层和SiO2氧化层，制备碳膜作为高温激活保护层；P型掺杂杂质高温激活，激活后去除碳膜。
所述碳膜的制备方法为光刻胶碳化或RF溅镀，厚度为0.05-2μm，激活温度为1500-1700℃。
(六)如图6所示，背面阴极金属沉积及欧姆接触退火。
所述阴极金属为Ti/Ni/Ag或Ti/Al/Ni/Ag，总厚度为0.5-4.0μm。
(七)如图7所示，沉积介质层，刻蚀露出阳极金属接触窗口。
所述介质层包括但不限于SiO、SiO2、SiN、SiON或其任意组合，沉积方法包括但不限于PECVD、LPCVD、ALD，厚度为50-2000nm。
(八)如图8所示，制备阳极金属并退火。
所述阳极金属包括但不限于Ti/Al、Ni/Al或Ti/Ni/Al，总厚度为2-5μm；300-600度退火形成肖特基接触。
(九)如图9所示，制备绝缘介质钝化层。
所述绝缘介质钝化层包括但不限于SiN、SiO2，或者其任意组合；总厚度为0.5-2μm
(十)如图10所示，制备顶层聚酰亚胺(PI)钝化层。
所述PI钝化层固化后厚度为1-5μm。
实施例1
一种碳化硅功率二极管，包括衬底、外延层、P+有源区、JTE终端、阴极、阳极和介质层及钝化层；其中JTE和有源区P+同时制作完成。
所述碳化硅功率二极管的制作方法包括：
1)在SiC衬底上外延SiC，热氧化生长一层薄SiO2。
所述衬底为N型SiC，掺杂浓度为1e19cm-3量级。所述SiC外延层厚度为10μm，N型掺杂浓度为3e16cm-3。热氧化生长的薄层SiO2层厚度为50nm。
(2)沉积离子注入掩膜层，干法刻蚀注入掩膜层，暴露有源区离子注入区域。
所述离子注入掩膜层为SiO2，厚度为2μm。
(三)部分刻蚀JTE区注入掩膜层，留下一定厚度。
所述留下注入掩膜层厚度为0.5-2μm。
(四)离子注入，进行有源区和JTE区的P型掺杂。
所述离子注入为多步注入工艺，所述离子为Al。
(五)去除注入掩膜层和SiO2氧化层，制备碳膜作为高温激活保护层；P型掺杂杂质高温激活，激活后去除碳膜。
所述碳膜的制备方法为光刻胶碳化或RF溅镀，厚度为1μm，激活温度为1600℃。
(六)背面阴极金属沉积及欧姆接触退火。
所述阴极金属为Ti/Ni/Ag，总厚度为2.0μm。
(七)沉积介质层，刻蚀露出阳极金属接触窗口。
所述介质层包括SiN，沉积方法为PECVD，厚度为1000nm。
(八)制备阳极金属并退火。
所述阳极金属为Ti/Al、总厚度为2-5μm；450度退火形成肖特基接触。
(九)制备绝缘介质钝化层。
所述绝缘介质钝化层包括但不限于SiN、SiO2，或者其任意组合；总厚度为0.5-2μm。
(十)制备顶层聚酰亚胺(PI)钝化层。所述PI钝化层固化后厚度为2-3μm。
以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。
Claims (10)
1.一种碳化硅功率二极管的制备方法，包括如下步骤：
步骤1)：在SiC衬底上外延SiC，形成SiC外延层；
步骤2)：热氧化所述SiC外延层表面，形成SiO2层；
步骤3)：在所述SiO2层上沉积掩膜层；
步骤4)：刻蚀有源区掩膜层，形成有源区离子注入区域；
步骤5)：部分刻蚀JTE区掩膜层，形成JTE区离子注入区域；
步骤6)：离子注入，形成P掺杂的JTE区和P+掺杂的有源区。
2.根据权利要求1所述的制备方法，其特征在于，所述SiC衬底为N型SiC，掺杂浓度为1e19cm-3量级；和/或所述SiC外延层的厚度为5-100μm，和/或N型掺杂浓度为1e14cm-3至5e16cm-3；和/或所述SiO2层的厚度为5-100nm。
3.根据权利要求1所述的制备方法，其特征在于，所述掩膜层为离子注入掩膜层；和/或所述掩膜层为SiO2、多晶硅或二者组合，和/或所述掩膜层的厚度为0.5-4μm。
4.根据权利要求1所述的制备方法，其特征在于，步骤4)中，所述刻蚀为干法刻蚀；和/或步骤5)中，所述JTE区离子注入区域的掩膜层厚度为0.2-2μm。
5.根据权利要求1所述的制备方法，其特征在于，步骤6)中，所述离子注入为单步或多步注入工艺，和/或所述离子为Al、B或二者的组合。
6.根据权利要求1-5中任一项所述的制备方法，其特征在于，还包括步骤6)之后的如下步骤：
7)去除掩膜层和SiO2层，制备碳膜作为激活保护层；
8)进行高温激活掺杂杂质，激活后去除碳膜。
7.根据权利要求6所述的制备方法，其特征在于，所述碳膜的制备方法为光刻胶碳化或RF溅射法，和/或所述碳膜的厚度为0.05-2μm，和/或所述激活的温度为1500-1700℃。
8.根据权利要求6所述的制备方法，其特征在于，还包括如下步骤：
在所述SiC衬底的底部进行阴极金属沉积及退火，形成阴极金属沉积层；
在所述的P掺杂的JTE区和P+掺杂的有源区沉积介质层，刻蚀露出阳极金属接触窗口；
形成阳极金属层并退火；
形成绝缘介质钝化层和至少包覆所述绝缘介质钝化层的顶层的聚酰亚胺钝化层。
9.根据权利要求8所述的制备方法，其特征在于，所述阴极金属为Ti/Ni/Ag，或Ti/Al/Ni/Ag；和/或所述阴极金属沉积层的总厚度为0.5-4.0μm；所述介质层包括SiO、SiO2、SiN、SiON或其任意组合；和/或所述沉积的方法选自PECVD、LPCVD和ALD；和/或所述介质层的厚度为50-2000nm；和/或所述阳极金属包括Ti/Al、Ni/Al或Ti/Ni/Al；和/或所述阳极金属层的总厚度为2-5μm；和/或在形成阳极金属层时，300-600℃退火形成肖特基接触；和/或所述绝缘介质钝化层为SiN、SiO2或者其组合；和/或所述绝缘介质钝化层的总厚度为0.5-2μm；所述聚酰亚胺钝化层固化后的厚度为1-5μm。
10.根据权利要求1-9中任一项所述的制备方法制备的碳化硅二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911008459.5A CN112701165A (zh) | 2019-10-22 | 2019-10-22 | 碳化硅二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911008459.5A CN112701165A (zh) | 2019-10-22 | 2019-10-22 | 碳化硅二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112701165A true CN112701165A (zh) | 2021-04-23 |
Family
ID=75504948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911008459.5A Pending CN112701165A (zh) | 2019-10-22 | 2019-10-22 | 碳化硅二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112701165A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999027582A2 (de) * | 1997-11-24 | 1999-06-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Optimierter randabschluss von halbleiter-bauelementen |
| WO2011161906A1 (ja) * | 2010-06-21 | 2011-12-29 | 三菱電機株式会社 | 炭化珪素半導体素子の製造方法と製造装置 |
| CN102437201A (zh) * | 2011-11-25 | 2012-05-02 | 中国科学院微电子研究所 | SiC结势垒肖特基二极管及其制作方法 |
| CN103681878A (zh) * | 2012-09-07 | 2014-03-26 | 株式会社日立制作所 | 二极管及电力转换系统 |
| CN103872144A (zh) * | 2014-03-06 | 2014-06-18 | 国家电网公司 | 一种软快恢复二极管及其制造方法 |
| CN106992117A (zh) * | 2017-03-30 | 2017-07-28 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管的制作方法 |
| CN107910379A (zh) * | 2017-11-22 | 2018-04-13 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管及其制作方法 |
-
2019
- 2019-10-22 CN CN201911008459.5A patent/CN112701165A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999027582A2 (de) * | 1997-11-24 | 1999-06-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Optimierter randabschluss von halbleiter-bauelementen |
| WO2011161906A1 (ja) * | 2010-06-21 | 2011-12-29 | 三菱電機株式会社 | 炭化珪素半導体素子の製造方法と製造装置 |
| CN102437201A (zh) * | 2011-11-25 | 2012-05-02 | 中国科学院微电子研究所 | SiC结势垒肖特基二极管及其制作方法 |
| CN103681878A (zh) * | 2012-09-07 | 2014-03-26 | 株式会社日立制作所 | 二极管及电力转换系统 |
| CN103872144A (zh) * | 2014-03-06 | 2014-06-18 | 国家电网公司 | 一种软快恢复二极管及其制造方法 |
| CN106992117A (zh) * | 2017-03-30 | 2017-07-28 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管的制作方法 |
| CN107910379A (zh) * | 2017-11-22 | 2018-04-13 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| TW200411935A (en) | Power semiconductor device and method of manufacturing same | |
| CN113140639A (zh) | 一种碳化硅功率二极管及其制作方法 | |
| CN109545842B (zh) | 碳化硅器件终端结构及其制作方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| JP4123913B2 (ja) | 半導体装置の製造方法 | |
| US20180358451A1 (en) | Method of manufacturing power semiconductor device | |
| CN116487445B (zh) | 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法 | |
| CN111081758B (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
| CN113937168A (zh) | 碳化硅结势垒肖特基半导体器件及其制造方法 | |
| CN112701165A (zh) | 碳化硅二极管及其制备方法 | |
| CN114050183B (zh) | 逆导型功率芯片制造方法 | |
| CN216597601U (zh) | 合并式PiN肖特基器件和电子器件 | |
| JP4636685B2 (ja) | ダイオードの製造方法 | |
| CN115206790A (zh) | 垂直结构肖特基二极管制作工艺及肖特基二极管 | |
| CN114864704A (zh) | 具有终端保护装置的碳化硅jbs及其制备方法 | |
| CN113299732A (zh) | 半导体器件、芯片、设备和制造方法 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN113140612A (zh) | 一种碳化硅功率器件终端结构及其制备方法 | |
| CN211828777U (zh) | 一种碳化硅功率二极管 | |
| CN113437132A (zh) | 一种碳化硅功率二极管及其制备方法 | |
| CN111799336B (zh) | 一种SiC MPS二极管器件及其制备方法 | |
| EP4156304A1 (en) | Silicon carbide semiconductor device and manufacturing method | |
| CN210956680U (zh) | 一种碳化硅功率器件终端结构 | |
| KR101490350B1 (ko) | 전력용 반도체 장치 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210423 |