CN107871777B - 半导体装置和其制造方法以及电力变换系统 - Google Patents

半导体装置和其制造方法以及电力变换系统 Download PDF

Info

Publication number
CN107871777B
CN107871777B CN201710803363.2A CN201710803363A CN107871777B CN 107871777 B CN107871777 B CN 107871777B CN 201710803363 A CN201710803363 A CN 201710803363A CN 107871777 B CN107871777 B CN 107871777B
Authority
CN
China
Prior art keywords
layer
type
buffer layer
concentration
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710803363.2A
Other languages
English (en)
Other versions
CN107871777A (zh
Inventor
若木政利
新井大夏
森睦宏
古川智康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of CN107871777A publication Critical patent/CN107871777A/zh
Application granted granted Critical
Publication of CN107871777B publication Critical patent/CN107871777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体装置和其制造方法以及电力变换系统。【课题】实现了便宜但能抑制振荡现象的半导体装置。【解决手段】设置形成于硅半导体基板(100)的阳极电极(106)和阴极电极(107)、与阳极电极邻接形成的p型层(102，103)、与阴极电极邻接形成、使V族元素扩散而成的n型层(104)、形成于p型层与n型层之间的n－型层(101)、形成于n－型层与n型层之间、含有氧的n缓冲层(105)，从阴极电极的n型层侧的面向着阳极电极的至少30μm的宽度的区域内的氧浓度为1×1017cm‑3以上，并且与p型层相接的部位处的n－层的氧浓度小于3×1017cm‑3。

Description

半导体装置和其制造方法以及电力变换系统
技术领域
本发明涉及半导体装置和其制造方法以及电力变换系统。
背景技术
以往，作为抑制由尾电流的急剧减少引起的振荡现象的技术，有导入深的n缓冲层的技术(例如参照专利文献1)。
另外，以往，作为形成用于抑制由尾电流的急剧减少引起的振荡现象的深的n缓冲层的技术，有将磷(P)用于深的n缓冲层的掺杂剂的技术(例如参照专利文献2)。
另外，以往，作为形成用于抑制由尾电流的急剧减少引起的振荡现象的深的n缓冲层的技术，有形成数层通过质子照射而生成的n缓冲层的技术、在n－层中央部局部地形成通过质子照射生成的n缓冲层的技术(例如参照专利文献3和专利文献4)。
另外，以往，作为形成用于抑制由尾电流的急剧减少引起的振荡现象的深的n缓冲层的技术，有将硒(Se)用于深的n缓冲层的掺杂剂的技术(例如参照专利文献5)。
现有技术文献
专利文献
专利文献1：日本特开2008-251679号公报
专利文献2：日本特开2014-146721号公报
专利文献3：国际公开第2011/052787号
专利文献4：国际公开第2007/055352号
专利文献5：美国专利申请公开第2012/0248576号说明书
发明内容
发明所要解决的课题
在电力变换装置中与IGBT(绝缘栅双极晶体管；Insulated Gate BipolarTransistor)或MOS(金属氧化物半导体； Metal-Oxide-Semiconductor)晶体管逆并联连接而作为续流二极管使用的二极管随着装置的驱动频率的增加，更进一步要求开关时的二极管损耗即恢复损耗的降低。
恢复损耗可通过减薄晶片厚度来降低，但存在如下问题：恢复时在开启状态注入的载流子的减少变得快速，与之相伴，尾电流急剧减少，由此发生图8所示那样的数MHz以上的振动数的振荡。
为了抑制该振荡现象，在专利文献1和专利文献2中，公开了导入深的n缓冲层的构成。在该构成中，通过深的n缓冲层，注入载流子在恢复时的减少速度被抑制，使尾电流的减少缓慢，由此可抑制振荡现象。
特别地，在专利文献2中，公开了将磷(P)用作该n缓冲层的掺杂剂。另外，在专利文献3和专利文献4中，公开了以形成了数层通过质子照射生成的n缓冲层的构成、在n－层中央部局部形成通过质子照射生成的n缓冲层的构成来抑制振荡现象的技术。另外，在专利文献5中，公开应用了使用硒(Se)作为掺杂剂的深的n缓冲层的二极管等的构成。
但是，在专利文献1中，没有公开具体的掺杂剂。在专利文献2 中，公开了V族元素的P作为掺杂剂，但为了使P如在专利文献1中那样扩散30μm以上，需要在1300℃左右的高温下进行长时间扩散，存在生产率差这样的问题。在通常用作n型掺杂剂的As、Sb这样的 V族元素中，扩散常数进一步变小，产生进一步延长扩散时间的需要。
另外，在专利文献3和专利文献4中，公开了通过质子照射形成 n缓冲层。但是，为了生成施主、在深的位置形成n缓冲层，需要以高能量照射大量质子。因此，需要通过回旋加速器将质子加速、照射，存在成本增加这样的问题。
进而，在专利文献3和专利文献4中，公开了将n缓冲层分离以在与阳极较近的位置形成n缓冲层的构成。在该构成中，产生如下问题：反偏置时阳极侧的电场变强，招致耐压的劣化，而且特别是在高耐压的二极管中，耐宇宙射线量下降。
在专利文献5中，将Se用作n缓冲层的掺杂剂。Se与P相比，扩散常数大，可在低温下以短时间的扩散形成深的n缓冲层。但是，在通常情况下，需要将Se原料重新导入线路，有可能产生线路污染的问题。另外，产生导入Se的离子注入的设备等的需要。
鉴于以上问题，优选以低成本提供抑制了振荡现象的二极管。或者，优选提供耐压特性、耐宇宙射线性质优异的二极管的构成。另外，或者，优选提供在二极管的制造中线路污染的担心少的设备结构。
本发明是鉴于上述情况而完成的，目的在于提供一种便宜但能抑制振荡现象的半导体装置和其制造方法以及电力变换系统。
用于解决课题的手段
在用于解决上述课题的本发明的半导体装置中，特征在于，具有形成于硅半导体基板的一个面的阳极电极、形成于所述硅半导体基板的另一面的阴极电极、与所述阳极电极邻接形成的p型层、与所述阴极电极邻接形成、使V族元素扩散而成的n型层、形成于所述p型层与所述n型层之间的n－层、和形成于所述n－层与所述n型层之间、含有氧的n缓冲层，从所述阴极电极的所述n型层侧的面向着所述阳极电极的至少30μm的宽度的区域内的氧浓度为1×1017cm-3以上，并且与所述p型层相接的部位处的所述n－层的氧浓度小于3×1017cm-3。
发明效果
根据本发明的半导体装置和其制造方法以及电力变换系统，便宜但能抑制振荡现象。
附图说明
图1是根据本发明的第1实施方案的二极管的有源区中的(a)示意性截面图、和(b)n型载流子浓度及氧浓度分布图。
图2是根据第1实施方案的二极管的有源区中的(a)一制造工序的示意性截面图、和(b)氧浓度分布图。
图3是根据第1实施方案的二极管的有源区中的其它制造工序的示意性截面图。
图4是根据第1实施方案的二极管的有源区中的其它制造工序的示意性截面图。
图5是根据第1实施方案的二极管的有源区中的其它制造工序的示意性截面图。
图6是示出氧浓度与氧热施主n型载流子浓度的关系的图。
图7是根据比较例的二极管的有源区中的(a)示意性截面图、和 (b)n型载流子浓度及氧浓度分布图。
图8是示出根据第1实施方案和比较例的二极管的小电流恢复时的电压波形和电流波形的图。
图9是根据第2实施方案的二极管的有源区的示意性截面图。
图10是根据第3实施方案的二极管的有源区中的(a)示意性截面图、和(b)n型载流子浓度及氧浓度分布图。
图11是根据第4实施方案的二极管的有源区中的(a)示意性截面图、和(b)n型载流子浓度及氧浓度分布图。
图12是示出阴极n层104的厚度与成品率的关系的图。
图13是根据第5实施方案的电力变换系统的框图。
附图标记说明
1C 二极管(半导体装置)
100 Si基板(硅半导体基板)
101 n－漂移层(n－层)
102 阳极p层(p型层)
103 阳极p－层(p型层)
104 阳极n层(n型层)
105 n缓冲层(氧浓度减少区域)
106 阳极电极
107 阴极电极
110 第2n缓冲层
112 阳极p层
200a～200c IGBT(第1半导体开关元件)
200d～200f IGBT(第2半导体开关元件)
201a～201f 二极管
具体实施方式
[各实施方案的概要]
根据后述的各实施方案的二极管在Si(硅)半导体的一个面具备阳极电极，在另一个面具备阴极电极，与阳极电极邻接地具备p型层 (例如图1(a)所示的阳极p层102)、与阴极电极邻接地具备n型层(例如图1(a)所示的阴极n层104)。n型层通过含有V族元素而形成。作为V族元素，可举出P(磷)、As(砷)、Sb(锑)等。这些元素可形成n型载流子的活化率高、且高浓度的n型层。
在遍及与该n型层邻接地距离厚度30μm以上的区域，具备连续地含有氧的n缓冲层(例如图1(a)所示的缓冲层105)。该n缓冲层的n型载流子浓度高于n－层(例如图1(a)的n－漂移层101)的载流子浓度，且成为1×1015cm-3以下。另外，将与n型层距离30μm 的区域的氧浓度设定为1×1017cm-3以上且1×1018cm-3以下且高于与n 型层邻接的区域的氧浓度的值。进而，将与上述p型层邻接的n－层的氧浓度设为小于3×1017cm-3。
在后述的各实施方案的构成中，生成氧热施主、形成n缓冲层。氧的扩散系数与V族元素的P相比大两个数量级以上。因此，可以以短时间深地进行扩散。氧在通常的扩散气氛中也被使用，通过在氧气氛中进行热处理，不使用特别的装置，可形成各实施方案的构成的n 缓冲层。氧热施主以800℃以上的热处理消除，以400～600℃的热处理生成。因此，在通常的二极管形成工序中，例如作为n型层的活化退火、作为以层间绝缘膜形成的BPSG(BoronPhosphorus Silicon Glass)膜的致密退火，以800℃～1000℃的热处理消除氧热施主之后，作为在Al等电极形成后的烧结在400℃～500℃下进行退火以进行生成，由此可精度良好地调整n缓冲层的n型载流子浓度。
氧热施主的载流子浓度需要设定为大于n－层。进而，为了确保载流子的寿命，n型载流子浓度期望设定为1×1015cm-3以下。
通过本发明人的研究可知，氧热施主的n型载流子浓度与氧浓度的约5次方成比例，通过将距离n型层30μm的位置处的氧浓度设定为1×1017cm-3以上且1×1018cm-3以下，可使热施主的n型载流子浓度大于n－层且为1×1015cm-3以下。
另外，通过使与n型层邻接的氧浓度低于距离n型层30μm的区域，可形成n型载流子浓度的最小区域。通过在恢复时在该区域蓄积空穴，可对确保尾电流成分、抑制振荡现象的效果进行补强。
在各实施方案中，n缓冲层连续地形成至30μm以上的区域。另外，将阳极侧的p层附近的氧浓度设为小于3×1017cm-3，使该区域的 n型载流子浓度包括低耐压元件而处于n－层的水平。因此，能降低反偏置时该部分的电场，可确保耐压、同时良好地保持耐宇宙射线量特性。
在以上构成中，阴极侧的氧浓度变得高于阳极侧。如前所述，在氧气氛中进行热处理时，氧从晶片两面扩散。因此，例如，通过从一个面研磨并将该面作为阳极侧，与阴极侧相比可降低阳极侧的氧浓度。另外，阴极侧也可以通过向外扩散来降低阴极表面附近的氧浓度。
在此，将氧浓度为5×1017cm-3以上且×1018cm-3以下且浓度向着阳极侧减少的区域设置遍及至少10μm以上的构成，成为对于防止二极管恢复时的激振而言有效的结构。氧浓度可在该区域形成从1× 1012cm-3至1×1015cm-3的氧施主，进而通过在遍及10μm以上的区域向着阳极侧赋予基于氧施主的n缓冲层105的载流子浓度梯度，可缓缓延迟恢复时的耗尽速度，可提高由软恢复带来的激振防止效果。
通过使用该晶片制作二极管，可形成各实施方案的构成。该构成如上述那样具有抑制振荡现象的效果。另外，氧的扩散系数大于P，因此可以以短时间形成，可使生产率提高并低成本化。另外，通过使用扩散炉在氧气氛中进行热处理，可不用担心线路污染地进行制造。
另外，作为其它构成，与形成n缓冲层的氧的扩散同时使P等V 族元素扩散、形成n层的结构也是有效的。在该情况下，从n层到30μm 以上的区域连续地形成含有氧的n缓冲层。通过在该构成中使n层的厚度为50μm以上，特别是关于1.7kV以下的耐压二极管，可在薄地保持n－层与n缓冲层的厚度的状态下厚地保持晶片的整体厚度。由此，可防止二极管制造工序中的晶片破损等，可提高成品率。另外，通过将距离n层30μm处的氧浓度设为1×1017cm-3以上且×1018cm-3以下，使基于热施主的n型载流子浓度大于n－层且为1×1015cm-3以下。
进而，将阳极侧的p层附近的氧浓度设为小于3×1017cm-3，使该区域的n型载流子浓度处于n－层的水平。在该构成中，也与上述构成同样，对于抑制恢复时的振荡现象是有效的，可在确保耐压的同时良好地保持耐宇宙射线量特性。另外，在该构成中，由于与氧扩散同时地实施n层的形成，可缩短工序。
以下，基于附图对各实施方案的详细内容进行详细说明。予以说明，在用于说明实施方案的各图中，对具有对应功能的赋予相同符号，适当省略其重复说明。另外，在以下的实施方案的说明中，除了特别必要时以外，适当省略而不重复相同或相似部分的说明。
[第1实施方案]
〈第1实施方案的构成〉
首先，参照图1(a)、(b)，对根据本发明的第1实施方案的二极管的构成进行说明。予以说明，图1(a)是根据第1实施方案的二极管1的有源区的示意性截面图，图1(b)是其n型载流子浓度和氧浓度分布图。在图1(a)中，对于终端区省略了图示，但在终端区可以应用环状配置了p型阱(ウェル)和电极的FLR(场限环；Field Limiting Ring)型等的众所周知的终端结构。
如图1(a)所示，根据第1实施方案的二极管1具有：n－漂移层 101、阳极p层102、阳极p－层103、阴极n层104、含有氧的n缓冲层105、阳极电极106和阴极电极107。
予以说明，在以下说明中，包括制造工序的中途的阶段，将半导体层部分的整体称作Si基板100。Si基板100中预先扩散有氧。例如，在氧气氛中在1300℃下扩散15h(15小时)后，将晶片研磨数百μm，由此可制作如图1(b)所示那样的氧浓度分布的晶片。另外，也可以将从两侧进行了氧扩散的晶片对半切断后，对切断面进行研磨来制作。
图1(a)所示的n－漂移层101是主要由n型Si构成的半导体层，是通过离子注入、扩散等改性前的、保持原本的n型Si基板的、主要由n型半导体区域构成的n型半导体层。
阴极n层104是设于Si基板100的背面侧即阴极侧、由与n－漂移层101、n缓冲层105相比为高浓度的n型杂质区域构成的n型半导体层。作为阴极n层104的n型杂质，含有非氧的例如V族元素。作为V族元素，可举出P、As、Sb等。这些元素可以使活化率为大致 100％，因此适于形成高浓度的n层。
n缓冲层105是设于阴极n层104与n－漂移层101之间、包含与阴极n层104相比为低浓度且与n－漂移层101相比为高浓度的主要是氧热施主的n型半导体层。通过这样的构成，可抑制从PN结向阴极侧的耗尽层的延伸，可抑制激振。
阳极p层102是局部地设于Si基板100的表面侧(图中的上侧) 即阳极侧、主要由p型杂质区域构成的p型半导体层。阳极p－层103 是设于Si基板100的表面侧即阳极侧且没有设置阳极p层102的区域、主要由与阳极p层102相比为低浓度的p型杂质区域构成的p型半导体层。
即，具有如下阱结构：在Si基板100的表面侧形成了为厚度薄且低浓度的p型杂质区域层的阳极p－层103，局部地设置了由高浓度的 p型杂质区域构成的厚度厚的阳极p层102。
在本实施方案中，具有在有源区(图1(a)所示的区域)中局部地配置了阳极p层102的阱结构，以抑制来自阳极电极106的空穴注入量、使恢复软化的方式、即以降低恢复时的电压浪涌(跳ね上がり) 的方式构成。
图1(a)所示的局部地配置的阳极p层102在从阳极侧即Si基板的100的表面观察的平面图中，可以以点(圆)状、条纹状等形状来形成。例如，可将阳极p层102设为直径10～100μm的圆形，将该圆之间的距离配置为10-200μm。可将阳极p层102的深度设为3～ 10μm左右，将p型杂质的峰浓度设为1×1017～1×1019cm-3左右。予以说明，阳极p层102的杂质浓度、尺寸根据二极管的耐压、规格适当设定。
在Si基板100的表面侧在设置了阳极p层102的区域的以外的区域中，形成有与阳极p层102相比为低浓度的、主要由p型杂质区域构成的阳极p－层103。阳极p－层103的p型杂质的峰浓度优选设为1 ×1015～1×1017cm-3左右。设置阳极p－层103时，与没有阳极p－层103的情形相比，可降低从阳极电极106流过的漏电流。予以说明，在可容许该漏电流的情况下，也可以省略阳极p－层103，将局部地设置的阳极p层102用作p型半导体层。在该情况下，可以省去用于形成阳极p－层103的p型杂质的离子注入工序等，从而简化工序。
阳极电极106是与阳极p层102欧姆连接的电极，阴极电极107 是与阴极n层104欧姆连接的电极。
〈根据第1实施方案的二极管的制造方法〉
接着，对根据本实施方案的二极管1的、有源区的结构的制造方法的一例进行说明。予以说明，终端区的结构与有源区的结构同时制作，但终端区的结构的制造方法与以往的二极管同样，因此省略说明。
(基板的准备)
首先，作为用于制作二极管1的Si基板100，准备扩散了氧的Si 晶片。图2(b)是Si基板100中的氧浓度分布图。作为Si晶片，可使用具有与耐压对应的电阻率的FZ(FloatingZone)晶片。在本实施方案中，将FZ晶片的块体作为n－漂移层101。FZ晶片的电阻率在例如具有3.3kV的耐压的二极管中设为250Ωcm左右。
(有源区形成工序)
接着，在Si基板100的表面整体通过热氧化形成氧化膜(未图示)。接着，进行用于形成作为设置阳极p－层103(参照图1(a))的区域的有源区的光刻工序。在该光刻工序中，通过在Si基板100的表面涂布抗蚀材料并进行曝光、显影，形成有源区的整个面开口了的抗蚀剂。予以说明，此时，在终端区，形成p型阱的区域也使抗蚀剂开口。接着，通过湿法蚀刻除去在抗蚀剂的开口部露出的氧化膜，也除去抗蚀剂。在该工序中，在Si基板100的表面形成了有源区的整个面和形成终端区的p型阱的区域开口了的氧化膜。
(阳极p－层形成工序)
其后，如图2(a)所示，通过热氧化在Si基板100的表面形成注入透过用(インプラスルー；implantation through)氧化膜108。有源区形成工序中形成的氧化膜(未图示)与由注入透过用氧化膜108 构成的氧化膜的厚膜部重叠的区域成为掩膜。然后，越过作为薄膜部的注入透过用氧化膜108，将用于形成阳极p－层103的p型杂质离子注入。由此，在有源区中整个面地将p型杂质离子注入，在整个面形成阳极p－层103。
(阳极p层形成工序)
接着，如图3所示，进行用于形成阳极p层102的光刻工序。在该光刻工序中，在Si基板100的表面涂布抗蚀材料并进行曝光、显影，形成在形成有源区的阳极p层102的区域具有开口的抗蚀剂109。予以说明，此时，在未图示的终端区，形成p型阱的区域也使抗蚀剂开口。其后，将抗蚀剂109作为掩膜，将用于形成阳极p层102的p型杂质离子注入。此时，同时地，在未图示的终端区的形成p型阱的区域中也进行p型杂质的离子注入。
接着，除去抗蚀剂109之后，在进行高温退火和氧化时，Si基板 100成为图4所示那样(予以说明，图4所示的阳极电极106在该阶段尚未生成)。接着，如图4所示，使离子注入了的p型杂质扩散以形成阳极p层102和阳极p－层103，同时使形成于Si基板100的表面的氧化膜(未图示)生长。
(阴极n层形成工序)
其后，从Si基板100的背面侧(图中的下侧)向晶片整个面，依次进行用于形成阴极n层104的n型杂质的离子注入。作为n型杂质，使用非氧的例如V族元素。接着，可在杂质活化退火工序、即、将注入的n型杂质在800～1000℃下活化的工序中消除氧热施主。另外，在该杂质活化退火工序之前，也可以形成BPSG等层间绝缘膜(未图示)。通过对该层间绝缘膜在800～1000℃下进行致密退火(デンシファイアニール)，也可在将n型杂质活化的同时消除氧热施主。
(阳极电极·n缓冲层形成工序)
接着，进行用于形成接触部的光刻工序。在该光刻工序中，涂布抗蚀材料并进行曝光、显影，形成在有源区的整个面具有开口的抗蚀剂(未图示)。
接着，通过蚀刻除去在抗蚀剂的开口部露出的氧化膜(未图示)，也除去抗蚀剂。其后，通过溅射或蒸镀形成成为阳极电极106的由导电性材料构成的膜，例如AlSi膜。将该阳极电极在400～500℃下进行烧结。通过在该工序中生成氧热施主，可精度良好地控制n缓冲层 105的n型载流子浓度。另外，通过将该工序以后的处理温度设为400℃以下，使得不追加生成热施主。
然后，进行用于形成设于未图示的终端区中的p型阱上的电极的光刻工序和蚀刻工序。由此，形成p型阱上的电极。此时，如图4所示，保持形成于有源区的整个面的AlSi膜成为阳极电极106。
接着，在除去了用于加工设于未图示的终端区的电极的抗蚀剂之后，在终端区形成保护膜。作为保护膜的形成方法，例如，涂布含有聚酰亚胺的前体材料和感光材料的溶液，使终端区曝光以将前体聚酰亚胺化，由此可在终端区上形成聚酰亚胺保护膜。
以上，完成阳极侧的结构。
(阴极电极形成工序)
接着，如图5所示，形成阴极侧的结构。
首先，在阴极侧即背面形成阴极电极107。予以说明，阴极电极 107可使用金属等合适的导电性材料，以与阳极电极106同样的方法形成。
其后，根据需要，为了调整晶片整个区域的载流子的寿命，可以从背面侧(图中的下侧)进行电子束照射，另外，为了恢复由电子束照射引起的损伤，可以进行退火处理。
另外，为了降低恢复时的损耗，也可以对阳极侧照射氦(He)、质子，在350℃左右下进行退火处理。在该情况下，通过以氧浓度为1 ×1017cm-3以上的区域为中心缩短局部寿命，可降低恢复期间后半段残留的载流子量、可有效降低损耗。
(分割工序)
最后，用切割机等将晶片分割，完成二极管1的芯片。
＜制作例＞
接着，对制作了根据本实施方案的二极管1的制作例进行说明。
本制作例的二极管应用扩散了氧的晶片作为Si基板100。在此，作为用于形成氧热施主的阳极电极烧结，在450℃下仅热处理0.5～8h，研究了氧浓度与n型载流子浓度的关系。图6中示出氧浓度与氧热施主n型载流子浓度的关系。由该图可知，双对数曲线图的梯度成为约 5，n型载流子浓度与氧浓度的大致5次方成比例地生成。
另外，由该图可知，在氧浓度小于1×1017cm-3时，n型载流子浓度为1×1011cm-3以下。在通常的3.3kV二极管的情况下，n－层的n 型载流子浓度为1.8×1013cm-3，因此通过使氧浓度小于1×1017cm-3，可抑制至其1/10以下。通过使阳极p层附近的氧浓度小于1×1017cm-3，可确保耐压等特性。就本制作例而言，关于3.3kV二极管阐述了阳极 p层102附近的氧浓度，但对于低耐压二极管的情形，在后述的其它实施方案中阐述。另外可知，在氧浓度为1×1018cm-3以下时，可以使 n型载流子浓度为1×1015cm-3以下。在本制作例中，通过将热处理时间设为2h来制作二极管，使n缓冲层的n型载流子浓度的峰值为1 ×1014cm-3。与后述的比较例比较了二极管特性。
＜比较例＞
在此，对用于与本实施方案进行比较的比较例进行说明。
图7(a)是根据比较例的二极管1G的有源区的示意性截面图，图7(b)是其n型载流子浓度和氧浓度分布图。
比较例的二极管1G使用氧浓度为1×1016cm-3的FZ晶片，以与第1实施方案同样的制作方法形成。因此，氧热施主没有生成。上述制作例的二极管1的损耗与比较例的二极管1G的损耗同等。
＜第1实施方案的效果＞
图8中示出制作例(实线)和比较例(虚线)的二极管在室温下的小电流(额定电流×1/10)恢复特性的电流波形和电压波形。
由该图可知，在比较例的波形中观测到振荡，与此相对，在制作例的波形中没有观测到振荡。
从该结果可确认，根据本实施方案的、具备了含有氧的n缓冲层的二极管的构成对于低噪声化是非常有效的。通过将该二极管应用于后述的实施方案的电力变换系统等，可改善电力变换系统等的可靠性、降低EMI(电磁干扰；Electromagnetic Interference)。
如上所述，根据本实施方案，从阴极电极107的n型层104侧的面向着阳极电极106的至少30μm的宽度的区域内的氧浓度为1× 1017cm-3以上，同时使与p型层102、103相接的部位处的n－层101 的氧浓度小于3×1017cm-3，因此便宜但能抑制振荡现象即激振。
[第2实施方案]
接着，参照图9，对根据本发明第2实施方案的二极管的构成进行说明。
予以说明，图9是根据第2实施方案的二极管1A的有源区的示意性截面图。关于终端区省略了记载，但与第1实施方案同样，使用环状配置了p型阱和电极的FLR型等的终端结构。
如图9所示，根据第2实施方案的二极管1A应用了不具有阱结构的阳极p层112来代替第1实施方案的二极管1(参照图1)的阳极 p层102和阳极p－层103。即，阳极p层112形成于阳极侧的有源区的整个面。关于其它构成，与第1实施方案同样。
根据本实施方案的二极管1A在阳极电极106侧的有源区上的整个面形成阳极p层112，因此，不需要如第1实施方案那样用于局部地形成阳极p层102(参照图1)的光刻工序，也可省略用于形成阳极 p－层103的离子注入工序。由此，本实施方案与第1实施方案相比，可降低制造成本。予以说明，关于其它工序，与第1实施方案同样。
[第3实施方案]
接着，参照图10(a)、(b)，对根据本发明的第3实施方案的二极管的构成进行说明。
予以说明，图10(a)是根据第3实施方案的二极管1B的有源区的示意性截面图。关于终端区省略了记载，但与第1实施方案同样，使用配置了p型阱和电极的FLR型等的终端结构。另外，图10(b) 是其n型载流子浓度和氧浓度分布图。
如图10(a)所示，根据第3实施方案的二极管1B在第1实施方案的二极管1(参照图1)的阴极n层104与n缓冲层105之间具有第2n缓冲层110。换言之，可认为通过阴极n层104和第2n缓冲层 110，以两阶段形成了阴极n层。
在制造根据本实施方案的二极管1B的情况下，在形成阳极p层 102之前，向阴极侧离子注入并扩散V族元素。该扩散可以与阳极p 层102的扩散同时进行。通过该扩散，形成3μm以上的第2n缓冲层 110。接着，实施阳极p层形成以后的工序，但它们与第1实施方案同样，因此省略说明。
如上所述，根据本实施方案，可认为以两阶段形成阴极n层，因此可防止相对于背面瑕疵的耐压的劣化。因此，通过将最初形成的n 层(图中的形成于阴极n层104和第2n缓冲层110的n层)的厚度设为3μm以上，可成品率高地制作二极管。
在该构成中，如图10(b)所示，优选阴极n层104的n型载流子浓度高于氧浓度。由此，可良好地保持阴极电极107和阴极n层104 的接触性能。另外，第2n缓冲层110的n型载流子浓度的最大值低于阴极n层104的n型载流子浓度，另外，高于含有氧的n缓冲层105 的n型载流子浓度。由此，可抑制注入载流子的恢复时的减少速度，可有效抑制激振。
进而，如图10(b)所示，在第2n缓冲层110中，可以使n型载流子浓度低于氧浓度。氧热施主成为氧浓度的大约1×10-4倍左右，因此通过将第2n缓冲层110的浓度抑制为氧浓度以下，可减小含有氧的 n缓冲层105与第2n缓冲层110的n型载流子浓度的浓度差，恢复时的注入载流子减少变得平滑，可更有效地抑制激振。
综合以上记述，本实施方案中的浓度顺序成为以下那样。
阴极n层104的n型载流子浓度＞阴极n层104的氧浓度＞第2n 缓冲层110的n型载流子浓度的最大值＞含有氧的n缓冲层105的n 型载流子浓度＞n－漂移层101的n型载流子浓度。
如以上那样，根据本实施方案，在n型层104与n缓冲层105之间设置使V族元素扩散而成的第2n缓冲层110，使第2n缓冲层110 的氧浓度高于第2n缓冲层110的n型载流子浓度，使第2n缓冲层110 的热施主浓度高于n-层101的热施主浓度，使第2n缓冲层110的热施主浓度低于第2n缓冲层110的V族元素的n型载流子浓度。由此，可更有效地抑制振荡现象即激振。
[第4实施方案]
＜实施方案的构成＞
接着，参照图11(a)、(b)，对根据本发明的第4实施方案的二极管(半导体装置)的构成进行说明。
予以说明，图11(a)是根据第4实施方案的二极管1C(半导体装置)的有源区的示意性截面图。关于终端区省略了记载，但与第1 实施方案同样，使用配置了p型阱和电极的FLR型等的终端结构。另外，图11(b)是其n型载流子浓度和氧浓度分布图。
在本实施方案中，将形成于Si基板100(硅半导体基板)的n－漂移层101(n－层)的电阻率设为120Ωcm，与氧的扩散同时地实施阴极n层104(n型层)的P扩散。如图11(a)、(b)所示，根据第4实施方案的二极管1C形成了50μm以上的高浓度的阴极n层104。另外，在n缓冲层105内，与阴极n层104相距30μm的区域的氧浓度成为3×1017cm-3以上、1×1018cm-3以下。由此，可以使含有氧的n 缓冲层105的厚度为30μm以上。
另外，n－漂移层101的阳极侧的氧浓度成为小于3×1017cm-3。本实施方案的n－漂移层101的n型载流子浓度为3.75×1013cm-3。如前所述，通过合适地设定热处理条件(参照图6)，可以使阳极p层102 (p型层)附近的氧热施主量为n－漂移层101的1/10以下。因此，对于1.7kV以下的低耐压二极管，使阳极p层附近的氧浓度小于3× 1017cm-3是合适的。
根据本实施方案的二极管1C在氧扩散前通过CVD法等在硅(Si) 晶片上形成磷玻璃。其后，在氧气氛中在1300℃下热处理20小时。通过将该晶片的单面进行切削、研磨，形成阳极面。另外，也可以在 Si基板两面形成磷玻璃，在氧气氛中进行热处理，在正中间切断，对切断面进行研磨。接着，与第1实施方案同样，形成阳极p－层103(p 型层)、阳极p层102。在该构成中，已经形成阴极n层104，因此省略接下来的阴极n层形成工序，实施阳极电极106、n缓冲层105 形成工序。此时，可以在n缓冲层105形成中应用BPSG(Boron PhosphorusSilicon Glass)等层间膜的致密退火。阴极电极形成以后的工序与第1实施方案同样。
根据本实施方案，由于能在与氧扩散同一的工序中实施阴极n层 104，因此可缩短工序。
在本实施方案那样的1.7kV以下的耐压等级的二极管中，n－漂移层101与n缓冲层105的厚度之和变薄，因此如本实施方案那样增厚阴极n层、确保机械强度的构成是有效的。在耐压1.7kV的二极管中，从确保耐压和降低开关损耗的观点考虑，将n－漂移层101与n缓冲层 105的厚度之和设为约180μm是合适的。
在本实施方案中，在图12中示出对应于该厚度而形成了阴极n 层104时的、阴极n层104的厚度与前工序成品率的关系。由该图可知，在阴极n层的厚度小于50μm时，发生成品率的下降。因此，将阴极n层104的厚度身为50μm以上是有效的。
＜实施方案的效果＞
如上所述，本实施方案的半导体装置1C的特征在于，n缓冲层 105的n型载流子浓度高于n-层101的n型载流子浓度并且为1× 1015cm-3以下，从阴极电极107的n型层104侧的面向着阳极电极106 的至少30μm的宽度的区域内的氧浓度为1×1017cm-3以上且× 1018cm-3以下，与p型层102、103相接的部位处的n－层101的氧浓度小于3×1017cm-3。
由此，能实现与第1实施方案同样的恢复特性(参照图8)，便宜但能抑制振荡现象。
另外，n缓冲层105在遍及至少10μm以上的区域具有氧浓 度向着阳极侧减少的氧浓度减少区域(n缓冲层的整体)，氧浓度减 少区域(n缓冲层的整体)中的氧浓度为5×1017cm-3以上且×1018cm-3以下。
由此，可进一步抑制振荡现象。
另外，本实施方案的二极管1C的制造方法的特征在于，依次实施：以800℃以上的热处理消除氧热施主的过程、形成阳极电极106 的过程、和以400℃以上的热处理生成氧热施主的过程。
由此，可精度良好地调整n缓冲层的n型载流子浓度。
另外，本实施方案的二极管1C的制造方法的特征在于，依次实施：对硅半导体基板100形成包含V族元素的层的过程、在含氧气氛中热处理硅半导体基板100的过程、将V族元素和氧同时扩散于硅半导体基板100的过程、和对硅半导体基板100的另一面进行切削的过程。
由此，由于可在同一工序中实施V族元素的扩散和氧的扩散，因此可缩短工序。
[第5实施方案]
接着，参照图13，对根据本发明的第5实施方案的电力变换系统进行说明。
图13是根据第5实施方案的电力变换系统10的框图。
如图13所示，根据本实施方案的电力变换系统10具有：整流电路12、上臂驱动电路14U、下臂驱动电路14D、和变换器16。
整流电路12将由交流电源202供给的交流电压变换成直流电压。变换器16对该直流电压进行PWM(脉宽调制；Pulse Width Modulation)调制并施加于感应起电机、同步电机等电动机206。上下臂驱动电路14U、14D驱动变换器16所包含的IGBT(Insulated GateBipolar Transistor)。变换器16具有作为半导体开关元件的IGBT200a～200f，二极管201a～201f逆并联地与这些IGBT200a～ 200f连接。这些二极管201a～201f作为续流二极管起作用。
二极管201a～201f应用根据上述任何的实施方案或后述的它们的变形例的二极管。在变换器16中，IGBT200a～200c(第1半导体开关元件)和IGBT200d～200f(第2半导体开关元件)各自逐个被组合而两个串联地连接。因此，两个IGBT和二极管的逆并联电路被串联连接，各自构成1个相(相分)的半桥电路。
半桥电路的交流相数在本实施方案中具备三个相。从两个 IGBT200a和IGBT200d的串联连接点、即两个逆并联电路的串联连接点输出U相的交流电压。同样地，从其它半桥电路的串联连接点分别输出V相和W相的交流电压，这些交流电压作为3相交流电压施加于电动机206，由此驱动电动机206。
上臂侧的IGBT200a～200c的集电极共通连接，与整流电路12的直流高电位侧连接。另外，下臂侧的IGBT200d～200f的集电极共通连接，与整流电路12的接地侧连接。上下臂驱动电路14U、14D向 IGBT200a～200f的栅极给予驱动信号，控制这些IGBT的开/关状态，由此使变换器16输出交流电压。
根据本实施方案，将根据上述第1～第4实施方案的二极管作为续流二极管，与IGBT200a～200f逆并联连接，因此可降低开关时的恢复损耗。由此，可提高电力变换系统10整体的能量效率。另外，本发明的二极管为低噪声，因此开关操作稳定，同时可降低EMI。
[变形例]
本发明不限于上述的实施方案，可进行各种变形。上述的实施方案是为了容易理解本发明而例示的，不必限于具备所说明的全部构成的实施方案。另外，可将某一实施方案的构成的一部分替换成为另外的实施方案的构成，另外，将某一实施方案的构成加至另外的实施方案的构成。另外，可对各实施方案的构成的一部分进行削除、或者进行其它构成的追加·置换。对于上述实施方案的可能变形例如如下那样。
(1)本发明的半导体元件不限于单个二极管，可以将本发明应用于例如内藏于反向导通型半导体开关元件的二极管。另外，代替图13 所示的电力变换系统10中的IGBT200a～200f，可以使用MOSFET (金属氧化物半导体场效应晶体管；Metal Oxide SemiconductorField Effect Transistor)、结型双极晶体管、结型FET、静电感应型晶体管、 GTO晶闸管(Gate Turn Off Thyristor)等的半导体开关元件。

Claims (11)

1.半导体装置，其特征在于，具有
形成于硅半导体基板的一个面的阳极电极、
形成于所述硅半导体基板的另一面的阴极电极、
与所述阳极电极邻接形成的p型层、
与所述阴极电极邻接形成、使V族元素扩散而成的n型层、
形成于所述p型层与所述n型层之间的n－层、和
形成于所述n－层与所述n型层之间、含有氧的n缓冲层，
从所述阴极电极的所述n型层侧的面向着所述阳极电极的至少30μm的宽度的区域内的氧浓度为1×1017cm-3以上，并且
与所述p型层相接的部位处的所述n－层的氧浓度小于3×1017cm-3，
在所述n型层与所述n缓冲层之间具有使V族元素扩散而成的第2n缓冲层，
所述第2n缓冲层的氧浓度高于所述第2n缓冲层的n型载流子浓度，
所述第2n缓冲层的热施主浓度高于所述n－层的热施主浓度，
所述第2n缓冲层的热施主浓度低于所述第2n缓冲层的V族元素的n型载流子浓度。
2.权利要求1所述的半导体装置，其特征在于，
所述n型层的厚度为50μm以上，
从所述阴极电极的所述n型层侧的面向着所述阳极电极的至少30μm的宽度的区域内的氧浓度为3×1017cm-3以上且小于1×1018cm-3。
3.权利要求1所述的半导体装置，其特征在于，
所述n缓冲层在遍及厚度30μm以上的区域连续地含有氧。
4.权利要求3所述的半导体装置，其特征在于，
所述n缓冲层在遍及至少10μm以上的区域具有氧浓度向着阳极侧减少的氧浓度减少区域，
所述氧浓度减少区域中的氧浓度为5×1017cm-3以上且1×1018cm-3以下。
5.权利要求3所述的半导体装置，其特征在于，
所述n缓冲层的距所述n型层30μm的位置的氧浓度高于所述n型层的氧浓度。
6.权利要求3所述的半导体装置，其特征在于，
在所述n型层与所述n缓冲层之间具有使V族元素扩散而成的第2n缓冲层。
7.权利要求6所述的半导体装置，其特征在于，
所述n型层的n型载流子浓度的最大值高于所述n型层的氧浓度，
所述第2n缓冲层的n型载流子浓度的最大值低于所述n型层的氧浓度，
所述n缓冲层的n型载流子浓度的最大值低于所述第2n缓冲层的n型载流子浓度的最大值，
所述n－层的n型载流子浓度的最大值低于所述n缓冲层的n型载流子浓度的最大值。
8.权利要求3所述的半导体装置，其特征在于，
所述n型层的厚度为50μm以上。
9.半导体装置的制造方法，其特征在于，
该半导体装置具有
形成于硅半导体基板的一个面的阳极电极、
形成于所述硅半导体基板的另一面的阴极电极、
与所述阳极电极邻接形成的p型层、
与所述阴极电极邻接形成、使V族元素扩散而成的n型层、
形成于所述p型层与所述n型层之间的n－层、和
形成于所述n－层与所述n型层之间、在遍及厚度30μm以上的区域连续地含有氧的n缓冲层，
所述n缓冲层的n型载流子浓度高于所述n－层的n型载流子浓度并且为1×1015cm-3以下，
从所述阴极电极的所述n型层侧的面向着所述阳极电极的至少30μm的宽度的区域内的氧浓度为1×1017cm-3以上且1×1018cm-3以下，
与所述p型层相接的部位处的所述n－层的氧浓度小于3×1017cm-3，
在制造该半导体装置的半导体装置的制造方法中，依次实施：
以800℃以上的热处理消除氧热施主的过程、
形成所述阳极电极的过程、和
以400℃以上的热处理生成氧热施主的过程；
在所述n型层与所述n缓冲层之间具有使V族元素扩散而成的第2n缓冲层，
所述第2n缓冲层的氧浓度高于所述第2n缓冲层的n型载流子浓度，
所述第2n缓冲层的热施主浓度高于所述n－层的热施主浓度，
所述第2n缓冲层的热施主浓度低于所述第2n缓冲层的V族元素的n型载流子浓度。
10.权利要求9所述的半导体装置的制造方法，其特征在于，
形成包含V族元素的层，在含氧气氛中进行热处理，使V族元素与氧同时扩散，其后，削除一个面。
11.电力变换系统，其具备串联连接的第1半导体开关元件和第2半导体开关元件、以及与所述第1半导体开关元件和所述第2半导体开关元件分别逆并联连接的二极管，其特征在于，
所述二极管为权利要求1～8的任一项所述的半导体装置。
CN201710803363.2A 2016-09-27 2017-09-08 半导体装置和其制造方法以及电力变换系统 Active CN107871777B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016187705A JP6678549B2 (ja) 2016-09-27 2016-09-27 半導体装置およびその製造方法、並びに電力変換システム
JP2016-187705 2016-09-27

Publications (2)

Publication Number Publication Date
CN107871777A CN107871777A (zh) 2018-04-03
CN107871777B true CN107871777B (zh) 2020-09-22

Family

ID=59829113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710803363.2A Active CN107871777B (zh) 2016-09-27 2017-09-08 半导体装置和其制造方法以及电力变换系统

Country Status (4)

Country Link
US (1) US9991336B2 (zh)
EP (1) EP3300121B1 (zh)
JP (1) JP6678549B2 (zh)
CN (1) CN107871777B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3115465A1 (fr) * 2020-10-23 2022-04-29 Eove Système de contrôle de la micro-soufflante motorisée d’un appareil d’assistance respiratoire
JP2022112689A (ja) 2021-01-22 2022-08-03 株式会社 日立パワーデバイス 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置
CN116153969A (zh) * 2023-03-03 2023-05-23 深圳吉华微特电子有限公司 抗单粒子烧毁高压快恢复二极管及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4013626C1 (en) 1990-04-27 1991-05-29 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh & Co Kg, 4788 Warstein, De Semiconductor component - with weakly-doped N(-) and more highly-doped N partial zones
DE4336663A1 (de) 1993-10-27 1995-05-04 Daimler Benz Ag Verfahren zum Herstellen einer Zonenfolge und mittels dieses Verfahrens herstellbare Diodenstruktur
KR100240872B1 (ko) * 1997-02-17 2000-01-15 윤종용 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
JP3860705B2 (ja) * 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
FR2808621B1 (fr) * 2000-05-05 2002-07-19 St Microelectronics Sa Composant monolithique a commande unique pour un pont mixte
JP2003007843A (ja) * 2001-06-20 2003-01-10 Toshiba Corp 半導体装置
JP2008545605A (ja) * 2005-05-19 2008-12-18 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率シリコン構造体およびその製造方法
WO2007055352A1 (ja) 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP5076326B2 (ja) * 2006-01-31 2012-11-21 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP2007317768A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
JP2008251679A (ja) 2007-03-29 2008-10-16 Hitachi Ltd ダイオード
JP5074172B2 (ja) * 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド メサ型半導体装置及びその製造方法
CN102687277B (zh) 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5636254B2 (ja) * 2009-12-15 2014-12-03 株式会社東芝 半導体装置
US8361893B2 (en) 2011-03-30 2013-01-29 Infineon Technologies Ag Semiconductor device and substrate with chalcogen doped region
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
JP6073092B2 (ja) 2012-09-07 2017-02-01 株式会社 日立パワーデバイス ダイオード及び電力変換システム、並びにダイオードの製造方法
JP6227255B2 (ja) 2013-01-30 2017-11-08 株式会社 日立パワーデバイス ダイオード及びその製造方法
DE102014106594B4 (de) 2014-05-09 2022-05-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements
JP6268117B2 (ja) 2015-03-27 2018-01-24 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換システム

Also Published As

Publication number Publication date
JP6678549B2 (ja) 2020-04-08
US20180090564A1 (en) 2018-03-29
EP3300121B1 (en) 2020-04-15
JP2018056220A (ja) 2018-04-05
US9991336B2 (en) 2018-06-05
EP3300121A1 (en) 2018-03-28
CN107871777A (zh) 2018-04-03

Similar Documents

Publication Publication Date Title
KR101794182B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN107342329B (zh) 二极管以及使用了二极管的电力变换装置
US11152224B2 (en) Semiconductor device with field stop layer and semiconductor device manufacturing method thereof
JP5679073B2 (ja) 半導体装置および半導体装置の製造方法
JP5969927B2 (ja) ダイオード、電力変換装置
JP2008091853A (ja) 半導体装置およびその製造方法
WO2014041652A1 (ja) 半導体装置および半導体装置の製造方法
JP6073092B2 (ja) ダイオード及び電力変換システム、並びにダイオードの製造方法
CN107871777B (zh) 半导体装置和其制造方法以及电力变换系统
JP6294175B2 (ja) 半導体装置およびそれを用いた電力変換システム
JP6268117B2 (ja) 半導体装置およびその製造方法、並びに電力変換システム
US20150064852A1 (en) Method for manufacturing semiconductor device
US20170294527A1 (en) Semiconductor device and method for manufacturing the same
WO2022158114A1 (ja) 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置
JP2015041720A (ja) 半導体装置の製造方法
WO2023112571A1 (ja) 半導体装置および電力変換装置
JP2005191160A (ja) 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant