JP2008091853A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008091853A JP2008091853A JP2007042252A JP2007042252A JP2008091853A JP 2008091853 A JP2008091853 A JP 2008091853A JP 2007042252 A JP2007042252 A JP 2007042252A JP 2007042252 A JP2007042252 A JP 2007042252A JP 2008091853 A JP2008091853 A JP 2008091853A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- semiconductor device
- drift layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 239000012535 impurity Substances 0.000 claims abstract description 48
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 20
- 239000001301 oxygen Substances 0.000 claims abstract description 20
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 50
- 125000004429 atom Chemical group 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 39
- 238000010438 heat treatment Methods 0.000 claims description 29
- 229910052782 aluminium Inorganic materials 0.000 claims description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 23
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 20
- 230000007547 defect Effects 0.000 claims description 13
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052733 gallium Inorganic materials 0.000 claims description 12
- 229910052697 platinum Inorganic materials 0.000 claims description 11
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 10
- 239000011701 zinc Substances 0.000 claims description 10
- 229910052725 zinc Inorganic materials 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 239000002245 particle Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000002829 reductive effect Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 51
- 229910052698 phosphorus Inorganic materials 0.000 description 25
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 24
- 239000011574 phosphorus Substances 0.000 description 23
- 230000001133 acceleration Effects 0.000 description 12
- 230000002441 reversible effect Effects 0.000 description 12
- 238000009826 distribution Methods 0.000 description 10
- 239000000969 carrier Substances 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 9
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 238000011084 recovery Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000006096 absorbing agent Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 4
- 239000011669 selenium Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052711 selenium Inorganic materials 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 206010067482 No adverse event Diseases 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Thyristors (AREA)
Abstract
【課題】高速・低損失かつソフトなスイッチング特性を有するＩＧＢＴを提供すること。
【解決手段】Ｎ-ドリフト層１には、当該Ｎ-ドリフト層１の不純物濃度が極大となる箇所が少なくとも１か所ある。また、Ｎ-ドリフト層１の不純物濃度は、不純物濃度が極大となる箇所からＰベース層２およびＰコレクタ層４の方向に向かって低くなる。さらに、少なくともＮ-ドリフト層１の不純物濃度が極大となる箇所には、酸素原子と酸素よりも軽い元素が含まれている。
【選択図】図１
【解決手段】Ｎ-ドリフト層１には、当該Ｎ-ドリフト層１の不純物濃度が極大となる箇所が少なくとも１か所ある。また、Ｎ-ドリフト層１の不純物濃度は、不純物濃度が極大となる箇所からＰベース層２およびＰコレクタ層４の方向に向かって低くなる。さらに、少なくともＮ-ドリフト層１の不純物濃度が極大となる箇所には、酸素原子と酸素よりも軽い元素が含まれている。
【選択図】図１
Description
この発明は、半導体装置およびその製造方法に関し、特に、高速・低損失であるだけでなく、ソフトなスイッチング特性を兼ね備えたＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）およびその製造方法に関する。
電力用半導体装置として、６００Ｖ、１２００Ｖまたは１７００Ｖ等の耐圧クラスのダイオードやＩＧＢＴ等がある。近時、これらのデバイスの特性改善が進んでいる。電力用半導体装置は、高効率で省電力なコンバーター−インバーター等の電力変換装置に用いられており、回転モーターやサーボモーターの制御に不可欠である。
このような電力制御装置には、低損失で省電力であり、また高速、高効率であり、さらに環境に優しい、すなわち周囲に対して悪影響を及ぼさないという特性が要求されている。このような要求に対して、ダイオードにおいては、ブロードバッファ構造が提案されている。ブロードバッファ構造とは、Ｎ-ドリフト層の平均的な濃度分布が、同層のほぼ中間付近にピーク（極大値）を有し、かつエミッタおよびコレクタ方向に向かって、傾きをもって減少するような構造のことである（例えば、下記特許文献１参照。）。
ブロードバッファ構造のダイオードでは、従来のエミッタ注入効率を下げるとともにライフタイム分布の制御を行う技術（例えば、下記特許文献２参照。）では困難であるような高速動作（例えば、キャリア周波数：２０ｋＨｚ以上）でのソフトリカバリー特性および発振抑制効果を実現することができる。このようなブロードバッファ構造のダイオードを作製する方法として、特許文献１には、次の２つの方法が開示されている。
第１の方法は、バルク内の深い領域、すなわち半導体チップの表面から３０〜６０μｍあるいはそれよりも深い領域に、半導体基板の当初のリン濃度よりも高いリン濃度の領域をエピタキシャル成長法により形成する方法である。第２の方法は、ＦＺ（フローティングゾーン）バルクウェハーにプロトンイオン（Ｈ+）を照射し、熱処理を行うことによって、バルク内部の飛程Ｒｐの近傍でプロトンをドナー化させる方法である。エピタキシャルウェハーよりもバルクウェハーの方が安価であるので、第２の方法は、第１の方法よりも安価である。
また、特許文献１の他にも、プロトンの照射と熱処理によるプロトンのドナー化現象を利用して高濃度のＮ+層を形成する方法が種々提案されている（例えば、下記特許文献３、特許文献４参照。）。その他にも、特許文献４には、酸素によるサーマルドナーを用いてＮ+層を形成する方法が開示されている。また、プロトンのドナー化を避ける必要がある場合には、プロトンの代わりにヘリウムを用いる提案がある（例えば、下記特許文献５参照。）。
また、安価にブロードバッファ構造を実現する方法として、アクセプタ元素で半導体基板のドナー（リン）濃度を補償することによって、ネットドーピング濃度としてバルク内部に高濃度領域を得る方法が提案されている（例えば、下記特許文献６参照。）。また、プロトンの照射によりシリコン基板中に欠陥を形成し、熱処理によりその残留欠陥を調整して、局所的にライフタイムを低減する方法が公知である（例えば、下記特許文献５参照。）。
また、低コストで電気的損失の低いＩＧＢＴを作製する方法として、慣用の半導体基板（例えばシリコンウェハー）を研削等により薄くした後に、その研削面側から所定の濃度で元素をイオン注入し、熱処理を行う方法が公知である（例えば、下記特許文献７参照。）。近年、このような低コストな方法による素子の開発および製造が主流になりつつある。
また、低損失特性およびソフトリカバリー特性の両方を向上させたＩＧＢＴとして、上述した特許文献７に開示されているフィールドストップ型ＩＧＢＴの他、下記特許文献８に開示されているソフトパンチスルー型ＩＧＢＴ、下記特許文献９および特許文献１０に開示されている中間高濃度層挿入型ＩＧＢＴが知られている。
しかしながら、上述した特許文献１〜７のように、ブロードバッファ構造を有するダイオードに関する技術は開示されているものの、ブロードバッファ構造を有するＩＧＢＴに関する技術はほとんど開示されていない。
また、特許文献８〜１０に開示されているＩＧＢＴでは、デバイス表面のうちＭＯＳゲートが形成されている側のＮ-ドリフト層における比抵抗が最も高い、すなわち、ドナー濃度が低い。このため、素子耐圧は十分に確保されるものの、素子耐圧の半分以上から素子耐圧未満程度の電圧である通常のＤＣバス電圧での動作では、Ｎ-ドリフト層の半分以上まで空乏層が広がる。
そのため、スイッチングの途中で内部の余剰キャリアが枯渇して、素子両端電圧の変化率（ｄＶ／ｄｔ）や素子電流の減少率（−ｄＩ／ｄｔ）が急峻となる。この結果、サージ電圧が素子耐圧を超えてしまい、素子が破壊されたり、数ＭＨｚ以上の振動数で発振したりしてしまうという問題点がある。このような波形発振が発生するメカニズムは、上記特許文献１に開示されているようなダイオードの発振現象と同じメカニズムである。
また、従来構造のＩＧＢＴでは、Ｎ-ドリフト層の厚さを薄くすることによって、高速
かつ低損失なスイッチング特性（ターンオフ・ターンオン損失）や低い導通損失（飽和電圧）の素子を得ることができる。しかし、この場合、内部の余剰キャリアが減少するため、上述した素子の破壊や発振が起こりやすくなってしまうという問題点がある。
かつ低損失なスイッチング特性（ターンオフ・ターンオン損失）や低い導通損失（飽和電圧）の素子を得ることができる。しかし、この場合、内部の余剰キャリアが減少するため、上述した素子の破壊や発振が起こりやすくなってしまうという問題点がある。
ここで、本発明者が行った実験結果について説明する。この実験では、ＦＺ−Ｎ型シリコンウェハーにプロトンを照射し、熱処理を行った後、拡がり抵抗測定法により濃度プロファイルを直接評価した。ウェハーの比抵抗は３３０Ωｃｍであり、リン濃度は１．４×１０13／ｃｍ3であった。また、プロトンの照射エネルギーは７．９ＭｅＶであり、ドー
ズ量は１．０×１０１２／ｃｍ2であった。そして、アルミアブソーバーを用いてプロト
ンの飛程がシリコン表面、すなわちプロトンの照射面から約５０μｍの深さになるように
した。なお、プロトンの照射面には、１００００オングストロームの厚さの熱酸化膜を形成した。
ズ量は１．０×１０１２／ｃｍ2であった。そして、アルミアブソーバーを用いてプロト
ンの飛程がシリコン表面、すなわちプロトンの照射面から約５０μｍの深さになるように
した。なお、プロトンの照射面には、１００００オングストロームの厚さの熱酸化膜を形成した。
熱処理条件は、３５０℃で６０分とした。また、窒素および水素雰囲気でアニールを行った。このようにした作製した試料を、角度が５°４４′であるマウントに貼り付け、ウェハーの断面が露出するように１／２０ダイヤモンドコンパウンドを用いて研磨した。
また、ｓｏｌｉｄ ｓｔａｔｅ ｍｅａｓｕｒｅｍｅｎｔ社製のＳＳＭ２０００を用いて試料の拡がり抵抗を測定した。その測定により得られた抵抗値をキャリア濃度に換算した結果を図２６に示す。図２６において、縦軸はキャリア濃度であり、横軸はウェハー表面（プロトンの照射面）からの距離、すなわち深さである。
図２６より、３５０℃でアニールすると、表面から５０μｍの深さの近傍では、プロトンを照射したウェハー（図２６のプロトン照射後）の平均的な濃度が、プロトンを照射していないウェハー（図２６のプロトン照射前）の濃度よりも一桁低くなっていることがわかる。これは、プロトンの飛程の前後に欠陥が多く存在しており、それによってこの深さの領域で高抵抗になっているからである。従って、特許文献１に開示されているようなブロードバッファ構造になっていないのは明らかである。以上のように、公知のプロトン照射および熱処理の方法では、所望のブロードバッファ構造を形成することは困難である。
また、上述した特許文献１では、ダイオード以外のデバイスに対するブロードバッファ構造の適用例として、ＭＯＳＦＥＴや逆阻止ＩＧＢＴに対するブロードバッファ構造の適用が示されている。しかしながら、パンチスルー型ＩＧＢＴに対するブロードバッファ構造の適用については示されていない。ブロードバッファ構造をパンチスルー型ＩＧＢＴに適用できない理由は、第１に、パンチスルー型ＩＧＢＴには、ＭＯＳＦＥＴの寄生ダイオードや逆阻止ＩＧＢＴの裏面ＰＮ接合によるダイオード動作がないためである。第２に、逆阻止ＩＧＢＴは、空乏層が表面からのみならず裏面からも広がるので、高濃度のＮ+バッファ層を表面にも形成しなければならない。このため、逆阻止ＩＧＢＴをパンチスルー型で形成することは、デバイスの動作上不可能であるためである。
また、従来型のパンチスルー型ＩＧＢＴにおいて、キャリア周波数が１０ｋＨｚ以上（典型的には２０ｋＨｚ）の高速動作タイプのデバイスでは、Ｎ-ドリフト層を薄くするとともに電子線照射などによって輸送効率を低くしている。このため、ターンオフ時に内部キャリアが枯渇して、素子両端電圧の急激な変化（ｄＶ／ｄｔ）や素子電流の急激な減少（−ｄＩ／ｄｔ）が発生する。これにより、ターンオフ時にサージ電圧が素子耐量を超えてデバイスが破損したり、数ＭＨｚ以上の振動数の波形が発振してしまうという問題点がある。
この発明は、上述した従来技術による問題点を解消するため、高速・低損失であり、かつソフトなスイッチング特性を有する半導体装置を提供することを目的とする。また、この発明は、高速・低損失であり、かつソフトなスイッチング特性を有する半導体装置を、ＦＺバルクウェハーを用いて安価に、かつ制御性よく作製することができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、第１導電型ドリフト層と、当該第１導電型ドリフト層の第１主面側に選択的に形成された第２導電型ベース層と、当該第２導電型ベース層の表面に選択的に形成された第１導電型ソース領域と、前記第２導電型ベース層のうち前記第１導電型ドリフト層と前記第１導電型ソース領域とに挟まれる部分に接するゲート絶縁膜と当該ゲート絶縁膜に接するゲート電極とからなるＭＯＳゲート構造と、前記第１導電型ソース領域と前記第２導電型ベース層とに接触するエミッタ電極と、前記第１導電型ドリフト層の第２主面側に形成された第２導電型コレクタ層と、当該第２導電型コレクタ層に接触するコレクタ電極と、を備える半導体装置であって、前記第１導電型ドリフト層中に当該第１導電型ドリフト層の不純物濃度が極大となる箇所が少なくとも１か所あり、かつ前記第１導電型ドリフト層の不純物濃度が、前記極大となる箇所から前記第２導電型ベース領域および前記第２導電型コレクタ層の両方に向かって低くなり、さらに、前記第１導電型ドリフト層中の少なくとも当該第１導電型ドリフト層の不純物濃度が極大となる箇所に、酸素原子と酸素よりも軽い元素が含まれていることを特徴とする。
また、請求項２の発明にかかる半導体装置は、請求項１に記載の発明において、前記酸素より軽い元素が水素であることを特徴とする。
請求項１または２の発明によれば、第１導電型ドリフト層の不純物濃度が極大となる箇所に、酸素原子と酸素よりも軽い元素とからなる複合ドナーが存在することにより、所望のブロードバッファ構造が形成される。また、請求項２の発明によれば、酸素原子とプロトンとからなる複合ドナーによって、所望のブロードバッファ構造が形成される。
また、請求項３の発明にかかる半導体装置は、請求項１または２に記載の発明において、前記第１導電型ドリフト層と前記第２導電型コレクタ層との間に設けられた第１導電型バッファ層を備え、前記第１導電型バッファ層の不純物濃度は、前記第１導電型ドリフト層の平均不純物濃度の５倍よりも大きいことを特徴とする。
また、請求項４の発明にかかる半導体装置は、請求項１〜３のいずれか一つに記載の発明において、前記第２導電型コレクタ層の厚さは、前記第１導電型ドリフト層において当該第１導電型ドリフト層の平均不純物濃度よりも不純物濃度が高い領域の厚さよりも厚いことを特徴とする。
請求項３または４の発明によれば、ブロードバッファ層が薄いことによって生じやすくなるターンオフ時の発振現象を抑制できるので、ブロードバッファ層を薄層化することが可能となり、ターンオフ損失や導通損失を低減させることができる。
また、請求項５の発明にかかる半導体装置の製造方法は、上記請求項１〜４のいずれか一つに記載の半導体装置を製造するにあたって、前記第１導電型ドリフト層となる第１導電型の半導体基板中に酸素を導入する工程と、前記半導体基板の第１主面または第２主面にイオン化した荷電粒子を照射して、同半導体基板中の前記第１導電型ドリフト層に結晶欠陥を導入する工程と、熱処理を行って、前記第１導電型ドリフト層に導入された結晶欠陥を回復させることにより、前記第１導電型ドリフト層の一部のネットドーピング濃度を前記半導体基板の当初のネットドーピング濃度よりも高くする工程と、を含むことを特徴とする。
また、請求項６の発明にかかる半導体装置の製造方法は、請求項５に記載の発明において、前記イオン化した荷電粒子がプロトンであることを特徴とする。
請求項５および６の発明によれば、第１導電型ドリフト層中に、酸素原子と酸素よりも軽い元素とからなる複合ドナーを存在させることができ、それによって所望のブロードバッファ構造を形成することができる。また、請求項６の発明によれば、酸素原子とプロトンとからなる複合ドナーによって、所望のブロードバッファ構造を形成することができる。
また、請求項７の発明にかかる半導体装置の製造方法は、上記請求項１〜４に記載の半導体装置を製造するにあたって、前記第１導電型ドリフト層となる第１導電型の半導体基板の第１主面および第２主面から前記半導体基板の不純物濃度よりも低い濃度の第２導電型不純物を導入して、最大不純物濃度が前記半導体基板中の不純物濃度よりも低い前記第２導電型不純物層を形成する工程と、を含むことを特徴とする。
また、請求項８の発明にかかる半導体装置の製造方法は、請求項７に記載の発明において、前記半導体基板は、Ｎ型シリコン基板であり、前記第２導電型不純物は、ボロンよりも拡散係数が大きいＰ型不純物元素であることを特徴とする。
また、請求項９の発明にかかる半導体装置の製造方法は、請求項８に記載の発明において、前記第２導電型不純物は、アルミニウムもしくはガリウム、または白金もしくは亜鉛のいずれか一方であることを特徴とする。
また、請求項１０の発明にかかる半導体装置の製造方法は、請求項８に記載の発明において、前記半導体基板のいずれか一方の主面から導入される前記Ｐ型不純物は、アルミニウムまたはガリウムであり、前記半導体基板の他方の主面から導入される前記Ｐ型不純物は、白金または亜鉛であることを特徴とする。
また、請求項１１の発明にかかる半導体装置の製造方法は、請求項１０に記載の発明において、アルミニウムまたはガリウムは、ドーズ量１×１０12ａｔｏｍｓ／ｃｍ2以下でイオン注入されることを特徴とする。
また、請求項１２の発明にかかる半導体装置の製造方法は、請求項１１に記載の発明において、アルミニウムまたはガリウムのイオン注入後、１０００℃以上１２００℃以下の温度で熱処理を行うことを特徴とする。
また、請求項１３の発明にかかる半導体装置の製造方法は、請求項１０〜１２のいずれか一つに記載の発明において、白金または亜鉛は、ドーズ量１×１０13ａｔｏｍｓ／ｃｍ2以下でイオン注入されることを特徴とする。
また、請求項１４の発明にかかる半導体装置の製造方法は、請求項１３に記載の発明において、白金または亜鉛の導入後、４００℃以上１０００℃以下の温度で熱処理を行うことを特徴とする。
請求項７〜１４の発明によれば、第１導電型ドリフト層の２つの主面から不純物を導入して、最大不純物濃度が前記半導体基板中の不純物濃度よりも低い前記第２導電型分離領域を形成し、所望のブロードバッファ構造を形成することができる。
本発明にかかる半導体装置によれば、高速・低損失であり、かつソフトなスイッチング特性を有する半導体装置が得られる。また、本発明にかかる半導体装置の製造方法によれば、高速・低損失であり、かつソフトなスイッチング特性を有する半導体装置を、ＦＺバルクウェハーを用いて安価に、かつ制御性よく作製することができる。
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および−は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
図１は、実施の形態１にかかる半導体装置の構成、ネットドーピング濃度およびプロトン分布を示す図である。図１において半導体装置の断面図１００に示すように、Ｎ-ドリフト層１の一方の主面側に、Ｐベース層２が形成されている。また、Ｎ-ドリフト層１の他方の主面側には、Ｎ-ドリフト層１より不純物濃度が高いＮ型のコレクタバッファ層３が形成されている。また、コレクタバッファ層３の表面には、Ｐコレクタ層４が形成されている。
図１は、実施の形態１にかかる半導体装置の構成、ネットドーピング濃度およびプロトン分布を示す図である。図１において半導体装置の断面図１００に示すように、Ｎ-ドリフト層１の一方の主面側に、Ｐベース層２が形成されている。また、Ｎ-ドリフト層１の他方の主面側には、Ｎ-ドリフト層１より不純物濃度が高いＮ型のコレクタバッファ層３が形成されている。また、コレクタバッファ層３の表面には、Ｐコレクタ層４が形成されている。
また、Ｐベース層２の表面には、エミッタ電極５が形成されている。また、Ｎ-ドリフト層１およびＰベース層２に接するように、ゲート絶縁膜６およびゲート電極７からなるＭＯＳゲート構造が形成されている。さらに、Ｐベース層２のうちエミッタ電極５およびゲート絶縁膜６に接する部分にＮ+ソース領域８が形成されている。また、Ｐコレクタ層４の表面には、コレクタ電極９が形成されている。
図１において、エミッタ電極５からの距離−ネットドーピング濃度（ｌｏｇ）の特性図１１０に示すように、Ｎ-ドリフト層１のネットドーピング濃度は、Ｎ-ドリフト層１のほぼ中間付近にピークを有し、Ｐベース層２およびコレクタバッファ層３に向かって、傾きをもって減少している。すなわち、実施の形態１の半導体装置は、ブロードバッファ構造となっている。Ｐベース層２、コレクタバッファ層３およびＰコレクタ層４のネットドーピング濃度は、ともにＮ-ドリフト層１のネットドーピング濃度よりも高い。
一例として、実施の形態１の半導体装置を、耐圧が１２００Ｖクラスで、定格電流が１５０Ａとなるように、チップサイズを１０ｍｍ×１０ｍｍとして作製した場合の各部のネットドーピング濃度および寸法を例示する。寸法については、Ｐベース層２とエミッタ電極５との界面を基準とし、特に断らない限り、この界面からの距離で表す。
Ｐベース層２とＮ-ドリフト層１との界面までの距離は、３μｍである。Ｐコレクタ層４とコレクタ電極９との界面までの距離は、１４０μｍである。コレクタバッファ層３とＰコレクタ層４との界面から、Ｐコレクタ層４とコレクタ電極９との界面までの距離、すなわちＰコレクタ層４の厚さは、０．５μｍである。
Ｐベース層２のネットドーピング濃度は、エミッタ電極５との界面において５×１０16ａｔｏｍｓ／ｃｍ3であり、Ｎ-ドリフト層１に向かって低くなり、Ｎ-ドリフト層１との界面では、５×１０13ａｔｏｍｓ／ｃｍ3よりも低い。Ｎ-ドリフト層１のネットドーピング濃度は、Ｐベース層２との界面では、５×１０13ａｔｏｍｓ／ｃｍ3よりも低いが、Ｐベース層２との界面近傍で５×１０13ａｔｏｍｓ／ｃｍ3となる。
そして、Ｎ-ドリフト層１のほぼ中間付近でピークとなる箇所のネットドーピング濃度は、１．５×１０14ａｔｏｍｓ／ｃｍ3である。また、Ｎ-ドリフト層１の、コレクタバッファ層３との界面およびその付近におけるネットドーピング濃度は、５×１０13ａｔｏｍｓ／ｃｍ3である。
コレクタバッファ層３のネットドーピング濃度は、Ｎ-ドリフト層１との界面において５×１０13ａｔｏｍｓ／ｃｍ3であり、Ｐコレクタ層４に向かって高くなる。コレクタバッファ層３のネットドーピング濃度は、Ｐコレクタ層４との界面近傍でＮ-ドリフト層１のピークのネットドーピング濃度である１．５×１０14ａｔｏｍｓ／ｃｍ3よりも高くなるが、Ｐコレクタ層４との界面では、５×１０13ａｔｏｍｓ／ｃｍ3よりも低い。
Ｐコレクタ層４のネットドーピング濃度は、コレクタバッファ層３との界面において５×１０13ａｔｏｍｓ／ｃｍ3よりも低いが、コレクタ電極９に向かって高くなり、コレクタ電極９との界面で１×１０18ａｔｏｍｓ／ｃｍ3となる。
図１において、エミッタ電極からの距離−プロトン分布の特性図１２０に示すように、Ｎ-ドリフト層１のネットドーピング濃度がピークとなる箇所までの距離は、６０μｍである。この距離は、製造段階でＰベース層２の表面にプロトンを照射したときのプロトンの飛程Ｒｐに等しい。このプロトンの飛程Ｒｐの前後でプロトンの濃度が高い。Ｎ-ドリフト層１には酸素原子が導入されており、酸素原子とプロトンとからなる複合ドナーによって、所望のブロードバッファ構造が形成されている。
次に、実施の形態１にかかる半導体装置の製造プロセスについて説明する。ここでは、一例として、図１に例示した寸法およびネットドーピング濃度の半導体装置（耐圧：１２００Ｖクラス、定格電流：１５０Ａ）を製造する場合について説明する。図２および図３は、実施の形態１にかかる半導体装置の製造プロセスを示す図である。まず、図２の断面図２００に示すように、半導体基板として、比抵抗が４０〜１２０Ωｃｍ、例えば９０Ωｃｍ（リン濃度５．０×１０13ａｔｏｍｓ／ｃｍ3）のＦＺウェハー１０を用意する。
そして、図２の断面図２１０に示すように、このＦＺウェハー１０の両面にリンガラス１１を塗布し、窒素および酸素雰囲気で例えば１２５０℃、１００時間の熱処理を行って、両面からリン（Ｐ）を拡散させる。この熱処理によって、ＦＺウェハー１０の両面からウェハー内に大量の酸素（Ｏ）が導入され、ＦＺウェハー１０における酸素濃度は、固溶限界濃度（約１×１０18ａｔｏｍｓ／ｃｍ3）となる。
次いで、断面図２１０に一点鎖線で示すように、ＦＺウェハー１０を研削し、ウェハー表面の高濃度のリン拡散層２１１を除去する。それによって、図２の断面図２２０に示すように、高濃度のリン拡散層２１１からなるＮ+層２１４を有する薄ウェハー２１３が得られる。この薄ウェハー２１３の一方の表面をポリッシュして鏡面に仕上げる。このＦＺウェハー１０のミラー仕上げ面には、後のＭＯＳデバイスの形成工程において、Ｐベース層２、エミッタ電極５、ゲート絶縁膜６およびゲート電極７からなるＭＯＳゲート構造、Ｎ+ソース領域８が形成される。ＦＺウェハー１０の厚さは、この研削およびポリッシュ後に例えば５００μｍになるように、予め選定されている。
ＦＺウェハー１０のミラー仕上げ面での比抵抗は、例えば９０Ωｃｍである。ＦＺウェハー１０の他方の表面は、リンガラス１１を除去したままの状態である。この面の表面濃度は、例えば１×１０20ａｔｏｍｓ／ｃｍ3程度であり、高濃度のリンが例えば８０μｍ程度の深さまで拡散している。
次いで、図２の断面図２３０に示すように、標準的なＭＯＳデバイスのプロセス工程によって、Ｐベース層となるＰベース層２、エミッタ電極５、ゲート絶縁膜６およびゲート電極７からなるＭＯＳゲート構造、Ｎ+ソース領域８を形成する。Ｐベース層２の濃度は、例えば５×１０16ａｔｏｍｓ／ｃｍ3であり、その深さは、例えば３μｍである。
次いで、図２の断面図２４０に示すように、エミッタ電極５の側からＦＺウェハー１０に、サイクロトロンにより加速されたプロトンを照射する。その際、サイクロトロンの加速電圧は、例えば７．９ＭｅＶであり、プロトンのドーズ量は、例えば１．０×１０12ａｔｏｍｓ／ｃｍ2である。また、アルミアブソーバーを用い、その厚さを調節して、プロトンの飛程がＦＺウェハー１０の半導体とエミッタ電極５との界面から６０μｍとなるようにする。断面図２４０において、×印は、プロトンの照射によりＦＺウェハー１０内に生じた結晶欠陥１２を表す。
次いで、図３の断面図３００に示すように、例えば３５０℃で１時間の熱処理を水素雰囲気で行い、結晶欠陥１２を回復させる。それによって、ＦＺウェハー１０の半導体とエミッタ電極５との界面から６０μｍの深さのところを中心としてその前後に高濃度領域１３ができる。この高濃度領域１３によって、所望のブロードバッファ構造が形成される。
次いで、図３の断面図３１０に示すように、ＦＺウェハー１０の、リンガラス１１が除去された状態のままの面に対して研削やウエットエッチングを行い、ＦＺウェハー１０を所定の厚さにする。１２００Ｖクラスの場合、この段階でのＦＺウェハー１０の厚さは、典型的には１００〜１６０μｍである。実施の形態１では、この段階でのＦＺウェハー１０の厚さは、例えば１２０μｍである。
次いで、図３の断面図３２０に示すように、ＦＺウェハー１０の、研削やウエットエッチングが行われた面に対してリン等のＮ型不純物をイオン注入する。その際の加速電圧は、例えば２００ｋｅＶであり、ドーズ量は、例えば５×１０12ａｔｏｍｓ／ｃｍ2である。次いで、そのイオン注入面に対して、ＹＡＧ第２高調波レーザ等のレーザ光をダブルパルス法にて照射する。
ここで、ダブルパルス法とは、レーザ光の照射エリアごとに、複数のレーザ照射装置から所定の遅延時間だけ照射タイミングをずらして複数のパルスレーザを連続的に照射する方法である。ダブルパルス法については、特開２００５−２２３３０１号公報に詳述されている。
ダブルパルス法によりレーザ光を照射する際のエネルギー密度は、レーザ光の照射エリアごとに、合計で例えば３Ｊ／ｃｍ2である。また、ダブルパルスの遅延時間は、例えば３００ｎｓｅｃである。このレーザ照射によって、その前にイオン注入されたリン等のＮ型不純物が電気的に活性化して、空乏層を止めるフィールドストップ層となるコレクタバッファ層３ができる。なお、コレクタバッファ層３を形成する際に注入するイオンを、リンよりも拡散係数が大きいＮ型元素（たとえばセレンなど）にして、リンを用いるよりも拡散深さが深いバッファ層を形成してもよい。
つづいて、コレクタバッファ層３を形成した面に対して、ボロンなどのＰ型不純物をイオン注入する。その際の加速電圧は、例えば４５ｋｅＶであり、ドーズ量は、例えば１×１０14ａｔｏｍｓ／ｃｍ2である。次いで、そのイオン注入面に対して例えば３５０℃で１時間の熱処理を行い、Ｐコレクタ層４を形成する。
最後に、Ｐコレクタ層４の表面にアルミニウム、チタン、ニッケルおよび金の順で金属を成膜しコレクタ電極９を形成して、半導体装置（ＩＧＢＴ）が完成する。ＦＺウェハー１０の、Ｐベース層２とコレクタバッファ層３の間の部分は、Ｎ-ドリフト層１となる。図３の特性図３３０は、断面図３２０の半導体装置に対応するネットドーピング濃度のプロファイルである。
なお、ブロードバッファ層部分におけるピークのドーピング濃度ＮｐとＮ-ドリフト層１の平均ドーピング濃度Ｎｄｍの比は、Ｎｐ／Ｎｄｍ＜５とするのが望ましい。その理由は、Ｎｐ／Ｎｄｍ＜５とすれば、素子両端電圧の変化率（ｄＶ／ｄｔ）が小さくなるからである。また、ブロードバッファ層の実効積分濃度は、１ｃｍ2当たり８×１０11／ｃｍ2以下、Ｎ-ドリフト層全体の実効積分濃度は、１ｃｍ2当たり１．２×１０11／ｃｍ2とするのが望ましい。
ここで、本発明者が行った実験結果について説明する。この実験では、図２及び図３の製造プロセスと同じ条件でＦＺ−Ｎ型シリコンウェハーに酸素を導入し、ウェハーの表面に１００００オングストロームの厚さの熱酸化膜を形成し、その表面にプロトンを照射した。ウェハーの比抵抗は３３０Ωｃｍであり、リン濃度は１．４×１０13／ｃｍ3であった。プロトンの照射エネルギーを７．９ＭｅＶとし、ドーズ量を１．０×１０12／ｃｍ2とした。
その後、水素雰囲気で熱処理を行った。熱処理条件を３５０℃で６０分とした。得られた試料を角度が５°４４′であるマウントに貼り付け、ウェハーの断面が露出するように１／２０ダイヤモンドコンパウンドを用いて研磨し、その露出面に対してｓｏｌｉｄ ｓｔａｔｅ ｍｅａｓｕｒｅｍｅｎｔ社製のＳＳＭ２０００を用いて拡がり抵抗を測定した。
測定により得られた抵抗値をキャリア濃度に換算した結果を図４（熱処理温度：３５０℃）に示す。図４において、縦軸はキャリア濃度であり、横軸はウェハー表面（プロトンの照射面）からの距離である。
図４より、３５０℃でアニールすると、表面から５０μｍの深さの近傍では、プロトンを照射したウェハー（図４のプロトン照射後）の平均的な濃度が、プロトンを照射していないウェハー（図４のプロトン照射前）の濃度、すなわちウェハーの当初の濃度よりも高くなっており、所望のブロードバッファ構造ができていることがわかる。なお、図４において、ウェハー表面からおよそ１５μｍの深さまでに高濃度領域（低抵抗領域）があるのは、酸化膜からの酸素の拡散によるものである。
以上の説明、並びに図４と図２１との比較から、ブロードバッファ構造を形成するためには、プロトンの照射により基板に水素原子を導入するだけでなく、基板に酸素が含まれていることが極めて重要であるということは、明らかである。また、熱処理によって酸素との相互作用により複合ドナーとなるためには、酸素よりも軽い元素を照射する必要がある。従って、照射する荷電粒子としては、Ｈ、Ｈｅ、Ｌｉ、ＢｅおよびＢの中で、Ｌｉよりも軽いＨやＨｅが好ましく、特にＨ（プロトン）が望ましい。
図５は、実施の形態１にかかる半導体装置および従来型ＩＧＢＴのターンオフ波形を示す図である。図５において、実施の形態１にかかる半導体装置（Ｎ-ドリフト層厚：１２０μｍ）のコレクタ電流Ｉｃおよびコレクタ・エミッタ間の電圧Ｖｃを太実線で示す。また、Ｎ-ドリフト層厚が１２０μｍの従来型ＩＧＢＴのコレクタ電流Ｉｃおよびコレクタ・エミッタ間の電圧Ｖｃを細実線で示す。また、Ｎ-ドリフト層厚が１４０μｍの従来型ＩＧＢＴのコレクタ電流Ｉｃおよびコレクタ・エミッタ間の電圧Ｖｃを一点破線で示す。
図５に示したターンオフ波形は、いずれも図６に示すスナバレス回路６０における波形図である。スナバレス回路６０の主回路の負荷インダクタンスＬｍは１ｍＨ、主回路の回路浮遊インダクタンスＬｓは２００ｎＨである。また、スナバレス回路６０のゲート抵抗は１０Ωであり、ゲート駆動電圧は±１５Ｖである。また、測定時の接合温度はいずれも１２５℃とした。
Ｎ-ドリフト層厚が１２０μｍの従来型ＩＧＢＴの場合、サージ電圧が５０Ｖ増加して発振している。Ｎ-ドリフト層厚が１４０μｍの従来型ＩＧＢＴの場合には、Ｎ-ドリフト層厚が１２０μｍの従来型ＩＧＢＴの場合のような発振は発生していない。このように、従来型ＩＧＢＴで発振を抑えるには、Ｎ-ドリフト層厚を、たとえば１４０μｍ程度まで増加させる必要がある。一方、実施の形態１にかかる半導体装置は、Ｎ-ドリフト層厚が１２０μｍであっても発振は発生せず、スムースなスイッチング波形を示している。
また、実施の形態１にかかる半導体装置では、従来型ＩＧＢＴに比べて損失特性が向上している。Ｎ-ドリフト層厚が１４０μｍの従来型ＩＧＢＴの飽和電圧は１．９Ｖであるのに対して、実施の形態１にかかる半導体装置の飽和電圧は１．７Ｖであり、飽和電圧が０．２Ｖほど低減している。また、Ｎ-ドリフト層厚が１４０μｍの従来型ＩＧＢＴのターンオフ損失は１４．５ｍＪ／ｃｍ2であるのに対して、実施の形態１にかかる半導体装置のターンオフ損失は１３．５ｍＪ／ｃｍ2であり、ターンオフ損失が７％ほど低減している。このように、実施の形態１にかかる半導体装置では、従来型ＩＧＢＴと比べてトレードオフ特性を著しく向上させることができる。
図７は、デバイスシュミレーションによる実施の形態１にかかる半導体装置のターンオフ時の内部状態の変化を示す説明図である。図８は、デバイスシュミレーションによる従来型ＩＧＢＴ（Ｎ-ドリフト層厚：１２０μｍ）のターンオフ時の内部状態の変化を示す説明図である。図７および図８には、エミッタ電極からの距離−不純物濃度（ドナー濃度）の関係、各時刻（μｓ）におけるエミッタ電極からの距離−電界強度の関係および測定開始からの各時刻（μｓ）におけるエミッタ電極からの距離−電子濃度の関係が示されている。
図７に示すように、実施の形態１にかかる半導体装置では、時刻０．３〜０．４μｓまでの間、余剰キャリアの枯渇は見られない。また、実施の形態１にかかる半導体装置では、エミッタ電極から１００μｍ付近で空乏層の広がりが止まっている。一方で、図８に示すように、従来型ＩＧＢＴでは、計測開始から時刻０．３７５μｓ以降で余剰キャリアの枯渇が見られる。また、従来型ＩＧＢＴでは、エミッタ電極から１２０μｍ付近まで空乏層が広がっており、ほぼフィールドストップ層まで空乏層が広がっている。すなわち、従来型ＩＧＢＴでは、空乏層の拡張によってキャリアが掃出され、余剰キャリアの枯渇が生じている。これは、上述した特許文献１に開示されている、いわゆる空間電荷領域のピン止め効果と同様の現象である。
（実施の形態２）
つづいて、実施の形態２にかかる半導体装置の製造プロセスについて説明する。実施の形態２にかかる半導体装置の構成は、実施の形態１にかかる半導体装置の構成と同様であるが、製造プロセスが異なる。具体的には、実施の形態１では、イオン注入およびパルス照射によってコレクタバッファ層３を形成したが、実施の形態２では、プロトンのシャドードナーによってコレクタバッファ層３を形成する。
つづいて、実施の形態２にかかる半導体装置の製造プロセスについて説明する。実施の形態２にかかる半導体装置の構成は、実施の形態１にかかる半導体装置の構成と同様であるが、製造プロセスが異なる。具体的には、実施の形態１では、イオン注入およびパルス照射によってコレクタバッファ層３を形成したが、実施の形態２では、プロトンのシャドードナーによってコレクタバッファ層３を形成する。
図９は、実施の形態２にかかる半導体装置の構成、ネットドーピング濃度およびプロトン分布を示す図である。図９において半導体装置の断面図９００およびエミッタ電極５からの距離−ネットドーピング濃度（ｌｏｇ）の特性図９１０に示すように、実施の形態２にかかる半導体装置の構成およびネットドーピング濃度は、図１に示した実施の形態１にかかる半導体装置と同様である。
一方、エミッタ電極５からの距離−プロトン分布の特性図９２０に示すように、Ｎ-ドリフト層１のネットドーピング濃度がピークとなる箇所までの距離は、５０μｍであり、この前後でプロトンの濃度が高い。また、深さが１１０〜１４０μｍの領域において、プロトンの濃度が高い。５０μｍの深さの付近でプロトンの濃度が高いのは、ブロードバッファ構造を形成しているからである。また、１１０〜１４０μｍの深さの領域でプロトンの濃度が高いのは、コレクタバッファ層３を形成しているからである。
なお、Ｐコレクタ層４とコレクタ電極９との界面までの距離が１２０μｍであるにもかかわらず、深さが１１０〜１４０μｍの領域においてプロトンの濃度が高いとしたが、これは、後述するように、１２０μｍよりも厚い研削前のウエハーに、プロトンを、その飛程が１１０〜１４０μｍとなるように照射するからである。
図１０および図１１は、実施の形態２にかかる半導体装置の製造プロセスを示す図である。ここでは、一例として、実施の形態１にかかる半導体装置と同様の寸法およびネットドーピング濃度の半導体装置（耐圧：１２００Ｖクラス、定格電流：１５０Ａ）を製造する場合について説明する。まず、図１０の断面図１０００、断面図１０１０、断面図１０２０および断面図１０３０に示すように、図２で説明したプロセスと同様にして、リン（Ｐ）及び固溶限界濃度まで酸素が導入されたＦＺウエハー１０のミラー仕上げ面に、標準的なＭＯＳデバイスのプロセス工程によって、Ｐベース層２、エミッタ電極５、ゲート絶縁膜６およびゲート電極７からなるＭＯＳゲート構造、Ｎ+ソース領域８を形成する。
次いで、図１０の断面図１０４０に示すように、エミッタ電極５の側からＦＺウエハー１０に図２の説明と同じ条件でプロトンを照射する。ただし、アルミアブソーバーの厚さを調節して、プロトンの飛程がＦＺウエハー１０の半導体とエミッタ電極５との界面から５０μｍとなるようにする（図９、特性図９２０のＲｐ１参照）。断面図１０４０において、Ｐベース層２に近い側の×印は、この飛程Ｒｐ１を５０μｍとしたときのプロトンの照射によりＦＺウエハー１０内に生じた結晶欠陥１２を表す。
続いて、プロトンの飛程がＦＺウエハー１０の半導体とエミッタ電極５との界面から１１０〜１４０μｍとなるようにアルミアブソーバーの厚さを調節して（図９、特性図９２０のＲｐ２参照）、エミッタ電極５の側からＦＺウエハー１０に図２の説明と同じ条件でプロトンを照射する。断面図１０４０において、Ｐベース層２から遠い側の×印は、この飛程Ｒｐ２を１１０〜１４０μｍとしたときのプロトンの照射によりＦＺウエハー１０内に生じた結晶欠陥１４を表す。
なお、２回目のプロトンの照射については、エミッタ電極５の反対側から照射してもよい。エミッタ電極５の反対側とは、エミッタ電極５をＦＺウエハー１０のおもて面に形成するとすれば、ＦＮウエハー１０の裏面側のことである。裏面側から２回目のプロトン照射を行った場合のプロトンの分布を、図９の特性図９２０に破線で示す。
次いで、図１１の断面図１１００に示すように、図３の説明と同じ条件で熱処理を行う。それによって、１回目のプロトン照射でできた結晶欠陥１２の回復による第１の高濃度領域１３と、２回目のプロトン照射でできた結晶欠陥１４の回復による第２の高濃度領域１５ができる。第１の高濃度領域１３によって、所望のブロードバッファ構造が形成される。また、第２の高濃度領域１５によって、コレクタバッファ層３が形成される。
次いで、図１１の断面図１１１０に示すように、図３の説明と同様にして、ＦＺウエハー１０を例えば１２０μｍの厚さにする。そして、図１１の断面図１１２０に示すように、図３の説明と同様にして、Ｐコレクタ層４およびコレクタ電極９を形成し、半導体装置が完成する。ＦＺウエハー１０の、Ｐベース層２とコレクタバッファ層３の間の部分は、Ｎ-ドリフト層１となる。図１１の特性図１１３０は、断面図１１２０の半導体装置に対応するネットドーピング濃度のプロファイルである。
（実施の形態３）
図１２は、実施の形態３にかかる半導体装置の構成およびネットドーピング濃度を示す図である。実施の形態３では、Ｎ-ドリフト層１のブロードバッファ構造をアクセプタの補償によって形成する。図１２において半導体装置の断面図１２００に示すように、実施の形態３の半導体装置は、図１に示す実施の形態１の半導体装置のコレクタバッファ層３を薄くした構成である。その他の構成は実施の形態１と同様であるので、同一の符号を付して説明を省略する。
図１２は、実施の形態３にかかる半導体装置の構成およびネットドーピング濃度を示す図である。実施の形態３では、Ｎ-ドリフト層１のブロードバッファ構造をアクセプタの補償によって形成する。図１２において半導体装置の断面図１２００に示すように、実施の形態３の半導体装置は、図１に示す実施の形態１の半導体装置のコレクタバッファ層３を薄くした構成である。その他の構成は実施の形態１と同様であるので、同一の符号を付して説明を省略する。
一例として、実施の形態３の半導体装置の各部のネットドーピング濃度および寸法を例示する。ただし、実施の形態１で例示した値と異なる値のみ説明する。図１２においてエミッタ電極５からの距離−ネットドーピング濃度（ｌｏｇ）の特性図１２１０に示すように、Ｐコレクタ層４とコレクタ電極９との界面までの距離は、１２０μｍである。
また、半導体装置の基板全体のドナー濃度は１．５×１０14ａｔｏｍｓ／ｃｍ3である。エミッタ電極５とＰベース層２との界面からＮ-ドリフト層１のほぼ中央（ネットドーピング濃度がピークになる付近）にかけて、アクセプタとしてアルミニウム（Ａｌ）またはガリウム（Ｇａ）が拡散されている。また、コレクタ電極９とＰコレクタ層４との界面からＮ-ドリフト層１のほぼ中央にかけて、アクセプタとして亜鉛（Ｚｎ）または白金（Ｐｔ）が拡散されている。このアクセプタ濃度は、各位置において基板全体のドナー濃度より低くなっている。
次に、実施の形態３にかかる半導体装置の製造プロセスについて説明する。ここでは、一例として、図１２に例示した寸法およびネットドーピング濃度の半導体装置（耐圧：１２００Ｖクラス）を製造する場合について説明する。図１３および図１４は、実施の形態３にかかる半導体装置の製造プロセスを示す図である。まず、図１３の断面図１３００に示すように、半導体基板として、実施の形態１と同様のＦＺウエハー１０を用意する。
次いで、図１３の断面図１３１０に示すように、ＦＺウエハー１０の一方の表面から、アルミニウム（またはガリウム。以下省略）をイオン注入する。その際の加速電圧は、例えば６０ｋｅＶであり、ドーズ量は、例えば３×１０11ａｔｏｍｓ／ｃｍ2である。そして、例えば１１５０℃、８０分の熱処理を行って、アルミニウムを拡散させ、アルミニウム拡散層１３１１（ガリウムを注入した場合にはガリウム拡散層）を形成する。なお、特許文献１に示すように、アルミニウムには外方拡散する性質があるため、アルミニウムを注入した場合には、窒化膜を用いて外方拡散を防止する。この拡散によって、アルミニウム拡散層１３１１はＦＺウエハー１０の表面から約２０μｍの深さまで達する。
次いで、図１３の断面図１３２０に示すように、標準的なＭＯＳデバイスのプロセス工程によって、Ｐベース層２、ゲート絶縁膜６およびゲート電極７からなるＭＯＳゲート構造、Ｎ+ソース領域８などを形成する。この時、４〜８μｍの浅いＰ層拡散時に、アルミニウムも拡散するため、アルミニウム拡散層１３１１は表面から約４０μｍまで到達する。
次に、図１３の断面図１３３０に示すように、ＦＺウエハー１０を裏面から研削し、厚さを１４０μｍとする。さらに、ＦＺウエハー１０に弗硝酸によるウエットエッチングをおこない、厚さを１２０μｍとする。その後、図１４の断面図１４００に示すように、ＦＺウエハー１０の裏面から亜鉛または白金をイオン注入する。その際の加速電圧は、たとえば３００ｋｅＶ、ドーズ量は、例えば３×１０11／ｃｍ2である。そして、例えば１０００℃、２時間の熱処理を行って、亜鉛または白金をＦＺウエハー１０の裏面から約３０μｍの深さまで拡散させる。
つづけて、図１４の断面図１４１０に示すように、ＦＺウエハー１０の裏面からリン（Ｐ）を、たとえば加速電圧２００ｋｅＶ、ドーズ量１×１０13／ｃｍ2でイオン注入した後、同じくＦＺウエハー１０の裏面からボロン（Ｂ）を、たとえば加速電圧２００ｋｅＶ、ドーズ量１×１０14／ｃｍ2でイオン注入する。または、リンに代えて、リンよりも拡散係数の大きいセレン（Ｓｅ）または硫黄（Ｓ）を、たとえば加速電圧２００ｋｅＶ、ドーズ量１×１０13／ｃｍ2でイオン注入した後、同じくＦＺウエハー１０の裏面からボロン（Ｂ）を、たとえば加速電圧２００ｋｅＶ、ドーズ量１×１０14／ｃｍ2でイオン注入してもよい。
そして、例えば１０００℃、３０分間の熱処理を行って、空乏層を止めるためのコレクタバッファ層３を形成する。さらに、Ａｌ−１％Ｓｉを５μｍスパッタリングにて成膜し、パターニングエッチングしてエミッタ電極５を形成する。
つぎに、図１４の断面図１４２０、１４４０に示すように、Ａｌ―Ｓｉシンタを４００℃で８０分施し、パッシベーション用ポリイミド膜を周辺耐圧構造に形成する。断面図１４２０は、断面図１４１０に示す工程で拡散係数が小さいリンをイオン注入した場合の断面図であり、拡散深さは０．５μｍ程度である。また、断面図１４４０は、断面図１４１０に示す工程で拡散係数が大きいセレンまたは硫黄をイオン注入した場合の断面図であり、拡散深さは３０μｍ程度である。
その後、ＦＺウエハー１０の裏面からボロンをイオン注入する。その際の加速電圧は、たとえば４５ｋｅＶ、ドーズ量は、例えば１×１０14／ｃｍ2である。そして、例えば３８０℃、１時間の熱処理を行って、Ｐコレクタ層４を形成する。最後に、ＦＺウエハー１０の裏面にチタン、ニッケルおよび金を蒸着してコレクタ電極９を形成する。図１４の特性図１４３０は、断面図１４２０の半導体装置に対応するネットドーピング濃度のプロファイルである。図１４の特性図１４５０は、断面図１４４０の半導体装置に対応するネットドーピング濃度のプロファイルである。
なお、上述した実施の形態１〜３の説明では、ＦＺウエハーを用いたＩＧＢＴについてのみ説明したが、本発明はエピタキシャルウエハーを用いたＩＧＢＴにも適用することができる。図１５は、本発明をエピタキシャルウエハーに適用した半導体装置の構成およびネットドーピング濃度を示す図である。図１５においてＩＧＢＴの断面図１５００に示すように、Ｐコレクタ層となる１０μｍ厚のＰ型基板１５０１の一方の主面に、エピタキシャル成長によってＮ+バッファ層（コレクタバッファ層）１５０２が形成されている。
また、Ｎ+バッファ層１５０２の表面には、エピタキシャル成長によってＮ-ドリフト層１５０３が形成されている。さらに、Ｎ-ドリフト層１５０３の表面には、Ｐベース層１５０４、エミッタ電極１５０５、ゲート絶縁膜１５０６、ゲート電極１５０７、Ｎ+ソース領域１５０８などの表面構造が形成されている。また、Ｐ型基板１５０１の他方の主面には、コレクタ電極１５０９が形成されている。
図１５においてエミッタ電極からの距離−ネットドーピング濃度（ｌｏｇ）の特性図１５１０に示すように、Ｎ-ドリフト層１５０３のネットドーピング濃度は、Ｎ-ドリフト層のほぼ中間付近にピークを有し、Ｐベース層１５０４およびＮ+バッファ層１５０２に向かって傾きをもって減少しており、図１５に示すＩＧＢＴはブロードバッファ構造となっている。また、図１５の特性図１５１０は、断面図１５００のＩＧＢＴに対応するネットドーピング濃度のプロファイルである。
このようなブロードバッファ構造は、上記特許文献１に示されるように、Ｎ-ドリフト層１５０３をエピタキシャル成長させる際に、ドナーとなるガスの流量を調節することによって形成することができる。これにより、エピタキシャルウエハーを用いたパンチスルー型ＩＧＢＴにおいても、特性を向上させることができる。
また、本発明は、ノンパンチスルー型ＩＧＢＴにも適用することができる。図１６は、本発明を適用したノンパンチスルー型ＩＧＢＴの構成およびネットドーピング濃度を示す図である。図１６において、断面図１６００は、本発明を適用したノンパンチスルー型ＩＧＢＴの構成である。また、特性図１６１０は、断面図１６００のＩＧＢＴに対応するネットドーピング濃度のプロファイルである。
図１６においてＩＧＢＴの断面図１６００に示すように、Ｎ-ドリフト層１６０１の一方の主面に、Ｐベース層１６０２、エミッタ電極１６０３、ゲート絶縁膜１６０４、ゲート電極１６０５、Ｎ+ソース領域１６０６が形成されている。また、Ｎ-ドリフト層１６０１の他方の主面に、Ｐコレクタ層１６０７、コレクタ電極１６０８が形成されている。
前述のように、フィールドストップ層を用いることなくブロードバッファ層を形成することが可能であるため、ノンパンチスルー型ＩＧＢＴにも本発明を適用することができる。ノンパンチスルー型ＩＧＢＴは、素子耐圧と等しい電圧が印加されても、裏面のＰコレクタ層まで空乏層が達しないため、フィールドストップ型ＩＧＢＴに見られるような漏れ電流が発生しない。
また、本発明は、逆阻止ＩＧＢＴや特開２００４−３６３３２８号公報に開示されているような逆導通ＩＧＢＴにも適用することもできる。図１７は、本発明を適用した逆導通型ＩＧＢＴの構成およびネットドーピング濃度を示す図である。図１７において、断面図１７００は本発明を適用した逆導通型ＩＧＢＴの断面図であり、特性図１７１０は、断面図１７００のＩＧＢＴに対応するネットドーピング濃度のプロファイルである。
本発明を適用したＩＧＢＴでは、低損失で、かつ発振を抑えたターンオフを実現できる。特に、本発明を適用した逆導通ＩＧＢＴは、図１７に示すように、ＩＧＢＴ部１７２０を有するとともに、還流用ダイオード部１７３０をモノリシックに内蔵するので、逆回復特性も同時に改善することができる。
さらに、本発明にかかるＩＧＢＴの適用例を図１８〜図２０に示す。図１８に示すコンバーター−インバータ回路１８００は、効率良く誘導電動機やサーボモータ等を制御することが可能で、産業や電鉄等で広く用いられる。図１９に示す力率改善回路（ＰＦＣ回路）１９００は、ＡＣ−ＡＣ変換の入力電流を正弦波状に制御して波形改善をはかる回路であり、スイッチング電源用に用いられる。図２０の回路図２０００は、マトリクスコンバーター回路２００１の全体図であり、回路図２０１０は、マトリクスコンバーター回路２００１のスイッチング部２００２の構成を示す図である。
（実施の形態４）
図２１は、実施の形態４にかかる半導体装置の構成、ネットドーピング濃度を示す図である。図２１において半導体装置の断面図２１００に示すように、Ｎ-ドリフト層２１０１の一方の主面の一部に、Ｐエミッタ層２１０２が形成されている。また、Ｎ-ドリフト層２１０１の他方の主面側には、コレクタバッファ層２１０３が形成されている。また、コレクタバッファ層２１０３の表面には、Ｐ+コレクタ層２１０４が形成されている。また、Ｐ+コレクタ層２１０４の表面にはコレクタ電極２１０９が形成されている。
図２１は、実施の形態４にかかる半導体装置の構成、ネットドーピング濃度を示す図である。図２１において半導体装置の断面図２１００に示すように、Ｎ-ドリフト層２１０１の一方の主面の一部に、Ｐエミッタ層２１０２が形成されている。また、Ｎ-ドリフト層２１０１の他方の主面側には、コレクタバッファ層２１０３が形成されている。また、コレクタバッファ層２１０３の表面には、Ｐ+コレクタ層２１０４が形成されている。また、Ｐ+コレクタ層２１０４の表面にはコレクタ電極２１０９が形成されている。
また、Ｐエミッタ層２１０２内に、Ｎ+ソース領域２１０８が形成されている。また、Ｎ-ドリフト層２１０１、Ｐエミッタ層２１０２、Ｎ+ソース領域２１０８に接するように、ゲート絶縁膜２１０６およびゲート電極２１０７からなるＭＯＳゲート構造が形成されている。また、Ｐエミッタ層２１０２およびＮ+ソース領域２１０８の一部に接し、かつＭＯＳＦＥＴゲート構造を覆うように、エミッタ電極２１０５が形成されている。
図２１において、エミッタ電極２１０５からの距離−ネットドーピング濃度（ｌｏｇ）の特性図２１１０に示すように、Ｎ-ドリフト層２１０１のネットドーピング濃度は、Ｎ-ドリフト層２１０１のほぼ中間付近にピークを有し、Ｐエミッタ層２１０２およびコレクタバッファ層２１０３に向かって、傾きをもって減少している。すなわち、実施の形態４の半導体装置は、ブロードバッファ構造となっている。Ｐエミッタ層２１０２、コレクタバッファ層２１０３およびＰ+コレクタ層２１０４のネットドーピング濃度は、ともにＮ-ドリフト層２１０１のネットドーピング濃度よりも高い
Ｐエミッタ層２１０２のネットドーピング濃度は、エミッタ電極２１０５との界面において５×１０16ａｔｏｍｓ／ｃｍ3であり、Ｎ-ドリフト層２１０１に向かって低くなり、Ｎ-ドリフト層２１０１との界面では、５×１０13ａｔｏｍｓ／ｃｍ3よりも低い。Ｎ-ドリフト層２１０１のネットドーピング濃度は、Ｐエミッタ層２１０２との界面では、５×１０13ａｔｏｍｓ／ｃｍ3よりも低いが、Ｐエミッタ層２１０２との界面近傍で５×１０13ａｔｏｍｓ／ｃｍ3となる。
Ｎ-ドリフト層２１０１の平均ネットドーピング濃度Ｎdmは、９×１０13ａｔｏｍｓ／ｃｍ3である。また、Ｎ-ドリフト層２１０１の、コレクタバッファ層２１０３との界面およびその付近におけるネットドーピング濃度は、５×１０13ａｔｏｍｓ／ｃｍ3である。また、コレクタバッファ層２１０３のネットドーピング濃度（ピーク濃度）ＮBは、１×１０15ａｔｏｍｓ／ｃｍ3である。また、Ｐ+コレクタ層２１０４のネットドーピング濃度（ピーク濃度）は、１×１０18ａｔｏｍｓ／ｃｍ3である。
さらに、半導体装置の各層の厚さは、Ｎ-ドリフト層２１０１が１２０μｍ、コレクタバッファ層２１０３が１５μｍ、Ｐ+コレクタ層２１０４が２１５μｍである。
ここで、各層の厚さおよびネットドーピング濃度は、以下のように決められる。まず、コレクタバッファ層２１０３のネットドーピング濃度ＮBは、Ｎ-ドリフト層２１０１の平均ネットドーピング濃度Ｎdmの５倍以上、すなわち、下記式（１）が成り立つようにする。
５Ｎdm ＜ Ｎb ・・・（１）
５Ｎdm ＜ Ｎb ・・・（１）
これは、以下の理由による。オフ時に電圧をブロッキングする状態では、表面（エミッタ）側から裏面（コレクタ）側に向かって、Ｎ-ドリフト層２１０１に空乏層が広がる。パンチスルー型ＩＧＢＴは、この空乏層をコレクタバッファ層２１０３で止めて（パンチスルーさせて）、Ｐ+コレクタ層２１０４に到達させないようにしている。
Ｎ-ドリフト層２１０１での空乏層の伸びは、ポアソンの式より、Ｎ-ドリフト層２１０１であるブロードバッファ層の平均ネットドーピング濃度（Ｎ-ドリフト層２１０１のリン濃度をコレクタバッファ層２１０３の直前まで深さ方向に積分し、Ｎ-ドリフト層２１０１の厚さによって割った値）Ｎdmによって定まる。コレクタバッファ層２１０３で空乏層を止めるには、コレクタバッファ層２１０３のネットドーピング濃度ＮBがＮ-ドリフト層２１０１（ブロードバッファ層）の平均ネットドーピング濃度Ｎdmよりも高くなければならない。
コレクタバッファ層２１０３のネットドーピング濃度ＮBとＮ-ドリフト層２１０１の平均ネットドーピング濃度Ｎdmとが同程度である場合、コレクタバッファ層２１０３で空乏層を止めるためには、コレクタバッファ層２１０３の厚さとＮ-ドリフト層２１０１の厚さとは同程度でなくてはならない。その場合、オン状態でキャリアが蓄積される領域が厚くなり、導通損失やターンオフ損失の増加につながってしまう。また、空乏層はＮ-ドリフト層２１０１の厚さの５分の１程度で止めるのが望ましい。したがって、Ｎ-ドリフト層２１０１の平均ネットドーピング濃度ＮＢは、コレクタバッファ層２１０３のネットドーピング濃度Ｎdmの５倍程度、すなわち、上記式（１）が成り立つようにする。図２１の例では、Ｎdm＝９×１０13ａｔｏｍｓ／ｃｍ3、ＮＢ＝１×１０15ａｔｍｏｓ／ｃｍ3であり、上記式（１）が成立している。
つぎに、Ｐ+コレクタ層２１０４の厚さはＮ-ドリフト層２１０１の厚さよりも厚いことが望ましい。より詳細には、Ｐ+コレクタ層２１０４の厚さ（ＷA）は、Ｎ-ドリフト層２１０１のうちＮ-ドリフト層２１０１の平均ネットドーピング濃度よりもネットドーピング濃度が高い領域の厚さ（ＷM）よりも厚いことが望ましい。
これは、以下の理由による。Ｐ+コレクタ層２１０４のネットドーピング濃度を矩形分布であると近似して、Ｐ+コレクタ層２１０４の積分ネットドーピング濃度をＮAＷAとおく。同様に、コレクタバッファ層２１０３の積分ネットドーピング濃度をＮBＷBとおく。ここで、ＮA，ＮBは、それぞれＰ+コレクタ層２１０４、コレクタバッファ層２１０３の濃度である。また、ＷA，ＷBは、それぞれＰ+コレクタ層２１０４、コレクタバッファ層２１０３の厚さである。
このとき、コレクタバッファ層２１０３に限った輸送効率をαt、Ｐ+コレクタ層２１０４からコレクタバッファ層２１０３への注入効率をγe、両極性キャリアの拡散長をＬaとすると、コレクタバッファ層２１０３のコモンベース増幅率α0は、下記式（２）で表される。
高濃度Ｐ型基板（Ｐ+コレクタ層２１０４）からの注入は高注入である。このため、高濃度Ｐ型基板からの低注入条件として、注入効率γeはおよそ１であることが望ましい。また、ＮA＞ＮBであることから、下記式（３）が成り立つようにする。
ＷA ＞＞ ＷB ・・・（３）
ＷA ＞＞ ＷB ・・・（３）
一方、ブロードバッファ層（Ｎ-ドリフト層２１０１）で空乏層の電界強度を減衰させるのは、ネットドーピング濃度が平均ネットドーピング濃度以上となる領域、すなわち、ネットドーピング濃度が平均ネットドーピング濃度となる２点に挟まれた領域Ｍ（厚さＷM）である。図２１の例では、厚さＷM＝８０μｍとなっている。上記式（１）で示すように５Ｎdm＜Ｎbであるため、領域Ｍの厚さＷMはＷBの少なくとも５倍は必要である。すなわち、下記式（４）が成り立つようにする。
ＷM／５ ＞ ＷB ・・・（４）
ＷM／５ ＞ ＷB ・・・（４）
下記式（３），（４）から、ブロードバッファ層における厚さＷMは下記式（５）が成り立つようにしなければならない。また、Ｐ+コレクタ層２１０４からのホールの注入効率を高く維持しなければならないため、Ｐ+コレクタ層２１０４の厚さＷAは、望ましくは下記式（６）が成り立つようにするのがよい。すなわち、Ｐ+コレクタ層２１０４の厚さ（ＷA）は、Ｎ-ドリフト層２１０１のうちＮ-ドリフト層２１０１の平均ネットドーピング濃度よりもネットドーピング濃度が高い領域の厚さ（ＷM）よりも厚いことが望ましい。
ＷA ＞＞ ＷM／５ ＞ ＷB ・・・（５）
ＷA ＞ ＷM ・・・（６）
ＷA ＞＞ ＷM／５ ＞ ＷB ・・・（５）
ＷA ＞ ＷM ・・・（６）
つぎに、実施の形態４にかかる半導体装置の製造プロセスについて説明する。図２２〜２４は、実施の形態４にかかる半導体装置の製造プロセスを示す図である。まず、図２２の断面図２２００に示すように、半導体基板としてＰ+コレクタ層２１０４となる高濃度のＰ型ＣＺウェハーを用意する。
つぎに、ＣＺウエハー２２０１の表面（鏡面仕上げ面）に、リン濃度１×１０15ａｔｏｍｓ／ｃｍ3、厚さ１５μｍの高濃度のＮ型エピタキシャル層（コレクタバッファ層２１０３）をエピタキシャル成長させる。つづいて、図２３の断面図２３００に示すように、Ｎ型エピタキシャル層２１０３の表面に、全体の厚さが１２０μｍのＮ-ドリフト層２１０１（ブロードバッファ層）をエピタキシャル成長させる。
Ｎ-ドリフト層２１０１のブロードバッファ構造は、リンを含むホスフィンガスの流量を調整することによって形成する。具体的には、Ｎ-ドリフト層２１０１のうちコレクタバッファ層２１０３に接する部分については、ドーピング濃度が６×１０13ａｔｏｍｓ／ｃｍ3となるようにホスフィンガスの流量を絞る。その後の成長過程においては、連続的にホスフィンガスの流量を増加させ、ドーピング濃度のピークが２×１０14ａｔｏｍｓ／ｃｍ3となるようにする。そして、その後は、連続的にホスフィンガスの流量を減少させ、ドーピング濃度が６×１０13ａｔｍｏｓ／ｃｍ3となるようにする。なお、ドーピング濃度がピークとなる箇所は、Ｎ-ドリフト層２１０１の表面から５０μｍの深さとなるように成長速度やガス流量を制御する。
つぎに、Ｎ-ドリフト層２１０１の表面に厚さ８０００Åの熱酸化膜を形成する。この熱酸化膜をパターニングして、ウエットエッチングによってエッジターミネーション部を開口する。つぎに、エッジターミネーション部にボロンイオンをドーズ量１×１０15ａｔｍｏｓ／ｃｍ2、加速電圧１００ｋｅＶでイオン注入する。そして、１１５０℃で２００分間熱処理してドライブインさせ、ガードリング構造を形成する。その後、エッジターミネーション部の熱酸化膜を残したままウェットエッチングによって活性部を開口し、厚さ６０５Åのゲート絶縁膜２１０６を成長させる。
つぎに、厚さ１０μｍのポリシリコン膜を形成してパターニングをおこなう。つづいて、Ａｌ−１％Ｓｉを５μｍスパッタリングにて成膜し、パターニングエッチングしてエミッタ電極２１０５を形成する。つづいて、電子線を加速電圧４．６ＭｅＶ、照射エネルギー３００ｋＧｙで照射した後、３５０℃で１時間熱処理をおこなう。最後に、Ｐ+コレクタ層２１０４の表面にアルミニウム、チタン、ニッケルおよび金の順で金属を成膜しコレクタ電極２１０９を形成して、図２４の断面図２４００に示す半導体装置が完成する。図２４の特性図２４１０は、断面図２４００の半導体装置に対応するネットドーピング濃度のプロファイルである。
図２５は、実施の形態４にかかる半導体装置および従来型ＩＧＢＴのターンオフ波形を示す図である。図２５において、実施の形態４にかかる半導体装置のコレクタ電流Ｉｃおよびコレクタ・エミッタ間の電圧Ｖｃを実線で示す。また、従来型ＩＧＢＴのコレクタ電流Ｉｃおよびコレクタ・エミッタ間の電圧Ｖｃを一点鎖線で示す。実施の形態４にかかる半導体装置のドリフト層の厚さと従来型ＩＧＢＴのドリフト層の厚さは等しい。実施の形態４にかかる半導体装置は、従来型ＩＧＢＴと比較して発振現象が抑制されている。
このように、実施の形態４にかかる半導体装置は、Ｎ-ドリフト層が薄いことによって生じやすくなるターンオフ時の発振現象を、従来型ＩＧＢＴと比較して抑制することができる。このため、実施の形態４にかかる半導体装置は、従来型ＩＧＢＴと比較してブロードバッファ層を薄層化することが可能となり、ターンオフ損失や導通損失を低減させることができる。
以上説明したように、本発明にかかるＩＧＢＴによれば、ブロードバッファ構造により、最も効率的に逆回復損失の低減とソフトリカバリー特性が得られるという効果を奏する。また、ＦＺウエハーを用いる場合には、かつエピタキシャル成長工程がないので、従来よりも著しく安価であるという効果を奏する。さらに、実施の形態１および２では、ウエハーを研削して薄ウエハー化する前に、ブロードバッファ構造を形成するためのプロトンの照射や熱処理を行うので、これらの処理の際にウエハーが割れたりするのを防ぐことができる。
また、本発明は上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した寸法や濃度、電圧値や電流値、温度や時間等の処理条件などの種々の値は一例であり、本発明はそれらの値に限定されるものではない。また、各実施の形態では第１導電型をＮ型とし、第２導電型をＰ型としたが、本発明は第１導電型をＰ型とし、第２導電型をＮ型としても同様に成り立つ。
また、本発明は、１２００Ｖクラスに限らず、６００Ｖや１７００Ｖ、あるいはそれ以上の耐圧クラスでも同様に適用可能である。例えば、６００Ｖクラスである場合には、ウエハーの比抵抗は２０〜９０Ωｃｍであり、最終厚さが５０〜７０μｍである。１７００Ｖクラスである場合には、ウエハーの比抵抗は８０〜２００Ωｃｍであり、最終厚さが１２０〜２００μｍである。また、本発明は、トレンチゲート構造に限らず、プレーナゲート構造にも同様に適用可能である。
以上のように、本発明にかかる半導体装置およびその製造方法は、電力用半導体装置に有用であり、特に、電気的損失および放射電磁ノイズの低い、環境問題を考慮したＩＧＢＴモジュールやＩＰＭ（インテリジェントパワーモジュール）に適している。
１ Ｎ-ドリフト層
２ Ｐベース層
３ コレクタバッファ層
４ Ｐコレクタ層
５ エミッタ電極
６ ゲート絶縁膜
７ ゲート電極
８ Ｎ+ソース領域
９ コレクタ電極
２ Ｐベース層
３ コレクタバッファ層
４ Ｐコレクタ層
５ エミッタ電極
６ ゲート絶縁膜
７ ゲート電極
８ Ｎ+ソース領域
９ コレクタ電極
Claims (14)
- 第１導電型ドリフト層と、当該第１導電型ドリフト層の第１主面側に選択的に形成された第２導電型ベース層と、当該第２導電型ベース層の表面に選択的に形成された第１導電型ソース領域と、前記第２導電型ベース層のうち前記第１導電型ドリフト層と前記第１導電型ソース領域とに挟まれる部分に接するゲート絶縁膜と当該ゲート絶縁膜に接するゲート電極とからなるＭＯＳゲート構造と、前記第１導電型ソース領域と前記第２導電型ベース層とに接触するエミッタ電極と、前記第１導電型ドリフト層の第２主面側に形成された第２導電型コレクタ層と、当該第２導電型コレクタ層に接触するコレクタ電極と、を備える半導体装置であって、
前記第１導電型ドリフト層中に当該第１導電型ドリフト層の不純物濃度が極大となる箇所が少なくとも１か所あり、かつ前記第１導電型ドリフト層の不純物濃度が、前記極大となる箇所から前記第２導電型ベース領域および前記第２導電型コレクタ層の両方に向かって低くなり、
さらに、前記第１導電型ドリフト層中の少なくとも当該第１導電型ドリフト層の不純物濃度が極大となる箇所に、酸素原子と酸素よりも軽い元素が含まれていることを特徴とする半導体装置。 - 前記酸素より軽い元素が水素であることを特徴とする請求項１に記載の半導体装置。
- 前記第１導電型ドリフト層と前記第２導電型コレクタ層との間に設けられた第１導電型バッファ層を備え、
前記第１導電型バッファ層の不純物濃度は、前記第１導電型ドリフト層の平均不純物濃度の５倍よりも大きいことを特徴とする請求項１または２に記載の半導体装置。 - 前記第２導電型コレクタ層の厚さは、前記第１導電型ドリフト層において当該第１導電型ドリフト層の平均不純物濃度よりも不純物濃度が高い領域の厚さよりも厚いことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
- 上記請求項１〜４のいずれか一つに記載の半導体装置を製造するにあたって、
前記第１導電型ドリフト層となる第１導電型の半導体基板中に酸素を導入する工程と、
前記半導体基板の第１主面または第２主面にイオン化した荷電粒子を照射して、同半導体基板中の前記第１導電型ドリフト層に結晶欠陥を導入する工程と、
熱処理を行って、前記第１導電型ドリフト層に導入された結晶欠陥を回復させることにより、前記第１導電型ドリフト層の一部のネットドーピング濃度を前記半導体基板の当初のネットドーピング濃度よりも高くする工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記イオン化した荷電粒子がプロトンであることを特徴とする請求項５に記載の半導体装置の製造方法。
- 上記請求項１〜４のいずれか一つに記載の半導体装置を製造するにあたって、
前記第１導電型ドリフト層となる第１導電型の半導体基板の第１主面および第２主面から前記半導体基板の不純物濃度よりも低い濃度の第２導電型不純物を導入して、最大不純物濃度が前記半導体基板中の不純物濃度よりも低い前記第２導電型不純物層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記半導体基板は、Ｎ型シリコン基板であり、
前記第２導電型不純物は、ボロンよりも拡散係数が大きいＰ型不純物元素であることを特徴とする請求項７に記載の半導体装置の製造方法。 - 前記第２導電型不純物は、アルミニウムもしくはガリウム、または白金もしくは亜鉛のいずれか一方であることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記半導体基板のいずれか一方の主面から導入される前記Ｐ型不純物元素は、アルミニウムまたはガリウムであり、前記半導体基板の他方の主面から導入される前記Ｐ型不純物元素は、白金または亜鉛であることを特徴とする請求項８に記載の半導体装置の製造方法。
- アルミニウムまたはガリウムは、ドーズ量１×１０12ａｔｏｍｓ／ｃｍ2以下でイオン
注入されることを特徴とする請求項１０に記載の半導体装置の製造方法。 - アルミニウムまたはガリウムのイオン注入後、１０００℃以上１２００℃以下の温度で熱処理を行うことを特徴とする請求項１１に記載の半導体装置の製造方法。
- 白金または亜鉛は、ドーズ量１×１０13ａｔｏｍｓ／ｃｍ2以下でイオン注入されるこ
とを特徴とする請求項１０〜１２のいずれか一つに記載の半導体装置の製造方法。 - 白金または亜鉛の導入後、４００℃以上１０００℃以下の温度で熱処理を行うことを特徴とする請求項１３に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007042252A JP5396689B2 (ja) | 2006-09-07 | 2007-02-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006243041 | 2006-09-07 | ||
| JP2006243041 | 2006-09-07 | ||
| JP2007042252A JP5396689B2 (ja) | 2006-09-07 | 2007-02-22 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008091853A true JP2008091853A (ja) | 2008-04-17 |
| JP5396689B2 JP5396689B2 (ja) | 2014-01-22 |
Family
ID=39375646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007042252A Active JP5396689B2 (ja) | 2006-09-07 | 2007-02-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5396689B2 (ja) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011086883A (ja) * | 2009-10-19 | 2011-04-28 | Denso Corp | 絶縁ゲートバイポーラトランジスタおよびその設計方法 |
| WO2012081664A1 (ja) * | 2010-12-17 | 2012-06-21 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| CN102687277A (zh) * | 2009-11-02 | 2012-09-19 | 富士电机株式会社 | 半导体器件以及用于制造半导体器件的方法 |
| JP2013012783A (ja) * | 2012-10-10 | 2013-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| WO2013073623A1 (ja) * | 2011-11-15 | 2013-05-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2013080417A1 (ja) * | 2011-11-30 | 2013-06-06 | 株式会社デンソー | 半導体装置 |
| WO2013141221A1 (ja) * | 2012-03-19 | 2013-09-26 | 富士電機株式会社 | 半導体装置の製造方法 |
| WO2013141141A1 (ja) * | 2012-03-19 | 2013-09-26 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2014060386A (ja) * | 2012-08-21 | 2014-04-03 | Rohm Co Ltd | 半導体装置 |
| JP2014060387A (ja) * | 2012-08-21 | 2014-04-03 | Rohm Co Ltd | 半導体装置 |
| WO2015037101A1 (ja) * | 2013-09-12 | 2015-03-19 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| WO2015040966A1 (ja) * | 2013-09-17 | 2015-03-26 | 住友電気工業株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US9040362B1 (en) | 2013-11-07 | 2015-05-26 | Fuji Electric Co., Ltd. | Method of manufacturing a MOS type semiconductor device |
| EP2800143A4 (en) * | 2011-12-28 | 2015-06-24 | Fuji Electric Co Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SEMICONDUCTOR DEVICE |
| JPWO2013147275A1 (ja) * | 2012-03-30 | 2015-12-14 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| WO2015190579A1 (ja) * | 2014-06-12 | 2015-12-17 | 富士電機株式会社 | 半導体装置 |
| JP2017135339A (ja) * | 2016-01-29 | 2017-08-03 | 株式会社デンソー | 半導体装置 |
| JP2017212462A (ja) * | 2012-08-21 | 2017-11-30 | ローム株式会社 | 半導体装置 |
| JP2018064115A (ja) * | 2012-05-30 | 2018-04-19 | 国立大学法人九州工業大学 | 高電圧絶縁ゲート型電力用半導体装置およびその製造方法 |
| JP2018078230A (ja) * | 2016-11-11 | 2018-05-17 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
| JP2019134069A (ja) * | 2018-01-31 | 2019-08-08 | 三菱電機株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
| WO2021070539A1 (ja) * | 2019-10-11 | 2021-04-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US11824095B2 (en) | 2018-03-19 | 2023-11-21 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| US11894426B2 (en) | 2019-10-17 | 2024-02-06 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method for semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022092731A (ja) | 2020-12-11 | 2022-06-23 | 株式会社東芝 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318412A (ja) * | 2002-02-20 | 2003-11-07 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2004186620A (ja) * | 2002-12-06 | 2004-07-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2005064429A (ja) * | 2003-08-20 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2005322712A (ja) * | 2004-05-07 | 2005-11-17 | Toyota Motor Corp | 半導体基板，半導体装置，およびそれらの製造方法 |
-
2007
- 2007-02-22 JP JP2007042252A patent/JP5396689B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318412A (ja) * | 2002-02-20 | 2003-11-07 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2004186620A (ja) * | 2002-12-06 | 2004-07-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2005064429A (ja) * | 2003-08-20 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2005322712A (ja) * | 2004-05-07 | 2005-11-17 | Toyota Motor Corp | 半導体基板，半導体装置，およびそれらの製造方法 |
Cited By (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011086883A (ja) * | 2009-10-19 | 2011-04-28 | Denso Corp | 絶縁ゲートバイポーラトランジスタおよびその設計方法 |
| US10847608B2 (en) | 2009-11-02 | 2020-11-24 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US10868111B2 (en) | 2009-11-02 | 2020-12-15 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US20180350902A1 (en) | 2009-11-02 | 2018-12-06 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| DE112010004241T5 (de) | 2009-11-02 | 2013-05-08 | Fuji Electric Co., Ltd. | Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements |
| CN102687277A (zh) * | 2009-11-02 | 2012-09-19 | 富士电机株式会社 | 半导体器件以及用于制造半导体器件的方法 |
| US9252209B2 (en) | 2009-11-02 | 2016-02-02 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US10043865B2 (en) | 2009-11-02 | 2018-08-07 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9070658B2 (en) | 2009-11-02 | 2015-06-30 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US10998398B2 (en) | 2009-11-02 | 2021-05-04 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| DE112010004241B4 (de) | 2009-11-02 | 2022-09-01 | Fuji Electric Co., Ltd. | Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen |
| US8766413B2 (en) | 2009-11-02 | 2014-07-01 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9570541B2 (en) | 2010-12-17 | 2017-02-14 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP5641055B2 (ja) * | 2010-12-17 | 2014-12-17 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US10204979B2 (en) | 2010-12-17 | 2019-02-12 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| WO2012081664A1 (ja) * | 2010-12-17 | 2012-06-21 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US10720330B2 (en) | 2011-11-15 | 2020-07-21 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| JPWO2013073623A1 (ja) * | 2011-11-15 | 2015-04-02 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10049880B2 (en) | 2011-11-15 | 2018-08-14 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN103890920A (zh) * | 2011-11-15 | 2014-06-25 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| WO2013073623A1 (ja) * | 2011-11-15 | 2013-05-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US9443774B2 (en) | 2011-11-15 | 2016-09-13 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| WO2013080417A1 (ja) * | 2011-11-30 | 2013-06-06 | 株式会社デンソー | 半導体装置 |
| US9129851B2 (en) | 2011-11-30 | 2015-09-08 | Denso Corporation | Semiconductor device |
| CN103959473A (zh) * | 2011-11-30 | 2014-07-30 | 株式会社电装 | 半导体器件 |
| US9768246B2 (en) | 2011-12-28 | 2017-09-19 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
| EP2800143A4 (en) * | 2011-12-28 | 2015-06-24 | Fuji Electric Co Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SEMICONDUCTOR DEVICE |
| US10930733B2 (en) | 2011-12-28 | 2021-02-23 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
| US9276071B2 (en) | 2011-12-28 | 2016-03-01 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
| US11469297B2 (en) | 2011-12-28 | 2022-10-11 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
| US10056451B2 (en) | 2011-12-28 | 2018-08-21 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
| US10355079B2 (en) | 2011-12-28 | 2019-07-16 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
| US9947761B2 (en) | 2012-03-19 | 2018-04-17 | Fuji Electric Co., Ltd. | Production method for semiconductor device |
| JPWO2013141221A1 (ja) * | 2012-03-19 | 2015-08-03 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN104040692A (zh) * | 2012-03-19 | 2014-09-10 | 富士电机株式会社 | 半导体装置的制造方法 |
| US9530672B2 (en) | 2012-03-19 | 2016-12-27 | Fuji Electric Co., Ltd. | Production method for a semiconductor device |
| WO2013141221A1 (ja) * | 2012-03-19 | 2013-09-26 | 富士電機株式会社 | 半導体装置の製造方法 |
| WO2013141141A1 (ja) * | 2012-03-19 | 2013-09-26 | 富士電機株式会社 | 半導体装置の製造方法 |
| JPWO2013141141A1 (ja) * | 2012-03-19 | 2015-08-03 | 富士電機株式会社 | 半導体装置の製造方法 |
| US10566440B2 (en) | 2012-03-19 | 2020-02-18 | Fuji Electric Co., Ltd. | Production method for semiconductor device |
| JPWO2013147275A1 (ja) * | 2012-03-30 | 2015-12-14 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2018064115A (ja) * | 2012-05-30 | 2018-04-19 | 国立大学法人九州工業大学 | 高電圧絶縁ゲート型電力用半導体装置およびその製造方法 |
| JP2014060387A (ja) * | 2012-08-21 | 2014-04-03 | Rohm Co Ltd | 半導体装置 |
| JP2014060386A (ja) * | 2012-08-21 | 2014-04-03 | Rohm Co Ltd | 半導体装置 |
| JP2017212462A (ja) * | 2012-08-21 | 2017-11-30 | ローム株式会社 | 半導体装置 |
| US10062774B2 (en) | 2012-08-21 | 2018-08-28 | Rohm Co., Ltd. | Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region |
| US10923582B2 (en) | 2012-08-21 | 2021-02-16 | Rohm Co., Ltd. | Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region |
| JP2013012783A (ja) * | 2012-10-10 | 2013-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| WO2015037101A1 (ja) * | 2013-09-12 | 2015-03-19 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| US9608074B2 (en) | 2013-09-17 | 2017-03-28 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device |
| WO2015040966A1 (ja) * | 2013-09-17 | 2015-03-26 | 住友電気工業株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP2015060859A (ja) * | 2013-09-17 | 2015-03-30 | 住友電気工業株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US9040362B1 (en) | 2013-11-07 | 2015-05-26 | Fuji Electric Co., Ltd. | Method of manufacturing a MOS type semiconductor device |
| US10388775B2 (en) | 2014-06-12 | 2019-08-20 | Fuji Electric Co., Ltd. | Semiconductor device having multiple field stop layers |
| US9954086B2 (en) | 2014-06-12 | 2018-04-24 | Fuji Electric Co., Ltd. | Semiconductor device having multiple field stop layers |
| JPWO2015190579A1 (ja) * | 2014-06-12 | 2017-04-20 | 富士電機株式会社 | 半導体装置 |
| CN105793991A (zh) * | 2014-06-12 | 2016-07-20 | 富士电机株式会社 | 半导体装置 |
| WO2015190579A1 (ja) * | 2014-06-12 | 2015-12-17 | 富士電機株式会社 | 半導体装置 |
| JP2017135339A (ja) * | 2016-01-29 | 2017-08-03 | 株式会社デンソー | 半導体装置 |
| JP2018078230A (ja) * | 2016-11-11 | 2018-05-17 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
| JP2019134069A (ja) * | 2018-01-31 | 2019-08-08 | 三菱電機株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
| US11824095B2 (en) | 2018-03-19 | 2023-11-21 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| JPWO2021070539A1 (ja) * | 2019-10-11 | 2021-04-15 | ||
| WO2021070539A1 (ja) * | 2019-10-11 | 2021-04-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7222435B2 (ja) | 2019-10-11 | 2023-02-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US11901419B2 (en) | 2019-10-11 | 2024-02-13 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method of semiconductor device |
| JP7476996B2 (ja) | 2019-10-11 | 2024-05-01 | 富士電機株式会社 | 半導体装置 |
| US11894426B2 (en) | 2019-10-17 | 2024-02-06 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5396689B2 (ja) | 2014-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5396689B2 (ja) | 半導体装置およびその製造方法 | |
| US10651269B2 (en) | Semiconductor device and method for producing semiconductor device | |
| JP5374883B2 (ja) | 半導体装置およびその製造方法 | |
| JP5104314B2 (ja) | 半導体装置およびその製造方法 | |
| KR101794182B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP5320679B2 (ja) | 半導体装置およびその製造方法 | |
| JP5781291B2 (ja) | ファストリカバリーダイオード | |
| US7728409B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN107195544B (zh) | 半导体装置的制造方法 | |
| JP5272299B2 (ja) | 半導体装置およびその製造方法 | |
| US7602045B2 (en) | Semiconductor device and inverter device using the same | |
| JP6519649B2 (ja) | 半導体装置及びその製造方法 | |
| WO2016035531A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2016015392A (ja) | 半導体装置およびそれを用いた電力変換システム | |
| US9991336B2 (en) | Semiconductor device, method for manufacturing the same, and power conversion system | |
| JP6268117B2 (ja) | 半導体装置およびその製造方法、並びに電力変換システム | |
| JP2019071503A (ja) | 半導体装置及びその製造方法 | |
| JP2008010846A (ja) | 半導体装置及び半導体電力変換装置 | |
| JP2003264288A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131007 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5396689 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |