CN107195544B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN107195544B
CN107195544B CN201710416823.6A CN201710416823A CN107195544B CN 107195544 B CN107195544 B CN 107195544B CN 201710416823 A CN201710416823 A CN 201710416823A CN 107195544 B CN107195544 B CN 107195544B
Authority
CN
China
Prior art keywords
semiconductor device
manufacturing
annealing
proton
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710416823.6A
Other languages
English (en)
Other versions
CN107195544A (zh
Inventor
小林勇介
吉村尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107195544A publication Critical patent/CN107195544A/zh
Application granted granted Critical
Publication of CN107195544B publication Critical patent/CN107195544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Abstract

本发明的半导体装置的制造方法包括：注入工序，从第一导电型的半导体基板(101)的背面进行质子注入；和形成工序，在注入工序后，通过在退火炉中对半导体基板(101)进行退火处理，从而形成比半导体基板(101)具有更高的杂质浓度的第一导电型的第一半导体区域(101a)，形成工序在使退火炉处于氢气氛，并将氢的容积浓度为6％～30％的条件下进行。由此，在通过质子注入而进行的施主生成中能够实现晶体缺陷降低。另外，能够提高施主化率。

Description

半导体装置的制造方法
本申请是申请日为2013年3月18日，申请号为201380005459.4，发明名称为“半导体装置的制造方法”的专利申请的分案申请。
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
作为电力用半导体装置，有具有400V、600V、1200V、1700V、3300V或其以上的耐压的二极管、IGBT(Insulated Gate Bipolar Transistor)等。这些电力用半导体装置被用于转换器和/或逆变器等电力转换装置。对电力用半导体装置要求有低损耗、高效率以及高耐破坏量的特性和低成本。
图12是说明现有技术的二极管的截面图。在n-型半导体基板1500的主面形成有p型阳极层1501，在对面形成有n+型阴极层1502。而且，在p型阳极层1501的外周位置形成有成为终端区域1503的p型的层。在p型阳极层1501上设有阳极电极1505，在n+型阴极层1502的下表面设有阴极电极1506。符号1507为场板，符号1508为绝缘层。
在该二极管等元件中，为了降低在开关时导致噪声的电压振动，需要从表面侧向背面侧对n-型半导体基板1500的较深的位置处进行掺杂浓度。
作为控制载流子浓度的方法，已知利用了以较低的加速电压在有机硅中可得到较深的飞程的质子注入的施主生成的方法。该方法是对含有预定浓度的氧的区域进行质子注入来形成n型区域的方法。已知该质子注入在有机硅基板中产生晶体缺陷。施主生成过程中该晶体缺陷是不可或缺的，但由于缺陷的种类和/或浓度等会导致漏电流增加而引起电特性变差。
通过质子注入而导入的缺陷不仅大量残留在质子的飞程Rp(通过离子注入而注入的离子以最高浓度存在的位置离注入面的距离)，也大量残留在从注入面到飞程为止的质子的通过区域和/或注入面附近。对于该残留缺陷而言，原子(此时为有机硅原子)从晶格位置的偏差大，另外由于晶格本身的很强烈的紊乱，所以处于接近非晶体的状态。因此，残留缺陷会成为电子和空穴之类的载流子的散射中心，使载流子迁移率降低，增加导通电阻，除此之外，还成为载流子的产生中心，带来使漏电流增加等元件的特性不良。如此，将通过质子的注入而残留于从质子的注入面到飞程的质子的通过区域并成为载流子迁移率降低和/或漏电流的原因这样的、从晶体状态强烈紊乱的缺陷特别称为无序。
如此，无序使载流子迁移率降低，造成漏电流和/或导通损耗增加等特性不良。因此，需要一种在抑制漏电流增加的同时还进行施主的生成那样的适当的晶体缺陷的控制技术。
根据通过质子注入而进行的施主生成的方法，已知主要的施主生成重要因素之一是导入到硅中的氢通过热处理与氧发生置换，促进氧簇的施主化，所述氧是硅空穴和氧原子结合而成的VO缺陷中的氧。
在通过该质子注入而进行的施主生成中，提高施主生成量的有效办法是增加导入到硅中的氢量，但如果提高质子注入量，则晶体缺陷增大。另外，如果通过高温的热处理使晶体缺陷恢复，则利用质子形成的施主消失。因此，要提高施主生成量，有上述那样的权衡的关系，为了克服该权衡特性，需要在质子注入的方法上组合向硅中导入氢的方法，或在高温热处理以外使晶体缺陷恢复。
例如，对于通过质子注入而进行的施主生成，公开了如下技术：关于质子注入量和退火温度的技术(例如，参照下述专利文献1)；对于通过质子注入而进行的施主生成方法，记载有热处理条件的技术(例如，参照下述专利文献2)；关于通过借由质子注入的施主生成方法而形成的区域，记载有从注入面起算的深度的技术(例如，参照下述专利文献3)。
在专利文献1的技术中，将晶闸管硅颗粒主接合形成后，在周边部局部地进行质子的离子打入，进行低温热处理使晶体中的质子局部地施主化，形成低电阻的通道中止层，在硅基板的难以形成图案的晶体内部的位置，用简单的工艺形成通道中止层。
在专利文献2的技术中，涉及形成埋设于半导体基板的阻止区域的方法，包括如下工序：准备具有第一面和第二面、且完成了第一传导型的基本掺杂的半导体基板的工序；向半导体基板中的第一面和第二面的一侧注入质子，向与注入面分离地配置的半导体基板的第一区域导入质子的工序；和对半导体基板进行在预定时间加热到预定温度的加热处理，在第一区域和在注入面侧邻接该第一区域的第二区域两者中生成被氢诱导的施主的工序。
在专利文献3的技术中，公开了通过向半导体基板注入质子来形成多个阻止区域，其中最深的阻止区域从注入面形成15μm深度的技术。
现有技术文献
专利文献
专利文献1：日本特开平9-260639号公报
专利文献2：美国专利申请公开第2006-0286753号说明书
专利文献3：美国专利申请公开第2006-0081923号说明书
发明内容
技术问题
然而，专利文献1中没有关于氢气氛退火的详细记载。另外，专利文献2中没有记载提高施主生成率的方法。为了通过质子注入来提高施主生成率，需要向有机硅中导入更多的氢，但如果提高质子注入的剂量，则晶体缺陷增加，引起特性劣化。另外，如果用高温热处理使晶体缺陷恢复，则施主消失。由此，在基于质子注入的施主生成中，无法兼顾晶体缺陷降低和施主化率提高。
另外，发明人等反复进行了深入的研究的结果了解到，质子注入的飞程(通过离子注入而注入的离子与最高浓度所存在的位置的注入面的距离)超过如专利文献3中的15μm时，质子的注入面附近和通过区域的无序的降低不充分。图13是按飞程来比较质子注入的飞程Rp为15μm左右和比它更深的情况下的载流子浓度分布的特性图。图13(a)中示出了飞程Rp为50μm的情况，图13(b)中示出了飞程Rp为20μm的情况，图13(c)中示出了飞程Rp为15μm的情况。
图13(c)的飞程Rp＝15μm的情况下，质子的注入面附近(深度为0μm～5μm)和通过区域的载流子浓度变得比有机硅基板的杂质浓度1×1014(/cm3)高，无序被充分降低。另一方面，在图13(b)的飞程Rp＝20μm和图13(a)的飞程Rp＝50μm中，可知质子的注入面附近和通过区域的载流子浓度大幅降低，无序并未降低。如此，无序残留时，元件的漏电流和/或导通损耗变高。由此，质子注入的飞程Rp超过15μm时，需要研究降低无序的新方法。
为了消除由上述现有技术带来的问题点，本发明的目的在于在基于质子注入的施主生成中实现晶体缺陷降低。另外，其目的在于在基于质子注入的施主生成中实现施主化率提高。
技术方案
为了解决上述课题，实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。首先，进行从第一导电型的半导体基板的背面注入质子的注入工序。在上述注入工序后，进行如下的形成工序，即通过退火炉中对上述半导体基板进行退火处理，从而形成比上述半导体基板具有更高的杂质浓度的第一导电型的第一半导体区域的形成工序。上述退火炉具有用于防止由氢气引起的爆炸的防爆机构。而且，上述形成工序在使上述退火炉处于氢气氛，并将该氢的容积浓度设为6％～30％的条件下进行。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，上述半导体装置为二极管，上述第一导电型的上述第一半导体区域为n型的电场终止层，上述半导体基板为阴极层。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，上述半导体装置为绝缘栅型双极晶体管，上述第一导电型的上述第一半导体区域为n型的电场终止层，上述半导体基板为漂移层。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，将上述氢的容积浓度设定为能够使施主生成率以不饱和的方式增加、且能够提高上述半导体基板的从漂移层到阴极电极为止的区域的载流子浓度的浓度。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，将上述氢的容积浓度设定为能够使施主生成率以不饱和的方式增加、且能够提高上述半导体基板的从上述漂移层到集电极为止的区域的载流子浓度的浓度。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，上述退火处理的退火温度为300℃～450℃。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，上述退火处理的退火温度为330℃～380℃。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，上述退火处理的处理时间为1个小时～10个小时。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，上述退火处理的处理时间为3个小时～7个小时。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，上述退火处理的处理时间为5个小时以下。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，上述质子注入的质子注入量为3×1012/cm2～5×1014/cm2。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，上述质子注入的质子注入量为1×1013/cm2～1×1014/cm2。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，利用上述防爆机构来降低上述退火炉的内部的氧分压。
另外，本发明的半导体装置的制造方法的特征在于，在上述发明中，将上述质子注入的质子的注入能量E的对数log(E)记为y、将上述质子的飞程Rp的对数log(Rp)记为x时，满足y＝-0.0047x4+0.0528x3－0.2211x2+0.9923x+5.0474。
根据上述发明，通过在氢气氛中、氢浓度6％～30％的范围中进行质子注入后的退火，从而能够在质子注入以外向有机硅中导入氢。而且，能够使质子通过位置的晶体缺陷恢复，能够防止从上述n型的电场终止层到阴极电极为止的区域的载流子浓度的下降。
有益效果
根据本发明的半导体装置的制造方法，在通过质子注入而进行的施主生成中，能够不增加晶体缺陷地向有机硅基板导入氢，起到不引起由晶体缺陷导致的特性劣化的效果。另外，根据本发明的半导体装置的制造方法，在通过质子注入而进行的施主生成中，起到能够提高施主生成率的效果。
附图说明
图1是作为本发明的半导体装置而示出二极管的截面图。
图2是表示本发明的二极管的活性部的制造工序的截面图(之1)。
图3是表示本发明的二极管的活性部的制造工序的截面图(之2)。
图4是表示本发明的二极管的活性部的制造工序的截面图(之3)。
图5是表示本发明的二极管的活性部的制造工序的截面图(之4)。
图6是表示本发明的二极管的活性部的制造工序的截面图(之5)。
图7是表示本发明的二极管的活性部的制造工序的截面图(之6)。
图8是表示本发明的二极管的活性部的制造工序的截面图(之7)。
图9是表示第1实施方式的二极管的活性部的制造工序中的退火后的载流子浓度在深度方向的分布的测定结果的图表。
图10是表示施主生成率与氢浓度的关系的图表。
图11是作为应用了本发明的半导体装置而示出IGBT的截面图。
图12是说明现有技术的二极管的截面图。
图13是按飞程来比较质子注入的飞程Rp为15μm左右和比它更深时的载流子浓度分布的特性图。
图14是关于使电压波形开始振动的阈值电压示出的特性图。
图15是一般的二极管的反向恢复时的振荡波形。
图16是表示本发明的半导体装置的质子的飞程与质子的加速能量的关系的特性图。
图17是表示本发明的半导体装置中耗尽层最初到达的电场终止层的位置条件的图表。
图18是表示具有多个电场终止层的IGBT的说明图。
图19是表示具有多个电场终止层的二极管的说明图。
图20是表示本发明的半导体装置的载流子寿命的特性图。
图21是表示本发明的半导体装置的反向恢复波形的特性图。
图22是表示第2实施方式的二极管的活性部的制造工序中的退火后的载流子浓度在深度方向的分布的测定结果的特性图。
图23是表示第3实施方式的二极管的活性部的制造工序中的退火后的载流子浓度在深度方向的分布的测定结果的特性图。
图24是表示第4实施方式的二极管的活性部的制造工序中的退火后的载流子浓度在深度方向的分布的测定结果的特性图。
符号说明
100 半导体装置(二极管)
101 n-型半导体基板
101a n层(电场终止层)
101b n+型阴极层(n+层)
102 p型阳极层
104 终端区域
105 阳极电极
106 阴极电极
107 场板
108 绝缘层
200 半导体装置(IGBT)
具体实施方式
以下，参照附图来详细说明本发明的半导体装置的制造方法所适宜的实施方式。在本说明书和附图中，对于标记了n或p的层、区域，分别是指电子或空穴为多数载流子。另外，在n或p上附加的+和-分别是指，与不带有+和-的层、区域相比为高杂质浓度和低杂质浓度。应予说明，在以下的实施方式的说明和附图中，对相同的构成标注相同的符号，省略重复的说明。
(第1实施方式)
图1是作为本发明的半导体装置而示出二极管的截面图。图1所示的半导体装置100示出了二极管的例子，但也可以是绝缘栅双极晶体管(IGBT)。
对于该半导体装置100，在n-型半导体基板(n-漂移区域)101的主面的表面层形成有p型阳极层102，在对面(背面)的表面层形成有n+型阴极层101b。而且，在p型阳极层102的外周位置形成有成为终端区域104的p型的层。为了降低开关时导致噪声的电压振动，该半导体装置100中，要从表面侧向背面侧的较深的位置处进行n型掺杂浓度的控制。
该图1表示在质子注入后，通过氢气氛退火来促进质子的施主生成的状态。关于载流子浓度控制，利用了以较低的加速电压在硅中能够得到较深的飞程的质子注入来形成n层101a。该n层101a成为通过质子注入而形成的电场终止(FS)层，具有比n-的漂移区域(n-型半导体基板101)更高的杂质浓度。
在p型阳极层102上设有阳极电极105，在n+型阴极层101b的下表面(半导体装置100的背面)设置有阴极电极106。另外，活性部110是半导体装置接通时电流流通的区域，耐压结构部111是缓和n-型半导体基板(n-漂移区域)101的主面侧的电场，并保持耐压的区域。
在耐压结构部111设有例如作为悬浮的p型区域的场限环(FLR：终端区域)104和与终端区域104电连接的作为导电膜的场板(FP)107。符号108为绝缘层。
图2～图8是分别表示本发明的二极管的活性部的制造工序的截面图。利用这些图对活性部110的结构进行说明。首先，如图2所示，通过在水蒸气气氛中对成为n-漂移区域的n-型半导体基板101进行热处理，从而形成初期氧化膜。然后，通过光刻法和湿式蚀刻仅对活性部区域除去氧化膜。
然后，如图3所示，将氧化膜108作为掩模，从n-型半导体基板101的主面侧例如离子注入硼(B)，进行热处理，由此形成p型阳极层102。另外，通过金属的溅射在p型阳极层102上形成阳极电极105。108是由上述氧化膜形成的绝缘层。
接着，制作覆盖阳极电极105的表面保护膜(未图示)，如图4所示，通过从表面侧照射电子束401并进行热处理来进行寿命控制。然后，如图5所示，从背面侧开始研磨n-型半导体基板101，研磨到用作半导体装置100的产品厚度的位置502为止。
接下来，如图6所示，从n-型半导体基板101的背面侧注入带有预定的注入能量和注入量而注入质子601。然后，如图7所示，为了生成质子601的施主区域(作为电场终止层的n层101a)，在炉内的氢H2气氛中进行预定温度的退火701。该n层101a与p型阳极层102和n+型阴极层101b均分开设置。
质子601的注入能量为0.3MeV～10MeV，例如设定为2.1MeV(飞程Rp为51μm)，注入量为1×1014/cm2。质子601的注入能量为1.0MeV～5.0MeV时，质子601的飞程Rp为16μm～220μm。特别是质子601的注入能量为1.0MeV以上时，质子601的飞程Rp为16μm以上，反向恢复的振荡抑制效果好，因而优选。对于反向恢复的振荡抑制效果，在后面进行叙述。此外，质子601的注入能量为2.0MeV～3.0MeV时，质子601的飞程Rp为20μm～100μm。
质子601的注入量例如可以为3×1012/cm2～5×1014/cm2左右。为了使缺陷恢复和施主化率成为所希望的状态，质子601的注入量优选为1×1013/cm2～1×1014/cm2左右。用于施主生成的退火701例如可以在温度为420℃、氢浓度为6％～30％的气氛下进行。退火701的处理时间例如可以为1个小时～10个小时左右。优选地，退火701的处理时间例如为3个小时～7个小时左右即可。其原因是，能够使从退火701开始起1小时左右发生的温度变动稳定。另外，要抑制制造成本为较低时，退火701的处理时间例如为1个小时～5个小时左右即可。
然后，如图8所示，从n-型半导体基板101的背面侧进行例如磷(P)的离子注入801，通过热处理来形成n+层(n+型阴极层101b，以下设定为n+层101b)。然后，在n-型半导体基板101的背面溅射金属而形成阴极电极106。n层101a和n+层101b成为电场终止区域，具有比n-漂移区域(n-型半导体基板101)更高的杂质浓度。由此，完成了图1所示的二极管的活性部。
(实施例)
接着，对上述构成的半导体装置100的特性进行说明。图9是表示第1实施方式的二极管的活性部的制造工序中的退火后的载流子浓度在深度方向的分布的测定结果的图表。表示在用于进行质子退火的炉中，分别以氢浓度为0％和16％的条件下进行退火时的图1的X-X’轴部分的基于扩展电阻测定法(SRA：Spreading Resistance Analysis)的测定结果(在图22～24中也同样)。通过该SRA法测定的载流子浓度在载流子的迁移率与晶体的理想值相同的情况下大致表示掺杂浓度。另一方面，在晶体缺陷多的情况下或晶体紊乱(无序)多的情况下，由于迁移率下降，所以扩展电阻增加，载流子浓度低(换言之，掺杂浓度明显变成较低的值)。图中0的位置是阴极电极106与n+层101b的边界(在图22～24也同样)。可知与氢H2浓度为0％时相比，氢浓度为16％的情况下，在从n层101a到n+层101b和从n层101a到n-漂移区域(n-型半导体基板101)中，整体上由生成施主而引起的载流子浓度增加。
图10是表示施主生成率与氢浓度的关系的图表。利用图10来说明相对于质子注入量的施主生成率对退火的氢浓度依赖性。作为施主生成率，使用施主活化率(％)。例如，相对于质子注入量为1×1014/cm2，施主活化率在生成2×1012/cm2的施主时为2％。施主活化率是通过对实测的质子施主浓度分布(单位cm3)突出的部分(图9的突起)的区域在深度进行积分(单位cm2)而算出的。
对于实验值，质子注入量为1×1014/cm2、氢浓度为0％时，施主量为2.370×1012/cm2，活化率为2.37％。另外，氢浓度为16％时，施主量为2.760×1012/cm2，活化率为2.76％。而且，如图10所示，如果氢浓度上升，则以6％为界，施主生成率增加，在30％时饱和。可以推测显示饱和特性是因为从VO缺陷中被氢取代的氧全部被施主化。在此，VO缺陷是指空穴(V)与氧(O)的复合缺陷。可知考虑到如果过度提高氢浓度则爆炸的危险性提高，在质子注入后，在氢浓度6％～30％的气氛下进行炉退火对提高施主生成率有效。此外，如果以施主活化率在大约2.7％以上时，为了能够稳定且充分降低爆炸的风险，从而将氢浓度设定为10％～30％，进一步设定为15％～25％，则更优选。
如上所述，根据第1实施方式，通过在氢气氛中，在氢浓度6％～30％的范围内进行质子注入后的热处理，从而除质子注入之外也能向硅中导入氢。另外，大量的氢末端具有晶体缺陷的悬挂键，具有促进晶体恢复的效果。
而且，根据上述第1实施方式的制造方法，能够减少用于生成施主的剂量，另外，能够降低炉的退火温度，因此能够减少工程时间(准备时间)，能够降低半导体装置100的芯片单价(成本)。
(第2实施方式)
接下来，对第2实施方式的半导体装置的制造方法进行说明。第2实施方式的半导体装置的制造方法的质子的注入能量(也称为加速能量)和退火条件与第1实施方式的半导体装置的制造方法不同。第2实施方式的半导体装置的制造方法的质子的退火条件以外的构成均与第1实施方式的半导体装置的制造方法相同。
具体而言，首先，与第1实施方式同样地进行从p型阳极层102的形成到质子601的注入为止的工序(图2～6)。质子的注入能量例如为1.1MeV(飞程Rp为18μm)。接下来，例如在氢浓度为6.0％～30.0％的气氛中，在350℃的温度进行10个小时的退火701，从而生成施主区域(n层101a)(图7)。然后，与第1实施方式同样地从通过磷的离子注入和激光退火形成n+层101b开始进行后续的工序(图8)，完成图1所示的二极管。
将利用SRA法对如此制造的二极管的载流子浓度的深度方向的分布进行测定的结果示于图22。图22是表示第2实施方式的二极管的活性部的制造工序中的退火后的载流子浓度在深度方向的分布的测定结果的特性图。如图22所示，质子601的注入面附近和通过区域的载流子浓度比n-型半导体基板101的杂质浓度(由虚线表示的基板浓度，在图23、24中也同样)还高，由此可知在第2实施方式中，能够在使晶体缺陷(无序)恢复的同时生成施主区域。
如上所述，根据第2实施方式，能够得到与第1实施方式同样的效果。根据第2实施方式，通过将质子的退火温度设定为350℃以下，从而能够在背面研磨前的厚度厚的n-型半导体基板上形成整个基板表面侧的结构(p型阳极层、阳极电极和层间绝缘膜等)，因此，能够减少在n-型半导体基板的厚度薄的状态下进行的工序。由此，能够提高合格率且能够降低制造设备的成本。另外，根据第2实施方式，通过使质子的退火温度为350℃以下，从而能够对背面研磨前的厚度厚的n-型半导体基板进行电子束照射，因此能够提高合格率。另外，施主化率在退火温度为300℃以上且350℃以下的范围变成最高(例如10～50％)。因此，通过在该温度范围进行退火处理，从而能够维持较高的质子的施主化率。
(第3实施方式)
接着，对第3实施方式的半导体装置的制造方法进行说明。第3实施方式的半导体装置的制造方法与第1实施方式的半导体装置的制造方法的不同点在于，为了使缺陷恢复和施主化率成为所希望的状态，进行330℃以上380℃以下的温度的质子的退火。因此，在第3实施方式中，进行各工序的顺序与第1实施方式不同，在质子的退火后进行用于控制寿命的电子束照射和热处理。
具体而言，首先，与第1实施方式同样地进行从p型阳极层的形成到表面保护膜的形成为止的工序。接着，从背面侧研磨n-型半导体基板，直到研磨至用作半导体装置的产品厚度的位置为止。接下来，从n-型半导体基板的背面侧注入质子后，在氢浓度6.0％以上且小于30.0％的气氛下，在例如以380℃的温度进行5个小时的退火而生成施主区域。接着，通过从基板表面侧照射电子束，进行热处理来进行寿命控制体的控制。然后，与第1实施方式同样地从通过磷的离子注入和激光退火而形成n+层开始进行后续的工序，这样，完成图1所示的二极管。
将利用SRA法对如此制造的二极管的载流子浓度在深度方向的分布进行测定的结果示于图23。图23是表示第3实施方式的二极管的活性部的制造工序中的退火后的载流子浓度在深度方向的分布的测定结果的特性图。如图23所示，质子的注入面附近和通过区域的载流子浓度比n-型半导体基板的杂质浓度更高，因此在第3实施方式中在使晶体缺陷(无序)恢复的同时生成施主区域。
如上所述，根据第3实施方式，能够得到与第1实施方式同样的效果。另外，根据第3实施方式，通过将质子的退火温度设定为380℃以下，能够在降低缺陷的同时，提高施主化率。另外，与第2实施方式同样地能够在背面研磨前的厚度的厚的n-型半导体基板形成整个基板表面侧的结构，因此能够实现合格率提高和成本降低。
(第4实施方式)
接着，对第4实施方式的半导体装置的制造方法进行说明。第4实施方式的半导体装置的制造方法与第1实施方式的半导体装置的制造方法的不同点在于为了提高施主化率而在300℃～450℃的温度进行质子的退火。因此，在第4实施方式中，进行各工序的顺序与第1实施方式不同，在质子的退火后进行表面保护膜的形成和用于控制寿命的电子束照射和热处理。
具体而言，首先，与第1实施方式同样地形成p型阳极层和阳极电极。接着，从背面侧研磨n-型半导体基板，直到研磨至用作半导体装置的产品厚度的位置为止。接下来，从n-型半导体基板的背面侧注入质子后，在氢浓度为6.0％以上且小于30.0％的气氛下，在例如以420℃的温度进行3个小时的退火，由此生成施主区域。接着，形成覆盖阳极电极的表面保护膜。接下来，通过从基板表面侧照射电子束，进行热处理，从而进行寿命控制体的控制。然后，与第1实施方式同样地进行从通过磷的离子注入和激光退火而形成n+层开始进行后续的工序，完成图1所示的二极管。
将利用SRA法对如此制造的二极管的载流子浓度在深度方向的分布进行测定的结果示于图24。图24是表示第4实施方式的二极管的活性部的制造工序中的退火后的载流子浓度在深度方向的分布的测定结果的特性图。如图24所示，可知质子的注入面附近和通过区域的载流子浓度比n-型半导体基板的杂质浓度高，因此在第4实施方式中，能够在使晶体缺陷(无序)恢复的同时生成施主区域。另外，由于质子的注入面附近和通过区域的载流子浓度比第2、3实施方式的情况下的浓度还高，所以与第2、3实施方式相比，能够使晶体缺陷更稳定地恢复。
如上所述，根据第4实施方式，能够得到与第1实施方式同样的效果。另外，根据第4实施方式，通过提高质子的退火温度，因此虽然研磨背面后n-型半导体基板的厚度为薄的状态下进行的工序数增多，但能够使晶体缺陷稳定地恢复。
(第5实施方式)
接下来，对第5实施方式的半导体装置的制造方法进行说明。第5实施方式的半导体装置的制造方法与第1实施方式的半导体装置的制造方法的不同点在于在常压(例如100000Pa左右)气氛下用氮置换气氛内的氧，在从炉内降低氧分压的状态下进行质子的退火。第5实施方式也能够适用于第2～4实施方式。
如上所述，根据第5实施方式，能够得到与第1实施方式同样的效果。另外，根据第5实施方式，通过降低用于进行质子的退火的炉内的氧分压，从而能够防止由氢引起的爆炸。
(第6实施方式)
接着，对第6实施方式的半导体装置的制造方法进行说明。第6实施方式的半导体装置的制造方法与第1实施方式的半导体装置的制造方法的不同点在于在用于进行质子的退火的炉中实施防止由氢气引起的爆炸的对策。例如，通过在炉内，在用于搬入n-型半导体基板的开口部等炉内与外部的连结部和/或炉与反应气体管的连结部安装O型环等密封用部件，从而提高炉内的气密性，由此防止由炉内的氢气引起的爆炸。
具体而言，首先，将n-型半导体基板(晶圆)在大气气氛的状态下、在常压下搬入退火炉内后，利用上述的密闭用部件等将炉内与外部的连结部等密闭。接着，将炉内减压到例如0.1Pa左右来降低氧分压。接下来，在利用密封用部件来保持炉内的气密性的状态下向炉内导入氮气和氢气而使其为例如常压气氛。利用电炉将炉内温度以预定的温度增加率升温至上述的预定退火温度，对晶圆进行质子的退火处理。接下来，将炉内温度以规定的温度减少率降温到搬出晶圆的温度。接着，在利用密封用部件保持炉内的气密性的状态下将炉内减压到例如0.1Pa左右而充分降低氢分压。接下来，向炉内导入氮气，使炉内为常压。然后，搬出晶圆。第6实施方式也能够适用于第2～4实施方式。
如上所述，根据第6实施方式，能够得到与第1实施方式同样的效果。另外，根据第6实施方式，为了进行质子的退火，通过提高炉内的气密性，降低氧分压，从而能够防止由氢引起的爆炸。
(第7实施方式)
以上，对本发明的在半导体基板上形成二极管的半导体装置的制造方法进行了说明，但并不限于上述实施方式，对于制作绝缘栅型双极晶体管(IGBT)的n层(电场终止层)101a，也能够同样适用。
图11是作为应用了本发明的半导体装置而示出的IGBT的截面图。对于该IGBT200，在n-型半导体基板(n-漂移区域)201的主面的表面层形成有p型基底层210。此外，在该p型基底层210的表面层形成有n型发射极层209。然后，以与n-漂移区域(n-型半导体基板201)、p型基底层210、n型发射极层209对置的方式介由栅氧化膜213设置沟槽型的栅电极208，形成金属-氧化膜-半导体(MOS)型栅电极。
另外，在n-型半导体基板201的主面的表面层，以与沟槽型的栅电极208在相对于p型基底层210一侧相反侧的面相接的方式，形成悬浮(浮游)电位的悬浮p层211。然后，以隔着悬浮p层211并与沟槽型的栅电极208邻接的方式介，由栅氧化膜213形成沟槽型的伪栅极212。伪栅极212的电位可以是悬浮电位，也可以是发射电位。另一方面，在对面(背面)的表面层形成p+型集电极层203。然后，在p型基底层210的外周位置形成成为终端区域104的p型的保护环204。
为了降低开关时导致噪声的电压振动，该IGBT 200从表面侧向背面侧较深的位置处的n型掺杂浓度进行控制。该图11表示在质子注入后通过氢气氛退火来促进质子的施主生成的状态。对于载流子浓度控制，利用了以较低的加速电压在硅中能够得到深的飞程的质子注入而形成n型层201a。该n型层201a成为通过质子注入形成的电场终止层，具有比n-漂移区域(n-型半导体基板201更)高的杂质浓度。
在p型基底层210和n型发射极层209上设置有发射极电极202，在p+型集电极层203的下表面(IGBT 200的背面)设置有集电极206。另外，活性部110是接通IGBT时电流流通的区域，终端区域104是缓和n型半导体基板(n-漂移区域)201的主面侧的电场，并保持耐压的区域。在终端区域104，例如设有作为悬浮的p型区域的p型保护环204和与保护环204电连接的作为导电膜的场板(FP)207。205为层间绝缘膜，214为绝缘层。
如上所述，根据第7实施方式，能够得到与第1实施方式同样的效果。
(第8实施方式)
接下来，以第8实施方式的形式对电场终止层的位置进行说明。基于质子注入的电场终止层当然不限于形成一层，也可以形成多层。以下说明在多次的质子注入中，第一段电场终止层的质子峰位置的优选位置。所谓第一段电场终止层，在二极管的情况下是指n+型阴极层，在IGBT的情况下是指从成为p+型集电极层侧的基板背面向在深度方向最深的位置的电场终止层。
图15是一般的二极管的反向恢复时的振荡波形。在阳极电流为额定电流的1/10以下时，由于存储载流子少，所以有时在反向恢复结束的跟前发生振荡。将阳极电流固定为某个值，以不同的电源电压VCC使二极管反向恢复。此时，如果电源电压VCC超过某个预定的值，则在阴极-阳极之间电压波形中，超过通常的过冲电压的峰值后，发生附加的过冲。然后，该附加的过冲(电压)成为触发点，之后的波形发生振动。如果电源电压VCC进一步超过该预定的值，则附加的过冲电压进一步增加，之后的振动的振幅也增加。如此，将电压波形开始振动的阈值电压称为振荡开始阈值VRRO。该VRRO越高表示二极管在反向恢复时越不发生振荡，因而优选。
对于振荡开始阈值VRRO，取决于二极管的从p型阳极层与n-漂移区域之间的pn结扩展到n-漂移区域的耗尽层端(严格地讲，由于存在空穴，所以是空间电荷区域端)在多个质子峰中的最初到达的第一段质子峰的位置。其原因如下。在反向恢复时，耗尽层从表面侧的p型阳极层扩展到n-漂移区域时，通过耗尽层端到达第一个电场终止层，从而能够抑制其扩展，存储载流子的输出减弱。其结果，载流子的枯竭被抑制，振荡被抑制。
反向恢复时的耗尽层从p型阳极层与n-漂移区域之间的pn结，朝向阴极电极沿着深度方向扩展。因此，耗尽层端最初到达的电场终止层的峰位置成为最靠近p型阳极层与n-漂移区域之间的pn结的电场终止层。因此，将n-型半导体基板的厚度(被阳极电极和阴极电极夹住的部分的厚度)记为W0，将耗尽层端最初到达的电场终止层的峰位置的、从阴极电极与n-型半导体基板的背面之间的界面起算的深度(以下，称为与背面的距离)记为X。其中，导入距离指标L。距离指标L由下述(1)式表示。
[数学式1]
Figure BDA0001313881660000151
图17是表示在本发明的半导体装置中耗尽层最初到达的电场终止层的位置条件的图表。图19是表示具有多个电场终止层的二极管的说明图。图19(a)表示形成多个电场终止层3的二极管的截面图。图19(b)表示沿着图19(a)的切割线B-B’的净掺杂浓度分布。在成为n-漂移区域1的n-型半导体基板的表面侧形成p型阳极层52，在背面侧形成n+型阴极层53。符号51为阳极电极，符号54为阴极电极。在n-漂移区域1的内部例如形成3段电场终止层3。另外，距离基板背面最深的电场终止层3的峰位置离基板背面的距离X为50μm。这是基于图17所示的图表，将距离指标L设为58.2μm、将后述的γ设为1.2的情况。另外，图19(b)中示出的L的箭头表示例如距离p型阳极层52与n-漂移区域1之间的pn结的距离(长度)。
图18是表示具有多个电场终止层的IGBT的说明图。图18(a)表示形成了多个电场终止层3的IGBT的截面图。图18(b)表示沿着图18(a)的切割线A-A’的净掺杂浓度分布。在成为n-漂移区域1的n-型半导体基板的表面侧形成p型基底层33，在背面侧形成p集电极层4。符号2为n+发射极层，符号23为p型基底层33与n-漂移区域1之间的pn结，符号31为发射极电极，符号32为集电极。另外，符号38为n缓冲层，符号41为层间绝缘膜，符号42为栅电极，符号43为栅极绝缘膜。在n-漂移区域1的内部例如形成3段电场终止层3。距离基板背面最深的电场终止层3的峰位置离基板背面的距离X为50μm。这是基于图17所示的图表，将距离指标L设为图17的58.2μm、将后述的γ设为1.2的情况。另外，图18(b)中示出的L的箭头表示例如距离p型基底层33与n-漂移区域1之间的pn结的距离(长度)。
接下来，对二极管的反向恢复振荡进行说明。上述(1)式所示的距离指标L是在反向恢复时阴极-阳极之间电压VAK变成电源电压VCC时，表示从p型阳极层与n-漂移区域之间的pn结扩展到n-漂移区域的耗尽层(正确来讲是空间电荷区域)的端部(耗尽层端)离该pn结的距离的指标。平方根内部的分数中，分母表示反向恢复时的空间电荷区域(简单而言是耗尽层)的空间电荷密度。公知的泊松方程由divE＝ρ/ε表示，E为电场强度，ρ为空间电荷密度且用ρ＝q(p－n+Nd－Na)表示。q为基元电荷，p为空穴浓度，n为电子浓度，Nd为施主浓度，Na为受主浓度，ε为半导体的介电常数。特别是施主浓度Nd是将n-漂移区域在深度方向积分，再除以积分的区间的距离的平均浓度。
该空间电荷密度ρ由反向恢复时超过空间电荷区域(耗尽层)的空穴浓度p和n-漂移区域的平均的施主浓度Nd记述，电子浓度与这些相比低到可以忽视的程度，由于不存在受体，所以可以表示为ρ≒q(p+Nd)。此时的空穴浓度p由二极管的分断电流确定，特别是由于假定为以元件的额定电流密度通电的状况，所以由p＝JF/(qvsat)表示，JF为元件的额定电流密度，vsat为载流子的速度在预定的电场强度下饱和的饱和速度。
用距离x对上述泊松方程进行二重积分，作为电压V而E＝-gradV(公知的电场E与电压V的关系)，所以如果适当采取边界条件，则V＝(1/2)(ρ/ε)x2。将该电压V为额定电压BV的1/2时得到的空间电荷区域的长度x作为上述的距离指标L。其原因是，在逆变器等实际的设备中，将作为电压V的运行电压(电源电压VCC)设为额定电压的一半左右。通过将掺杂浓度设定为比n-漂移区域高的浓度，从而电场终止层具有使反向恢复时扩展的空间电荷区域的延伸难以在电场终止层中扩展的功能。二极管的阳极电流因处于电路上的其它位置的IGBT的MOS栅的接通而从分断电流开始减少时，耗尽层最初到达的电场终止层的峰位置如果正好为该空间电荷区域的长度，则在存储载流子残留于n-漂移区域的状态下，能够抑制空间电荷区域的延伸，因此抑制残留载流子的输出。
用公知的PWM逆变器对例如IGBT模块进行电动驱动时，在实际的反向恢复动作中电源电压VCC和/或分断电流不是固定的，而是可变的。因此，在这样的情况下，在耗尽层最初到达的电场终止层的峰位置的优选位置，有必要设置某种程度的宽度。发明人等研究的结果，耗尽层最初到达的电场终止层的峰位置离背面的距离X是如图17所示的图表。图17表示额定电压分别为600V～6500V时耗尽层端最初到达的电场终止层的峰位置离背面的距离X。在此，X＝W0－γL，γ为系数。表示使该γ例如变化到0.7～1.6时的X。
如图17所示，对于各额定电压，以使元件(二极管)具有比额定电压高10％左右的耐压的方式进行安全设计。然后，设定如图17所示的n-型半导体基板的总厚度(通过研磨等削薄后的完成时的厚度)以及n-漂移区域的平均比电阻，以使通态电压、反向恢复损耗分别足够低。平均是指包括电场终止层在内的整个n-漂移区域的平均浓度和比电阻。根据额定电压，额定电流密度JF也成为如图17所示的典型值。额定电流密度JF被设定成使由额定电压与额定电流密度JF之积确定的能量密度大约为一定的值，大致是图17所示的值。使用这些值，按照上述(1)式计算距离指标L时，距离指标L为图17中记载的值。耗尽层端最初到达的电场终止层的峰位置离背面的距离X是从n-型半导体基板的厚度W0中减去相对于该距离指标L将γ设为0.7～1.6的值而得到的值。
相对于这些距离指标L和n-型半导体基板的厚度W0的值，能够使反向恢复振荡被充分抑制那样的、耗尽层端最初到达的电场终止层的峰位置距背面的距离X如下。图14是关于使电压波形开始振动的阈值电压示出的特性图。图14中是通过典型的一些额定电压Vrate(600V、1200V、3300V)示出振荡开始阈值VRRO相对于该γ的依赖性。在此，纵轴是用额定电压Vrate对振荡开始阈值VRRO进行了标准化而得的值。可知在γ为1.5以下，3个额定电压均能够使振荡开始阈值VRRO急剧升高。
如上所述，在逆变器等实际的设备中，将作为电压V的动作电压(电源电压VCC)设为额定电压Vrate的一半左右，所以在将电源电压VCC设定为额定电压Vrate的一半时，至少要避免发生二极管的反向恢复振荡。换言之，VRRO/Vrate的值必需为0.5以上。从图14可知在γ为0.2以上且1.5以下的情况下VRRO/Vrate的值为0.5以上，因此优选至少使γ为0.2～1.5。
另外，在未图示的600V～1200V之间(800V、1000V等)、1200V～3300V之间(1400V、1700V、2500V等)和3300V以上(4500V、6500V等)中的任一者中，都没有大幅度偏离图14所示的3条曲线，表示与该3条曲线同样的依赖性(振荡开始阈值VRRO相对于γ的值)。由图7可知γ在0.7～1.4的范围，在任一额定电压下均能够充分提高振荡开始阈值VRRO的区域。
如果γ小于0.7，则振荡开始阈值VRRO是额定电压Vrate的大约80％以上，但由于电场终止层靠近p型基底层，所以有时发生元件的雪崩耐压小于额定电压Vrate的情况。因此，γ优选为0.7以上。另外，如果γ大于1.4，则振荡开始阈值VRRO从额定电压Vrate的约70％起急剧减少，容易发生反向恢复振荡。因此，γ优选为1.4以下。γ更优选为0.8～1.3的范围，γ进一步优选为0.9～1.2的范围内，在该范围时，能够使元件的雪崩耐压充分高于额定电压Vrate，并且能够使振荡开始阈值VRRO最高。
在该图14中，重要的一点是在任一额定电压Vrate下能够充分提高振荡开始阈值VRRO的γ的范围大致相同(0.7～1.4)。其原因是，将耗尽层最初到达的电场终止层的峰位置的与背面的距离X的范围设定为以W0－L(γ＝1)为中心是最有效的。包括γ＝1.0是最有效的原因是功率密度(额定电压Vrate与额定电流密度JF之积)大致恒定(例如1.8×105～2.6×105VA/cm2)。换言之，在关断等开关动作时，元件的电压与额定电压Vrate相当时，空间电荷区域端的距离(深度)大致与上述(1)式中示出的距离指标L相同，如果在该距离指标L的位置有距离背面最深的电场终止层的峰位置(即γ约为1.0)，则能够抑制开关时的振荡。而且，由于功率密度大致恒定，所以距离指标L与额定电压Vrate成比例。由此，无论在何种额定电压Vrate下，只要是将γ＝1包含在大致中心的范围，则能够充分提高振荡开始阈值VRRO，能够最大限度地提高反向恢复时的振荡抑制效果。
综上所述，通过使耗尽层端最初到达的电场终止层的峰位置距背面的距离X设为上述范围，从而在反向恢复时，二极管能够残存足够的存储载流子，能够抑制振荡现象。因此，即便在任意的额定电压Vrate下，耗尽层端最初到达的电场终止层的峰位置距背面的距离X可以使距离指标L的系数γ设为上述范围即可。由此，能够有效抑制反向恢复时的振荡现象。
另外，在图17中，额定电压Vrate为600V以上时，如上所述那样使距离背面最深的第一个(第一段)电场终止层的、距离背面的深度为γ＝1左右时，可知距离指标L在任意额定电压Vrate下均比20μm深。即，使用于形成距离背面最深的第一段的质子峰的质子的飞程Rp距离基板背面比15μm深，特别是为20μm以上，其原因是为了真正最大限度地提高该振荡抑制效果。
综上所述，为了得到良好的交换特性，需要在距离n-型半导体基板的背面至少比15μm深的区域形成电场终止层。应予说明，对于上述的距离指标L的考虑方式和γ的优选的范围，不仅适用于二极管中，在IGBT中也可以是同样的范围。换言之，只要用关断振荡代替反向恢复振荡即可，关于振荡的发生容易性和抑制的作用效果是类似的。
(第9实施方式)
接下来，以第9实施方式的形式对本发明的半导体装置的制造方法中的质子的加速能量进行说明。为了以满足上述γ的范围的方式，实际上用质子注入形成具有耗尽层最初到达的电场终止层的峰位置距基基板背面的距离X的该电场终止层时，可以由图16所示的特性图来确定质子的加速能量。图16是表示本发明的半导体装置的质子的飞程与质子的加速能量之间的关系的特性图。
发明人等反复进行了深入研究，结果发现对于质子的飞程Rp(电场终止层的峰位置)和质子的加速能量E，将质子的飞程Rp的对数log(Rp)记为x，将质子的加速能量E的对数log(E)记为y时，有下述(2)式的关系。
y＝-0.0047x4+0.0528x3－0.2211x2+0.9923x+5.0474…(2)
图16是表示上述(2)式的特性图，示出了用于得到质子的所希望的飞程Rp的质子的加速能量。图16的横轴是质子的飞程Rp的对数log(Rp)，表示与log(Rp)的轴数值的下侧的括号内对应的飞程Rp(μm)。另外，纵轴是质子的加速能量E的对数log(E)，表示与log(E)的轴数值的左侧的括号内对应的质子的加速能量E。上述(2)式是通过实验等得到的、将质子的飞程Rp的对数log(Rp)和加速能量的对数log(E)的各值用x(＝log(Rp))的四次多项式进行拟合而得的式子。
应予说明，利用上述拟合式，根据所希望的质子的平均飞程Rp算出质子注入的加速能量E(以下称为计算值E)，并用该加速能量的计算值E将质子注入到有机硅基板的情况下的、实际的加速能量E’与实际上通过扩展电阻测定法(SRA法)等得到的平均飞程Rp’(质子峰位置)之间的关系可以认为满足如下关系。
相对于加速能量的计算值E，如果实际的加速能量E’在E±10％左右的范围，则实际的平均飞程Rp’相对于所希望的平均飞程Rp也保持在±10％左右的范围，在测定误差的范围内。因此，实际的平均飞程Rp’相对于所希望的平均飞程Rp的偏差对二极管或IGBT的电特性造成的影响足够小，是可以忽视的程度。因此，只要实际的加速能量E’在计算值E±10％的范围，则能够判断实际的平均飞程Rp’为实质上与设定的平均飞程Rp相同。或者如果相对于将实际的加速能量E’导入上述(2)式而算出的平均飞程Rp而言，实际的平均飞程Rp’被保持在±10％以内，也没有问题。
在实际的加速器中，由于加速能量E和平均飞程Rp均能够保持在上述范围(±10％)，所以即使认为实际的加速能量E’和实际的平均飞程Rp’满足用所希望的由平均飞程Rp和计算值E表示的上述(2)式中示出的拟合式，也完全没有问题。此外，偏差和/或误差的范围相对于平均飞程Rp为±10％以下即可，适当地保持在±5％时，则可以认为完全满足上述(2)式。
通过使用上述(2)式，能够求出得到所希望的质子的飞程Rp所必需的质子的加速能量E。上述的用于形成电场终止层的质子的各加速能量E也使用上述(2)式，实际上与利用公知的扩展电阻测定法(SRA法)对以上述加速能量E’注入质子的试样进行测定而得的实测值也非常一致。因此，通过使用上述(2)式，能够以极高的精度、基于质子的飞程Rp预测所必要的质子的加速能量E。
(第10实施方式)
接下来，作为第10实施方式，对本发明的半导体装置的反向恢复波形进行说明。图21是表示本发明的半导体装置的反向恢复波形的特性图。图21中示出了根据第1实施方式制作的本发明(以下称为实施例1)的反向恢复波形和不进行质子注入而仅照射电子束的比较例的反向恢复波形。将额定电压设为1200V，FZ硅基板的掺杂浓度(平均浓度)Nd和研磨后的FZ硅基板的成品厚度W0如图17所示。距离基板背面最深的电场终止层的γ为1。对于电子束照射条件，在本发明中将剂量设为300kGy，将加速能量设为5MeV。在比较例中，将剂量设为60kGy。本发明和比较例均是额定电流密度(图17的1200V一栏)下的正向压降为1.8V。对于试验条件，将电源电压VCC设为800V，将初期的稳定的阳极电流设为额定电流(电流密度×活性面积约1cm2)，将斩波电路中与二极管、驱动用IGBT(相同的1200V)、中间电容器的浮地电感设为200nH。
由图21可知，实施例1与比较例相比，反向恢复峰电流小，相对于电源电压VCC而产生高的电压的过冲电压能够减小200V左右。即，本发明的反向恢复波形是所谓的软恢复波形。示出了即使通过高速而容易成为硬恢复的电子束照射进行寿命控制，也能够实现极软的波形，这是以往(比较例)所无法得到的效果。
对于这样的本发明中观察到的效果的作用(原因)，参照图20进行说明。图20是表示本发明的半导体装置的载流子寿命的特性图。图20中，对于实施例1的二极管，示出了阳极电极的相对于深度方向的净掺杂浓度、点缺陷浓度和载流子寿命。推测本发明能够实现软恢复化的原因是对通过电子束照射而导入的点缺陷(空穴(V)、多个空穴(VV))，悬挂键被氢原子封端，所述氢原子是通过从基板背面的质子注入而导入的。对于促进载流子的生成和消失的缺陷而言，以点缺陷为主，是以空穴(V)-多个空穴(VV)为主体的能量中心(center)。在点缺陷形成有悬挂键。在此，通过从基板背面注入质子而进行退火(热处理)，从而缓和缺陷，返回至接近正常的晶体状态的状态。此时，周边的氢原子封端悬挂键。由此，以空穴(V)和多个空穴(VV)为主体的中心消失。另一方面，由于由氢原子引起的施主(氢致施主)是空穴(V)+氧(O)+氢(H)的VOH缺陷为主体，所以通过质子注入，不仅悬挂键被氢原子封端，也形成VOH缺陷。即，最有助于施主形成的VOH缺陷的形成才是使以空穴(V)和多个空穴(VV)为主体的点缺陷消失的原因。推测它降低作为漏电流和/或载流子再结合的原因的空穴(V)和多个空穴(VV)的密度且促进VOH施主的生成。
在此，通常在从块体制造硅晶圆并切片成晶片状的阶段，在晶圆中含有氧。例如在由纯多晶硅制造的FZ晶片中含有1×1015/cm3～1×1016/cm3左右的氧。对于从以CZ晶片为原料的聚有机硅提拉的FZ晶片，含有1×1016/cm3～1×1017/cm3左右的氧。它们所含的氧作为VOH缺陷的O作出贡献。
应予说明，作为现有技术而众所周知的是，不怎么形成施主而以仅降低寿命为目的的质子注入，但该质子注入估计会大量残留以空穴(V)和多个空穴(VV)为主体的缺陷，VOH缺陷相对地几乎不形成。这一点与本发明的通过从基板背面的质子注入和氢致施主形成电场终止层、以及通过用氢原子将由电子束照射而生成的悬挂键封端的效果所得到的减少以空穴(V)和多个空穴(VV)为主体的缺陷有很大的不同。
由这样的现象可知，点缺陷密度如图20的中段所示，从p型阳极层到电场终止层为止由电子束照射引起的点缺陷充分残留而形成一样的寿命分布。此时的寿命例如为0.1μs～3μs左右。另一方面，在从电场终止层到基板背面的阴极侧，在通过质子的注入，距离基板背面50μm左右和与其相比更靠近阴极侧的位置，氢浓度也增加。通过该氢原子封端悬挂键，从而点缺陷浓度减少。由此，形成电场终止层的深的区域(距离背面50μm深度～基板背面表层)的寿命与比它浅的区域相比增加，例如为10μs左右。该值是不进行电子束照射时的寿命值(10μs以上)或充分接近它的值。由此，未图示的少数载流子(此时空穴)的浓度分布能够成为在阳极侧足够低、在阴极侧足够高的分布，能够实现对二极管的软恢复特性极其理想的载流子浓度分布。
如上所述，在基板的深度方向通过电子束照射而导入点缺陷，通过来自基板背面的质子注入来形成由氢致施主构成的电场终止层，由此减少以形成电场终止层的区域的空穴(V)和多个空穴(VV)为主体的点缺陷，使寿命分布成为对软恢复特性有效的分布。
工业上的可利用性
如上所述，本发明的半导体装置的制造方法在例如工业用或者汽车用的马达控制、发动机控制中使用的功率半导体装置中有用。

Claims (19)

1.一种半导体装置的制造方法，其特征在于，包括：
注入工序，从第一导电型的半导体基板的背面进行质子注入；和
形成工序，通过在所述注入工序后，在退火炉中对所述半导体基板进行退火处理，从而形成比所述半导体基板具有更高的杂质浓度的第一导电型的第一半导体区域，
所述退火炉具有用于防止由氢气引起的爆炸的防爆机构，
所述形成工序在使所述退火炉处于氢气氛并将所述氢气氛中的氢的容积浓度设为6％～30％的条件下进行，
在向所述退火炉的内部导入退火用的氢气之前，包括通过对所述退火炉的内部进行减压，向所述退火炉的内部导入氮气和氢气而形成常压气氛，从而减少所述退火炉的内部的氧分压的工序，
所述退火处理的退火温度为300℃～450℃，
将所述质子注入的质子的注入能量E的对数log(E)记为y、将所述质子的飞程Rp的对数log(Rp)记为x时，满足y＝-0.0047x4+0.0528x3－0.2211x2+0.9923x+5.0474。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述半导体装置为二极管，所述第一导电型的所述第一半导体区域为n型的电场终止层，所述半导体基板为漂移层。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述半导体装置为绝缘栅型双极晶体管，所述第一导电型的所述第一半导体区域为n型的电场终止层，所述半导体基板为漂移层。
4.根据权利要求2所述的半导体装置的制造方法，其特征在于，
将所述氢气氛中的氢的容积浓度设定为能够使施主生成率以不饱和的方式增加且能够提高所述半导体基板的从漂移层到阴极电极为止的区域的载流子浓度的浓度。
5.根据权利要求3所述的半导体装置的制造方法，其特征在于，
将所述氢气氛中的氢的容积浓度设定为能够使施主生成率以不饱和的方式增加且能够提高所述半导体基板的从所述漂移层到集电极为止的区域的载流子浓度的浓度。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述退火处理的退火温度为330℃～380℃。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述退火处理的处理时间为1个小时～10个小时。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，
所述退火处理的处理时间为3个小时～7个小时。
9.根据权利要求7所述的半导体装置的制造方法，其特征在于，
所述退火处理的处理时间为1个小时以上且5个小时以下。
10.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述质子注入的质子注入量为3×1012/cm2～5×1014/cm2。
11.根据权利要求10所述的半导体装置的制造方法，其特征在于，
所述质子注入的质子注入量为1×1013/cm2～1×1014/cm2。
12.根据权利要求1所述的半导体装置的制造方法，其特征在于，
利用所述防爆机构来降低所述退火炉的内部的氧分压。
13.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述形成工序中，在将所述氢气氛中的氢的容积浓度设为10％以上且30％以下的条件下进行。
14.根据权利要求1所述的半导体装置的制造方法，其特征在于，
包括从背面研磨所述半导体基板的研磨工序。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
所述质子注入从所述半导体基板的研磨面一侧进行。
16.根据权利要求1所述的半导体装置的制造方法，其特征在于，
包括向所述半导体基板照射电子束的照射工序。
17.根据权利要求16所述的半导体装置的制造方法，其特征在于，
在照射所述电子束之后，包括对所述半导体基板进行热处理的热处理工序。
18.根据权利要求2所述的半导体装置的制造方法，其特征在于，
所述质子的从背面起算的飞程为15μm以上。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于，
使q为基元电荷，使Nd为所述漂移层的平均浓度，使εS为所述半导体基板的介电常数，使Vrate为额定电压，使JF为额定电流密度，使vsat为载流子的速度在预定的电场强度下达到饱和时的饱和速度，用下述式(1)表示距离指标L，
将所述质子的从背面起算的飞程设定为X，将所述半导体基板的厚度设定为W0，X＝W0-γL，γ为0.2以上且1.5以下，
Figure FDA0002398182530000031
CN201710416823.6A 2012-03-19 2013-03-18 半导体装置的制造方法 Active CN107195544B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012062751 2012-03-19
JP2012-062751 2012-03-19
CN201380005459.4A CN104054159B (zh) 2012-03-19 2013-03-18 半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380005459.4A Division CN104054159B (zh) 2012-03-19 2013-03-18 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN107195544A CN107195544A (zh) 2017-09-22
CN107195544B true CN107195544B (zh) 2020-07-17

Family

ID=49222678

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710416823.6A Active CN107195544B (zh) 2012-03-19 2013-03-18 半导体装置的制造方法
CN201380005459.4A Active CN104054159B (zh) 2012-03-19 2013-03-18 半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380005459.4A Active CN104054159B (zh) 2012-03-19 2013-03-18 半导体装置的制造方法

Country Status (5)

Country Link
US (2) US9947761B2 (zh)
EP (1) EP2793251B1 (zh)
JP (1) JP6015745B2 (zh)
CN (2) CN107195544B (zh)
WO (1) WO2013141221A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141141A1 (ja) * 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法
JP6090329B2 (ja) * 2012-10-23 2017-03-08 富士電機株式会社 半導体装置およびその製造方法
WO2014156791A1 (ja) * 2013-03-29 2014-10-02 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109065441B (zh) * 2013-06-26 2023-06-30 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2015114787A1 (ja) * 2014-01-31 2015-08-06 株式会社日立製作所 半導体素子の駆動装置およびそれを用いた電力変換装置
JP6109098B2 (ja) * 2014-02-18 2017-04-05 三菱電機株式会社 絶縁ゲート型半導体装置
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN105789108B (zh) * 2014-12-16 2019-02-12 中芯国际集成电路制造(上海)有限公司 功率晶体管芯片的制作方法及功率晶体管芯片
JP6311840B2 (ja) 2015-06-17 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107408581B (zh) * 2015-09-16 2020-11-06 富士电机株式会社 半导体装置及半导体装置的制造方法
CN108463885A (zh) 2015-12-11 2018-08-28 罗姆股份有限公司 半导体装置
JP6610768B2 (ja) 2016-02-23 2019-11-27 富士電機株式会社 半導体装置
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
CN109643728B (zh) 2016-08-19 2022-04-29 罗姆股份有限公司 半导体装置
US11094815B2 (en) * 2017-05-12 2021-08-17 Mitsubishi Electric Corporation Semiconductor device and power conversion apparatus
CN107507870A (zh) * 2017-07-06 2017-12-22 全球能源互联网研究院有限公司 二极管
CN108511512A (zh) * 2018-02-05 2018-09-07 东南大学 一种带有波浪型场限环结构的功率半导体器件及其制备方法
DE112019000094T5 (de) 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
IT201800007263A1 (it) * 2018-07-17 2020-01-17 Sensore ottico a bassa potenza per applicazioni di consumo, industriali e automobilistiche
JP7094840B2 (ja) * 2018-09-06 2022-07-04 住重アテックス株式会社 半導体装置の製造方法
WO2021070539A1 (ja) 2019-10-11 2021-04-15 富士電機株式会社 半導体装置および半導体装置の製造方法
CN115280472A (zh) * 2020-03-17 2022-11-01 信越半导体株式会社 单晶硅基板中的施主浓度的控制方法
JP7264100B2 (ja) * 2020-04-02 2023-04-25 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
CN113921395A (zh) * 2021-10-13 2022-01-11 南瑞联研半导体有限责任公司 一种低损耗igbt芯片集电极结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187463A (zh) * 2008-10-17 2011-09-14 松下电器产业株式会社 半导体装置及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592346A (ja) 1982-06-28 1984-01-07 Semiconductor Res Found 半導体集積回路
JP2751562B2 (ja) * 1990-05-18 1998-05-18 トヨタ自動車株式会社 内燃機関の触媒式排ガス浄化装置
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
JPH09260639A (ja) 1996-03-27 1997-10-03 Hitachi Ltd シリコン半導体装置の製造方法
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP4123961B2 (ja) 2002-03-26 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10240107B4 (de) 2002-08-30 2008-03-06 Infineon Technologies Ag Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE102004047749B4 (de) 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
DE102005026408B3 (de) 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
US8012818B2 (en) * 2006-09-01 2011-09-06 Nxp B.V. Method for improving inversion layer mobility in a silicon carbide MOSFET
JP5396689B2 (ja) * 2006-09-07 2014-01-22 富士電機株式会社 半導体装置およびその製造方法
DE102006055885B4 (de) * 2006-11-27 2018-02-15 Infineon Technologies Austria Ag Verfahren zum Dotieren eines Halbleiterkörpers
JP5320679B2 (ja) * 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
JP5203667B2 (ja) * 2007-10-16 2013-06-05 トヨタ自動車株式会社 半導体装置の製造方法
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP2011230070A (ja) * 2010-04-28 2011-11-17 Mitsubishi Electric Corp プラズマ処理装置およびプラズマ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187463A (zh) * 2008-10-17 2011-09-14 松下电器产业株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN104054159B (zh) 2017-06-30
EP2793251A1 (en) 2014-10-22
US20180226486A1 (en) 2018-08-09
CN104054159A (zh) 2014-09-17
EP2793251A4 (en) 2015-10-21
US10566440B2 (en) 2020-02-18
JPWO2013141221A1 (ja) 2015-08-03
US20140357026A1 (en) 2014-12-04
JP6015745B2 (ja) 2016-10-26
CN107195544A (zh) 2017-09-22
US9947761B2 (en) 2018-04-17
WO2013141221A1 (ja) 2013-09-26
EP2793251B1 (en) 2019-05-08

Similar Documents

Publication Publication Date Title
CN107195544B (zh) 半导体装置的制造方法
CN106887385B (zh) 半导体装置的制造方法
US10867790B2 (en) Semiconductor device and method for manufacturing the same
US11469297B2 (en) Semiconductor device and method for producing semiconductor device
JP7147891B2 (ja) 半導体装置
US10651269B2 (en) Semiconductor device and method for producing semiconductor device
JP6519649B2 (ja) 半導体装置及びその製造方法
WO2013147274A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant