JP2604580B2 - アノード短絡形ゲートターンオフサイリスタ - Google Patents
アノード短絡形ゲートターンオフサイリスタInfo
- Publication number
- JP2604580B2 JP2604580B2 JP61234855A JP23485586A JP2604580B2 JP 2604580 B2 JP2604580 B2 JP 2604580B2 JP 61234855 A JP61234855 A JP 61234855A JP 23485586 A JP23485586 A JP 23485586A JP 2604580 B2 JP2604580 B2 JP 2604580B2
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- type base
- thyristor
- turn
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/50—Physical imperfections
- H10D62/53—Physical imperfections the imperfections being within the semiconductor body
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、大電力のアノード短絡形ゲートターンオフ
サイリスタに関し、特にそのターンオフ特性に関するも
のである。
サイリスタに関し、特にそのターンオフ特性に関するも
のである。
一般に、大電力ゲートターンオフサイリスタは、低オ
ン電圧で高速スイッチングを得るためにアノード短絡構
造が用いられている。第４図は、アノード短絡構造方式
の従来のゲートターンオフサイリスタの断面図である。
第４図において、１はＮ形ベース層、２はＰ形ベース
層、３はＮ形エミッタ層、４はＰ形エミッタ層、５はア
ノードN+層、６は陽電極、７は陰電極、８はゲート電極
であり、Ｐ形エミッタ層４とアノードN+層は陽電極６で
短絡されたアノード短絡部を構成している。
ン電圧で高速スイッチングを得るためにアノード短絡構
造が用いられている。第４図は、アノード短絡構造方式
の従来のゲートターンオフサイリスタの断面図である。
第４図において、１はＮ形ベース層、２はＰ形ベース
層、３はＮ形エミッタ層、４はＰ形エミッタ層、５はア
ノードN+層、６は陽電極、７は陰電極、８はゲート電極
であり、Ｐ形エミッタ層４とアノードN+層は陽電極６で
短絡されたアノード短絡部を構成している。
上記アノード短絡構造方式のゲートターンオフサイリ
スタは、ターンオフ期間にＮ形ベース層１に蓄積される
残留キャリアがアノード短絡部を通って引き出されるた
め、Au等の拡散によってライフタイムを短くしなくて
も、比較的短いターンオフ時間の製品が得られる。この
ため、低オン電圧で且つターンオフ時間の短いという相
反する両者を満足させることも可能となった。
スタは、ターンオフ期間にＮ形ベース層１に蓄積される
残留キャリアがアノード短絡部を通って引き出されるた
め、Au等の拡散によってライフタイムを短くしなくて
も、比較的短いターンオフ時間の製品が得られる。この
ため、低オン電圧で且つターンオフ時間の短いという相
反する両者を満足させることも可能となった。
しかし、ゲートターンオフサイリスタが高耐圧化され
るにつれて、耐圧をもたせるためＮ形ベース層１の厚み
を厚くすることが要求されて来る。Ｎ形ベース層１の厚
みが厚くなると、アノード主表面からはなれたＮ形ベー
ス層１の深い部分の残留キャリアは、アノード短絡部を
通して引き出されるのに時間を要するようになる。
るにつれて、耐圧をもたせるためＮ形ベース層１の厚み
を厚くすることが要求されて来る。Ｎ形ベース層１の厚
みが厚くなると、アノード主表面からはなれたＮ形ベー
ス層１の深い部分の残留キャリアは、アノード短絡部を
通して引き出されるのに時間を要するようになる。
第５図はターンオフ時間と印加主電圧VDの関係を示し
たものである。印加主電圧VDが低くなるにつれてターン
オフ時間が長くなる依存性が示されている。これは、印
加主電圧VDが低くなると、空乏層の伸びが小さくなり実
効Ｎ形ベース層１が長くなるため、残留キャリアの引出
しに時間を要するようになることを示している。第５図
において、曲線９および曲線10は耐厚4500Vおよび1800V
の場合の依存性を示す。通常、4500Vの素子は1800Vのも
のと比較してベース層の幅が約２倍以上となる。このた
め、4500Vの素子は1800Vの素子に比較してターンオフ時
間の印加主電圧VD依存性が強くなる。このような素子の
ターンオフ時間を短くするには、Ｎベース層１のライフ
タイムを短くするのが有効である。
たものである。印加主電圧VDが低くなるにつれてターン
オフ時間が長くなる依存性が示されている。これは、印
加主電圧VDが低くなると、空乏層の伸びが小さくなり実
効Ｎ形ベース層１が長くなるため、残留キャリアの引出
しに時間を要するようになることを示している。第５図
において、曲線９および曲線10は耐厚4500Vおよび1800V
の場合の依存性を示す。通常、4500Vの素子は1800Vのも
のと比較してベース層の幅が約２倍以上となる。このた
め、4500Vの素子は1800Vの素子に比較してターンオフ時
間の印加主電圧VD依存性が強くなる。このような素子の
ターンオフ時間を短くするには、Ｎベース層１のライフ
タイムを短くするのが有効である。
しかし、Ｎ形ベース層１のライフタイムを短くしてい
くとオン電圧が高くなってしまうため、ターンオフ時間
とオン電圧の双方のバランスを取るようにライフタイム
を制御することが要求される。特に4500Vの素子等のよ
うな高耐圧素子ではＮ形ベース層１が厚くなりオン電圧
が高くなる方向にあるため、精密な制御が要求されるよ
うになる。
くとオン電圧が高くなってしまうため、ターンオフ時間
とオン電圧の双方のバランスを取るようにライフタイム
を制御することが要求される。特に4500Vの素子等のよ
うな高耐圧素子ではＮ形ベース層１が厚くなりオン電圧
が高くなる方向にあるため、精密な制御が要求されるよ
うになる。
本発明はこの要求に応えるためになされたものであ
り、その目的とするところは、ターンオフ時間を短くし
てもオン電圧を低くできる高耐圧の素子を得ることにあ
る。
り、その目的とするところは、ターンオフ時間を短くし
てもオン電圧を低くできる高耐圧の素子を得ることにあ
る。
本発明は、Ｎベース層を厚くし高耐圧化するアノード
短絡形ゲートターンオフサイリスタにおいて、Ｐ形ベー
ス層とＮ形ベース層とで形成される主接合部近傍に、前
記Ｎ形ベース層厚みの1/3以内の厚みで、プロトン又は
アルゴンを注入し形成されるキャリアのトラップ領域を
前記Ｎ形ベース層内に形成したものである。
短絡形ゲートターンオフサイリスタにおいて、Ｐ形ベー
ス層とＮ形ベース層とで形成される主接合部近傍に、前
記Ｎ形ベース層厚みの1/3以内の厚みで、プロトン又は
アルゴンを注入し形成されるキャリアのトラップ領域を
前記Ｎ形ベース層内に形成したものである。
本発明においては、前記主接合部近傍に、前記Ｎ形ベ
ース層厚みの1/3以内の厚みに形成されたキャリアのト
ラップ領域で前記Ｎ形ベース内の消滅しにくいキャリア
を消滅させることができ、従って、高耐圧化で前記Ｎ形
ベース層厚みが厚くなっても前記Ｎ形ベース層内の残留
キャリアを、前記トラップ領域が無い従来のものに比し
低減できる。
ース層厚みの1/3以内の厚みに形成されたキャリアのト
ラップ領域で前記Ｎ形ベース内の消滅しにくいキャリア
を消滅させることができ、従って、高耐圧化で前記Ｎ形
ベース層厚みが厚くなっても前記Ｎ形ベース層内の残留
キャリアを、前記トラップ領域が無い従来のものに比し
低減できる。
本発明に係わるアノード短絡形ゲートターンオフサイ
リスタの一実施例を第１図に示す。第１図において、21
はＮ形ベース層、22はＮ形ベース層21と共に主接合を形
成するＰ形ベース層、23はＮ形エミッタ層、24はＰ形エ
ミッタ層、25はアノードN+層、26,27,28は各々Al等の金
属からなる陽電極，陰電極，ゲート電極であり、Ｐ形エ
ミッタ層24とアノードN+層25は陽電極26で短絡されてい
る。また、Ｎ形ベース層21中の斜線領域29はプロトンや
アルゴン等の注入によって形成されたキャリアのトラッ
プ領域である。Ｎ形ベース層21のオン電圧への寄与は次
式によって表わされる。
リスタの一実施例を第１図に示す。第１図において、21
はＮ形ベース層、22はＮ形ベース層21と共に主接合を形
成するＰ形ベース層、23はＮ形エミッタ層、24はＰ形エ
ミッタ層、25はアノードN+層、26,27,28は各々Al等の金
属からなる陽電極，陰電極，ゲート電極であり、Ｐ形エ
ミッタ層24とアノードN+層25は陽電極26で短絡されてい
る。また、Ｎ形ベース層21中の斜線領域29はプロトンや
アルゴン等の注入によって形成されたキャリアのトラッ
プ領域である。Ｎ形ベース層21のオン電圧への寄与は次
式によって表わされる。
VT（NB）∝ｅW/（2L） ・・・・（１） （１）式において、ＷはＮ形ベース層21の厚み、Ｌは
Ｎ形ベース層21中の少数キャリアの拡散長を示す。な
お、拡散長Ｌとライフタイムτとの関係は、Ｄを拡散定
数とすると、 である。
Ｎ形ベース層21中の少数キャリアの拡散長を示す。な
お、拡散長Ｌとライフタイムτとの関係は、Ｄを拡散定
数とすると、 である。
Ｎ形ベース層21の領域中のW1の幅の領域のライフタイ
ムをτ１ その他の領域のライフタイムをτとすると、 VT（NB）∝eW1/（2L1）＋（Ｗ−W1）／（2L） ・・・・（２） （１），（２）式から、例えばＮ形ベース層21の1/3
領域のみのライフタイムを制御するとすれば、Ｎ形ベー
ス層全体のライフタイムをライフタイムを制御しない素
子の1/2にするのと同じVT（NB）を得るには、1/3領域の
ライフタイムを約1/3にすることに相当することにな
る。すなわち、残り2/3領域のライフタイムは元のまま
であり、その分だけオン電圧上有利となる。従って、Au
等の重金属を拡散した場合、Ｎ形ベース層21全体にわた
る均一なライフタイム分布よりも、本実施例におけるよ
うに、必要部分において集中的にライフタイムを短くす
る方がターンオフ特性の改善に効果的である。Ｎ形ベー
ス領域21のうちアノード短絡部に近い部分のライフタイ
ム長くても早く引き出されるため、Ｎ形ベース領域21の
主接合近傍領域で集中的にライフタイムを短くすれば良
い。なお、数MeVでプロトンを注入すれば、100μｍ以上
のところにキャリアのトラップレベルを作ることができ
る。このようにして、本実施例のサイリスタは、オン電
圧の増加を抑制できると共に、トラップ領域29の形成に
よりターンオフ時間も小さくすることができる。
ムをτ１ その他の領域のライフタイムをτとすると、 VT（NB）∝eW1/（2L1）＋（Ｗ−W1）／（2L） ・・・・（２） （１），（２）式から、例えばＮ形ベース層21の1/3
領域のみのライフタイムを制御するとすれば、Ｎ形ベー
ス層全体のライフタイムをライフタイムを制御しない素
子の1/2にするのと同じVT（NB）を得るには、1/3領域の
ライフタイムを約1/3にすることに相当することにな
る。すなわち、残り2/3領域のライフタイムは元のまま
であり、その分だけオン電圧上有利となる。従って、Au
等の重金属を拡散した場合、Ｎ形ベース層21全体にわた
る均一なライフタイム分布よりも、本実施例におけるよ
うに、必要部分において集中的にライフタイムを短くす
る方がターンオフ特性の改善に効果的である。Ｎ形ベー
ス領域21のうちアノード短絡部に近い部分のライフタイ
ム長くても早く引き出されるため、Ｎ形ベース領域21の
主接合近傍領域で集中的にライフタイムを短くすれば良
い。なお、数MeVでプロトンを注入すれば、100μｍ以上
のところにキャリアのトラップレベルを作ることができ
る。このようにして、本実施例のサイリスタは、オン電
圧の増加を抑制できると共に、トラップ領域29の形成に
よりターンオフ時間も小さくすることができる。
第２図は、オン電圧とターンオフ時間の依存性を、本
実施例（曲線31）と従来例（曲線32）のものについて比
較したものである。本実施例では相関関係が大幅に改善
されている。また、第３図はターンオフ時間の印加主電
圧VD依存性を示したものであり、曲線33は本実施例のも
の、曲線34は従来例のものを示す。本実施例では依存性
が小さくなっている。これは、アノード短絡部から深く
離れたＮ形ベース層21のライフタイムが短くなっている
ため、印加主電圧VDが低く空乏層の伸びが小さい時で
も、実効時にはベース層が短い場合と等価になっている
ためである。
実施例（曲線31）と従来例（曲線32）のものについて比
較したものである。本実施例では相関関係が大幅に改善
されている。また、第３図はターンオフ時間の印加主電
圧VD依存性を示したものであり、曲線33は本実施例のも
の、曲線34は従来例のものを示す。本実施例では依存性
が小さくなっている。これは、アノード短絡部から深く
離れたＮ形ベース層21のライフタイムが短くなっている
ため、印加主電圧VDが低く空乏層の伸びが小さい時で
も、実効時にはベース層が短い場合と等価になっている
ためである。
以上説明したようにこの発明は、Ｎベース層を厚くし
高耐圧化するアノード短絡形ゲートターンオフサイリス
タにおいて、Ｐ形ベース層とＮ形ベース層とで形成され
る主接合部近傍に、前記Ｎ形ベース層厚みの1/3以内の
厚みで、プロトン又はアルゴンを注入し形成されるキャ
リアのトラップ領域を前記Ｎ形ベース層内に形成し構成
したので、前記トラップ領域で残留キャリアを消滅させ
ターンオフ時間を短くすることができると共に、前記Ｎ
形ベース層の厚みの2/3以上はそのままとすることでオ
ン電圧を低くすることができ、要するにオン電圧が低
く、ターンオフ時間が短くしかも高耐圧のアーノド短絡
形ゲートターンオフサイリスタを提供できる優れた効果
がある。
高耐圧化するアノード短絡形ゲートターンオフサイリス
タにおいて、Ｐ形ベース層とＮ形ベース層とで形成され
る主接合部近傍に、前記Ｎ形ベース層厚みの1/3以内の
厚みで、プロトン又はアルゴンを注入し形成されるキャ
リアのトラップ領域を前記Ｎ形ベース層内に形成し構成
したので、前記トラップ領域で残留キャリアを消滅させ
ターンオフ時間を短くすることができると共に、前記Ｎ
形ベース層の厚みの2/3以上はそのままとすることでオ
ン電圧を低くすることができ、要するにオン電圧が低
く、ターンオフ時間が短くしかも高耐圧のアーノド短絡
形ゲートターンオフサイリスタを提供できる優れた効果
がある。
第１図は本発明に係わるアノード短絡形ゲートターンオ
フサイリスタの一実施例を示す断面図、第２図はそのタ
ーンオフ時間のオン電圧依存性を示すグラフ、第３図は
同じくそのターンオフ時間の印加主電圧依存性を示すグ
ラフ、第４図は従来のゲートターンオフサイリスタを示
す断面図、第５図はそのターンオフ時間の印加主電圧依
存性を示すグラフである。 21……Ｎ形ベース層、22……Ｐ形ベース層、23……Ｎ形
エミッタ層、24……Ｐ形エミッタ層、25……アノードN+
層、26……陽電極、27……陰電極、28……ゲート電極、
29……トラップ領域。
フサイリスタの一実施例を示す断面図、第２図はそのタ
ーンオフ時間のオン電圧依存性を示すグラフ、第３図は
同じくそのターンオフ時間の印加主電圧依存性を示すグ
ラフ、第４図は従来のゲートターンオフサイリスタを示
す断面図、第５図はそのターンオフ時間の印加主電圧依
存性を示すグラフである。 21……Ｎ形ベース層、22……Ｐ形ベース層、23……Ｎ形
エミッタ層、24……Ｐ形エミッタ層、25……アノードN+
層、26……陽電極、27……陰電極、28……ゲート電極、
29……トラップ領域。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−113686（ＪＰ，Ａ) 特開 昭58−114467（ＪＰ，Ａ) 特開 昭51−86982（ＪＰ，Ａ) 特開 昭50−148087（ＪＰ，Ａ) 特公 昭50−21345（ＪＰ，Ｂ２) 特公 昭55−7026（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】Ｎベース層を厚くし高耐圧化するアノード
短絡形ゲートターンオフサイリスタにおいて、Ｐ形ベー
ス層とＮ形ベース層とで形成される主接合部近傍に、前
記Ｎ形ベース層厚みの1/3以内の厚みで、プロトン又は
アルゴンを注入し形成されるキャリアのトラップ領域を
前記Ｎ形ベース層内に形成したことを特徴とするアノー
ド短絡形ゲートターンオフサイリスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61234855A JP2604580B2 (ja) | 1986-10-01 | 1986-10-01 | アノード短絡形ゲートターンオフサイリスタ |
| DE3733100A DE3733100C3 (de) | 1986-10-01 | 1987-09-30 | Abschalt-Thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61234855A JP2604580B2 (ja) | 1986-10-01 | 1986-10-01 | アノード短絡形ゲートターンオフサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6388863A JPS6388863A (ja) | 1988-04-19 |
| JP2604580B2 true JP2604580B2 (ja) | 1997-04-30 |
Family
ID=16977404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61234855A Expired - Lifetime JP2604580B2 (ja) | 1986-10-01 | 1986-10-01 | アノード短絡形ゲートターンオフサイリスタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2604580B2 (ja) |
| DE (1) | DE3733100C3 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS649658A (en) * | 1987-07-01 | 1989-01-12 | Mitsubishi Electric Corp | Gto thyristor |
| GB2213988B (en) * | 1987-12-18 | 1992-02-05 | Matsushita Electric Works Ltd | Semiconductor device |
| EP0343369A1 (de) * | 1988-05-19 | 1989-11-29 | Siemens Aktiengesellschaft | Verfahren zum Herstellen eines Thyristors |
| DE3832208A1 (de) * | 1988-09-22 | 1990-03-29 | Asea Brown Boveri | Steuerbares leistungshalbleiterbauelement |
| US5182626A (en) * | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
| JPH0680820B2 (ja) * | 1989-10-16 | 1994-10-12 | 株式会社東芝 | 過電圧保護機能付半導体装置及びその製造方法 |
| US5191438A (en) * | 1989-12-12 | 1993-03-02 | Sharp Kabushiki Kaisha | Facsimile device with skew correction and text line direction detection |
| JP2739002B2 (ja) * | 1991-12-20 | 1998-04-08 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| DE69319465T2 (de) * | 1992-02-20 | 1998-11-12 | Hitachi Ltd | Gate-Turn-Off-Thyristor und dessen Verwendung in Leistungwandlern |
| DE19711438A1 (de) * | 1997-03-19 | 1998-09-24 | Asea Brown Boveri | Thyristor |
| EP1110236B1 (en) * | 1998-08-05 | 2006-10-18 | MEMC Electronic Materials, Inc. | Non-uniform minority carrier lifetime distributions in high performance silicon power devices |
| DE102005037573B4 (de) * | 2005-08-09 | 2007-05-31 | Infineon Technologies Ag | Thyristor mit Freiwerdeschutz in Form eines Thyristorsystems und Verfahren zur Herstellung des Thyristorsystems |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5021345A (ja) * | 1973-06-27 | 1975-03-06 | ||
| US4056408A (en) * | 1976-03-17 | 1977-11-01 | Westinghouse Electric Corporation | Reducing the switching time of semiconductor devices by nuclear irradiation |
| US4311534A (en) * | 1980-06-27 | 1982-01-19 | Westinghouse Electric Corp. | Reducing the reverse recovery charge of thyristors by nuclear irradiation |
| DE3117202A1 (de) * | 1981-04-30 | 1982-11-18 | Brown, Boveri & Cie Ag, 6800 Mannheim | Verfahren zum einstellen der lebensdauer der minoritaetsladungstraeger in halbleiterschaltern mit protonenstrahlen |
| JPS58114467A (ja) * | 1981-12-28 | 1983-07-07 | Toyo Electric Mfg Co Ltd | 高速ダイオ−ド |
| DE3423287A1 (de) * | 1983-07-01 | 1985-01-03 | Brown, Boveri & Cie Ag, 6800 Mannheim | Halbleiter-bauelement mit mindestens einem pn-uebergang und mit in der tiefe der basisschicht scharf lokalisierten ionen, verfahren zu dessen herstellung und seine verwendung |
| JPH0691244B2 (ja) * | 1984-04-27 | 1994-11-14 | 三菱電機株式会社 | ゲートターンオフサイリスタの製造方法 |
| GB2171555A (en) * | 1985-02-20 | 1986-08-28 | Philips Electronic Associated | Bipolar semiconductor device with implanted recombination region |
-
1986
- 1986-10-01 JP JP61234855A patent/JP2604580B2/ja not_active Expired - Lifetime
-
1987
- 1987-09-30 DE DE3733100A patent/DE3733100C3/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3733100C3 (de) | 1997-01-02 |
| DE3733100C2 (ja) | 1993-03-18 |
| DE3733100A1 (de) | 1988-04-14 |
| JPS6388863A (ja) | 1988-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151762A (en) | Semiconductor device, fabricating method thereof and flash control device using the semiconductor device | |
| JP2604580B2 (ja) | アノード短絡形ゲートターンオフサイリスタ | |
| JP3103655B2 (ja) | 半導体装置 | |
| JP2006332127A (ja) | 電力用半導体装置 | |
| JP2002517097A (ja) | パワーダイオード構造体 | |
| JPH1074959A (ja) | 電力用半導体素子 | |
| JPH0797650B2 (ja) | アノード側ｐ領域と、隣接する低ドーピングされたｎベース領域とを有する半導体構成素子 | |
| JPH0534834B2 (ja) | ||
| JP2970774B2 (ja) | 半導体デバイス | |
| US5491351A (en) | Gate turn-off thyristor | |
| JPS62243363A (ja) | タ−ンオフ可能なサイリスタ | |
| US7696605B2 (en) | Semiconductor component comprising a temporary field stopping area, and method for the production thereof | |
| JPH0241182B2 (ja) | ||
| JPH07335864A (ja) | 非対称サイリスタ用アノード側短絡構造 | |
| JPS60187058A (ja) | 半導体装置 | |
| JP2504609B2 (ja) | 半導体装置 | |
| US4918509A (en) | Gate turn-off thyristor | |
| JP2604175B2 (ja) | 高速スイッチングサイリスタ | |
| JPS639386B2 (ja) | ||
| JP2777990B2 (ja) | 自己消弧形サイリスタ | |
| JP2674641B2 (ja) | ゲートターンオフサイリスタ | |
| JP3168530B2 (ja) | 波型バッファ構造を有する半導体装置 | |
| JPS60119776A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP3962120B2 (ja) | ゲートターンオフサイリスタ | |
| JPS6148271B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |