JPS6388863A - ゲ−トタ−ンオフサイリスタ - Google Patents
ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS6388863A JPS6388863A JP23485586A JP23485586A JPS6388863A JP S6388863 A JPS6388863 A JP S6388863A JP 23485586 A JP23485586 A JP 23485586A JP 23485586 A JP23485586 A JP 23485586A JP S6388863 A JPS6388863 A JP S6388863A
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- time
- type base
- region
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 2
- 239000000969 carrier Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 210000003734 kidney Anatomy 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、大電力のゲートターンオフサイリスタに関し
、特にそのターンオフ特性に関するものである。
、特にそのターンオフ特性に関するものである。
一般に、大電力ゲートターンオフサイリスタは、低オン
電圧で高速スイッチングを得るためにアノード短絡構造
が用いられている。第4図は、アノード短絡構造方式の
従来のゲートターンオフサイリスタの断面図である。第
4図において、1はN形ベース層、2はP形ベース層、
3はN形エミッタ層、4はP形エミッタ層、5はアノー
ドN1層、6は陽電極、7は陰電極、8はゲート電極で
あり、P形エミッタ層4とアノードN1層は陽電極6で
短絡されたアノード短絡部を構成している。
電圧で高速スイッチングを得るためにアノード短絡構造
が用いられている。第4図は、アノード短絡構造方式の
従来のゲートターンオフサイリスタの断面図である。第
4図において、1はN形ベース層、2はP形ベース層、
3はN形エミッタ層、4はP形エミッタ層、5はアノー
ドN1層、6は陽電極、7は陰電極、8はゲート電極で
あり、P形エミッタ層4とアノードN1層は陽電極6で
短絡されたアノード短絡部を構成している。
上記アノード短絡構造方式のゲートターンオフサイリス
タは、ターンオフ期間にN形ヘース層1に蓄積される残
留キャリアがアノード短絡部を通って引き出されるため
、Au等の拡散によってライフタイムを短くしなくても
、比較的短いターンオフ時間の製品が得られる。このた
め、低オン電圧で且つターンオフ時間の短いという相反
する両者を満足させることも可能となった。
タは、ターンオフ期間にN形ヘース層1に蓄積される残
留キャリアがアノード短絡部を通って引き出されるため
、Au等の拡散によってライフタイムを短くしなくても
、比較的短いターンオフ時間の製品が得られる。このた
め、低オン電圧で且つターンオフ時間の短いという相反
する両者を満足させることも可能となった。
しかし、ゲートターンオフサイリスタが高耐圧化される
につれて、耐圧をもたせるためN形ベース層1の厚みを
厚くすることが要求されて来る。
につれて、耐圧をもたせるためN形ベース層1の厚みを
厚くすることが要求されて来る。
N形ベース層lの厚みが厚くなると、アノード主表面か
らはなれたN形ベース層1の深い部′分の残留キャリア
は、アノード短絡部を通して引き出されるのに時間を要
するようになる。
らはなれたN形ベース層1の深い部′分の残留キャリア
は、アノード短絡部を通して引き出されるのに時間を要
するようになる。
第5図はターンオフ時間と印加主電圧■、の関係を示し
たものである。印加主電圧VDが低くなるにつれてター
ンオフ時間が長くなる依存性が示されている。これは、
印加主電圧■、が低くなると、空乏層の伸びが小さくな
り実効N形ベース層1が長くなるため、残留キャリアの
引出しに時間を要するようになることを示している。第
5図において、曲線9および曲線10は耐圧4500
Vおよび1800 Vの場合の依存性を示す。通常、4
500 Vの素子は1800 vのものと比較してベー
ス層の幅が約2倍以上となる。このため、4500 V
の素子は1800■の素子に比較してターンオフ時間の
印加主電圧■。依存性が強くなる。このような素子のタ
ーンオフ時間を短くするには、Nベース層1のライフタ
イムを短くするのが有効である。
たものである。印加主電圧VDが低くなるにつれてター
ンオフ時間が長くなる依存性が示されている。これは、
印加主電圧■、が低くなると、空乏層の伸びが小さくな
り実効N形ベース層1が長くなるため、残留キャリアの
引出しに時間を要するようになることを示している。第
5図において、曲線9および曲線10は耐圧4500
Vおよび1800 Vの場合の依存性を示す。通常、4
500 Vの素子は1800 vのものと比較してベー
ス層の幅が約2倍以上となる。このため、4500 V
の素子は1800■の素子に比較してターンオフ時間の
印加主電圧■。依存性が強くなる。このような素子のタ
ーンオフ時間を短くするには、Nベース層1のライフタ
イムを短くするのが有効である。
シカシ、N形ベース層1のライフタイムを短くしていく
とオン電圧が高くなってしまうため、ターンオフ時間と
オン電圧の双方のバランスを取るようにライフタイムを
制御することが要求される。
とオン電圧が高くなってしまうため、ターンオフ時間と
オン電圧の双方のバランスを取るようにライフタイムを
制御することが要求される。
特に4500 Vの素子等のような高耐圧素子ではN形
ヘース層1が厚くなりオン電圧が高くなる方向にあるた
め、精密な制御が要求されるようになる。
ヘース層1が厚くなりオン電圧が高くなる方向にあるた
め、精密な制御が要求されるようになる。
本発明はこの要求に応えるためになされたものであり、
その目的とするところは、ターンオフ時間を短くしても
オン電圧を低くできる高耐圧の素子を得ることにある。
その目的とするところは、ターンオフ時間を短くしても
オン電圧を低くできる高耐圧の素子を得ることにある。
このような目的を達成するために本発明は、アノード短
絡構造を有するゲートターンオフサイリスタにおいて、
P形ヘース層とN形ヘース層の形成する主接合近傍のN
形ベース層にキャリアのトラップ領域を形成するように
したものである。
絡構造を有するゲートターンオフサイリスタにおいて、
P形ヘース層とN形ヘース層の形成する主接合近傍のN
形ベース層にキャリアのトラップ領域を形成するように
したものである。
本発明においては、主接合近傍のN形ベース層に設けら
れたキャリアのトラップ中心を介して残留キャリアが消
滅する。
れたキャリアのトラップ中心を介して残留キャリアが消
滅する。
本発明に係わるゲートターンオフサイリスタの一実施例
を第1図に示す。第1図において、21はN形ベース層
、22はN形ベース層21と共に主接合を形成するP形
ベース層、23はN形エミッタ層、24はP形エミッタ
層、25はアノードN1層、26,27.28は各々A
N等の金属からなる陽電極、陰電極、ゲート電極であり
、P形エミッタ層24とアノードN1層25は陽電極2
6で短絡されている。また、N形ベース層21中の斜線
領域29はプロトンやアルゴン等の注入によって形成さ
れたキャリアのトラップ領域である。
を第1図に示す。第1図において、21はN形ベース層
、22はN形ベース層21と共に主接合を形成するP形
ベース層、23はN形エミッタ層、24はP形エミッタ
層、25はアノードN1層、26,27.28は各々A
N等の金属からなる陽電極、陰電極、ゲート電極であり
、P形エミッタ層24とアノードN1層25は陽電極2
6で短絡されている。また、N形ベース層21中の斜線
領域29はプロトンやアルゴン等の注入によって形成さ
れたキャリアのトラップ領域である。
N形ベース層21のオン電圧への寄与は次式によって表
わされる。
わされる。
V t (NB)QC6″/+KL) 、 ・・・(
11(11式において、WはN形ヘース層21の厚み、
LはN形ベース層21中の少数キャリアの拡散長を示す
。なお、拡散長しとライフタイムτとの関係は、Dを拡
散定数とすると、L = tJ”M〒である。
11(11式において、WはN形ヘース層21の厚み、
LはN形ベース層21中の少数キャリアの拡散長を示す
。なお、拡散長しとライフタイムτとの関係は、Dを拡
散定数とすると、L = tJ”M〒である。
N形ベース層21の領域中のWlの幅の領域のライフタ
イムをτ1 (L 1 = D腎コ) 、その他の領
域のライフタイムをτとすると、 v T(NB)αl−17(20)・−w+/+2Ll
、 、 、 、 (21(11,+21式から、例え
ばN形ヘース層21の1/3w4域のみのライフタイム
を制御するとすれば、N形ベース層全体のライフタイム
をライフタイムを制御しない素子の1/2にするのと同
じV、(NB)を得るには、1/3領域のライフタイム
を約1/3にすることに相当することになる。すなわち
、残り2/3w4域のライフタイムは元のままであり、
その分だけオン電圧上有利となる。従って、Au等の重
金属を拡散した場合、N形ベース層21全体にわたる均
一なライフタイム分布よりも、本実施例におけるように
、必要部分において集中的にライフタイムを短くする方
がターンオフ特性の改善に効果的である。N形ベース領
域21のうちアノード短絡部に近い部分のライフタイム
は長くても早く引き出されるため、N形ヘース領域21
の主接合近傍領域で集中的にライフタイムを短くすれば
良い。なお、数MeVでプロトンを注入すれば、100
μm以上のところにキャリアのトラソブレヘルを作るこ
とができる。このようにして、本実施例のザイリスタは
、オン電圧の増加を抑制できると共に、トラップ領域2
9の形成によりターンオフ時間も小さくすることができ
る。
イムをτ1 (L 1 = D腎コ) 、その他の領
域のライフタイムをτとすると、 v T(NB)αl−17(20)・−w+/+2Ll
、 、 、 、 (21(11,+21式から、例え
ばN形ヘース層21の1/3w4域のみのライフタイム
を制御するとすれば、N形ベース層全体のライフタイム
をライフタイムを制御しない素子の1/2にするのと同
じV、(NB)を得るには、1/3領域のライフタイム
を約1/3にすることに相当することになる。すなわち
、残り2/3w4域のライフタイムは元のままであり、
その分だけオン電圧上有利となる。従って、Au等の重
金属を拡散した場合、N形ベース層21全体にわたる均
一なライフタイム分布よりも、本実施例におけるように
、必要部分において集中的にライフタイムを短くする方
がターンオフ特性の改善に効果的である。N形ベース領
域21のうちアノード短絡部に近い部分のライフタイム
は長くても早く引き出されるため、N形ヘース領域21
の主接合近傍領域で集中的にライフタイムを短くすれば
良い。なお、数MeVでプロトンを注入すれば、100
μm以上のところにキャリアのトラソブレヘルを作るこ
とができる。このようにして、本実施例のザイリスタは
、オン電圧の増加を抑制できると共に、トラップ領域2
9の形成によりターンオフ時間も小さくすることができ
る。
第2図は、オン電圧とターンオフ時間の依存性を、本実
施例(曲線31)と従来例(曲線32)のものについて
比較したものである。本実施例では相関関係が大幅に改
善されている。また、第3図はターンオフ時間の印加主
電圧V、依存性を示したものであり、曲線33は本実施
例のもの、曲線34は従来例のものを示す。本実施例で
は依存性が小さくなっている。これは、アノード短絡部
から深く離れたN形ベース層21のライフタイムが短く
なっているため、印加主電圧VDが低く空乏層の伸びが
小さい時でも、実効的にはベース層が短い場合と等価に
なっているためである。
施例(曲線31)と従来例(曲線32)のものについて
比較したものである。本実施例では相関関係が大幅に改
善されている。また、第3図はターンオフ時間の印加主
電圧V、依存性を示したものであり、曲線33は本実施
例のもの、曲線34は従来例のものを示す。本実施例で
は依存性が小さくなっている。これは、アノード短絡部
から深く離れたN形ベース層21のライフタイムが短く
なっているため、印加主電圧VDが低く空乏層の伸びが
小さい時でも、実効的にはベース層が短い場合と等価に
なっているためである。
以上説明したように本発明は、P形ベース層とN形ベー
ス層の形成する主接合近傍のN形ベース層にキャリアの
トラップ領域を形成したことにより、このトラップ領域
により残留キャリアを消滅させることができると共にオ
ン電圧の増加を抑制することができるので、高耐圧の素
子にあっても、オン電圧が低くターンオフ時間の短い素
子を得ることができる効果がある。
ス層の形成する主接合近傍のN形ベース層にキャリアの
トラップ領域を形成したことにより、このトラップ領域
により残留キャリアを消滅させることができると共にオ
ン電圧の増加を抑制することができるので、高耐圧の素
子にあっても、オン電圧が低くターンオフ時間の短い素
子を得ることができる効果がある。
第1図は本発明に係わるゲートターンオフサイリスタの
一実施例を示す断面図、第2図はそのターンオフ時間の
オン電圧依存性を示すグラフ、第3図は同じくそのター
ンオフ時間の印加主電圧依存性を示すグラフ、第4図は
従来のゲートターンオフサイリスタを示す断面図、第5
図はそのターンオフ時間の印加主電圧依存性を示すグラ
フである。 21・・・N形ベース層、22・・・P形ベース層、2
3・・・N形エミッタ層、24・・・P形エミッタ層、
25・・・アノードN1層、26・・・陽電極、27・
・・陰電極、28・・・ゲート電極、29・・・トラッ
プ領域。
一実施例を示す断面図、第2図はそのターンオフ時間の
オン電圧依存性を示すグラフ、第3図は同じくそのター
ンオフ時間の印加主電圧依存性を示すグラフ、第4図は
従来のゲートターンオフサイリスタを示す断面図、第5
図はそのターンオフ時間の印加主電圧依存性を示すグラ
フである。 21・・・N形ベース層、22・・・P形ベース層、2
3・・・N形エミッタ層、24・・・P形エミッタ層、
25・・・アノードN1層、26・・・陽電極、27・
・・陰電極、28・・・ゲート電極、29・・・トラッ
プ領域。
Claims (3)
- (1)アノード短絡構造を有するゲートターンオフサイ
リスタにおいて、P形ベース層とN形ベース層の形成す
る主接合近傍の前記N形ベース層にキャリアのトラップ
領域を形成したことを特徴とするゲートターンオフサイ
リスタ。 - (2)キャリアのトラップ領域は、プロトン又はアルゴ
ンの注入により形成されたことを特徴とする特許請求の
範囲第1項記載のゲートターンオフサイリスタ。 - (3)キャリアのトラップ領域は、厚みにおいてN形ベ
ース層の1/2以内であり、この1/2以内の領域はア
ノード短絡部のない主表面側にあることを特徴とする特
許請求の範囲第1項記載のゲートターンオフサイリスタ
。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61234855A JP2604580B2 (ja) | 1986-10-01 | 1986-10-01 | アノード短絡形ゲートターンオフサイリスタ |
DE19873733100 DE3733100C3 (de) | 1986-10-01 | 1987-09-30 | Abschalt-Thyristor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61234855A JP2604580B2 (ja) | 1986-10-01 | 1986-10-01 | アノード短絡形ゲートターンオフサイリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6388863A true JPS6388863A (ja) | 1988-04-19 |
JP2604580B2 JP2604580B2 (ja) | 1997-04-30 |
Family
ID=16977404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61234855A Expired - Lifetime JP2604580B2 (ja) | 1986-10-01 | 1986-10-01 | アノード短絡形ゲートターンオフサイリスタ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2604580B2 (ja) |
DE (1) | DE3733100C3 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129879A (ja) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | 過電圧保護機能付半導体装置及びその製造方法 |
US5191438A (en) * | 1989-12-12 | 1993-03-02 | Sharp Kabushiki Kaisha | Facsimile device with skew correction and text line direction detection |
JP2009239269A (ja) * | 1998-08-05 | 2009-10-15 | Memc Electron Materials Inc | 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS649658A (en) * | 1987-07-01 | 1989-01-12 | Mitsubishi Electric Corp | Gto thyristor |
GB2213988B (en) * | 1987-12-18 | 1992-02-05 | Matsushita Electric Works Ltd | Semiconductor device |
EP0343369A1 (de) * | 1988-05-19 | 1989-11-29 | Siemens Aktiengesellschaft | Verfahren zum Herstellen eines Thyristors |
DE3832208A1 (de) * | 1988-09-22 | 1990-03-29 | Asea Brown Boveri | Steuerbares leistungshalbleiterbauelement |
US5182626A (en) * | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
JP2739002B2 (ja) * | 1991-12-20 | 1998-04-08 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
DE69319465T2 (de) * | 1992-02-20 | 1998-11-12 | Hitachi Ltd | Gate-Turn-Off-Thyristor und dessen Verwendung in Leistungwandlern |
DE19711438A1 (de) * | 1997-03-19 | 1998-09-24 | Asea Brown Boveri | Thyristor |
DE102005037573B4 (de) * | 2005-08-09 | 2007-05-31 | Infineon Technologies Ag | Thyristor mit Freiwerdeschutz in Form eines Thyristorsystems und Verfahren zur Herstellung des Thyristorsystems |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5021345A (ja) * | 1973-06-27 | 1975-03-06 | ||
JPS52113686A (en) * | 1976-03-17 | 1977-09-22 | Westinghouse Electric Corp | Method of producing semiconductor device |
JPS58114467A (ja) * | 1981-12-28 | 1983-07-07 | Toyo Electric Mfg Co Ltd | 高速ダイオ−ド |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4311534A (en) * | 1980-06-27 | 1982-01-19 | Westinghouse Electric Corp. | Reducing the reverse recovery charge of thyristors by nuclear irradiation |
DE3117202A1 (de) * | 1981-04-30 | 1982-11-18 | Brown, Boveri & Cie Ag, 6800 Mannheim | Verfahren zum einstellen der lebensdauer der minoritaetsladungstraeger in halbleiterschaltern mit protonenstrahlen |
DE3423287A1 (de) * | 1983-07-01 | 1985-01-03 | Brown, Boveri & Cie Ag, 6800 Mannheim | Halbleiter-bauelement mit mindestens einem pn-uebergang und mit in der tiefe der basisschicht scharf lokalisierten ionen, verfahren zu dessen herstellung und seine verwendung |
JPH0691244B2 (ja) * | 1984-04-27 | 1994-11-14 | 三菱電機株式会社 | ゲートターンオフサイリスタの製造方法 |
GB2171555A (en) * | 1985-02-20 | 1986-08-28 | Philips Electronic Associated | Bipolar semiconductor device with implanted recombination region |
-
1986
- 1986-10-01 JP JP61234855A patent/JP2604580B2/ja not_active Expired - Lifetime
-
1987
- 1987-09-30 DE DE19873733100 patent/DE3733100C3/de not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5021345A (ja) * | 1973-06-27 | 1975-03-06 | ||
JPS52113686A (en) * | 1976-03-17 | 1977-09-22 | Westinghouse Electric Corp | Method of producing semiconductor device |
JPS58114467A (ja) * | 1981-12-28 | 1983-07-07 | Toyo Electric Mfg Co Ltd | 高速ダイオ−ド |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129879A (ja) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | 過電圧保護機能付半導体装置及びその製造方法 |
US5191438A (en) * | 1989-12-12 | 1993-03-02 | Sharp Kabushiki Kaisha | Facsimile device with skew correction and text line direction detection |
JP2009239269A (ja) * | 1998-08-05 | 2009-10-15 | Memc Electron Materials Inc | 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 |
Also Published As
Publication number | Publication date |
---|---|
DE3733100C3 (de) | 1997-01-02 |
DE3733100A1 (de) | 1988-04-14 |
JP2604580B2 (ja) | 1997-04-30 |
DE3733100C2 (ja) | 1993-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Deboy et al. | A new generation of high voltage MOSFETs breaks the limit line of silicon | |
JP3507732B2 (ja) | 半導体装置 | |
US20170294521A1 (en) | Method for manufacturing a semiconductor device having a super junction mosfet | |
US7307289B2 (en) | Pressed-contact type semiconductor device | |
JP2006332127A (ja) | 電力用半導体装置 | |
JPS6388863A (ja) | ゲ−トタ−ンオフサイリスタ | |
JP2002517097A (ja) | パワーダイオード構造体 | |
US20150279985A1 (en) | Trench transistor device | |
JP2002530869A (ja) | 誘電性または半絶縁性シールド構造体を有する半導体構成素子 | |
JP3793841B2 (ja) | 接合型fet半導体装置 | |
RU2274929C2 (ru) | Полупроводниковый элемент и способ его изготовления | |
US4236169A (en) | Thyristor device | |
US4952990A (en) | Gate turn-off power semiconductor component | |
US6614087B1 (en) | Semiconductor device | |
KR102433407B1 (ko) | 전력 반도체 장치 및 그 제조 방법 | |
JP6246979B1 (ja) | Mosfet及び電力変換回路 | |
US7705369B2 (en) | High-voltage diode with optimized turn-off method and corresponding optimization method | |
US11990543B2 (en) | Power transistor with soft recovery body diode | |
KR20140080018A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2504609B2 (ja) | 半導体装置 | |
JP2674641B2 (ja) | ゲートターンオフサイリスタ | |
Bauer | Conceptual study of sub-600 V IGBTs | |
JPS63288064A (ja) | 複合サイリスタ | |
JPS60260151A (ja) | 半導体装置 | |
JPH10190012A (ja) | 高耐圧半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |