JPWO2019049251A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2019049251A1
JPWO2019049251A1 JP2019540192A JP2019540192A JPWO2019049251A1 JP WO2019049251 A1 JPWO2019049251 A1 JP WO2019049251A1 JP 2019540192 A JP2019540192 A JP 2019540192A JP 2019540192 A JP2019540192 A JP 2019540192A JP WO2019049251 A1 JPWO2019049251 A1 JP WO2019049251A1
Authority
JP
Japan
Prior art keywords
type
layer
semiconductor device
surface side
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019540192A
Other languages
English (en)
Other versions
JP6739659B2 (ja
Inventor
毅 大佐賀
毅 大佐賀
保夫 阿多
保夫 阿多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019049251A1 publication Critical patent/JPWO2019049251A1/ja
Application granted granted Critical
Publication of JP6739659B2 publication Critical patent/JP6739659B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

半導体装置（１０）は、Ｎ−型ドリフト層（１）の上面側に、Ｐ型ウェル層（２）、Ｎ型エミッタ層（３）、ゲート絶縁膜（４）およびゲート電極（５ａ，５ｂ）を備え、Ｎ−型ドリフト層（１）の下面側に、Ｎ型バッファ層（６）と、Ｐ型コレクタ層（７）と、Ｎ＋＋型層（８）とを備える。Ｎ＋＋型層（８）は、Ｎ型バッファ層（６）内に部分的に形成されている。Ｎ＋＋型層（８）は、不純物濃度がＮ型バッファ層（６）の不純物濃度よりも高く、且つ、Ｐ型コレクタ層（７）の不純物濃度以上の不純物濃度を有している。

Description

本発明は、半導体装置に関し、特に、ライトパンチスルー型の絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）に関するものである。
インバータ等の電力変換装置に用いられる半導体装置として、ＩＧＢＴが広く用いられている。近年、電力変換装置の大容量化および高電流密度化の要求が高まっており、ＩＧＢＴの素子構造に改良が加えられている。例えば下記の特許文献１には、ＩＧＢＴのＰ型コレクタ層とＮ型バッファ層との境界部分に、Ｎ型バッファ層よりも不純物濃度の高いＮ＋＋型領域が形成された構造が開示されている。この構造により、ＩＧＢＴのスイッチング動作時における電力損失を低減することができる。
特開平９−３０７１０４号公報
一般に、インバータの定格電流を拡大するために、複数のＩＧＢＴ素子を並列接続させることが行われている。その場合、各ＩＧＢＴ素子のオン電圧のばらつきがあると、各ＩＧＢＴ素子に流れる電流に偏りが生じ、特定のＩＧＢＴ素子に電流が集中し、当該ＩＧＢＴ素子が破壊されるおそれがある。そのため、並列接続する複数のＩＧＢＴ素子は、特性のばらつきが小さいことが必要とされる。
特に、並列接続された複数のＩＧＢＴ素子が、温度の上昇につれてオン電圧が下がる特性を持つ（つまり、オン電圧が負の温度係数を持つ）場合には、各ＩＧＢＴ素子の温度にばらつきが生じたときに電流集中が起こりやすく、それがインバータの大容量化の障害となっていた。
電流集中を抑制するために、ＩＧＢＴ素子のオン電圧に正の温度係数を持たせる場合、一般的に、Ｐ型コレクタ層の不純物濃度を低くし、下面側（コレクタ層側）からのホールの注入を抑制する必要がある。しかし、Ｐ型コレクタ層の不純物濃度を低くすると、短絡動作時に遮断可能電流値が低下するという問題が生じる。
本発明は以上のような課題を解決するためになされたものであり、並列接続時に特定の素子への電流集中を抑制することが可能な半導体装置を提供することを目的とする。
本発明に係る半導体装置は、Ｎ−型ドリフト層と、前記Ｎ−型ドリフト層の上面側の表層部に形成されたＰ型ウェル層と、前記Ｐ型ウェル層の表層部に形成されたＮ型エミッタ層と、前記Ｎ−型ドリフト層、前記Ｐ型ウェル層および前記Ｎ型エミッタ層が形成された半導体層の上面側に形成されたゲート電極と、前記Ｎ−型ドリフト層の下面側に形成されたＮ型バッファ層と、前記Ｎ型バッファ層の下面側に形成されたＰ型コレクタ層と、前記Ｎ型バッファ層内に部分的に形成され、不純物濃度が前記Ｎ型バッファ層の不純物濃度よりも高く、且つ、前記Ｐ型コレクタ層の不純物濃度以上の不純物濃度を有するＮ＋＋型層と、を備えるものである。
本発明によれば、Ｎ＋＋型層によって、半導体装置の下面側から注入されるホールの量が抑制され、それによりクロスポイント電流値が低くなる。よって、複数の半導体装置を並列接続した状態で、電流集中により特定の半導体装置が発熱しても、その半導体装置を流れる電流に負帰還がかかるため、電流集中による破壊を防止できる。また、Ｎ＋＋型層の不純物濃度を、Ｐ型コレクタ層の不純物濃度以上にすることで、Ｎ＋＋型層形成時の不純物の注入量にばらつきが生じても、半導体装置のオン電圧を安定させることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る半導体装置の構造を示す断面図である。 クロスポイント電流値の定義を説明するための図である。 実施の形態１に係る半導体装置における不純物濃度分布の一例を示す図である。 実施の形態１に係る半導体装置における不純物濃度分布の一例を示す図である。 半導体装置のクロスポイント電流値と、短絡動作時における半導体装置の裏面近傍の電界強度との関係を示す図である。 実施の形態２に係る半導体装置の構造を示す断面図である。 本発明をプレーナゲート型ＩＧＢＴに適用した場合の構成を示す断面図である。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置１０の構造を示す断面図である。当該半導体装置１０は、ライトパンチスルー型のトレンチゲート型ＩＧＢＴである。
半導体装置１０は、例えばシリコン基板などの半導体層から成るＮ−型ドリフト層１を有しており、Ｎ−型ドリフト層１の表層部には、Ｐ型ウェル層２が形成されている。Ｐ型ウェル層２の表層部には、部分的にＮ型エミッタ層３が形成されている。ここで、Ｎ−型ドリフト層１、Ｐ型ウェル層２およびＮ型エミッタ層３が形成された半導体層において、Ｐ型ウェル層２およびＮ型エミッタ層３が形成された側の面を「上面」、その反対側の面を「下面」あるいは「裏面」と定義する。
Ｎ−型ドリフト層１、Ｐ型ウェル層２およびＮ型エミッタ層３が形成された半導体層の上面側には、ゲート絶縁膜４を介してゲート電極５ａ，５ｂが形成されている。本実施の形態の半導体装置１０はトレンチゲート型ＩＧＢＴであるため、当該半導体層にはＰ型ウェル層２を貫通する複数のトレンチが形成されており、各トレンチ内に、ゲート絶縁膜４を介してゲート電極５ａまたは５ｂが形成されている。つまり、ゲート電極５ａ，５ｂは、Ｐ型ウェル層２の上面からＮ−型ドリフト層１に達する深さを有している。Ｎ−型ドリフト層１の下面側には、Ｎ型バッファ層６が形成されている。さらに、Ｎ型バッファ層６の下面側には、Ｐ型コレクタ層７が形成されている。
ゲート電極５ａは、Ｎ型エミッタ層３を貫通するトレンチ内に形成されている。つまり、ゲート電極５ａは、ゲート絶縁膜４を介して、Ｎ型エミッタ層３と、Ｎ型エミッタ層３の下のＰ型ウェル層２と、Ｐ型ウェル層２の下のＮ−型ドリフト層１とに跨がって対向するように延びている。ゲート電極５ａにしきい値電圧以上の電圧が印加されると、Ｎ型エミッタ層３の下のＰ型ウェル層２に、Ｎ型エミッタ層３とＮ−型ドリフト層１との間を導通させるチャネルが形成され、ＩＧＢＴセルがオン状態となる。
一方、ゲート電極５ｂは、Ｐ型ウェル層２のＮ型エミッタ層３が無い部分を貫通するトレンチ内に形成されている。つまり、ゲート電極５ｂは、ゲート絶縁膜４を介してＮ型エミッタ層３に対向していない。そのため、ゲート電極５ｂは配設されたセルは、ＩＧＢＴとして機能しない。以下、ゲート電極５ｂが配設されたセル（Ｎ型エミッタ層３を有しないセル）を「ダミーセル」と称し、ゲート電極５ｂを「ダミーゲート電極」と称す。
ここで、ＩＧＢＴ素子のオン電圧の温度係数の正負を定量的に評価するための指標として、「クロスポイント電流値」（ＩＣＰ）を定義する。クロスポイント電流値は、常温時（例えば２５℃）と高温時（例えば１５０℃）とでオン電圧が同一となる電流値として定義される。
図２に、常温時（２５℃）および高温時（１５０℃）における、ＩＧＢＴのオン電圧ＶＣＥ（コレクタ−エミッタ間電圧）とコレクタ電流ＩＣとの関係を示す。図２に示すように、コレクタ電流ＩＣがクロスポイント電流値ＩＣＰに等しいときは、オン電圧ＶＣＥは常温時と高温時とで等しい。コレクタ電流ＩＣがクロスポイント電流値ＩＣＰよりも大きいときは、オン電圧ＶＣＥは常温時よりも高温時の方が高くなり、コレクタ電流ＩＣがクロスポイント電流値ＩＣＰよりも小さいときは、オン電圧ＶＣＥは常温時よりも高温時の方が低くなる。
本実施の形態では、半導体装置１０のクロスポイント電流値を、定格電流よりも低い値に設定する。この場合、複数の半導体装置１０を並列接続した状態で、電流集中によって特定の半導体装置１０が発熱すると、その半導体装置１０を流れる電流に負帰還がかかるため、電流集中による破壊を防止できる。クロスポイント電流値は、半導体装置１０の下面側（Ｐ型コレクタ層７側）から注入されるホールを抑制することによって、低下させることができる。
次に、半導体装置１０の形成方法について説明する。まず、シリコン基板などから成るＮ−型ドリフト層１の上面側に、Ｐ型ウェル層２、Ｎ型エミッタ層３、ゲート絶縁膜４、ゲート電極５ａおよびダミーゲート電極５ｂ等を形成する。これらの形成手法は、公知の技術と同様でよいため、詳細な説明は省略する。
その後、Ｎ−型ドリフト層１の下面側に、例えばＰ（リン）をイオン注入することによって、Ｎ型バッファ層６を形成する。続いて、Ｎ型バッファ層６の下面側に、写真製版技術を用いた選択的なイオン注入によりＰを追加注入することで、Ｎ型バッファ層６の一部にＮ＋＋型層８を形成する。さらに、Ｎ−型ドリフト層１の下面側に、例えばＢ（ホウ素）をイオン注入することで、Ｐ型コレクタ層７を形成する。
Ｎ＋＋型層８を形成するＰのイオン注入における加速エネルギーは、Ｎ型バッファ層６を形成するＰのイオン注入における加速エネルギーよりも低く、且つ、Ｐ型コレクタ層７を形成するＢのイオン注入における加速エネルギーよりも高くする。それにより、Ｎ＋＋型層８は、Ｎ型バッファ層６とＰ型コレクタ層７との境界近傍に形成される。また、Ｎ＋＋型層８を形成するためのＰの注入量（ドーズ量）は、Ｐ型コレクタ層７を形成するためのＢの注入量と等しいかそれよりも多くする。つまり、Ｎ＋＋型層８の不純物濃度を、Ｐ型コレクタ層７の不純物濃度以上にする。
半導体装置１０の不純物濃度分布の一例を、図３および図４に示す。図３は、図１のＡ１−Ａ２線に沿った断面、すなわちＮ＋＋型層８が形成されていない領域におけるＮ−型ドリフト層１、Ｎ型バッファ層６およびＰ型コレクタ層７の断面の不純物濃度分布を示している。図４は、図１のＢ１−Ｂ２線に沿った断面、すなわちＮ＋＋型層８が形成された領域におけるＮ−型ドリフト層１、Ｎ型バッファ層６およびＰ型コレクタ層７の断面の不純物濃度分布を示している。この例では、図４のように、Ｎ＋＋型層８の不純物濃度を、Ｐ型コレクタ層７の不純物濃度よりも大きくしている。
Ｎ型バッファ層６、Ｐ型コレクタ層７、Ｎ＋＋型層８を形成した後、Ｎ−型ドリフト層１の下面側に、レーザーアニール等の活性化処理を施すことで、Ｎ型バッファ層６、Ｐ型コレクタ層７およびＮ＋＋型層８層を活性化させる。その結果、図１に示した半導体装置１０が得られる。
本実施の形態のように、Ｎ型バッファ層６内にＮ＋＋型層８を部分的に形成することで、半導体装置１０のオン動作時にＰ型コレクタ層７側から注入されるホールの量が抑制され、半導体装置１０のクロスポイント電流値を低くできる。半導体装置１０のクロスポイント電流値を定格電流よりも低くすることで、複数の半導体装置１０を並列接続したときに、電流集中によって特定の半導体装置１０が発熱したとしても、その半導体装置１０を流れる電流に負帰還がかかり、電流集中による破壊が防止される。また、半導体装置１０のチップ温度のアンバランスが抑制されるため、並列接続時のチップの温度がより安定する。また、Ｎ＋＋型層８の不純物濃度を、Ｐ型コレクタ層７の不純物濃度以上にすることで、Ｎ＋＋型層８を形成する際のＰの注入量にばらつきが生じても、半導体装置１０のオン電圧を安定させることができる。
図５は、半導体装置１０のクロスポイント電流値（常温を２５℃、高温を１５０℃と設定）と、常温での短絡動作時における半導体装置１０の裏面近傍（Ｎ型バッファ層６の近傍）の電界強度との関係を示すシミュレーション結果である。図５には、比較のため、従来構造（図１からＮ＋＋型層８を省略した構造）におけるシミュレーション結果も示している。半導体装置１０の裏面側の電界強度が増加すると、短絡電流を遮断できずにチップが破壊してしまう恐れがあるが、本実施の形態に係る半導体装置１０では、裏面側にＮ＋＋型層８を設けられていることで、従来構造よりも裏面側の電界強度の増加を抑制しながら、クロスポイント電流値を低くすることができる。
また、Ｎ＋＋型層８を形成するＰのイオン注入における加速エネルギーを、Ｐ型コレクタ層７を形成するＢのイオン注入における加速エネルギーよりも高くすることで、Ｐ型コレクタ層７は半導体装置１０の裏面全体に形成される。それにより、Ｐ型コレクタ層７と例えばＡｌ（アルミニウム）で形成される裏面電極（コレクタ電極）との間の接続を、低抵抗なオーミック接合とすることができ、オン電圧の増加を抑制できる。
＜実施の形態２＞
図６は、実施の形態２に係る半導体装置１０の構造を示す断面図である。図６においては、図１に示したものと同様の要素には、図１と同一の符号を付している。
図６に示すように、実施の形態２の半導体装置１０では、Ｎ＋＋型層８が、Ｎ型エミッタ層３を有するＩＧＢＴセルには形成されず、Ｎ型エミッタ層３を有しないダミーセル（ダミーゲート電極５ｂを有するセル）のみに形成される。それにより、Ｎ＋＋型層８は、Ｎ型エミッタ層３の真下の領域を避けるように配置される。
半導体装置１０のオン動作時には、Ｎ型エミッタ層３の真下の領域で電子電流が多くなるが、Ｎ型エミッタ層３の真下の領域を避けるようにＮ＋＋型層８を配置することで、半導体装置１０の短絡動作時における裏面近傍の電界強度は抑制される。それにより、半導体装置１０の短絡動作時の遮断可能電流が大きくなるという効果が得られる。
図６では、Ｎ＋＋型層８をダミーセル内にのみ形成したが、Ｎ＋＋型層８がＮ型エミッタ層３の真下の領域にまで達しない程度に、ダミーセルの外側にまでＮ＋＋型層８が延びていてもよい。
また、上の説明では、Ｎ−型ドリフト層１の材料の例としてシリコンを挙げたが、それに限定されるものではなく、例えば炭化珪素、窒化ガリウム系材料、ダイヤモンドなどのワイドバンドギャップ半導体をＮ−型ドリフト層１の材料としてもよい。
また、図１および図６では、本発明をトレンチゲート型ＩＧＢＴに適用した例を示したが、本発明はトレンチゲート型ＩＧＢＴへの適用に限定されるものではなく、プレーナゲート型ＩＧＢＴにも適用可能である。例えば、上記の実施の形態２をプレーナゲート型ＩＧＢＴに適用した場合の構成を、図７に示す。すなわち、図７では、Ｎ＋＋型層８を、Ｎ型エミッタ層３を有するＩＧＢＴセルには形成せず、Ｎ型エミッタ層３を有しないダミーセル（ダミーゲート電極５ｂを有するセル）のみに形成している。なお、図７においては、図６に示したものと同様の要素には、図６と同一の符号を付している。
図７において、ゲート電極５ａおよびダミーゲート電極５ｂは、Ｎ−型ドリフト層１、Ｐ型ウェル層２およびＮ型エミッタ層３が形成された半導体層の上面上に平面的に形成されている。そのうちのゲート電極５ａは、ゲート絶縁膜４を介して、Ｎ型エミッタ層３と、当該Ｎ型エミッタ層３に隣接するＰ型ウェル層２と、当該Ｐ型ウェル層２に隣接するＮ−型ドリフト層１とに跨がって対向するように延びている。一方、ダミーゲート電極５ｂは、Ｐ型ウェル層２のＮ型エミッタ層３が無い部分と、それに隣接するＮ−型ドリフト層１とに跨がって形成されている。つまり、ダミーゲート電極５ｂは、ゲート絶縁膜４を介してＮ型エミッタ層３に対向していない。
一般に、トレンチゲート型ＩＧＢＴは集積度が高く、高電流密度化が可能であるという利点があるが、例えば、半導体装置のパッケージサイズに余裕があり、高集積化よりもチップの放熱性を重要視する等の理由でブレーナゲート型ＩＧＢＴを使用する場合がある。本発明をブレーナゲート型ＩＧＢＴに適用した場合でも、トレンチゲート型ＩＧＢＴに適用した場合と同様の効果が得られる。
図７には、実施の形態２をプレーナゲート型ＩＧＢＴに適用した例を示したが、もちろん実施の形態１もプレーナゲート型ＩＧＢＴに適用可能である。すなわち、プレーナゲート型ＩＧＢＴに本発明をする場合、Ｎ＋＋型層８の一部を、Ｎ型エミッタ層３を有するＩＧＢＴセルに形成してもよい。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１０ 半導体装置、１ Ｎ−型ドリフト層、２ Ｐ型ウェル層、３ Ｎ型エミッタ層、４ ゲート絶縁膜、５ａ ゲート電極、５ｂ ダミーゲート電極、６ Ｎ型バッファ層、７ Ｐ型コレクタ層、８ Ｎ＋＋型層。

Claims (3)

  1. Ｎ−型ドリフト層（１）と、
    前記Ｎ−型ドリフト層（１）の上面側の表層部に形成されたＰ型ウェル層（２）と、
    前記Ｐ型ウェル層（２）の表層部に形成されたＮ型エミッタ層（３）と、
    前記Ｎ−型ドリフト層（１）、前記Ｐ型ウェル層（２）および前記Ｎ型エミッタ層（３）が形成された半導体層の上面側に形成されたゲート電極（５ａ，５ｂ）と、
    前記Ｎ−型ドリフト層（１）の下面側に形成されたＮ型バッファ層（６）と、
    前記Ｎ型バッファ層（６）の下面側に形成されたＰ型コレクタ層（７）と、
    前記Ｎ型バッファ層（６）内に部分的に形成され、不純物濃度が前記Ｎ型バッファ層（６）の不純物濃度よりも高く、且つ、前記Ｐ型コレクタ層（７）の不純物濃度以上の不純物濃度を有するＮ＋＋型層（８）と、
    を備えることを特徴とする半導体装置（１０）。
  2. 前記Ｎ＋＋型層（８）は、前記Ｎ型エミッタ層（３）の真下の領域を避けるように配設されている、
    請求項１に記載の半導体装置（１０）。
  3. 前記半導体装置（１０）は、
    絶縁膜を介して前記ゲート電極（５ａ）に対向する前記Ｎ型エミッタ層（３）を有するセルと、
    絶縁膜を介して前記ゲート電極（５ｂ）に対向する前記Ｎ型エミッタ層（３）を有しないダミーセルと、
    を含み、
    前記Ｎ＋＋型層（８）は、前記ダミーセル内のみに形成されている、
    請求項１に記載の半導体装置（１０）。
JP2019540192A 2017-09-07 2017-09-07 半導体装置 Active JP6739659B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/032213 WO2019049251A1 (ja) 2017-09-07 2017-09-07 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019049251A1 true JPWO2019049251A1 (ja) 2019-12-12
JP6739659B2 JP6739659B2 (ja) 2020-08-12

Family

ID=65633798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019540192A Active JP6739659B2 (ja) 2017-09-07 2017-09-07 半導体装置

Country Status (5)

Country Link
US (1) US11069769B2 (ja)
JP (1) JP6739659B2 (ja)
CN (1) CN111066148B (ja)
DE (1) DE112017008011T5 (ja)
WO (1) WO2019049251A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7290973B2 (ja) * 2019-03-27 2023-06-14 ローム株式会社 半導体装置
JP2022155345A (ja) * 2021-03-30 2022-10-13 有限会社Mtec パワー半導体及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3081739B2 (ja) * 1992-10-20 2000-08-28 三菱電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP3352592B2 (ja) * 1996-05-16 2002-12-03 三菱電機株式会社 半導体装置およびその製造方法
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
JP4229033B2 (ja) * 2004-09-17 2009-02-25 株式会社デンソー 絶縁ゲート型バイポーラトランジスタの製造方法
JP2006173297A (ja) 2004-12-15 2006-06-29 Denso Corp Ｉｇｂｔ
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20200373382A1 (en) 2020-11-26
CN111066148B (zh) 2023-10-13
CN111066148A (zh) 2020-04-24
US11069769B2 (en) 2021-07-20
WO2019049251A1 (ja) 2019-03-14
JP6739659B2 (ja) 2020-08-12
DE112017008011T5 (de) 2020-07-09

Similar Documents

Publication Publication Date Title
JP5365009B2 (ja) 半導体装置およびその製造方法
JP6676988B2 (ja) 半導体装置
JP6165271B2 (ja) 電力用半導体装置
JP6824135B2 (ja) 半導体装置及びその製造方法
JP5256357B2 (ja) 半導体装置
JP2020047789A (ja) 半導体装置
JPWO2014199465A1 (ja) 半導体装置
JP2020047790A (ja) 半導体装置
JP2002319676A (ja) 半導体装置とその製造方法およびその制御方法
JP2010283132A (ja) 半導体装置
JPWO2015114748A1 (ja) 電力用半導体装置
JP6721648B2 (ja) 半導体装置
JP2019169575A (ja) 半導体装置
JP2017011001A (ja) 半導体装置
JP5822032B2 (ja) 半導体装置の製造方法
KR20150076715A (ko) 전력 반도체 소자
JP2016195271A (ja) 半導体装置
WO2016113865A1 (ja) 半導体装置及びその製造方法
JP2018078216A (ja) 半導体装置およびその製造方法
JP7246983B2 (ja) 半導体装置
JP6739659B2 (ja) 半導体装置
WO2021005903A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2004247593A (ja) 半導体装置及びその製造方法
JP2005252212A (ja) 逆阻止型半導体装置およびその製造方法
JP2017188569A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200721

R150 Certificate of patent or registration of utility model

Ref document number: 6739659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250