JP2001135831A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001135831A
JP2001135831A JP31542799A JP31542799A JP2001135831A JP 2001135831 A JP2001135831 A JP 2001135831A JP 31542799 A JP31542799 A JP 31542799A JP 31542799 A JP31542799 A JP 31542799A JP 2001135831 A JP2001135831 A JP 2001135831A
Authority
JP
Japan
Prior art keywords
region
lifetime
electrode
concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31542799A
Other languages
English (en)
Other versions
JP4653273B2 (ja
Inventor
Isao Yoshikawa
功 吉川
Michio Nemoto
道生 根本
Takashi Fujii
岳志 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP31542799A priority Critical patent/JP4653273B2/ja
Priority to EP00309457A priority patent/EP1098371B1/en
Priority to DE60028157T priority patent/DE60028157T2/de
Priority to US09/705,648 priority patent/US6870199B1/en
Publication of JP2001135831A publication Critical patent/JP2001135831A/ja
Application granted granted Critical
Publication of JP4653273B2 publication Critical patent/JP4653273B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 簡便な方法で電極部付近の電流集中を防い
で、逆回復耐量を向上させること。 【解決手段】 ライフタイムの短い調整領域１０を、ア
ノード電極４を半導体基板１内へ投影させた場合の電極
端部を跨いだ領域で、かつ、基板深さ方向に位置する高
濃度のｐ型アノード領域２と低濃度の半導体層１１との
境界部６を含む領域に形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、逆回復破壊を防止
することが可能な半導体装置に関し、特に、整流作用を
持つダイオード等の電極部付近での電流集中の緩和を図
ることが可能な半導体装置に関する。
【０００２】
【従来の技術】近年、パワー半導体デバイスの低損失
化、高速スイッチング化、および、周辺回路の低インダ
クタンス化、スナバレス化等により、パワースイッチン
グデバイスと組み合わせて使用されるダイオード（フリ
ーホイーリングダイオード：ＦＷＤ）の逆回復過程の特
性改善（逆回復耐量、逆回復損失、ソフトスイッチング
化等）が求められている。
【０００３】特に、逆回復耐量に関する逆回復電流時間
変化量［ｄｌ／ｄｔ］は、年々大きくなる傾向にあり、
ｄｌ／ｄｔ耐量の向上が必要不可欠となっている。
【０００４】図１７は、基本的なＰ−ｉ−ｎダイオード
の素子断面構造を示す。
【０００５】ｎ型半導体基板１の一方の主表面にはｐ型
アノード層２が形成され、他方の主表面にはｎ型カソー
ド層３が形成されている。
【０００６】ダイオード素子に順方向バイアス［Ｐ型ア
ノード層に正電圧、ｎ型カソード層に負電圧］された場
合、ｐ型アノード層２とｎ型半導体基板１とで形成され
るｐｎ接合にかかる順方向電圧（シリコン半導体の場
合）が約０．６Ｖ以上の電圧になると、ｐ型アノード層
２から半導体基板１に正孔が注入され、ｎ型カソード層
３から半導体基板１に電気的な中性条件を満たすように
電子が注入される（以降、半導体基板１に過剰に蓄積さ
れた電子・正孔を指して、蓄積キャリアと称す）。その
結果、半導体基板１は、伝導度変調を起こし、その抵抗
は極めて小さくなり、導通状態となる。
【０００７】
【発明が解決しようとする課題】一般的に、アノード電
極は、一方の主表面のうち耐圧構造部を除く部分にしか
形成されないにもかかわらず、カソード電極は表面全面
に形成されるため、耐圧構造下の部分にも蓄積キャリア
が存在する。
【０００８】順方向バイアス状態から逆方向バイアス状
態に遷移する過程において、逆回復過程を通る。これ
は、順方向バイアス時に、ｎ型半導体基板１に注入され
ていた過剰キャリアの蓄積効果のために、逆バイアスに
しても蓄積されていた過剰キャリアが消滅するまで、短
時間の間、逆方向に電流が流れつづける（短絡状態）現
象である。
【０００９】逆回復破壊は、一般的にダイオードの活性
領域と耐圧構造領域の境界部分で発生し、破壊の原因は
上記境界部分で発生する電界集中と電流集中による熱的
破壊である。
【００１０】電界集中は、アノード領域の終端部分に形
成される円筒形状あるいは、球面形状のｐｎ接合が原因
となっており、電流集中は、耐圧構造下部に存在する過
剰キャリアが、逆回復時にアノード電極に向かって流れ
ることが原因である。
【００１１】従来においては、アノード領域の終端部分
のみｐｎ接合を深くすることで電界集中を緩和する手法
が採られたり、アノード電極がアノード領域に接触する
部分をアノード領域の終端部分から離すことによって、
電界集中が発生する領域と電流集中が発生する領域とを
分離する手法が採られている。
【００１２】しかし、両手法とも電流集中の発生自体を
緩和していないため、逆回復耐量の向上には限界があ
る。
【００１３】そこで、本発明の目的は、簡便な方法で電
極部付近の電流集中を防ぎ、逆回復耐量を向上させるこ
とが可能な半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明は、半導体基板を
構成する低濃度の第１導電領域内に高濃度の第２導電領
域が選択的に形成され、前記高濃度の第２導電領域と電
気的に接触する電極が前記半導体基板の面上に設けられ
た半導体装置であって、前記半導体基板内は、ライフタ
イムが少なくとも２種以上になるように制御された調整
領域を有し、前記ライフタイムの短い調整領域を、前記
電極部を前記半導体基板内へ投影させた場合の電極端部
を跨いだ領域で、かつ、基板深さ方向に位置する前記高
濃度の第２導電領域と前記低濃度の第１導電領域との境
界部を含む領域に形成することよって、半導体装置を構
成する。
【００１５】ここで、前記ライフタイムの短い領域は、
素子終端部に近い位置の電極部を前記半導体基板内へ投
影させた場合の電極端部を跨いだ領域で、かつ、基板深
さ方向に位置する前記高濃度の第２導電領域と前記低濃
度の第１導電領域との境界部を含む領域に形成する。
【００１６】前記ライフタイムの分布は、前記半導体基
板の前記電極側の基板表面に対して、９０度の角度をも
つ。
【００１７】前記ライフタイムの短い領域の前記高濃度
の第２導電領域が形成されている基板表面からの深さを
Ｄａとし、前記ライフタイムの短い領域のキャリアの拡
散長をＬｓとすると、 Ｄａ＞Ｌｓ＋Ｘｊ （ただし、Ｘｊは、高濃度の第２導電領域と低濃度の第
１導電領域とで形成されるｐｎ接合の深さ）として表さ
れる。
【００１８】前記ライフタイムの短い領域で、前記電極
と重なる部分の幅をＬａとし、ライフタイムの最も短い
領域のキャリアの拡散長をＬｓとすると、 Ｌａ＞Ｌｓ として表される。
【００１９】前記ライフタイムの短い領域で、前記電極
と重ならない部分の幅をＬｂとし、前記ライフタイムの
最も長い領域のキャリアの拡散長をＬｈとすると、 Ｌｂ＞Ｌｈ として表される。
【００２０】前記ライフタイムの短い領域は、粒子線を
用いて形成してもよい。
【００２１】前記粒子線は、前記基板表面側から照射し
てもよい 前記粒子線は、Ｈｅ2+イオン又はプロトンとしてもよい 前記ライフタイムの短い領域は、１×１０10ｃｍ-2以上
のＨｅ2+イオン照射量で形成してもよい 前記ライフタイムの短い領域は、平均ライフタイムが、
ライフタイムの長い領域の平均ライフタイムの１／３以
下である。
【００２２】前記半導体基板は、低濃度の半導体層にア
ノード領域が選択的に形成され、該アノード領域と電気
的に接触するアノード電極が前記半導体基板の一方の面
上に設けられたダイオードとして構成され、前記ライフ
タイムの短い調整領域を、前記アノード電極を前記半導
体基板内へ投影させた場合のアノード電極端部を跨いだ
領域で、かつ、基板深さ方向に位置する前記アノード領
域と前記低濃度の半導体層との境界部を含む領域に形成
する。
【００２３】
【発明の実施の形態】［第１の例］本発明の第１の実施
の形態を、図１〜図６に基づいて説明する。
【００２４】（半導体基板構造）まず、本発明に係る半
導体装置としてのダイオードの構成を、図１に基づいて
説明する。
【００２５】半導体基板を構成するｎ型半導体基板１
は、低濃度の半導体層として形成されている。このｎ型
半導体基板１の一方の面側には、高濃度の導電領域とし
てのｐ型アノード層２が選択的に形成されている。ま
た、ｎ型半導体基板１の他面には、高濃度の導電領域と
してのｎ型カソード層３が形成されている。
【００２６】ｐ型アノード層２の面上には、金属電極と
してのアノード電極４が形成されている。この場合、ア
ノード電極４は、ｐ型アノード層２の端部から１０μｍ
内側に入った位置から形成されている。一方、ｎ型カソ
ード層３の面上の全面に渡って、カソード電極５が形成
されている。
【００２７】ｎ型半導体基板１内は、ライフタイムが少
なくとも２種以上になるように制御されたライフタイム
調整領域が設けられている。このライフタイム調整領域
のうち、ライフタイムの短い領域１０は、アノード電極
４をｎ型半導体基板１内へ投影させた場合のアノード電
極端部を跨いだ領域であり、かつ、基板深さ方向に位置
するｐ型アノード層２とｎ型半導体基板１の低濃度の半
導体層との境界部６を含む領域に形成されている。
【００２８】ｎ型半導体基板１内において、ライフタイ
ムの短い領域１０以外の半導体層の領域は、ライフタイ
ムの長い領域１１とされている。
【００２９】ここで、ライフタイムの短い領域１０の大
きさについて調べる。ライフタイムの短い領域１０でア
ノード電極４と重なる部分の幅をＬａとし、ライフタイ
ムの短い領域でアノード電極４と重ならない部分の幅を
Ｌｂとし、ライフタイムの短い領域１０のｐ型アノード
層２の形成されている表面からの深さをＤａと表す。こ
のとき、本例では、Ｌａ＝５０μｍ、Ｌｂ＝２４００μ
ｍ、Ｄａ≒３０μｍとして構成した。なお、このような
数値は１例であり、何ら限定されるものではない。
【００３０】また、本例では、ｎ型半導体基板１の抵抗
率を約３００Ωｃｍ、厚さを約５５０μｍ，ｐ型アノー
ド層２の表面不純物濃度を約３．０×１０16ｃｍ-3で、
拡散深さを約５．０μｍ、また、ｎ型カソード層３の表
面不純物濃度を約１．０×１０20ｃｍ-3で、拡散深さを
約８０．０μｍとした。
【００３１】（製造方法）次に、半導体装置の製造方法
について説明する。ダイオードの半導体基板の製造に当
たり、ライフタイムが少なくとも２種以上になるように
制御され、そのライフタイムの短い領域１０がアノード
電極４の端部下方で、前述したように電極端部を跨い
で、かつ、境界部６を含むように形成された構造にすれ
ばよい。
【００３２】このようなライフタイムの短い領域１０
は、Ｈｅイオン照射やプロトンイオン照射のような粒子
線を利用した結晶欠陥導入法を用いることによって、簡
単に作製することが可能である。
【００３３】すなわち、Ｈｅイオンやプロトンの阻止能
力のある材料（例えば、アルミニウム金属、厚いレジス
ト膜）を用いて、ライフタイムを短くしたい部分に窓が
開けられた構造のマスクを作成する。そして、このマス
クをｎ型半導体基板１の一方のｐ型アノード層２の表面
側に設置して、このマスク上部に対して垂直な方向から
Ｈｅイオンやプロトンイオンを照射する。
【００３４】Ｈｅイオンやプロトンは、加速電圧に応じ
た飛程を有しているため、マスクの厚さが十分であれ
ば、マスクがなされていない窓部分の直下のｎ型半導体
基板１のみに照射されることになり、これにより結晶欠
陥を導入することが可能である。従って、この結晶欠陥
の部分がライフタイムの短い領域１０に相当することに
なる。
【００３５】また、ｎ型半導体基板１が厚い場合は、照
射深さを変えて数度に分けて照射を行うことによって、
結晶欠陥を導入してもよいし、照射深さを半導体基板厚
さよりも深い部分にして、Ｈｅイオン或いはプロトンを
通過させることによって結晶欠陥を導入してもよい。
【００３６】また、ライフタイムの長い部分のライフタ
イム調整を行う場合には、このようなイオン照射の前後
に、電子線照射や重金属拡散を行うことによって、半導
体基板全体のライフタイム調整を行なえばよい。
【００３７】具体的な製造方法としては、ライフタイム
の短い領域１０は、５０μｍ厚さのレジストをマスクに
してＨｅ2+イオンを照射（および熱処理）することによ
って形成し、ライフタイムの長い領域１１は、電子線照
射（および熱処理）によって形成した。このとき、Ｈｅ
2+イオンの照射量を０（なし）から１．０×１０12ｃｍ
-3の範囲で変化させることによって、ライフタイムを変
化させている。
【００３８】（実験例）次に、実験例を、図２および図
３に基づいて説明する。耐圧４５００Ｖクラスのｐ−ｉ
−ｎダイオードについての実験結果を、図２および図３
に基づいて説明する。
【００３９】図２は、図１の構造を持つ耐圧４５００Ｖ
クラスのｐ−ｉ−ｎダイオードのＨｅ2+イオン照射量
と、逆回復時の電流時間変化耐量［ｄｌ／ｄｔ耐量］と
の関係を示す。
【００４０】ライフタイムの長い領域１１のライフタイ
ムは約５μｓであり、キャリアの拡散長は約１００μｍ
である。また、他の逆回復試験条件としては、順電流は
約１７０Ａ／ｃｍ2，ＤＣ電圧２６００Ｖ、接合温度１
２５℃の条件である。
【００４１】ｐ型アノード電極４の電極端部を跨ぎ、か
つ、境界部６を含むようにライフタイムを短くすること
によって、ｄｌ／ｄｔ耐量が増加し、特にＨｅ2+イオン
照射量が１．０×１０10ｃｍ-2以上で効果が顕著に現わ
れ、１．０×１０11ｃｍ-2以上でさらに効果が健著に現
れていることがわかる。
【００４２】この照射量の場合におけるライフタイムの
短い領域１０のライフタイムは約１．５μｓ、キャリア
の拡散長は約６０μｍである。
【００４３】この実験結果から、ライフタイムの短い領
域１０のライフタイム（１．５μｓ）が、ライフタイム
の長い領域１１のライフタイム（５．０μｓ）の約１／
３以下になった場合、ｄｌ／ｄｔ耐量が顕著に増加して
いることがわかる。
【００４４】図３は、同一のダイオード素子におけるＨ
ｅ2+イオン照射量と順電圧との関係を示す。Ｈｅ2+イオ
ン照射量領域のうち、ダイオード動作する領域［活性領
域］にかかる面積は約１％程度であり、Ｈｅ2+イオン照
射は、順電圧にほとんど影響を及ぼさないことがわか
る。
【００４５】（変形例）次に、本発明の変形例を、図４
〜図６に基づいて説明する。図４〜図６は、本例の構造
を持つ耐圧４５００Ｖクラスのｐ−ｉ−ｎダイオードの
Ｈｅ2+イオン照射位置を変えた場合の例を示す。
【００４６】図４は、Ｌｂをパラメータとし、Ｌａを５
０μｍ，Ｄａを３０μｍ，Ｈｅ2+イオン照射量を１．０
×１０12ｃｍ-2に固定した場合の構造において、Ｌｂと
電流時間変化耐量［ｄｌ／ｄｔ耐量］との関係を示す。
【００４７】このときのライフタイムの長い領域１１の
キャリアの拡散長は約１００μｍであり、ライフタイム
の短い領域１０のキャリアの拡散長は約１５μｍであ
る。ｄｌ／ｄｔ耐量は、Ｌｂがライフタイムの長い領域
のキャリアの拡散長程度の長さ付近で急激に上昇してい
る。
【００４８】図５は、Ｌａをパラメータとし、Ｌｂを２
００μｍ，Ｄａを３０μｍ，Ｈｅ2+イオン照射量を１．
０×１０12ｃｍ-2に固定した場合の構造において、Ｌａ
と電流時間変化耐量［ｄｌ／ｄｔ耐量］との関係を示
す。
【００４９】このときのライフタイムの長い領域１１の
キャリアの拡散長は約１１０μｍであり、ライフタイム
の短い領域１０のキャリアの拡散長は約１５μｍであ
る。ｄｌ／ｄｔ耐量は、Ｌｂがライフタイムの短い領域
のキャリアの拡散長程度の長さ付近で急激に上昇してい
る。
【００５０】図６は、Ｄａをパラメータとし、Ｌａを１
００μｍ，Ｌｂを１００μｍ，Ｈｅ 2+イオン照射量を
１．０×１０12ｃｍ-2に固定した場合の構造において、
Ｄａと電流時間変化耐量［ｄｌ／ｄｔ耐量］との関係を
示す。
【００５１】このときのライフタイムの長い領域１１の
キャリアの拡散長は約１１０μｍであり、ライフタイム
の短い領域１０のキャリアの拡散長は約１５μｍであ
る。ｄｌ／ｄｔ耐量は、Ｄａがライフタイムの長い領域
のキャリアの拡散長程度の長さ付近で急激に上昇してい
る。
【００５２】［第２の例］次に、本発明の第２の実施の
形態を、図７〜図１３に基づいて説明する。なお、前述
した第１の例と同一部分については、同一符号を付し、
その説明は省略する。
【００５３】図７は、図１とは異なる領域にライフタイ
ムの短い領域１０を設けた場合の例である。
【００５４】このダイオード構造においては、ｐ型アノ
ード領域２の終端部と、アノード電極４の終端部とは、
３００μｍ程度離れている。
【００５５】ライフタイムの短い領域１０は、ｐ型アノ
ード領域２（ｐ−ｗｅｌｌ）の領域端部Ｐを含まない状
態で、ｐ型アノード領域２の接触するアノード（ドレイ
ン）電極４の電極端部を跨ぎ、かつ、境界部６（すなわ
ち、高濃度のｐ型アノード領域２と低濃度の半導体層と
の接触部）を含むように形成されている。なお、低濃度
の半導体層とは、ライフタイムの長い領域１１に相当す
るものであり、以下、半導体層１１とする。
【００５６】このようにライフタイムの短い領域１０を
電極端部の下方の領域内に形成することによって、逆バ
イアス時における電極端部付近での電流集中を抑制し、
逆回復（或いはターンオフ）耐量を向上させることが可
能である。
【００５７】（実験例）次に、実験例を、図８および図
９に基づいて説明する。図８は、図７のＬａ，Ｌｂ，Ｄ
ａに、具体的数値を代入した場合の例を示す。図９は、
図８に示す構造のダイオードに、Ｈｅ2+イオン照射量を
適用した場合のｐｎ接合近傍の電流密度分布をシミュレ
ートしたものである。
【００５８】ｐ型アノード領域２の領域端部Ｘは、図９
の２０００μｍの位置に相当する。アノード電極４がｐ
型アノード領域２に接触している接触部分Ｙ（すなわ
ち、境界部６）は、図９の１７００ｍの位置に相当す
る。本例では、ライフタイムの短い領域１０は、ｐ型ア
ノード領域２の領域端部Ｘを含まず、電極端部を跨い
で、アノード電極４とｐ型アノード領域２とが接触する
接触部分Ｙのみに形成されている。
【００５９】この図９の電流密度分布からわかるよう
に、アノード電極４がｐ型アノード領域２に接触してい
る接触部分Ｙのライフタイムを短くすることによって、
電極端部付近における電流集中を緩和できることがわか
る。
【００６０】（比較例）次に、従来例との比較例を、図
１０〜図１３に基づいて説明する。図１０は、従来のダ
イオード構造を示す。図１１は、図１０の構造とした場
合の電流密度分布を示す。なお、図１１は、図９と同様
に、領域端部Ｘが２０００μｍの位置に相当し、接触部
分Ｙが１７００μｍの位置に相当する。
【００６１】従来のダイオード構造では、図１１に示す
ように、電流密度は、ｐ型アノード領域２の領域端部Ｘ
ではなく、アノード電極４がｐ型アノード領域２に接触
する接触部分Ｙに集中している。これにより、従来のダ
イオード構造では、電流集中が緩和する効果はほとんど
見られないことがわかる。
【００６２】図１２は、ライフタイムの短い領域１０
を、アノード電極４の下方ではなく、ｐ型アノード領域
２の領域端部Ｘに形成した場合の例である。図１３は、
図１２の構造とした場合の電流密度分布を示す。
【００６３】この図１２のダイオード構造は、図１０と
同様に、電流密度が接触部分Ｙに集中しており、電流集
中緩和の効果はほとんど見られないことがわかる。以
下、その他の構造例について説明する。
【００６４】［第３の例］次に、本発明の第３の実施の
形態を、図１４に基づいて説明する。本例は、半導体基
板１の動作領域内部において、ｐ型アノード電極２間に
非接触の領域１５が存在するダイオードヘ適用した場合
の例である。
【００６５】ライフタイムの短い領域１０は、図１と同
様に、アノード電極４の電極端部を跨いで、ｐ型アノー
ド領域２と低濃度の半導体層１１とが接触する境界部６
に形成されている。
【００６６】ライフタイムの短い領域１０を、ｐ型アノ
ード（ｐ−ｗｅｌｌ）領域２に接触するアノード（ドレ
イン）電極４の電極端部を跨ぎ、境界部６を含んで形成
することによって、電極端部付近での電流集中を抑制
し、逆回復（或いはターンオフ）耐量を向上することが
可能である。
【００６７】また、照射領域であるライフタイムの短い
領域である半導体層１１は、動作領域の一部であるた
め、順電圧（オン電圧）の上昇はほとんど無視できる。
【００６８】［第４の例］次に、本発明の第４の実施の
形態を、図１５に基づいて説明する。本例は、金属一酸
化膜一半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）
の寄生ダイオードに適用した場合の例である。
【００６９】２０は、ｐ型ウェル領域である。２１は、
ｎ型ソース領域である。２２は、ｎ型ドレイン領域であ
る。２３は、酸化膜である。２４は、ソース電極であ
る。２５は、ドレイン電極である。
【００７０】ライフタイムの短い領域１０は、ソース電
極２４の電極端部を跨いで、ｐ型ウェル領域２０と低濃
度の半導体層１１とが接触する境界部６に形成されてい
る。
【００７１】このようにライフタイムの短い領域１０
を、ｐ型ウェル領域２０に接触するソース電極２４の電
極端部を跨ぎ、境界部６を含んで形成することによっ
て、電極端部付近での電流集中を抑制し、逆回復（或い
はターンオフ）耐量を向上することが可能である。
【００７２】また、照射領域であるライフタイムの短い
領域である半導体層１１は、動作領域の一部であるた
め、順電圧（オン電圧）の上昇はほとんど無視できる。
【００７３】［第５の例］次に、本発明の第５の実施の
形態を、図１６に基づいて説明する。本例は、ゲートタ
ーンオフサイリスタ（ＧＴＯ）に適用した場合の例であ
る。
【００７４】３０は、ｐ型ベース領域である。３１は、
ｎ型カソード領域である。３２は、ｐ型アノード層であ
る。３３は、カソード電極である。３４は、アノード電
極である。３５は、ゲート電極である。
【００７５】ライフタイムの短い領域１０は、カソード
電極３３の電極端部を跨いで、ｐ型ベース領域３０と低
濃度の半導体層１１とが接触する境界部６に形成されて
いる。
【００７６】このようにライフタイムの短い領域１０
を、ｐ型ベース領域３０に接触するカソード電極３３の
電極端部を跨ぎ、境界部６を含んで形成することによっ
て、電極端部付近での電流集中を抑制し、逆回復（或い
はターンオフ）耐量を向上することが可能である。
【００７７】また、照射領域であるライフタイムの短い
領域である半導体層１１は、動作領域の一部であるた
め、順電圧（オン電圧）の上昇はほとんど無視できる。
【００７８】なお、上記各例では、半導体基板の対向す
る面に設けられた電極間でライフタイムの調整を行う手
段について述べたが、半導体基板の片面のみに電極が設
けられた構造の場合にも、同様な作用効果を得ることが
できる。
【００７９】
【発明の効果】以上説明したように、本発明によれば、
半導体基板内に、ライフタイムが少なくとも２種以上に
なるように制御された調整領域を設けるに際して、ライ
フタイムの短い調整領域は、電極部を半導体基板内へ投
影させた場合の電極端部を跨いだ領域で、かつ、基板深
さ方向に位置する高濃度の第２導電領域と低濃度の第１
導電領域との境界部を含む領域に形成したので、半導体
基板内の電極端部付近での電流集中を抑制し、逆回復
（或いはターンオフ）耐量を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態であるｐ−ｉ−ｎダ
イオードの構造を示す断面図である。
【図２】Ｈｅ2+イオン照射量とｄｌ／ｄｔ耐量との相関
を示す特性図である。
【図３】Ｈｅ2+イオン照射量と順電圧との相関を示す特
性図である。
【図４】Ｌｂ長とｄｌ／ｄｔ耐量との相関を示す特性図
である。
【図５】Ｌａ長とｄｌ／ｄｔ耐量との相関を示す特性図
である。
【図６】Ｄａ長とｄｌ／ｄｔ耐量との相関を示す特性図
である。
【図７】本発明の第２の実施の形態であるｐ−ｉ−ｎダ
イオードの構造を示す断面図である。
【図８】図７の構造に具体的な数値を代入した構造を示
す断面図である。
【図９】図８のダイオードの電流密度分布を示す特性図
である。
【図１０】図７の比較例を示す断面図である。
【図１１】図１０の電流密度分布を示す特性図である。
【図１２】図７の比較例を示す断面図である。
【図１３】図１２の電流密度分布を示す特性図である。
【図１４】本発明の第３の実施の形態であるｐ型アノー
ド電極間に非接触の領域が存在するダイオードの構造を
示す断面図である。
【図１５】本発明の第４の実施の形態であるＭＯＳＦＥ
Ｔの寄生ダイオードの構造を示す断面図である。
【図１６】本発明の第５の実施の形態であるゲートター
ンオフサイリスタの構造を示す断面図である。
【図１７】従来における基本的なＰ−ｉ−ｎダイオード
の阻止構造を示す断面図である。
【符号の説明】
１ ｎ型半導体基板 ２ ｐ型アノード領域 ３ ｎ型カソード層 ４ アノード電極 ５ カソード電極 ６ 境界部 １０ ライフタイムの短い領域 １１ ライフタイムの長い領域（半導体層） ２０ Ｐ型ウェル領域 ２１ ｎ型ソース領域 ２２ ｎ型ドレイン領域 ２３ 酸化膜 ２４ ソース電極 ２５ ドレイン電極 ３０ ｐ型ベース領域 ３１ ｎ型カソード領域 ３２ ｐ型アノード層 ３３ カソード電極 ３４ アノード電極 ３５ ゲート電極
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/91 Ｃ (72)発明者 藤井 岳志 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 Ｆターム(参考） 5F005 AC02 AE01 AF02 AG01 AG02 GA01

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板を構成する低濃度の第１導電
    領域内に高濃度の第２導電領域が選択的に形成され、 前記高濃度の第２導電領域と電気的に接触する電極が前
    記半導体基板の面上に設けられた半導体装置であって、 前記半導体基板内は、ライフタイムが少なくとも２種以
    上になるように制御された調整領域を有し、 前記ライフタイムの短い調整領域は、前記電極部を前記
    半導体基板内へ投影させた場合の電極端部を跨いだ領域
    で、かつ、基板深さ方向に位置する前記高濃度の第２導
    電領域と前記低濃度の第１導電領域との境界部を含む領
    域に形成されたことを特徴とする半導体装置。
  2. 【請求項２】 前記ライフタイムの短い領域は、素子終
    端部に近い位置の電極部を前記半導体基板内へ投影させ
    た場合の電極端部を跨いだ領域で、かつ、基板深さ方向
    に位置する前記高濃度の第２導電領域と前記低濃度の第
    １導電領域との境界部を含む領域に形成されたことを特
    徴とする半導体装置。
  3. 【請求項３】 前記ライフタイムの分布は、前記半導体
    基板の前記電極側の基板表面に対して、９０度の角度を
    もつことを特徴とする請求項１又は２記載の半導体装
    置。
  4. 【請求項４】 前記ライフタイムの短い領域の前記高濃
    度の第２導電領域が形成されている基板表面からの深さ
    をＤａとし、前記ライフタイムの短い領域のキャリアの
    拡散長をＬｓとすると、 Ｄａ＞Ｌｓ＋Ｘｊ （ただし、Ｘｊは、高濃度の第２導電領域と低濃度の第
    １導電領域とで形成されるｐｎ接合の深さ）として表さ
    れることを特徴とする請求項１ないし３のいずれかに記
    載の半導体装置。
  5. 【請求項５】 前記ライフタイムの短い領域で、前記電
    極と重なる部分の幅をＬａとし、ライフタイムの最も短
    い領域のキャリアの拡散長をＬｓとすると、 Ｌａ＞Ｌｓ として表されることを特徴とする請求項１ないし４のい
    ずれかに記載の半導体装置。
  6. 【請求項６】 前記ライフタイムの短い領域で、前記電
    極と重ならない部分の幅をＬｂとし、前記ライフタイム
    の最も長い領域のキャリアの拡散長をＬｈとすると、 Ｌｂ＞Ｌｈ として表されることを特徴とする請求項１ないし５のい
    ずれかに記載の半導体装置。
  7. 【請求項７】 前記ライフタイムの短い領域は、粒子線
    を用いて形成されることを特徴とする請求項１ないし６
    のいずれかに記載の半導体装置。
  8. 【請求項８】 前記粒子線は、前記基板表面側から照射
    されたことを特徴とする請求項７記載の半導体装置。
  9. 【請求項９】 前記粒子線が、Ｈｅ2+イオン又はプロト
    ンであることを特徴とする請求項７又は８記載の半導体
    装置。
  10. 【請求項１０】 前記ライフタイムの短い領域が１×１
    ０10ｃｍ-2以上のＨｅ2+イオン照射量で形成されている
    ことを特徴とする請求項７又は８記載の半導体装置。
  11. 【請求項１１】 前記ライフタイムの短い領域は、平均
    ライフタイムが、ライフタイムの長い領域の平均ライフ
    タイムの１／３以下であることを特徴とする請求項１な
    いし１０のいずれかに記載の半導体装置。
  12. 【請求項１２】 前記半導体基板は、低濃度の半導体層
    にアノード領域が選択的に形成され、該アノード領域と
    電気的に接触するアノード電極が前記半導体基板の一方
    の面上に設けられたダイオードとして構成され、 前記ライフタイムの短い調整領域は、前記アノード電極
    を前記半導体基板内へ投影させた場合のアノード電極端
    部を跨いだ領域で、かつ、基板深さ方向に位置する前記
    アノード領域と前記低濃度の半導体層との境界部を含む
    領域に形成されたことを特徴とする請求項１ないし１１
    のいずれかに記載の半導体装置。
JP31542799A 1999-11-05 1999-11-05 半導体装置、および、その製造方法 Expired - Lifetime JP4653273B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31542799A JP4653273B2 (ja) 1999-11-05 1999-11-05 半導体装置、および、その製造方法
EP00309457A EP1098371B1 (en) 1999-11-05 2000-10-27 A semiconductor device with good reverse recovery withstand and the method of manufacturing the same
DE60028157T DE60028157T2 (de) 1999-11-05 2000-10-27 Halbleiteranordnung mit guter Sperrverzögerungsfestigkeit und Verfahren zur Herstellung
US09/705,648 US6870199B1 (en) 1999-11-05 2000-11-03 Semiconductor device having an electrode overlaps a short carrier lifetime region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31542799A JP4653273B2 (ja) 1999-11-05 1999-11-05 半導体装置、および、その製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008147980A Division JP5003598B2 (ja) 2008-06-05 2008-06-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2001135831A true JP2001135831A (ja) 2001-05-18
JP4653273B2 JP4653273B2 (ja) 2011-03-16

Family

ID=18065255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31542799A Expired - Lifetime JP4653273B2 (ja) 1999-11-05 1999-11-05 半導体装置、および、その製造方法

Country Status (4)

Country Link
US (1) US6870199B1 (ja)
EP (1) EP1098371B1 (ja)
JP (1) JP4653273B2 (ja)
DE (1) DE60028157T2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269522A (ja) * 2005-03-22 2006-10-05 Sanken Electric Co Ltd 半導体装置の製法及びマスク
US7282781B2 (en) 2004-05-27 2007-10-16 Fuji Electric Device Technology Co., Ltd. Semiconductor device with a short-lifetime region and manufacturing method thereof
JP2012165013A (ja) * 2012-04-26 2012-08-30 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2014135476A (ja) * 2012-12-12 2014-07-24 Fuji Electric Co Ltd 半導体装置
JP2016100455A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 半導体装置及びその製造方法
US9508870B2 (en) 2012-04-13 2016-11-29 Mitsubishi Electric Corporation Diode
US20170018659A1 (en) 2015-07-16 2017-01-19 Fuji Electric Co., Ltd. Semiconductor device
WO2018105299A1 (ja) * 2016-12-08 2018-06-14 富士電機株式会社 半導体装置の製造方法
US10867798B2 (en) 2016-12-08 2020-12-15 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4653273B2 (ja) 1999-11-05 2011-03-16 富士電機システムズ株式会社 半導体装置、および、その製造方法
GB0130018D0 (en) 2001-12-15 2002-02-06 Koninkl Philips Electronics Nv Semiconductor devices and their manufacture
US8669554B2 (en) 2006-05-10 2014-03-11 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
US7880166B2 (en) * 2006-05-10 2011-02-01 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
EP2330617A4 (en) 2008-09-01 2012-01-25 Rohm Co Ltd SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
CN102064202B (zh) * 2009-11-12 2013-01-09 上海华虹Nec电子有限公司 应用于锗硅三极管的轻掺杂二极管结构
JP5450490B2 (ja) * 2011-03-24 2014-03-26 株式会社東芝 電力用半導体装置
CN103426936B (zh) * 2013-08-22 2015-10-21 电子科技大学 一种垂直型恒流二极管及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988772A (en) * 1974-05-28 1976-10-26 General Electric Company Current isolation means for integrated power devices
US3988771A (en) * 1974-05-28 1976-10-26 General Electric Company Spatial control of lifetime in semiconductor device
US4165517A (en) * 1977-02-28 1979-08-21 Electric Power Research Institute, Inc. Self-protection against breakover turn-on failure in thyristors through selective base lifetime control
US4567430A (en) * 1981-09-08 1986-01-28 Recognition Equipment Incorporated Semiconductor device for automation of integrated photoarray characterization
US4811072A (en) * 1982-09-24 1989-03-07 Risberg Robert L Semiconductor device
KR930003555B1 (ko) * 1988-12-16 1993-05-06 산켄 덴끼 가부시끼가이샤 반도체 장치의 제조방법
US5243205A (en) * 1989-10-16 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device with overvoltage protective function
US5210601A (en) * 1989-10-31 1993-05-11 Kabushiki Kaisha Toshiba Compression contacted semiconductor device and method for making of the same
JPH0417372A (ja) * 1990-05-11 1992-01-22 Hitachi Ltd 半導体装置
FR2664744B1 (fr) * 1990-07-16 1993-08-06 Sgs Thomson Microelectronics Diode pin a faible surtension initiale.
DE4135258C2 (de) * 1991-10-25 1996-05-02 Semikron Elektronik Gmbh Schnelle Leistungsdiode
US5360990A (en) * 1993-03-29 1994-11-01 Sunpower Corporation P/N junction device having porous emitter
JPH07297414A (ja) * 1994-04-25 1995-11-10 Toshiba Corp 半導体装置とその製造方法
DE69430913D1 (de) * 1994-07-25 2002-08-08 Cons Ric Microelettronica Verfahren zur lokalen Reduzierung der Ladungsträgerlebensdauer
JPH0936388A (ja) 1995-07-20 1997-02-07 Mitsubishi Electric Corp 半導体装置
US5747371A (en) * 1996-07-22 1998-05-05 Motorola, Inc. Method of manufacturing vertical MOSFET
JP3435166B2 (ja) * 1997-08-14 2003-08-11 三菱電機株式会社 半導体装置
JP4653273B2 (ja) 1999-11-05 2011-03-16 富士電機システムズ株式会社 半導体装置、および、その製造方法
US6627961B1 (en) * 2000-05-05 2003-09-30 International Rectifier Corporation Hybrid IGBT and MOSFET for zero current at zero voltage

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282781B2 (en) 2004-05-27 2007-10-16 Fuji Electric Device Technology Co., Ltd. Semiconductor device with a short-lifetime region and manufacturing method thereof
DE102005014932B4 (de) * 2004-05-27 2010-12-02 Fuji Electric Systems Co., Ltd. Halbleiterbauteil und Verfahren zu seiner Herstellung
JP2006269522A (ja) * 2005-03-22 2006-10-05 Sanken Electric Co Ltd 半導体装置の製法及びマスク
US9508870B2 (en) 2012-04-13 2016-11-29 Mitsubishi Electric Corporation Diode
JP2012165013A (ja) * 2012-04-26 2012-08-30 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2014135476A (ja) * 2012-12-12 2014-07-24 Fuji Electric Co Ltd 半導体装置
US9985090B2 (en) 2012-12-12 2018-05-29 Fuji Electric Co., Ltd. Semiconductor device with low lifetime region
US10535729B2 (en) 2012-12-12 2020-01-14 Fuji Electric Co., Ltd. Semiconductor device with low lifetime region
JP2016100455A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 半導体装置及びその製造方法
US20170018659A1 (en) 2015-07-16 2017-01-19 Fuji Electric Co., Ltd. Semiconductor device
US10229970B2 (en) 2015-07-16 2019-03-12 Fuji Electric Co., Ltd. Semiconductor device having schottky electrode connected to anode region
WO2018105299A1 (ja) * 2016-12-08 2018-06-14 富士電機株式会社 半導体装置の製造方法
JPWO2018105299A1 (ja) * 2016-12-08 2019-04-04 富士電機株式会社 半導体装置の製造方法
US10629441B2 (en) 2016-12-08 2020-04-21 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
US10867798B2 (en) 2016-12-08 2020-12-15 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
EP1098371A3 (en) 2003-06-25
DE60028157T2 (de) 2006-09-28
EP1098371B1 (en) 2006-05-24
DE60028157D1 (de) 2006-06-29
EP1098371A2 (en) 2001-05-09
JP4653273B2 (ja) 2011-03-16
US6870199B1 (en) 2005-03-22

Similar Documents

Publication Publication Date Title
JP2001135831A (ja) 半導体装置
US8829519B2 (en) Semiconductor device
US8963198B2 (en) Semiconductor device
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP3413021B2 (ja) 半導体装置
JP2004022716A (ja) 半導体素子
US9543405B2 (en) Method of manufacturing a reduced free-charge carrier lifetime semiconductor structure
JP4840551B2 (ja) Ｍｏｓトランジスタ
JP5003598B2 (ja) 半導体装置
JPH09246570A (ja) 半導体装置
KR0163875B1 (ko) 반도체장치 및 그 제조방법
JP3952452B2 (ja) 半導体装置の製造方法
JP2004247593A (ja) 半導体装置及びその製造方法
CN113892189A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP2002203955A (ja) 半導体装置
US6091087A (en) Insulated gate thyristor
JP3240896B2 (ja) Ｍｏｓ型半導体素子
JP7131632B2 (ja) 半導体装置
KR920007826B1 (ko) Mos형 반도체소자의 제조방법
JPS6115369A (ja) 半導体装置及びその製造方法
JP5601816B2 (ja) 半導体装置の製造方法
JP2003332577A (ja) 半導体装置及びその製造方法
JPH04111358A (ja) 過電圧自己保護型サイリスタ
JP4045749B2 (ja) 半導体装置および半導体装置を用いた回路
JP2004055857A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080616

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080711

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101217

R150 Certificate of patent or registration of utility model

Ref document number: 4653273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term