JP2014135476A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014135476A JP2014135476A JP2013230902A JP2013230902A JP2014135476A JP 2014135476 A JP2014135476 A JP 2014135476A JP 2013230902 A JP2013230902 A JP 2013230902A JP 2013230902 A JP2013230902 A JP 2013230902A JP 2014135476 A JP2014135476 A JP 2014135476A
- Authority
- JP
- Japan
- Prior art keywords
- region
- lifetime
- semiconductor device
- semiconductor
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 230000002093 peripheral effect Effects 0.000 claims abstract description 74
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000001307 helium Substances 0.000 claims description 48
- 229910052734 helium Inorganic materials 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 41
- 230000002441 reversible effect Effects 0.000 abstract description 56
- 238000011084 recovery Methods 0.000 abstract description 42
- 230000002829 reductive effect Effects 0.000 abstract description 25
- 238000009792 diffusion process Methods 0.000 description 51
- -1 helium ions Chemical class 0.000 description 45
- 239000010410 layer Substances 0.000 description 26
- 239000000969 carrier Substances 0.000 description 20
- 230000000694 effects Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 235000012489 doughnuts Nutrition 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 235000008733 Citrus aurantifolia Nutrition 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 235000011941 Tilia x europaea Nutrition 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004571 lime Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
順方向電圧降下の増加を抑え、逆回復電流耐量を高く保ったまま、漏れ電流を低減できる半導体装置を提供すること。
【解決手段】
p型半導体領域3底部のpn接合を挟む両側に所定の距離範囲となる深さの低ライフタイム領域7を備える半導体装置において、低ライフタイム領域7が、一方の主面側から見て前記半導体領域と重なる部分を有するとともに、該重なる部分の前記半導体領域と前記金属電極が接する領域の接触端部の位置まで選択的に形成される中央領域と、該中央領域が、前記半導体領域の外周端の位置まで延在する周辺領域と、該周辺領域が、最内周の前記ガードリングの外周端まで延在する拡張端部領域と、を備える。これにより、逆回復電流耐量を高く保ったまま、漏れ電流を低減することが可能となる。
【選択図】図1
Description
第1導電型半導体基板と、
該半導体基板の一方の主面に、矩形状の直線状四辺と四隅の曲率辺で囲まれる平面パターンを有する第2導電型半導体領域と、
該半導体領域の表面にオーミック接触する金属電極と、
前記一方の主面側で、前記半導体領域の外周を取り巻く複数の第2導電型ガードリングを含む耐圧構造領域と、
前記半導体領域底部のpn接合を挟み、該pn接合の前記一方の主面側および前記半導体基板の他方の主面側に、前記一方の主面から離間して所定の距離範囲となる深さの低ライフタイム領域と、を備え、
前記低ライフタイム領域は、
前記一方の主面側から見て前記半導体領域と重なる部分を有するとともに、該重なる部分の前記半導体領域と前記金属電極が接する領域の接触端部の位置まで選択的に形成される中央領域と、
該中央領域が、前記半導体領域の外周端の位置まで延在する周辺領域と、
該周辺領域が、最内周の前記ガードリングの外周端まで延在する拡張端部領域と、
を有する半導体装置とする。
前記中央領域で前記低ライフタイム領域が形成されていない開口部は、前記接触端部から内周側に離間してもよい。
前記低ライフタイム領域が、前記中央領域および周辺領域の四隅に挟まれた辺上に、前記低ライフタイム領域が形成されていない辺上開口部を有してもよい。
前記辺上開口部の前記四隅に挟まれた辺に沿う幅が、前記中央領域および周辺領域の前記辺に沿う幅よりも短くてもよい。
前記低ライフタイム領域以外のライフタイムが、低ライフタイム領域よりは長く、10μsより短くてもよい。
前記ヘリウムイオン照射のドーズ量が5×1011cm−2以下であってもよい。
前記中央領域が、ストライプ状、格子状、水玉模様状、矩形状同心リング状のいずれかの平面パターンからなる非低ライフタイム領域を有してもよい。
前記周辺領域の前記一方の主面に沿った幅が200μm以上であってもよい。
本発明にかかる図1の要部断面図に示すダイオードは、n+半導体層1の一面上にカソード領域となるn−半導体層2が全面にドリフト層として設けられ、n+半導体層1の反対側の他面にカソード電極5が導電接触している。さらに前記n−半導体層2(ドリフト層)の表面層には、アノード領域となるp+拡散領域3が所定の深さで選択的な矩形状平面パターンの領域として設けられる。
活性領域100から、接合終端領域101の一部にわたる領域には、低ライフタイム領域7を形成している。低ライフタイム領域は、ヘリウムイオンや水素イオン(プロトン)等を半導体基板の例えば表面側から照射し、必要に応じて熱処理することにより形成される。以下では、ヘリウムイオンを照射する場合を例に説明する。この低ライフタイム領域7は、アノード電極4から深さ方向に離間する。また、低ライフタイム領域7は、p+拡散領域3の拡散深さよりも浅い深さから、p+拡散領域3とn−半導体層2とのpn接合を含み、p+拡散領域3の拡散深さよりも深い深さにわたって形成される。低ライフタイム領域7の上端の深さは、例えばp+拡散領域3の拡散深さの80%の位置であり、下端の深さは、例えばp+拡散領域3の拡散深さの120%の位置である。このように、低ライフタイム領域7の深さの範囲は、p+拡散領域3とn−半導体層2とのpn接合の深さを略中心とし、かつ低ライフタイム領域7の上端がアノード電極から離間する程度の範囲とするのが好ましい。このような深さ範囲とすることにより、例えば後述するように、漏れ電流を低く抑えるとともに、逆回復時のdi/dt耐量を向上させることができる。
1つ目は、周辺領域7bと拡張端部領域7cのライフタイムを中央領域7aの平均的なライフタイムよりも低くすることである。これにより、リーク電流を増加させずに、逆回復電流がアノード電極の終端部、特にコーナー部に電流が集中することを抑制する効果を奏する。
図8は、ダイオードのアノード電極領域(中央領域に相当)の全面積に対する中央領域7aへのヘリウムイオン照射面積の比率と逆漏れ電流(IR)との関係図である。両関係図とも、ヘリウムイオン照射のドーズ量は3×1011cm−2とした。図8では、逆漏れ電流は、中央領域への前記ヘリウムイオン照射面積の比率が20%〜80%の範囲で、照射無しの場合に比べてほとんど増加していないが、80%を超えると急激に逆漏れ電流が増大することを示している。この理由は80%を超えると、中央領域のpn接合に対するヘリウムイオン照射によるダメージが無視できなくなるからである。
図9は、活性領域内の低ライフタイム領域の面積比率とdi/dt耐量との関係図である。この図9では、ダイオードのアノード電極領域(中央領域に相当)の全面積に対する中央領域7aへのヘリウムイオン照射面積の比率が20%以上では照射面積100%の場合と同程度のdi/dt耐量であるが、20%未満では急激にdi/dt耐量が低下することを示している。すなわち、アノード電極領域の80%以上の面積にわたってヘリウムイオンを照射しない場合は、di/dt耐量が充分には向上しないことを示す。従って、図8、図9から、前述の中央領域へのヘリウムイオン照射面積の比率は20%以上、80%以下の範囲が好ましい。
図10は、アノード電極面積の全面積にヘリウムイオン照射した場合のドーズ量と逆バイアス時の漏れ電流との関係図である。本発明では、ヘリウムイオン照射のドーズ量は5×1011cm−2より少ないことが好ましい。その理由は、図10より、ドーズ量が5×1011cm−2より多いと漏れ電流が25μAを超えて大きくなり、p型半導体領域(アノード領域)に対するヘリウムイオン照射の面積の割合が20%以上80%以下とした際の漏れ電流低減の効果が小さくなるためである。
図5は、本発明の第2の実施形態にかかる、半導体基板に形成されるダイオードの1チップの低ライフタイム領域7の平面パターンの例である。図5(a)は、ダイオードのpアノード領域3とその外周を所定の均一距離で取り巻くガードリング6の最内側領域6aを示す要部断面図である。図5(b)は、ダイオードの上面から見た平面図である。なお、図5(a)の断面は、図5(b)のC1−C2線上で切ったときの断面図であり、(a)および(b)が互いに半導体基板の主面上の距離が対応するように描かれている。
図6は、本発明の第3の実施形態にかかる、半導体基板に形成されるダイオードの1チップの低ライフタイム領域7の平面パターンの例である。図6(a)は、ダイオードのpアノード領域3とその外周を所定の均一距離で取り巻くガードリング6の最内側領域6aを示す要部断面図である。図6(b)は、ダイオードの上面から見た平面図である。なお、図6(a)の断面は、図6(b)のD1−D2線上で切ったときの断面図であり、(a)および(b)が互いに半導体基板の主面上の距離が対応するように描かれている。
図7は、本発明の第3の実施形態にかかる、半導体基板に形成されるダイオードの1チップの低ライフタイム領域7の平面パターンの例である。図7(a)は、ダイオードのpアノード領域3とその外周を所定の均一距離で取り巻くガードリング6の最内側領域6aを示す要部断面図である。図7(b)は、ダイオードの上面から見た平面図である。なお、図7(a)の断面は、図7(b)のD1−D2線上で切ったときの断面図であり、(a)および(b)が互いに半導体基板の主面上の距離が対応するように描かれている。
第5の実施形態では、低ライフタイム領域7の周辺領域7bと前記拡張端部領域7cにおいて、辺となる直線部分のライフタイムを、コーナー部のライフタイムよりも相対的に高くする構成について説明する。
図12は、本発明の第6の実施形態にかかる、半導体基板に形成されるダイオードの1チップの低ライフタイム領域7の平面パターンの例である。図12(a)は、ダイオードのpアノード領域3とその外周を所定の均一距離で取り巻くガードリング6の最内側領域6aを示す要部断面図である。図12(b)は、ダイオードの上面から見た平面図である。なお、図12(a)の断面は、図12(b)のG1−G2線上で切ったときの断面図であり、(a)および(b)が互いに半導体基板の主面上の距離が対応するように描かれている。
図13は、本発明の第7の実施形態にかかる、半導体基板に形成されるダイオードの1チップの低ライフタイム領域7の平面パターンの例である。図13(a)は、ダイオードのpアノード領域3とその外周を所定の均一距離で取り巻くガードリング6の最内側領域6aを示す要部断面図である。図13(b)は、ダイオードの上面から見た平面図である。なお、図13(a)の断面は、図13(b)のH1−H2線上で切ったときの断面図であり、(a)および(b)が互いに半導体基板の主面上の距離が対応するように描かれている。
図14は、本発明の第8の実施形態にかかる、半導体基板に形成されるダイオードの1チップの低ライフタイム領域7の平面パターンの例である。図14(a)は、ダイオードのpアノード領域3とその外周を所定の均一距離で取り巻くガードリング6の最内側領域6aを示す要部断面図である。図14(b)は、ダイオードの上面から見た平面図である。なお、図14(a)の断面は、図14(b)のH1−H2線上で切ったときの断面図であり、(a)および(b)が互いに半導体基板の主面上の距離が対応するように描かれている。
図15は、本発明の第9の実施形態にかかる、半導体基板に形成されるダイオードの1チップの低ライフタイム領域7の平面パターンの例である。図15(a)は、ダイオードのpアノード領域3とその外周を所定の均一距離で取り巻くガードリング6の最内側領域6aを示す要部断面図である。図15(b)は、ダイオードの上面から見た平面図である。なお、図15(a)の断面は、図15(b)のJ1−J2線上で切ったときの断面図であり、(a)および(b)が互いに半導体基板の主面上の距離が対応するように描かれている。
図16は、本発明の第10の実施形態にかかる、半導体基板に形成されるダイオードの1チップの低ライフタイム領域7の平面パターンの例である。図16(a)は、ダイオードのpアノード領域3とその外周を所定の均一距離で取り巻くガードリング6の最内側領域6aを示す要部断面図である。図16(b)は、ダイオードの上面から見た平面図である。なお、図16(a)の断面は、図16(b)のJ1−J2線上で切ったときの断面図であり、(a)および(b)が互いに半導体基板の主面上の距離が対応するように描かれている。
第11の実施形態では、低ライフタイム領域7の拡張端部領域7cの位置を最内側のガードリングの位置とする理由について説明する。
第12の実施形態では、本発明のダイオードの製造方法について説明する。
p+拡散領域の深さ、すなわちn−半導体層とp+拡散領域との間のpn接合面の、表面から最も深い位置は、通常、p+拡散領域の表面から2μm以上22μm以下の範囲に形成されることが好ましい。ダイオードを作製するにあたっては、まず、n−半導体層の表面にp+拡散領域(アノード領域)とガードリングとを1回の拡散で形成する方法と、ガードリングをp+拡散領域(アノード領域)より深くする2回拡散で形成する方法によりガードリングとアノード領域を形成する方法とがあり、いずれかを選択することができる。次に絶縁膜、アノード電極を形成する。次に、半導体基板上のp+拡散領域および接合終端構造領域に所要のヘリウムイオンの遮蔽用フォトレジストマスクを形成し、さらに必要に応じてアルミニウムのヘリウムイオンの深さ調整マスクを重ねてヘリウムイオンを照射して、結晶中に結晶欠陥を導入する。その後、誘起結晶欠陥の熱的安定性を保つために、350℃程度で熱処理を行う。このようにして、ライフタイムキラーを導入し、低ライフタイム領域を形成する。一例として、半導体基板はFZウエハやエピタキシャルウエハを用いることができる。
2 n−半導体層
3 p+拡散領域
3a p+外周端
4 アノード電極
4a アノード電極接触端
5 カソード電極
6 p+ガードリング領域
6a 最内周ガードリング
6b リング外周端
7 低ライフタイム領域
7a 中央領域
7b 周辺領域
7c 拡張端部領域
8a 非照射領域
8b 照射領域
9 低ライフタイムコーナー領域
9a コーナー周辺領域
9b コーナー拡張端部領域
10 緩衝領域
100 活性領域
101 接合終端構造領域
Claims (15)
- 第1導電型半導体基板と、
該半導体基板の一方の主面に、矩形状の直線状四辺と四隅の曲率辺で囲まれる平面パターンを有する第2導電型半導体領域と、
該半導体領域の表面にオーミック接触する金属電極と、
前記一方の主面側で、前記半導体領域の外周を取り巻く複数の第2導電型ガードリングを含む耐圧構造領域と、
前記半導体領域底部のpn接合を挟み、該pn接合の前記一方の主面側および前記半導体基板の他方の主面側に、前記一方の主面から離間して所定の距離範囲となる深さの低ライフタイム領域と、を備え、
前記低ライフタイム領域は、
前記一方の主面側から見て前記半導体領域と重なる部分を有するとともに、該重なる部分の前記半導体領域と前記金属電極が接する領域の接触端部の位置まで選択的に形成される中央領域と、
該中央領域が、前記半導体領域の外周端の位置まで延在する周辺領域と、
該周辺領域が、最内周の前記ガードリングの外周端まで延在する拡張端部領域と、
を有することを特徴とする半導体装置。 - 前記中央領域の前記重なる部分の面積は、前記半導体領域の面積の20%以上80%以下であることを特徴とする請求項1に記載の半導体装置。
- 前記中央領域で前記低ライフタイム領域が形成されていない開口部は、前記接触端部から内周側に離間することを特徴とする請求項1または2に記載の半導体装置。
- 前記開口部の角部が湾曲していることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 前記低ライフタイム領域が、前記中央領域および周辺領域の四隅に挟まれた辺上に、前記低ライフタイム領域が形成されていない辺上開口部を有することを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
- 前記辺上開口部が、前記辺に沿って前記中央領域および周辺領域と交互に配置されることを特徴とする請求項5に記載の半導体装置。
- 前記辺上開口部の前記四隅に挟まれた辺に沿う幅が、前記中央領域および周辺領域の前記辺に沿う幅よりも短いことを特徴とする請求項6記載の半導体装置。
- 前記辺上開口部の形状が、前記辺に沿う方向に長い矩形であることを特徴とする請求項5に記載の半導体装置。
- 前記低ライフタイム領域以外のライフタイムが、低ライフタイム領域よりは長く、10μsより短いことを特徴とする請求項1〜8のいずれか一項に記載の半導体装置。
- 前記軽イオン照射がヘリウムイオン照射であることを特徴とする請求項1〜9のいずれか一項に記載の半導体装置。
- 前記ヘリウムイオン照射のドーズ量が5×1011cm−2以下であることを特徴とする請求項10記載の半導体装置。
- 前記中央領域が、ストライプ状、格子状、水玉模様状、矩形状同心リング状のいずれかの平面パターンからなる非低ライフタイム領域を有することを特徴とする請求項1〜11のいずれか一項に記載の半導体装置。
- 前記低ライフタイム領域の深さ方向の範囲が、前記pn接合の深さの80%以上120%以内の範囲であることを特徴とする請求項1〜12のいずれか一項に記載の半導体装置。
- 前記周辺領域の前記一方の主面に沿った幅が200μm以上であることを特徴とする請求項1〜13のいずれか一項に記載の半導体装置。
- 前記拡張端部領域の記一方の主面に沿った幅が20μm以上100μm以内であることを特徴とする請求項1〜14のいずれか一項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013230902A JP6263966B2 (ja) | 2012-12-12 | 2013-11-07 | 半導体装置 |
US14/103,289 US9985090B2 (en) | 2012-12-12 | 2013-12-11 | Semiconductor device with low lifetime region |
US15/961,568 US10535729B2 (en) | 2012-12-12 | 2018-04-24 | Semiconductor device with low lifetime region |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012271031 | 2012-12-12 | ||
JP2012271031 | 2012-12-12 | ||
JP2013230902A JP6263966B2 (ja) | 2012-12-12 | 2013-11-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014135476A true JP2014135476A (ja) | 2014-07-24 |
JP6263966B2 JP6263966B2 (ja) | 2018-01-24 |
Family
ID=50880053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013230902A Active JP6263966B2 (ja) | 2012-12-12 | 2013-11-07 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9985090B2 (ja) |
JP (1) | JP6263966B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059712A (ja) * | 2015-09-17 | 2017-03-23 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US10553436B2 (en) | 2017-03-16 | 2020-02-04 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device using photoresist as ion implantation mask |
US10629441B2 (en) | 2016-12-08 | 2020-04-21 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
US10867798B2 (en) | 2016-12-08 | 2020-12-15 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
CN113380871A (zh) * | 2020-03-10 | 2021-09-10 | 株式会社东芝 | 半导体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5450490B2 (ja) * | 2011-03-24 | 2014-03-26 | 株式会社東芝 | 電力用半導体装置 |
DE112015000206T5 (de) | 2014-10-03 | 2016-08-25 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
DE102014223315B4 (de) * | 2014-11-14 | 2019-07-11 | Infineon Technologies Ag | Halbleiter-Metall-Übergang |
US9806186B2 (en) * | 2015-10-02 | 2017-10-31 | D3 Semiconductor LLC | Termination region architecture for vertical power transistors |
US11450734B2 (en) | 2019-06-17 | 2022-09-20 | Fuji Electric Co., Ltd. | Semiconductor device and fabrication method for semiconductor device |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232597A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | ダイオード及び電力変換装置 |
JPH09246570A (ja) * | 1996-03-13 | 1997-09-19 | Hitachi Ltd | 半導体装置 |
JPH09260686A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH1074959A (ja) * | 1996-07-03 | 1998-03-17 | Toshiba Corp | 電力用半導体素子 |
JPH10303436A (ja) * | 1997-04-23 | 1998-11-13 | Fuji Electric Co Ltd | 半導体装置 |
JPH1168123A (ja) * | 1997-05-14 | 1999-03-09 | Mitel Semiconductor Ltd | 半導体装置 |
JP2000114550A (ja) * | 1998-10-06 | 2000-04-21 | Hitachi Ltd | ダイオード及び電力変換装置 |
JP2000188405A (ja) * | 1998-12-22 | 2000-07-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2000332263A (ja) * | 1999-05-17 | 2000-11-30 | Fuji Electric Co Ltd | スイッチングダイオード |
JP2001135831A (ja) * | 1999-11-05 | 2001-05-18 | Fuji Electric Co Ltd | 半導体装置 |
JP2002270857A (ja) * | 2001-03-07 | 2002-09-20 | Toshiba Corp | 半導体装置および電力変換装置 |
JP2004165619A (ja) * | 2002-09-26 | 2004-06-10 | Mitsubishi Electric Corp | 半導体基板及びその製造方法並びに、半導体装置及びその製造方法 |
JP2005340528A (ja) * | 2004-05-27 | 2005-12-08 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0694960B1 (en) * | 1994-07-25 | 2002-07-03 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Process for the localized reduction of the lifetime of charge carriers |
JP3488599B2 (ja) | 1996-10-17 | 2004-01-19 | 株式会社東芝 | 半導体装置 |
JP4412344B2 (ja) * | 2007-04-03 | 2010-02-10 | 株式会社デンソー | 半導体装置およびその製造方法 |
US7932583B2 (en) * | 2008-05-13 | 2011-04-26 | Infineon Technologies Austria Ag | Reduced free-charge carrier lifetime device |
JP5381420B2 (ja) * | 2008-07-22 | 2014-01-08 | 富士電機株式会社 | 半導体装置 |
EP2330617A4 (en) * | 2008-09-01 | 2012-01-25 | Rohm Co Ltd | SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR |
-
2013
- 2013-11-07 JP JP2013230902A patent/JP6263966B2/ja active Active
- 2013-12-11 US US14/103,289 patent/US9985090B2/en active Active
-
2018
- 2018-04-24 US US15/961,568 patent/US10535729B2/en active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232597A (ja) * | 1996-02-28 | 1997-09-05 | Hitachi Ltd | ダイオード及び電力変換装置 |
JPH09246570A (ja) * | 1996-03-13 | 1997-09-19 | Hitachi Ltd | 半導体装置 |
JPH09260686A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH1074959A (ja) * | 1996-07-03 | 1998-03-17 | Toshiba Corp | 電力用半導体素子 |
JPH10303436A (ja) * | 1997-04-23 | 1998-11-13 | Fuji Electric Co Ltd | 半導体装置 |
JPH1168123A (ja) * | 1997-05-14 | 1999-03-09 | Mitel Semiconductor Ltd | 半導体装置 |
JP2000114550A (ja) * | 1998-10-06 | 2000-04-21 | Hitachi Ltd | ダイオード及び電力変換装置 |
JP2000188405A (ja) * | 1998-12-22 | 2000-07-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2000332263A (ja) * | 1999-05-17 | 2000-11-30 | Fuji Electric Co Ltd | スイッチングダイオード |
JP2001135831A (ja) * | 1999-11-05 | 2001-05-18 | Fuji Electric Co Ltd | 半導体装置 |
JP2002270857A (ja) * | 2001-03-07 | 2002-09-20 | Toshiba Corp | 半導体装置および電力変換装置 |
JP2004165619A (ja) * | 2002-09-26 | 2004-06-10 | Mitsubishi Electric Corp | 半導体基板及びその製造方法並びに、半導体装置及びその製造方法 |
JP2005340528A (ja) * | 2004-05-27 | 2005-12-08 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059712A (ja) * | 2015-09-17 | 2017-03-23 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US10629441B2 (en) | 2016-12-08 | 2020-04-21 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
US10867798B2 (en) | 2016-12-08 | 2020-12-15 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
US10553436B2 (en) | 2017-03-16 | 2020-02-04 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device using photoresist as ion implantation mask |
CN113380871A (zh) * | 2020-03-10 | 2021-09-10 | 株式会社东芝 | 半导体装置 |
CN113380871B (zh) * | 2020-03-10 | 2024-06-11 | 株式会社东芝 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
US10535729B2 (en) | 2020-01-14 |
US20140159192A1 (en) | 2014-06-12 |
JP6263966B2 (ja) | 2018-01-24 |
US9985090B2 (en) | 2018-05-29 |
US20180240866A1 (en) | 2018-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6263966B2 (ja) | 半導体装置 | |
JP6846119B2 (ja) | ダイオード、およびそれを用いた電力変換装置 | |
US10056450B2 (en) | Semiconductor device | |
JP6743026B2 (ja) | 半導体素子 | |
US9257543B2 (en) | Reverse-conducting insulated gate bipolar transistor and diode with one structure semiconductor device | |
US8860133B2 (en) | Semiconductor component | |
JP6531589B2 (ja) | 半導体装置 | |
JP5381420B2 (ja) | 半導体装置 | |
JP3968912B2 (ja) | ダイオード | |
WO2014156849A1 (ja) | 半導体装置 | |
US20150014742A1 (en) | Semiconductor device and production method for semiconductor device | |
JP5697744B2 (ja) | 半導体装置およびその製造方法 | |
JP5695343B2 (ja) | 半導体装置 | |
WO2015040938A1 (ja) | 半導体装置およびその製造方法 | |
JP6026418B2 (ja) | バイポーラノンパンチスルー電力半導体デバイス | |
JP2006332127A (ja) | 電力用半導体装置 | |
JP2013149909A (ja) | 半導体装置およびその製造方法 | |
JP2014053409A (ja) | Mos型半導体装置 | |
US10056501B2 (en) | Power diode with improved reverse-recovery immunity | |
JP2014090072A (ja) | 逆阻止mos型半導体装置及びその製造方法 | |
JP2020031155A (ja) | 半導体装置 | |
JPH09246570A (ja) | 半導体装置 | |
JP2012182391A (ja) | 半導体装置 | |
JP2008263217A (ja) | 半導体装置 | |
JP2013021358A (ja) | ジャンクションバリアショットキーダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6263966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |