JP3488599B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3488599B2 JP3488599B2 JP20006497A JP20006497A JP3488599B2 JP 3488599 B2 JP3488599 B2 JP 3488599B2 JP 20006497 A JP20006497 A JP 20006497A JP 20006497 A JP20006497 A JP 20006497A JP 3488599 B2 JP3488599 B2 JP 3488599B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- defect layer
- layer
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 144
- 230000007547 defect Effects 0.000 claims description 109
- 238000009792 diffusion process Methods 0.000 claims description 25
- 239000010410 layer Substances 0.000 description 132
- 239000000758 substrate Substances 0.000 description 62
- 239000000969 carrier Substances 0.000 description 41
- 230000001133 acceleration Effects 0.000 description 10
- 230000006798 recombination Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000001678 irradiating effect Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- -1 that is Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スイッチング素子
等に使用される半導体装置において、キャリアの寿命制
御を３次元的に行う構造を有する半導体装置に関する。 【０００２】 【従来の技術】サイリスタ等のスイッチング素子として
使用される半導体装置において、スイッチング速度を向
上させるために、キャリアの寿命制御は非常に重要な技
術である。なぜなら、キャリアの寿命を低減することに
より、スイッチをオフした時に、キャリアを素早く消滅
させて、ターンオフ時間を短縮することができ、これに
より高速なスイッチング動作が可能となるからである。 【０００３】このようにキャリアの寿命を低減する方法
として、例えばプロトンを照射して半導体基板中に欠陥
層を形成し、この欠陥層をキャリアの再結合中心とする
方法が、すでに実用化されている。 【０００４】図１２に、従来の半導体装置の一例とし
て、ダイオードに欠陥層が形成されている場合について
示す。この図に示す従来のダイオードは、例えばｎ型半
導体基板１の表面の一部領域に形成されたｐ型半導体層
４を有し、このｐ型半導体層４とｎ型半導体基板１との
界面にｐｎ接合を構成している。また、ｐ型半導体層４
とｎ型半導体基板１とはそれぞれ電極３および６に接続
されている。さらに、このダイオードは、ｐｎ接合のｎ
型半導体基板１側に欠陥層５を有している。 【０００５】このような半導体装置では、ｎ型半導体基
板１の表面領域にｐ型半導体層４を形成し、電極３およ
び６等を形成した後に、例えば１〜５０００×１０１０
ｃｍ-2のドーズ量のプロトンを０．５〜４．０ＭｅＶの
加速エネルギーで照射することにより、欠陥層５を形成
する。 【０００６】このような構造の半導体装置では、欠陥層
５が再結合中心となってキャリアの寿命を低減するた
め、半導体装置をオフした時に、ｐ型半導体層４から半
導体基板１へ注入されたキャリアおよび半導体基板１中
に蓄積されているキャリアをすばやく消滅させて、ター
ンオフ時間を短縮することができる。 【０００７】また、プロトン照射により欠陥層を形成す
る方法では、半導体基板１中においてプロトンが停止し
た位置に最も多くの欠陥が形成されるため、プロトンを
照射する時の加速エネルギーにより、欠陥層５が形成さ
れる深さを制御することが可能である。このようにし
て、最も効率良くキャリアを消滅させることができるよ
うに、欠陥層５の深さ方向の位置を制御することができ
る。例えばｐｎ接合近傍に欠陥層５を形成した場合に
は、ｐ型半導体層４から半導体基板１へ注入されたキャ
リアを素早く消滅させる効果を有し、また、ｐｎ接合よ
り離れて半導体基板１中の深い位置に欠陥層５を形成し
た場合には、半導体基板１中に蓄積されているキャリア
を消滅させる効果を有する。 【０００８】しかし、図１２に示すように、従来の半導
体装置では、欠陥層５がｎ型半導体基板１を横切るよう
に全体に形成されている。このため、半導体装置がオン
状態の時には、例えば電極３から電極６へ流れる電流が
すべて欠陥層５を通る。ここで、この欠陥層５を通るキ
ャリアは欠陥による再結合中心に捕獲されて消滅しやす
い。また、欠陥層５では、欠陥による散乱等によりキャ
リアの移動度が低下する。これらに起因して、欠陥層５
が半導体基板１中において高抵抗領域となり、オン電圧
を上昇させてしまうという問題がある。 【０００９】 【発明が解決しようとする課題】このように、従来の半
導体装置では、半導体基板中に欠陥層を有するため、こ
の半導体基板に注入されたキャリアの寿命を低減するこ
とにより、ターンオフ時間を短縮することが可能であ
る。しかし、平面方向に全面に欠陥層が形成されている
ため、オン状態の電流に寄与するキャリアがかならずこ
の欠陥層を通過する。このため、この欠陥層に起因した
抵抗の増大によりオン電圧が上昇してしまうという問題
があった。 【００１０】本発明の目的は、オン電圧を上昇させるこ
となくキャリアの寿命を制御して高速スイッチング特性
を実現することが可能な半導体装置を提供することであ
る。 【００１１】 【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明による半導体装置は、第１の導
電型を有する第１の半導体層と、この第１の半導体層と
接合面を構成するように形成された第２の導電型を有す
る第２の半導体層と、前記第１の半導体層を介して前記
接合面に対向する第１の電極と、前記第２の半導体層を
介して前記接合面に対向する第２の電極と、前記第１の
半導体層中に形成された欠陥層とを具備し、前記欠陥層
は前記接合面からキャリアの拡散長程度離れた領域まで
のみに形成され、且つ、横方向に選択的に形成されてお
り、前記欠陥層の両端部間の距離は前記接合面の両端部
間の距離よりも大きく、且つ、前記欠陥層の端部と前記
接合面の端部との間の距離はそれぞれキャリアの拡散長
よりも大きく設定されていることを特徴とする。 【００１２】 【００１３】 【００１４】 【００１５】 【００１６】 【００１７】 【００１８】 【００１９】 【００２０】 【００２１】 【００２２】 【００２３】 【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。従来と同様に、ダイオード
を例として説明する。以下、同一の構成要素には同一の
符号を付し、説明を省略する。 【００２４】図１は、本発明の第１の実施形態による半
導体装置の構造を示す断面図である。また、図２は、図
１に示した半導体装置の上面を示す。本実施形態による
半導体装置は、従来の半導体装置と同様に、例えばｎ型
の半導体基板１の表面の一部領域に形成されたｐ型半導
体層４と、このｐ型半導体層４に接続された電極３と、
半導体基板１の裏面に形成された電極６とにより構成さ
れている。さらに、従来と同様に、ｎ型半導体基板１中
に欠陥層５が形成されているが、この欠陥層５が平面方
向に全面に形成されていた従来と異なり、本実施形態で
は、複数の欠陥層領域に分離されて形成されている。ま
た、この分離幅ｄは、例えば１０μｍ以上８０μｍ以下
とする。 【００２５】一般に、欠陥層５は、例えばプロトン等の
照射により形成された場合には、このプロトンの停止位
置に欠陥数の最大値を有し、このピーク値を有する領域
を中心として両側に約５μｍ程度ずつの広がりを持つよ
うに形成される。このため、各欠陥層領域５のピーク領
域を互いに例えば１０μｍ以上離すことにより、隣り合
う欠陥層領域５同士が接することを防止し、互いに分離
された欠陥層領域５を形成することができる。 【００２６】また、後に図５を用いて詳しく説明するよ
うに、欠陥層５のピーク領域から両側に４０μｍずつ合
計８０μｍの幅の範囲内では、キャリアの寿命を低減す
る効果がある。このため、各欠陥層領域５のピーク領域
の分離幅を８０μｍ以下とすることにより、欠陥層領域
５が形成されていない領域に注入または蓄積されている
キャリアを、欠陥層領域５により確実に再結合させるこ
とができる。 【００２７】図５は、キャリアの再結合により発生する
螢光強度の基板深さ方向の分布を示している。プロトン
照射により欠陥層５が形成されている例えばｎ型半導体
基板１に、直径約１μｍ程度に絞られたレーザ光を照射
し、電子正孔対を発生させる。発生した電子または正孔
のうち少数キャリアである例えば正孔が拡散し、多数キ
ャリアである電子と再結合した時に螢光が生じる。この
螢光の強度を、レーザ光を照射する位置を変化させなが
ら観測したものが、図５である。 【００２８】ここで、電子と正孔が直接再結合する場合
には、半導体のバンドギャップにより決定される特定の
波長の螢光を発生する。しかし、欠陥によりバンドギャ
ップ内に形成された再結合中心に少数キャリアである例
えば正孔が捕獲される場合には、より長い波長を有する
光または熱等を発生する。したがって、前述の特定の波
長を有する光の強度を観測すれば、電子と正孔が直接結
合した場合のみ螢光が観測され、再結合中心により例え
ば正孔が捕獲された場合には光の強度が小さくなる。 【００２９】すなわち、図５において、螢光の強度が小
さい領域は、例えば正孔の寿命が低減されている領域と
解釈することができる。このようにして、キャリアの寿
命が低減されている領域は、欠陥層のピーク位置から両
側にそれぞれ幅４０μｍずつ、合計８０μｍの範囲内で
あることがわかる。 【００３０】この図より、各欠陥層領域のピーク値を有
する領域の間の距離が８０μｍ以下となるように構成す
ることにより、ｎ型半導体基板１に注入または蓄積され
ているキャリアの寿命を低減することができることがわ
かる。 【００３１】次に、このような構造の半導体装置を製造
する方法について説明する。通常の方法により、例えば
ｎ型半導体基板１にｐ型半導体層４と層間絶縁膜２と例
えばアルミ（Ａｌ）電極３および６とを形成する。 【００３２】次に、図１に示すように、半導体基板１の
上方に設置されたアルミ（Ａｌ）製のマスク７を通し
て、例えばドーズ量５〜５０×１０１１ｃｍ-2のプロト
ンを照射する。このＡｌ製のマスクは、厚さの異なる２
つの領域より構成される。すなわち、第１の領域７ａは
例えば２００μｍの厚さを有し、第２の領域７ｂは例え
ば５０μｍの厚さを有している。ここで、プロトンを例
えば加速エネルギー３ＭｅＶで照射した場合には、厚さ
２００μｍの第１の領域７ａではプロトンがＡｌマスク
中に停止し、厚さ５０μｍの第２の領域７ｂのみプロト
ンがマスク７を通過して、半導体基板１中の例えば深さ
４０μｍの位置に停止する。 【００３３】このため、第１の領域７ａの幅を例えば１
０μｍ以上８０μｍ以下とすることにより、欠陥層領域
５の間の距離を１０μｍ以上８０μｍ以下とすることが
できる。このようにして前述のような構造の半導体装置
を実現することができる。 【００３４】このように、本実施形態による半導体装置
では、欠陥層領域５が互いに分離され、かつキャリアの
寿命が短縮される領域が接触するように構成されること
が特徴である。 【００３５】従来は、欠陥層５が半導体基板１のある深
さ領域に全面に形成されていたため、オン状態において
電流に寄与するキャリアはすべて高抵抗領域である欠陥
層５を通過していた。これに対して、本実施形態による
半導体装置では、欠陥層領域が分離するように形成され
ているため、電流に寄与するキャリアのうちの一部のみ
が高抵抗領域である欠陥層５を通過し、一部のキャリア
は、欠陥層領域５が形成されていない低抵抗領域を通過
する。このようにして、オン電圧を低減することができ
る。 【００３６】また、図５に示すように、欠陥層領域５が
形成されていない領域であっても、ピーク領域から４０
μｍ以下の距離を有する位置では、キャリアの寿命が短
縮される。このため、本実施形態のように、欠陥層領域
５の分離距離を８０μｍ以内とすることにより、オフ状
態において半導体基板１に注入または蓄積されているキ
ャリアを速やかに消去して、ターンオフ時間を短縮する
ことができる。 【００３７】ここで、オフ状態では、半導体基板１中に
電界が存在しないため、半導体基板１中に注入または蓄
積されているキャリアはランダムな方向に拡散する。こ
のため、欠陥層領域５の間に存在するキャリアが欠陥層
領域５中の再結合中心に捕獲されて、消滅する。これに
対して、オン状態においては、電極３と６の間に印加さ
れる電圧により半導体基板１中に電界が存在し、キャリ
アはこの電界に従って移動するため、欠陥層領域５の間
に存在するキャリアが欠陥層領域の方向へ移動して再結
合中心に捕獲される確率は、オフ状態に比べて小さくな
る。 【００３８】さらに、一般に、電極間に高抵抗領域と低
抵抗領域が並列に接続されている場合には、電流は高抵
抗領域よりも低抵抗領域を流れる。本実施形態では、電
極３と６との間に、欠陥層領域５が形成されている高抵
抗領域と、欠陥層領域５が形成されていない低抵抗領域
とが並列に存在する構造となっているため、電流は欠陥
層領域５が形成されていない領域により多く流れる。こ
のようにして、オン状態において、電流に寄与するキャ
リアが欠陥層領域５中の再結合中心に捕獲される確率を
低減することができる。 【００３９】このように、欠陥層領域５を分離して形成
することにより、オフ状態ではキャリアを捕獲してター
ンオフ時間を短縮し、オン状態ではキャリアの捕獲確率
を低減してオン電圧を低減することができる。 【００４０】次に、本発明による第２の実施形態につい
て、図３を用いて説明する。本実施形態による半導体装
置では、前述の第１の実施形態と同様に、ｎ型半導体基
板１の表面領域に形成されたｐ型半導体層４と、電極３
および６により構成され、さらに、半導体基板１中に欠
陥層領域５が形成されている。ここで、欠陥層領域５が
平面方向に分離されていた前述の第１の実施形態と異な
り、本実施形態では、欠陥層領域５が深さ方向に分離さ
れていることが特徴である。例えば、半導体基板１中に
おいて、欠陥層領域５ａは浅い領域に、欠陥層領域５ｂ
は深い領域に構成され、また、各欠陥層領域５ａおよび
５ｂは、それぞれ全面ではなく平面方向の一部の領域に
形成されている。さらに、この欠陥層領域５ａと５ｂの
間の距離ｄは１０μｍ以上８０μｍ以下とする。 【００４１】このように、本実施形態による半導体装置
では、欠陥層領域５ａ、５ｂが分離して形成され、その
間の距離が１０μｍ以上であるため、前述の第１の実施
形態と同様の理由により、オン電圧を低減することがで
きる。また、欠陥層領域５ａ、５ｂの間の距離が８０μ
ｍ以下であるため、オフ状態において、キャリアの寿命
を低減してターンオフ時間を短縮することができる。 【００４２】さらに、このような前述の第１の実施形態
と同様の効果に加えて、本実施形態では、欠陥層領域５
ａ、５ｂの深さ方向の位置が変化するように構成される
ため、オフ状態においてキャリアを効果的に消滅させる
ことができるように、所望の深さに欠陥層領域を構成
し、さらにオン電圧を低減することができる。 【００４３】例えば、前述のように、半導体基板１中の
深い領域に形成された欠陥層領域５ｂは、半導体基板１
中に蓄積されているキャリアを効果的に捕獲することが
できる。また、半導体基板１中の浅い領域に形成された
欠陥層領域５ａは、ｐ型半導体層４から半導体基板１へ
注入されるキャリアをすみやかに消滅させることができ
る。 【００４４】このような異なる効果を同時に達成するた
めには、複数の異なる深さ領域に欠陥層を構成する必要
があるが、従来はこれらの欠陥層が平面方向に全面に形
成されていた。このため、オン状態において電流に寄与
するキャリアは、このような複数の欠陥層を通過するこ
とになり、オン電圧を上昇させてしまう。しかし、本実
施形態による構造では、異なる深さ領域の一部に欠陥層
領域を形成することができるため、複数の深さ領域に欠
陥層領域を構成した場合にも、オン状態における電流は
欠陥層が形成されていない領域を流れることが可能とな
り、オン電圧を低減することが可能となる。このよう
に、従来は、キャリアの寿命を深さ方向に１次元的な制
御のみが可能であったが、本発明により３次元的な制御
が可能となる。 【００４５】なお、本実施形態において、ｐ型半導体層
４の下方に例えば浅い欠陥層領域５ａを構成する等、各
欠陥層領域と半導体層との位置を適宜設定して、特性の
向上を図ることも可能である。 【００４６】次に、前述のような構造を実現するための
製造方法について説明する。前述の第１の実施形態にお
いて述べた方法と同様に、通常の方法により、例えばｎ
型半導体基板１の表面領域にｐ型半導体層を形成し、電
極３および６を形成した後に、例えばＡｌ製のマスク７
を介して例えばプロトンを照射する。 【００４７】ここで、本実施形態では、前述の第１の実
施形態に対して、Ａｌ製のマスク７の形状とプロトン照
射の加速エネルギーが異なる。すなわち、Ａｌ製のマス
ク７は、第１の領域７ａでは例えば１０５μｍの厚さを
有し、第２の領域７ｂでは例えば６５μｍの厚さを有し
ている。また、第１の領域の幅は、前述の第１の実施形
態では１０μｍ以上８０μｍ以下であったが、本実施形
態では制限がなく、所望の幅とすることができる。さら
に、本実施形態では、例えば４ＭｅＶの加速エネルギー
でプロトンを照射する。 【００４８】前述の第１の実施形態では、Ａｌ製のマス
ク７の第１の領域７ａの厚さが厚いため、この領域７ａ
をプロトンは透過せず、照射されたプロトンは第２の領
域７ｂのみを透過して半導体基板１中に欠陥層領域５を
形成した。これに対して、本実施形態では、プロトンの
加速エネルギーを増大し、第１の領域の厚さを薄くした
ため、プロトンは第１の領域７ａを透過して半導体基板
１中の例えば深さ４０μｍ程度の浅い領域に欠陥層領域
５ａを形成する。また、第２の領域７ｂを透過したプロ
トンは半導体基板１中の例えば深さ８０μｍ程度の深い
領域に欠陥層領域５ｂを形成する。このように、本実施
形態では、複数の厚さの異なる領域を有するマスクを用
いて、高加速エネルギーでプロトンを照射することによ
り、一回のプロトン照射で、複数の異なる深さ領域に欠
陥層領域５ａ、５ｂを形成することができる。 【００４９】ここで、マスク７の各領域７ａ、７ｂの厚
さとプロトン照射の加速エネルギーは、欠陥層領域の間
の距離が１０μｍ以上８０μｍ以下となるように、適宜
設定する必要がある。このようにして、前述のようなオ
ン電圧が低減しターンオフ時間の短縮する構造を有する
半導体装置を簡単に製造することができる。 【００５０】なお、上記実施形態では、欠陥層５を形成
するためにプロトンを照射したが、例えば3Ｈｅ、4Ｈ
ｅ、2Ｈ等の他の荷電粒子を用いることも可能である。
ただし、上記のような軽い粒子を用いた方が、所望の深
さまで粒子を注入するための加速エネルギーを小さくす
ることができ、より簡単に欠陥層を所望の位置に形成す
ることができるため、好ましい。 【００５１】図６に、上記実施形態による半導体装置
と、従来の半導体装置の特性の比較を示す。この図に示
すように、従来に比べて、本発明による半導体装置で
は、オン電圧を低減しスイッチング速度を向上すること
ができる。 【００５２】図７は、本発明の第３の実施形態を示す。
図７（ａ）は、本発明の半導体装置の断面及びマスクの
断面を示し、図７（ｂ）は、図７（ａ）に示した半導体
装置の上面図である。 【００５３】例えばｎ型の半導体基板１の表面の一部に
ｐ型半導体領域４が形成されている。複数の欠陥層５
は、半導体基板１の内部に、いずれも半導体基板１の表
面からほぼ同一の深さに形成されている。図７（ａ）の
８は、低ライフタイム層を表す。この低ライフタイム層
８は、欠陥層５からキャリアの拡散長Ｌ程度の範囲内に
ある領域を指す。ここで、キャリアの拡散長Ｌは、半導
体領域４から注入されるキャリアの拡散長をいう。 【００５４】電極３、６間に電圧が印加されない状態
で、低ライフタイム層８の領域内にあるキャリアの多く
は、拡散により欠陥層５に到達し再結合等により消滅す
る。そのため、ライフタイムが通常のｎ型半導体基板１
よりも短くなっている。 【００５５】また、隣り合った欠陥層５間の間隔ｄ１
は、半導体基板１におけるキャリアの拡散長Ｌの２倍以
下に設定されている。例えば、図７に示した実施形態の
ようにｎ型半導体基板１の表面にｐ型領域４が形成され
ている場合は、キャリアの拡散長とは、ｎ型半導体基板
１におけるホールの拡散長を意味する。 【００５６】キャリアの拡散長をＬ、拡散係数をＤ、キ
ャリアのライフタイムをτとすると、Ｌは、Ｄとτの積
の平方根、すなわち Ｌ＝（Ｄ×τ）1/2 となる。例えば、ｎ型半導体基板１の不純物濃度が上が
ればライフタイムτが小さくなり、拡散長Ｌが短くな
る。不純物濃度が下がれば、拡散長Ｌは長くなる。 【００５７】この半導体装置は、上述の第１の実施形態
と同様の製造方法により作成される。ただし、Ａｌ製の
マスク７において、第１の領域７ｂの幅は、キャリアの
拡散長の２倍、例えば１５０μｍよりも小さく設定さ
れ、第１の領域７ｂの厚さは例えば１５０μｍとされて
いる。このＡｌ製のマスク７を介して、半導体基板にプ
ロトンを例えば加速電圧１．５ＭｅＶ、ドーズ量５×１
０１２ｃｍ-2で照射する。加速電圧が１．５ＭｅＶであ
るプロトンのＡｌ中の飛程は約３０μｍであるため、Ａ
ｌ製のマスクの薄い領域７ｂの下に位置する半導体基板
１にのみプロトンが照射される。 【００５８】本実施形態において、半導体装置をオン状
態からオフ状態にすると、ｐ型領域から注入されたキャ
リアすなわちホールは拡散していく。欠陥層５は、低ラ
イフタイム層８内にあるホールの大部分を捕獲する。そ
のため、ターンオフ時間を短縮することができる。ま
た、オン状態では、欠陥層５間に欠陥が形成されていな
い領域が設けられているため、キャリアの捕獲確率を低
減し、オン電圧を低くすることができる。 【００５９】図８は、上述の第３の実施形態及び従来例
における、オン電圧とスイッチング速度との関係を表
す。このように、本実施形態によれば、オン電圧とスイ
ッチング速度のトレードオフ曲線を改善することができ
る。 【００６０】図９は、本発明の第４の実施形態を示す。
この半導体装置の構成及び製造方法は、第２の実施形態
と同様である。ただ、半導体基板１の深い領域に形成さ
れた欠陥層５ｂと半導体基板１の浅い領域に形成された
欠陥層５ａとの距離ｄ１は、キャリアの拡散長Ｌの２倍
以下になるように設定されている。 【００６１】本実施形態において、上述の第３の実施形
態と同様の効果を得ることができる。図１０は、本発明
の第５の実施形態を示す。図１０（ａ）は半導体装置の
断面及びマスクの断面を示し、図１０（ｂ）は図１０
（ａ）に示した半導体装置の上面図である。 【００６２】この半導体装置において、例えばｎ型半導
体基板１の表面にｐ型半導体領域４が形成されている。
欠陥層５は、ｐ型半導体領域４の下のｎ型半導体基板１
内に、上述の実施形態と異なり、分割されていない１つ
の領域として設けられている。欠陥層５の端部とｐ型半
導体領域４の端部との距離ｄ２は、キャリアの拡散長Ｌ
よりも長く設定されている。ここでいうキャリアの拡散
長は、上述の第３の実施形態におけるキャリアの拡散長
と同じものである。なお、欠陥層５は、半導体基板１の
すべての領域に形成されているものではない。 【００６３】また、ｐ型半導体領域４が、ｎ型半導体基
板の一部から不純物を拡散することで形成される場合
は、拡散用のマスクのエッジから欠陥層５の端部までの
距離は、不純物の拡散深さＸｊとキャリアの拡散長Ｌと
の和以上に設定されているともいうことができる。この
拡散用のマスクは、例えば層間絶縁膜２のマスクであ
る。 【００６４】この欠陥層５は、上述の実施形態と同様
に、欠陥層を形成する領域だけ薄くなっている例えばア
ルミ製のマスクを介して、半導体装置に例えばプロトン
を照射することで形成される。 【００６５】本実施形態では、ｐｎ接合からキャリアの
拡散長程度離れた領域までのみ欠陥層が形成されてい
る。そのため、半導体装置のオフ時は基板に注入された
キャリアを効率よく消滅させ、スイッチング速度を上げ
ることができる。また、オン時は、半導体基板１内での
キャリアの消滅量を最小にし、オン抵抗の上昇を抑える
ことができる。 【００６６】また、上述の実施形態では、ｎ型半導体基
板１に欠陥層５を形成しているが、例えば図１１に示す
ように、欠陥層５の一部をｐ型半導体層４に形成しても
よい。この場合、上述の実施形態と同様の効果を得るこ
とができる。図１１は、上述の第２の実施形態や第４の
実施形態を変形したものである。 【００６７】なお、上述の実施形態において、マスク７
はアルミ製であるが、これに限られるものではない。例
えば、マスクをＡｕ、Ｎｉ、Ｓｉ、Ｖのいずれかを用い
て作成しても良い。 【００６８】また、上述の実施形態において、プロトン
を照射して欠陥層を形成するが、これに限られるもので
はない。例えば、2Ｈ、3Ｈ、3Ｈｅ、4Ｈｅのいずれかを
照射してもよい。 【００６９】 【発明の効果】以上の説明したように、本発明によれ
ば、半導体基板中の一部にのみ欠陥層を形成するため、
高速かつオン電圧の小さい半導体装置を実現することが
可能となる。
等に使用される半導体装置において、キャリアの寿命制
御を３次元的に行う構造を有する半導体装置に関する。 【０００２】 【従来の技術】サイリスタ等のスイッチング素子として
使用される半導体装置において、スイッチング速度を向
上させるために、キャリアの寿命制御は非常に重要な技
術である。なぜなら、キャリアの寿命を低減することに
より、スイッチをオフした時に、キャリアを素早く消滅
させて、ターンオフ時間を短縮することができ、これに
より高速なスイッチング動作が可能となるからである。 【０００３】このようにキャリアの寿命を低減する方法
として、例えばプロトンを照射して半導体基板中に欠陥
層を形成し、この欠陥層をキャリアの再結合中心とする
方法が、すでに実用化されている。 【０００４】図１２に、従来の半導体装置の一例とし
て、ダイオードに欠陥層が形成されている場合について
示す。この図に示す従来のダイオードは、例えばｎ型半
導体基板１の表面の一部領域に形成されたｐ型半導体層
４を有し、このｐ型半導体層４とｎ型半導体基板１との
界面にｐｎ接合を構成している。また、ｐ型半導体層４
とｎ型半導体基板１とはそれぞれ電極３および６に接続
されている。さらに、このダイオードは、ｐｎ接合のｎ
型半導体基板１側に欠陥層５を有している。 【０００５】このような半導体装置では、ｎ型半導体基
板１の表面領域にｐ型半導体層４を形成し、電極３およ
び６等を形成した後に、例えば１〜５０００×１０１０
ｃｍ-2のドーズ量のプロトンを０．５〜４．０ＭｅＶの
加速エネルギーで照射することにより、欠陥層５を形成
する。 【０００６】このような構造の半導体装置では、欠陥層
５が再結合中心となってキャリアの寿命を低減するた
め、半導体装置をオフした時に、ｐ型半導体層４から半
導体基板１へ注入されたキャリアおよび半導体基板１中
に蓄積されているキャリアをすばやく消滅させて、ター
ンオフ時間を短縮することができる。 【０００７】また、プロトン照射により欠陥層を形成す
る方法では、半導体基板１中においてプロトンが停止し
た位置に最も多くの欠陥が形成されるため、プロトンを
照射する時の加速エネルギーにより、欠陥層５が形成さ
れる深さを制御することが可能である。このようにし
て、最も効率良くキャリアを消滅させることができるよ
うに、欠陥層５の深さ方向の位置を制御することができ
る。例えばｐｎ接合近傍に欠陥層５を形成した場合に
は、ｐ型半導体層４から半導体基板１へ注入されたキャ
リアを素早く消滅させる効果を有し、また、ｐｎ接合よ
り離れて半導体基板１中の深い位置に欠陥層５を形成し
た場合には、半導体基板１中に蓄積されているキャリア
を消滅させる効果を有する。 【０００８】しかし、図１２に示すように、従来の半導
体装置では、欠陥層５がｎ型半導体基板１を横切るよう
に全体に形成されている。このため、半導体装置がオン
状態の時には、例えば電極３から電極６へ流れる電流が
すべて欠陥層５を通る。ここで、この欠陥層５を通るキ
ャリアは欠陥による再結合中心に捕獲されて消滅しやす
い。また、欠陥層５では、欠陥による散乱等によりキャ
リアの移動度が低下する。これらに起因して、欠陥層５
が半導体基板１中において高抵抗領域となり、オン電圧
を上昇させてしまうという問題がある。 【０００９】 【発明が解決しようとする課題】このように、従来の半
導体装置では、半導体基板中に欠陥層を有するため、こ
の半導体基板に注入されたキャリアの寿命を低減するこ
とにより、ターンオフ時間を短縮することが可能であ
る。しかし、平面方向に全面に欠陥層が形成されている
ため、オン状態の電流に寄与するキャリアがかならずこ
の欠陥層を通過する。このため、この欠陥層に起因した
抵抗の増大によりオン電圧が上昇してしまうという問題
があった。 【００１０】本発明の目的は、オン電圧を上昇させるこ
となくキャリアの寿命を制御して高速スイッチング特性
を実現することが可能な半導体装置を提供することであ
る。 【００１１】 【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明による半導体装置は、第１の導
電型を有する第１の半導体層と、この第１の半導体層と
接合面を構成するように形成された第２の導電型を有す
る第２の半導体層と、前記第１の半導体層を介して前記
接合面に対向する第１の電極と、前記第２の半導体層を
介して前記接合面に対向する第２の電極と、前記第１の
半導体層中に形成された欠陥層とを具備し、前記欠陥層
は前記接合面からキャリアの拡散長程度離れた領域まで
のみに形成され、且つ、横方向に選択的に形成されてお
り、前記欠陥層の両端部間の距離は前記接合面の両端部
間の距離よりも大きく、且つ、前記欠陥層の端部と前記
接合面の端部との間の距離はそれぞれキャリアの拡散長
よりも大きく設定されていることを特徴とする。 【００１２】 【００１３】 【００１４】 【００１５】 【００１６】 【００１７】 【００１８】 【００１９】 【００２０】 【００２１】 【００２２】 【００２３】 【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。従来と同様に、ダイオード
を例として説明する。以下、同一の構成要素には同一の
符号を付し、説明を省略する。 【００２４】図１は、本発明の第１の実施形態による半
導体装置の構造を示す断面図である。また、図２は、図
１に示した半導体装置の上面を示す。本実施形態による
半導体装置は、従来の半導体装置と同様に、例えばｎ型
の半導体基板１の表面の一部領域に形成されたｐ型半導
体層４と、このｐ型半導体層４に接続された電極３と、
半導体基板１の裏面に形成された電極６とにより構成さ
れている。さらに、従来と同様に、ｎ型半導体基板１中
に欠陥層５が形成されているが、この欠陥層５が平面方
向に全面に形成されていた従来と異なり、本実施形態で
は、複数の欠陥層領域に分離されて形成されている。ま
た、この分離幅ｄは、例えば１０μｍ以上８０μｍ以下
とする。 【００２５】一般に、欠陥層５は、例えばプロトン等の
照射により形成された場合には、このプロトンの停止位
置に欠陥数の最大値を有し、このピーク値を有する領域
を中心として両側に約５μｍ程度ずつの広がりを持つよ
うに形成される。このため、各欠陥層領域５のピーク領
域を互いに例えば１０μｍ以上離すことにより、隣り合
う欠陥層領域５同士が接することを防止し、互いに分離
された欠陥層領域５を形成することができる。 【００２６】また、後に図５を用いて詳しく説明するよ
うに、欠陥層５のピーク領域から両側に４０μｍずつ合
計８０μｍの幅の範囲内では、キャリアの寿命を低減す
る効果がある。このため、各欠陥層領域５のピーク領域
の分離幅を８０μｍ以下とすることにより、欠陥層領域
５が形成されていない領域に注入または蓄積されている
キャリアを、欠陥層領域５により確実に再結合させるこ
とができる。 【００２７】図５は、キャリアの再結合により発生する
螢光強度の基板深さ方向の分布を示している。プロトン
照射により欠陥層５が形成されている例えばｎ型半導体
基板１に、直径約１μｍ程度に絞られたレーザ光を照射
し、電子正孔対を発生させる。発生した電子または正孔
のうち少数キャリアである例えば正孔が拡散し、多数キ
ャリアである電子と再結合した時に螢光が生じる。この
螢光の強度を、レーザ光を照射する位置を変化させなが
ら観測したものが、図５である。 【００２８】ここで、電子と正孔が直接再結合する場合
には、半導体のバンドギャップにより決定される特定の
波長の螢光を発生する。しかし、欠陥によりバンドギャ
ップ内に形成された再結合中心に少数キャリアである例
えば正孔が捕獲される場合には、より長い波長を有する
光または熱等を発生する。したがって、前述の特定の波
長を有する光の強度を観測すれば、電子と正孔が直接結
合した場合のみ螢光が観測され、再結合中心により例え
ば正孔が捕獲された場合には光の強度が小さくなる。 【００２９】すなわち、図５において、螢光の強度が小
さい領域は、例えば正孔の寿命が低減されている領域と
解釈することができる。このようにして、キャリアの寿
命が低減されている領域は、欠陥層のピーク位置から両
側にそれぞれ幅４０μｍずつ、合計８０μｍの範囲内で
あることがわかる。 【００３０】この図より、各欠陥層領域のピーク値を有
する領域の間の距離が８０μｍ以下となるように構成す
ることにより、ｎ型半導体基板１に注入または蓄積され
ているキャリアの寿命を低減することができることがわ
かる。 【００３１】次に、このような構造の半導体装置を製造
する方法について説明する。通常の方法により、例えば
ｎ型半導体基板１にｐ型半導体層４と層間絶縁膜２と例
えばアルミ（Ａｌ）電極３および６とを形成する。 【００３２】次に、図１に示すように、半導体基板１の
上方に設置されたアルミ（Ａｌ）製のマスク７を通し
て、例えばドーズ量５〜５０×１０１１ｃｍ-2のプロト
ンを照射する。このＡｌ製のマスクは、厚さの異なる２
つの領域より構成される。すなわち、第１の領域７ａは
例えば２００μｍの厚さを有し、第２の領域７ｂは例え
ば５０μｍの厚さを有している。ここで、プロトンを例
えば加速エネルギー３ＭｅＶで照射した場合には、厚さ
２００μｍの第１の領域７ａではプロトンがＡｌマスク
中に停止し、厚さ５０μｍの第２の領域７ｂのみプロト
ンがマスク７を通過して、半導体基板１中の例えば深さ
４０μｍの位置に停止する。 【００３３】このため、第１の領域７ａの幅を例えば１
０μｍ以上８０μｍ以下とすることにより、欠陥層領域
５の間の距離を１０μｍ以上８０μｍ以下とすることが
できる。このようにして前述のような構造の半導体装置
を実現することができる。 【００３４】このように、本実施形態による半導体装置
では、欠陥層領域５が互いに分離され、かつキャリアの
寿命が短縮される領域が接触するように構成されること
が特徴である。 【００３５】従来は、欠陥層５が半導体基板１のある深
さ領域に全面に形成されていたため、オン状態において
電流に寄与するキャリアはすべて高抵抗領域である欠陥
層５を通過していた。これに対して、本実施形態による
半導体装置では、欠陥層領域が分離するように形成され
ているため、電流に寄与するキャリアのうちの一部のみ
が高抵抗領域である欠陥層５を通過し、一部のキャリア
は、欠陥層領域５が形成されていない低抵抗領域を通過
する。このようにして、オン電圧を低減することができ
る。 【００３６】また、図５に示すように、欠陥層領域５が
形成されていない領域であっても、ピーク領域から４０
μｍ以下の距離を有する位置では、キャリアの寿命が短
縮される。このため、本実施形態のように、欠陥層領域
５の分離距離を８０μｍ以内とすることにより、オフ状
態において半導体基板１に注入または蓄積されているキ
ャリアを速やかに消去して、ターンオフ時間を短縮する
ことができる。 【００３７】ここで、オフ状態では、半導体基板１中に
電界が存在しないため、半導体基板１中に注入または蓄
積されているキャリアはランダムな方向に拡散する。こ
のため、欠陥層領域５の間に存在するキャリアが欠陥層
領域５中の再結合中心に捕獲されて、消滅する。これに
対して、オン状態においては、電極３と６の間に印加さ
れる電圧により半導体基板１中に電界が存在し、キャリ
アはこの電界に従って移動するため、欠陥層領域５の間
に存在するキャリアが欠陥層領域の方向へ移動して再結
合中心に捕獲される確率は、オフ状態に比べて小さくな
る。 【００３８】さらに、一般に、電極間に高抵抗領域と低
抵抗領域が並列に接続されている場合には、電流は高抵
抗領域よりも低抵抗領域を流れる。本実施形態では、電
極３と６との間に、欠陥層領域５が形成されている高抵
抗領域と、欠陥層領域５が形成されていない低抵抗領域
とが並列に存在する構造となっているため、電流は欠陥
層領域５が形成されていない領域により多く流れる。こ
のようにして、オン状態において、電流に寄与するキャ
リアが欠陥層領域５中の再結合中心に捕獲される確率を
低減することができる。 【００３９】このように、欠陥層領域５を分離して形成
することにより、オフ状態ではキャリアを捕獲してター
ンオフ時間を短縮し、オン状態ではキャリアの捕獲確率
を低減してオン電圧を低減することができる。 【００４０】次に、本発明による第２の実施形態につい
て、図３を用いて説明する。本実施形態による半導体装
置では、前述の第１の実施形態と同様に、ｎ型半導体基
板１の表面領域に形成されたｐ型半導体層４と、電極３
および６により構成され、さらに、半導体基板１中に欠
陥層領域５が形成されている。ここで、欠陥層領域５が
平面方向に分離されていた前述の第１の実施形態と異な
り、本実施形態では、欠陥層領域５が深さ方向に分離さ
れていることが特徴である。例えば、半導体基板１中に
おいて、欠陥層領域５ａは浅い領域に、欠陥層領域５ｂ
は深い領域に構成され、また、各欠陥層領域５ａおよび
５ｂは、それぞれ全面ではなく平面方向の一部の領域に
形成されている。さらに、この欠陥層領域５ａと５ｂの
間の距離ｄは１０μｍ以上８０μｍ以下とする。 【００４１】このように、本実施形態による半導体装置
では、欠陥層領域５ａ、５ｂが分離して形成され、その
間の距離が１０μｍ以上であるため、前述の第１の実施
形態と同様の理由により、オン電圧を低減することがで
きる。また、欠陥層領域５ａ、５ｂの間の距離が８０μ
ｍ以下であるため、オフ状態において、キャリアの寿命
を低減してターンオフ時間を短縮することができる。 【００４２】さらに、このような前述の第１の実施形態
と同様の効果に加えて、本実施形態では、欠陥層領域５
ａ、５ｂの深さ方向の位置が変化するように構成される
ため、オフ状態においてキャリアを効果的に消滅させる
ことができるように、所望の深さに欠陥層領域を構成
し、さらにオン電圧を低減することができる。 【００４３】例えば、前述のように、半導体基板１中の
深い領域に形成された欠陥層領域５ｂは、半導体基板１
中に蓄積されているキャリアを効果的に捕獲することが
できる。また、半導体基板１中の浅い領域に形成された
欠陥層領域５ａは、ｐ型半導体層４から半導体基板１へ
注入されるキャリアをすみやかに消滅させることができ
る。 【００４４】このような異なる効果を同時に達成するた
めには、複数の異なる深さ領域に欠陥層を構成する必要
があるが、従来はこれらの欠陥層が平面方向に全面に形
成されていた。このため、オン状態において電流に寄与
するキャリアは、このような複数の欠陥層を通過するこ
とになり、オン電圧を上昇させてしまう。しかし、本実
施形態による構造では、異なる深さ領域の一部に欠陥層
領域を形成することができるため、複数の深さ領域に欠
陥層領域を構成した場合にも、オン状態における電流は
欠陥層が形成されていない領域を流れることが可能とな
り、オン電圧を低減することが可能となる。このよう
に、従来は、キャリアの寿命を深さ方向に１次元的な制
御のみが可能であったが、本発明により３次元的な制御
が可能となる。 【００４５】なお、本実施形態において、ｐ型半導体層
４の下方に例えば浅い欠陥層領域５ａを構成する等、各
欠陥層領域と半導体層との位置を適宜設定して、特性の
向上を図ることも可能である。 【００４６】次に、前述のような構造を実現するための
製造方法について説明する。前述の第１の実施形態にお
いて述べた方法と同様に、通常の方法により、例えばｎ
型半導体基板１の表面領域にｐ型半導体層を形成し、電
極３および６を形成した後に、例えばＡｌ製のマスク７
を介して例えばプロトンを照射する。 【００４７】ここで、本実施形態では、前述の第１の実
施形態に対して、Ａｌ製のマスク７の形状とプロトン照
射の加速エネルギーが異なる。すなわち、Ａｌ製のマス
ク７は、第１の領域７ａでは例えば１０５μｍの厚さを
有し、第２の領域７ｂでは例えば６５μｍの厚さを有し
ている。また、第１の領域の幅は、前述の第１の実施形
態では１０μｍ以上８０μｍ以下であったが、本実施形
態では制限がなく、所望の幅とすることができる。さら
に、本実施形態では、例えば４ＭｅＶの加速エネルギー
でプロトンを照射する。 【００４８】前述の第１の実施形態では、Ａｌ製のマス
ク７の第１の領域７ａの厚さが厚いため、この領域７ａ
をプロトンは透過せず、照射されたプロトンは第２の領
域７ｂのみを透過して半導体基板１中に欠陥層領域５を
形成した。これに対して、本実施形態では、プロトンの
加速エネルギーを増大し、第１の領域の厚さを薄くした
ため、プロトンは第１の領域７ａを透過して半導体基板
１中の例えば深さ４０μｍ程度の浅い領域に欠陥層領域
５ａを形成する。また、第２の領域７ｂを透過したプロ
トンは半導体基板１中の例えば深さ８０μｍ程度の深い
領域に欠陥層領域５ｂを形成する。このように、本実施
形態では、複数の厚さの異なる領域を有するマスクを用
いて、高加速エネルギーでプロトンを照射することによ
り、一回のプロトン照射で、複数の異なる深さ領域に欠
陥層領域５ａ、５ｂを形成することができる。 【００４９】ここで、マスク７の各領域７ａ、７ｂの厚
さとプロトン照射の加速エネルギーは、欠陥層領域の間
の距離が１０μｍ以上８０μｍ以下となるように、適宜
設定する必要がある。このようにして、前述のようなオ
ン電圧が低減しターンオフ時間の短縮する構造を有する
半導体装置を簡単に製造することができる。 【００５０】なお、上記実施形態では、欠陥層５を形成
するためにプロトンを照射したが、例えば3Ｈｅ、4Ｈ
ｅ、2Ｈ等の他の荷電粒子を用いることも可能である。
ただし、上記のような軽い粒子を用いた方が、所望の深
さまで粒子を注入するための加速エネルギーを小さくす
ることができ、より簡単に欠陥層を所望の位置に形成す
ることができるため、好ましい。 【００５１】図６に、上記実施形態による半導体装置
と、従来の半導体装置の特性の比較を示す。この図に示
すように、従来に比べて、本発明による半導体装置で
は、オン電圧を低減しスイッチング速度を向上すること
ができる。 【００５２】図７は、本発明の第３の実施形態を示す。
図７（ａ）は、本発明の半導体装置の断面及びマスクの
断面を示し、図７（ｂ）は、図７（ａ）に示した半導体
装置の上面図である。 【００５３】例えばｎ型の半導体基板１の表面の一部に
ｐ型半導体領域４が形成されている。複数の欠陥層５
は、半導体基板１の内部に、いずれも半導体基板１の表
面からほぼ同一の深さに形成されている。図７（ａ）の
８は、低ライフタイム層を表す。この低ライフタイム層
８は、欠陥層５からキャリアの拡散長Ｌ程度の範囲内に
ある領域を指す。ここで、キャリアの拡散長Ｌは、半導
体領域４から注入されるキャリアの拡散長をいう。 【００５４】電極３、６間に電圧が印加されない状態
で、低ライフタイム層８の領域内にあるキャリアの多く
は、拡散により欠陥層５に到達し再結合等により消滅す
る。そのため、ライフタイムが通常のｎ型半導体基板１
よりも短くなっている。 【００５５】また、隣り合った欠陥層５間の間隔ｄ１
は、半導体基板１におけるキャリアの拡散長Ｌの２倍以
下に設定されている。例えば、図７に示した実施形態の
ようにｎ型半導体基板１の表面にｐ型領域４が形成され
ている場合は、キャリアの拡散長とは、ｎ型半導体基板
１におけるホールの拡散長を意味する。 【００５６】キャリアの拡散長をＬ、拡散係数をＤ、キ
ャリアのライフタイムをτとすると、Ｌは、Ｄとτの積
の平方根、すなわち Ｌ＝（Ｄ×τ）1/2 となる。例えば、ｎ型半導体基板１の不純物濃度が上が
ればライフタイムτが小さくなり、拡散長Ｌが短くな
る。不純物濃度が下がれば、拡散長Ｌは長くなる。 【００５７】この半導体装置は、上述の第１の実施形態
と同様の製造方法により作成される。ただし、Ａｌ製の
マスク７において、第１の領域７ｂの幅は、キャリアの
拡散長の２倍、例えば１５０μｍよりも小さく設定さ
れ、第１の領域７ｂの厚さは例えば１５０μｍとされて
いる。このＡｌ製のマスク７を介して、半導体基板にプ
ロトンを例えば加速電圧１．５ＭｅＶ、ドーズ量５×１
０１２ｃｍ-2で照射する。加速電圧が１．５ＭｅＶであ
るプロトンのＡｌ中の飛程は約３０μｍであるため、Ａ
ｌ製のマスクの薄い領域７ｂの下に位置する半導体基板
１にのみプロトンが照射される。 【００５８】本実施形態において、半導体装置をオン状
態からオフ状態にすると、ｐ型領域から注入されたキャ
リアすなわちホールは拡散していく。欠陥層５は、低ラ
イフタイム層８内にあるホールの大部分を捕獲する。そ
のため、ターンオフ時間を短縮することができる。ま
た、オン状態では、欠陥層５間に欠陥が形成されていな
い領域が設けられているため、キャリアの捕獲確率を低
減し、オン電圧を低くすることができる。 【００５９】図８は、上述の第３の実施形態及び従来例
における、オン電圧とスイッチング速度との関係を表
す。このように、本実施形態によれば、オン電圧とスイ
ッチング速度のトレードオフ曲線を改善することができ
る。 【００６０】図９は、本発明の第４の実施形態を示す。
この半導体装置の構成及び製造方法は、第２の実施形態
と同様である。ただ、半導体基板１の深い領域に形成さ
れた欠陥層５ｂと半導体基板１の浅い領域に形成された
欠陥層５ａとの距離ｄ１は、キャリアの拡散長Ｌの２倍
以下になるように設定されている。 【００６１】本実施形態において、上述の第３の実施形
態と同様の効果を得ることができる。図１０は、本発明
の第５の実施形態を示す。図１０（ａ）は半導体装置の
断面及びマスクの断面を示し、図１０（ｂ）は図１０
（ａ）に示した半導体装置の上面図である。 【００６２】この半導体装置において、例えばｎ型半導
体基板１の表面にｐ型半導体領域４が形成されている。
欠陥層５は、ｐ型半導体領域４の下のｎ型半導体基板１
内に、上述の実施形態と異なり、分割されていない１つ
の領域として設けられている。欠陥層５の端部とｐ型半
導体領域４の端部との距離ｄ２は、キャリアの拡散長Ｌ
よりも長く設定されている。ここでいうキャリアの拡散
長は、上述の第３の実施形態におけるキャリアの拡散長
と同じものである。なお、欠陥層５は、半導体基板１の
すべての領域に形成されているものではない。 【００６３】また、ｐ型半導体領域４が、ｎ型半導体基
板の一部から不純物を拡散することで形成される場合
は、拡散用のマスクのエッジから欠陥層５の端部までの
距離は、不純物の拡散深さＸｊとキャリアの拡散長Ｌと
の和以上に設定されているともいうことができる。この
拡散用のマスクは、例えば層間絶縁膜２のマスクであ
る。 【００６４】この欠陥層５は、上述の実施形態と同様
に、欠陥層を形成する領域だけ薄くなっている例えばア
ルミ製のマスクを介して、半導体装置に例えばプロトン
を照射することで形成される。 【００６５】本実施形態では、ｐｎ接合からキャリアの
拡散長程度離れた領域までのみ欠陥層が形成されてい
る。そのため、半導体装置のオフ時は基板に注入された
キャリアを効率よく消滅させ、スイッチング速度を上げ
ることができる。また、オン時は、半導体基板１内での
キャリアの消滅量を最小にし、オン抵抗の上昇を抑える
ことができる。 【００６６】また、上述の実施形態では、ｎ型半導体基
板１に欠陥層５を形成しているが、例えば図１１に示す
ように、欠陥層５の一部をｐ型半導体層４に形成しても
よい。この場合、上述の実施形態と同様の効果を得るこ
とができる。図１１は、上述の第２の実施形態や第４の
実施形態を変形したものである。 【００６７】なお、上述の実施形態において、マスク７
はアルミ製であるが、これに限られるものではない。例
えば、マスクをＡｕ、Ｎｉ、Ｓｉ、Ｖのいずれかを用い
て作成しても良い。 【００６８】また、上述の実施形態において、プロトン
を照射して欠陥層を形成するが、これに限られるもので
はない。例えば、2Ｈ、3Ｈ、3Ｈｅ、4Ｈｅのいずれかを
照射してもよい。 【００６９】 【発明の効果】以上の説明したように、本発明によれ
ば、半導体基板中の一部にのみ欠陥層を形成するため、
高速かつオン電圧の小さい半導体装置を実現することが
可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による半導体装置の構
造を示す断面図。 【図２】図１に示す半導体装置の上面図。 【図３】本発明の第２の実施形態による半導体装置の構
造を示す断面図。 【図４】図３に示す半導体装置の上面図。 【図５】本発明の根拠となるデータを示す図。 【図６】本発明による半導体装置および従来の半導体装
置のスイッチング特性を示す図。 【図７】本発明の第３の実施形態を示す図。 【図８】本発明の第３の実施形態におけるオン電圧とス
イッチング特性との関係を示す図。 【図９】本発明の第４の実施形態を示す図。 【図１０】本発明の第５の実施形態を示す図。 【図１１】本発明の第２の実施形態及び第４の実施形態
の変形例を示す図。 【図１２】従来の半導体装置の構造を示す断面図。 【符号の説明】 １…ｎ型半導体基板、 ２…層間絶縁膜、 ３、６…Ａｌ電極、 ４…ｐ型半導体層、 ５…欠陥層、 ７…マスク、 ８…低ライフタイム層。
造を示す断面図。 【図２】図１に示す半導体装置の上面図。 【図３】本発明の第２の実施形態による半導体装置の構
造を示す断面図。 【図４】図３に示す半導体装置の上面図。 【図５】本発明の根拠となるデータを示す図。 【図６】本発明による半導体装置および従来の半導体装
置のスイッチング特性を示す図。 【図７】本発明の第３の実施形態を示す図。 【図８】本発明の第３の実施形態におけるオン電圧とス
イッチング特性との関係を示す図。 【図９】本発明の第４の実施形態を示す図。 【図１０】本発明の第５の実施形態を示す図。 【図１１】本発明の第２の実施形態及び第４の実施形態
の変形例を示す図。 【図１２】従来の半導体装置の構造を示す断面図。 【符号の説明】 １…ｎ型半導体基板、 ２…層間絶縁膜、 ３、６…Ａｌ電極、 ４…ｐ型半導体層、 ５…欠陥層、 ７…マスク、 ８…低ライフタイム層。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 堀 志津江
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝多摩川工場内
(56)参考文献 特開 平７−297415（ＪＰ，Ａ)
特開 平７−297414（ＪＰ，Ａ)
特開 昭64−49235（ＪＰ，Ａ)
特開 平７−94517（ＪＰ，Ａ)
特開 平６−85242（ＪＰ，Ａ)
特開 平３−272184（ＪＰ，Ａ)
特開 平９−260640（ＪＰ，Ａ)
特開 平５−102161（ＪＰ，Ａ)
特開 平３−209726（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/322
H01L 29/861
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 第１の導電型を有する第１の半導体層
と、 この第１の半導体層と接合面を構成するように形成され
た第２の導電型を有する第２の半導体層と、 前記第１の半導体層を介して前記接合面に対向する第１
の電極と、 前記第２の半導体層を介して前記接合面に対向する第２
の電極と、 前記第１の半導体層中に形成された欠陥層とを具備し、 前記欠陥層は前記接合面からキャリアの拡散長程度離れ
た領域までのみに形成され、且つ、横方向に選択的に形
成されており、 前記欠陥層の両端部間の距離は前記接合面の両端部間の
距離よりも大きく、且つ、前記欠陥層の端部と前記接合
面の端部との間の距離はそれぞれキャリアの拡散長より
も大きく設定されていることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20006497A JP3488599B2 (ja) | 1996-10-17 | 1997-07-25 | 半導体装置 |
| EP97117753A EP0837506A3 (en) | 1996-10-17 | 1997-10-14 | Semiconductor device with defect layer and method of manufacturing the same |
| US08/950,841 US6031276A (en) | 1996-10-17 | 1997-10-15 | Semiconductor device and method of manufacturing the same with stable control of lifetime carriers |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-274780 | 1996-10-17 | ||
| JP27478096 | 1996-10-17 | ||
| JP20006497A JP3488599B2 (ja) | 1996-10-17 | 1997-07-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178019A JPH10178019A (ja) | 1998-06-30 |
| JP3488599B2 true JP3488599B2 (ja) | 2004-01-19 |
Family
ID=26511944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20006497A Expired - Fee Related JP3488599B2 (ja) | 1996-10-17 | 1997-07-25 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6031276A (ja) |
| EP (1) | EP0837506A3 (ja) |
| JP (1) | JP3488599B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1780799B9 (en) * | 1998-06-01 | 2012-02-29 | Mitsubishi Denki Kabushiki Kaisha | Diode |
| DE19835528A1 (de) * | 1998-08-06 | 2000-02-10 | Asea Brown Boveri | Verfahren zur Einstellung der Trägerlebensdauer in einem Halbleiterbauelement |
| US6723586B1 (en) * | 1999-06-08 | 2004-04-20 | Siemens Aktiengesellschaft | Thyristor provided with integrated circuit-commutated recovery time protection and production method therefor |
| JP4543457B2 (ja) * | 1999-10-28 | 2010-09-15 | 富士電機システムズ株式会社 | イオン注入用遮蔽マスクと半導体装置の製造方法 |
| DE10048345A1 (de) | 2000-09-29 | 2002-05-16 | Eupec Gmbh & Co Kg | Körper aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge |
| DE10316222B3 (de) * | 2003-04-09 | 2005-01-20 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement |
| JP2008262764A (ja) * | 2007-04-11 | 2008-10-30 | Toyota Motor Corp | 半導体装置の製造方法とそれに用いるアブソーバ |
| JP2010147239A (ja) * | 2008-12-18 | 2010-07-01 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP5609078B2 (ja) * | 2009-11-27 | 2014-10-22 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| CN103392224A (zh) * | 2011-06-08 | 2013-11-13 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| JP6263966B2 (ja) | 2012-12-12 | 2018-01-24 | 富士電機株式会社 | 半導体装置 |
| JP6294175B2 (ja) * | 2014-07-02 | 2018-03-14 | 株式会社日立製作所 | 半導体装置およびそれを用いた電力変換システム |
| WO2019198182A1 (ja) | 2018-04-11 | 2019-10-17 | 三菱電機株式会社 | 半導体装置、半導体ウエハおよび半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IN152079B (ja) * | 1980-01-09 | 1983-10-08 | Westinghouse Electric Corp | |
| US4311534A (en) * | 1980-06-27 | 1982-01-19 | Westinghouse Electric Corp. | Reducing the reverse recovery charge of thyristors by nuclear irradiation |
| JPH07123166B2 (ja) * | 1986-11-17 | 1995-12-25 | 日産自動車株式会社 | 電導度変調形ｍｏｓｆｅｔ |
| JPS63254762A (ja) * | 1987-04-13 | 1988-10-21 | Nissan Motor Co Ltd | Ｃｍｏｓ半導体装置 |
| JPS649658A (en) * | 1987-07-01 | 1989-01-12 | Mitsubishi Electric Corp | Gto thyristor |
| JPH07107935B2 (ja) * | 1988-02-04 | 1995-11-15 | 株式会社東芝 | 半導体装置 |
| US5243205A (en) * | 1989-10-16 | 1993-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device with overvoltage protective function |
| JPH0650738B2 (ja) * | 1990-01-11 | 1994-06-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1997
- 1997-07-25 JP JP20006497A patent/JP3488599B2/ja not_active Expired - Fee Related
- 1997-10-14 EP EP97117753A patent/EP0837506A3/en not_active Withdrawn
- 1997-10-15 US US08/950,841 patent/US6031276A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0837506A3 (en) | 1998-10-07 |
| JPH10178019A (ja) | 1998-06-30 |
| US6031276A (en) | 2000-02-29 |
| EP0837506A2 (en) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3488599B2 (ja) | 半導体装置 | |
| JP5097315B2 (ja) | 発光デバイスのための電極構造 | |
| JP2590284B2 (ja) | 半導体装置及びその製造方法 | |
| KR20070038879A (ko) | 절연게이트형 바이폴라 트랜지스터 | |
| JPH0821713B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS6046551B2 (ja) | 半導体スイツチング素子およびその製法 | |
| US5414290A (en) | IGBT with self-aligning cathode pattern and method for producing it | |
| JP3737524B2 (ja) | 整流用半導体装置 | |
| JP3325752B2 (ja) | 半導体装置およびその製造方法 | |
| JP3952452B2 (ja) | 半導体装置の製造方法 | |
| US5210601A (en) | Compression contacted semiconductor device and method for making of the same | |
| JPH0266977A (ja) | 半導体ダイオード | |
| JP3210013B2 (ja) | 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法 | |
| JP2934606B2 (ja) | 半導体装置 | |
| JPH0466111B2 (ja) | ||
| JPH1168123A (ja) | 半導体装置 | |
| JPH0563202A (ja) | 半導体装置 | |
| JPS6318675A (ja) | 半導体装置 | |
| JP4031371B2 (ja) | 高耐圧半導体素子 | |
| JP2561963B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JP2753331B2 (ja) | 半導体装置 | |
| JPH026232B2 (ja) | ||
| JP2818959B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| KR100218262B1 (ko) | 절연 게이트 바이폴라 트랜지스터 | |
| JP4467717B2 (ja) | 主電極短絡型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |