JPH0563202A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0563202A
JPH0563202A JP3220816A JP22081691A JPH0563202A JP H0563202 A JPH0563202 A JP H0563202A JP 3220816 A JP3220816 A JP 3220816A JP 22081691 A JP22081691 A JP 22081691A JP H0563202 A JPH0563202 A JP H0563202A
Authority
JP
Japan
Prior art keywords
region
bonding pad
conductivity type
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3220816A
Other languages
English (en)
Inventor
Tsunehiro Nakajima
経宏 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP3220816A priority Critical patent/JPH0563202A/ja
Publication of JPH0563202A publication Critical patent/JPH0563202A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

(57)【要約】 【目的】絶縁ゲート型半導体装置のように主電極の一部
のボンディングパッド部に導線が接続される半導体装置
での負荷短絡時のボンディングパッド部への電流集中を
防いで耐量を向上させる。 【構成】ボンディングパッド部に近接した領域では離れ
た領域に比して定常電流密度を小さくすることにより短
絡時の電流密度も小さくし、電流集中を防ぐ。そのため
には、ＩＧＢＴではパッド部近くの単位素子のチャネル
形成領域の不純物濃度を高くしてしきい値電圧を高める
方法、パッド部から離れた単位素子のみ蓄積層の不純物
濃度を高くして接合ＦＥＴ効果を弱める方法、あるいは
パッド部近くでの主電極の接触抵抗を高くする方法など
がある。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基体の表面に形
成された主電極への接続を主電極面の一部に設けられた
ボンディングパッド部にボンディングされる接続導線に
よって行う半導体装置に関する。
【０００２】
【従来の技術】電源装置のように高電圧, 大電流を駆動
する回路に使用される半導体装置は、電源装置が短絡し
た場合、ヒューズ等の保護回路が働くまで破壊しないこ
とが要求される。従って、負荷短絡耐量と呼ばれるその
場合に破壊するまでの時間が大きいことが望ましく、こ
の耐量が大きい程強い半導体装置と言うことができる。
【０００３】一方、電力用ＭＯＳＦＥＴやＩＧＢＴのよ
うに表面に形成されるＭＯＳ構造によって制御される半
導体装置は、制御できる電流が限られるため、一つの半
導体基体中に多数の単位素子を形成して並列接続する。
このような絶縁ゲート型半導体装置を強くするために
は、個々の単位素子のチャネル長を短くしたり、ｐウエ
ルのような主電極の接触する領域に第二ｐウエル領域を
形成することにより負荷短絡耐量を大きくすることが行
われる。
【０００４】
【発明が解決しようとする課題】しかし、絶縁ゲート型
半導体装置に上記のような単位素子の負荷短絡耐量を向
上させる方策を実施しても、半導体装置を強くする上に
は期待する程の効果が見られない。
【０００５】この理由は、そのような半導体装置では、
例えば図２に示すＩＧＢＴチップ21におけるように、接
続導体22とゲート電極との接続はゲートボンディングパ
ッド部23に、接続導体24と各単位素子に共通の主電極、
すなわちエミッタ電極との接続はエミッタボンディング
パッド部25に接続導線26をボンディングすることによっ
て行われるが、負荷が短絡したときの高電圧大電流がそ
のエミッタボンディングパッド部25に近い単位素子に集
中しやすいからである。このような電流の集中は、単位
素子を集合させた半導体装置に限らない問題である。
【０００６】本発明の目的は、このような半導体基体の
ボンディングパッド部に近い領域への電流集中の問題を
解決して、負荷短絡耐量の大きな強い半導体装置を提供
することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、一つの半導体基体一主面上に形成され
た主電極のボンディングパッド部に接続導線がボンディ
ングされる半導体装置において、定常電流密度がボンデ
ィングパッド部に近接した半導体基体の領域においてボ
ンディングパッド部より離れた領域におけるよりも小さ
いものとする。そして、本発明の半導体装置は第一導電
型の第一領域と、その第一領域の表面層内に形成された
第二導電型の第二領域と、その第二領域の表面層内に形
成された第一導電型の第三領域とを有し、第二領域の第
一領域と第三領域にはさまれた部分の表面上に絶縁膜を
介してゲート電極を備え、第二領域および第三領域に共
通に主電極が接触する構造をもつ単位素子の複数個を一
つの半導体基体に形成したものであって、第二領域の不
純物濃度がボンディングパッド部に近接した単位素子に
おいてボンディングパッド部より離れた単位素子におけ
るより高いこと、あるいは同様な構造を有するもので、
ボンディングパッド部より近接して単位素子以外の単位
素子の第一領域の最表面層がボンディングパッド部から
離れるにつれて不純物濃度の高い第一導電型の層である
こと、あるいはまた、ボンディングパッド部に近づくに
つれて単位素子の第三領域の表面層の比抵抗が高くされ
たことが有効である。さらに、半導体装置が主電極が半
導体基体表面に複数のコンタクトホール内で接触するも
のであって、単一コンタクトホールの面積がボンディン
グパッド部に近接した領域においてボンディングパッド
部より離れた領域より小さいことも有効である。
【０００８】
【作用】半導体基体のボンディングパッド部に近い領域
における定常電流密度をボンディングパッド部から離れ
た領域におけるより小さくすることにより、負荷短絡時
に流れる高電圧大電流もボンディングパッド部に近接し
た領域に集中しにくく、定常電流密度の大きい周囲の領
域に分散されるため、半導体基体全面に大電流が流れる
ことになり、負荷短絡耐量を向上させることができる。
この場合、一部の領域の定常電流密度が小さいためオン
抵抗の増大が見られるが、それ以外の広い面積では定常
電流密度が大きいため、全体としてほとんどオン電圧が
増加することはない。
【０００９】
【実施例】以下、図を引用して本発明の実施例について
述べる。図１(a) 〜(d) に示す一実施例のｎチャネルＩ
ＧＢＴの製造工程では、まず従来と同様に、シリコン板
のｎ- 層１の表面に図示しない絶縁膜を介して堆積され
た多結晶シリコン層をフォトエッチングして形成したゲ
ート電極２をマスクとしてほう素イオン注入を行い、ほ
う素打込み層３を形成する (図(a))。次に、表面のボン
ディングパッド部になる領域を除いてレジスト膜４で覆
い、再度ほう素イオン注入を行い、ほう素打込み層３の
一部31のＢ濃度を高くする (図(b))。さらに、レジスト
マスク４で覆われない領域を狭くし、３回目のほう素イ
オン注入を行い、ほう素打込み層31の一部32のＢ濃度を
より高くする (図(c))。このあと通常のＩＧＢＴと同様
にひ素イオンの注入および熱処理によりｐウエル５,ｎ
+ ソース領域６を形成すると、ｐウエル５にはＢ濃度の
高い領域51、さらに高い領域52が生ずる。さらに通常の
工程を経て、ｐウエル５およびソース領域６に共通に接
触し、ゲート電極２を絶縁層７で絶縁されたエミッタ電
極８およびｎ- 層１の裏面側のｐ+ 層９に接触するコレ
クタ電極10を形成し、エミッタ電極８のボンディングパ
ッド部にAl導線11をボンディングするとＩＧＢＴができ
る (図(d))。
【００１０】このようなＩＧＢＴの耐量試験を行うと、
高電圧大電流をコレクタ電極10から流れ込むが、Al導線
11のボンディング部に近い単位ＩＧＢＴ素子のｐウエル
51あるいは52はＢ濃度が高くなっているためしきい値電
圧が高く、ソース領域６からの電子電流が流れにくい。
このためｐ+ 層９から注入される正孔電流31も流れにく
い。これにより、ボンディングパッド部に電流が集中し
にくく、負荷短絡耐量が大きくなる。
【００１１】図１と共通の部分に同一の符号を付した図
３(a) 〜(c) に示す別の実施例のｎチャネルＩＧＢＴ製
造工程では、まずｎ- 層１の表面のボンディングパッド
部になる領域をレジスト膜４にて覆い、りんイオンの注
入を行いりん打込み層41を形成する (図(a))。次により
広い範囲をレジスト膜４で覆い、再度りんイオン注入を
行うと、りん打込み層41の一部42のｐ濃度が高くなる
(図(b))。このあと通常工程により作成したＩＧＢＴ
(図(c))では、Al導線11のボンディング部直下を除いて
ゲート電極２の下に露出する表面層、すなわち蓄積層
に、りんがドープされたｎ層61およびそれよりさらにＰ
濃度の高いｎ層62が形成されている。このＩＧＢＴの耐
量試験を行うと、Al導線11ボンディング部直下部には蓄
積層にｎ層61,62がないため、接合ＦＥＴ効果により電
子電流32が流れにくい。そのため、それに対向するｐ+
層９からの正孔電流31が注入されにくく、ボンディング
パッド部付近には電流が流れにくいため負荷短絡耐量が
向上する。
【００１２】このほかに、同様にレジストマスクを形成
し、ボンディングパッド部に近いソース領域６のAs濃度
を下げるか、ソース領域に重ねて形成するｐ+ 領域の濃
度を挙げることによりソース領域６の表面層の比抵抗を
高くし、ソース領域６とエミッタ電極８の接触抵抗を高
くすることにより、この部分での電流を流れにくくし、
正常電流ないし短絡電流の電流密度を小さくして耐量を
挙げる実施例もある。以上のＩＧＢＴについて述べた実
施例は、たて型ＭＯＳＦＥＴにおいても実施できること
は言うまでもない。
【００１３】図４はさらに別の実施例のシリコンチップ
表面のエミッタ電極のコンタクトホールを示す平面図で
ある。図に示すように斜線で表示したボンディングパッ
ド部25の直下にあるコンタクトホール71は数μｍの直径
で、その面積は周囲の直径10μｍのコンタクトホール72
の面積に比して小さい。これにより、ボンディングパッ
ド部直下よりも周囲の方が電流が流れやすくなり、集中
が弱まって負荷短絡耐量が向上する。この方法はＩＧＢ
Ｔに限らず主電極の接触が複数のコンタクトホールで行
われる半導体装置で実施できる。ただし、ＩＧＢＴある
いは縦型ＭＯＳＦＥＴの場合、コンタクトホール面積を
小さくするためには、ｐウエル５の面積を小さくしなけ
ればならず、単位素子の分布密度が同じであればｐウエ
ル５の間の蓄積層の幅が広くなってＪ−ＦＥＴ効果が弱
まり、そのために電流が流れやすくなる問題があり、そ
うかといって蓄積層の幅を狭めるために単位素子の分布
密度をボンディングパッド部直下で高めることも電流密
度の減少には逆効果であるため注意する必要がある。
【００１４】
【発明の効果】本発明によれば、主電極に対する接続の
行われるボンディングパッド部に近い半導体基体の領域
に流れる定常電流の密度をそれより離れた領域の密度よ
りも小さくすることにより、負荷短絡時に流れる電流の
ボンディングパッド部近傍への集中を避けることがで
き、負荷短絡耐量が増大し、強い半導体装置が得られ
た。特に多数の単位素子を集合した絶縁ゲート半導体装
置の負荷短絡耐量の向上に極めて有効である。
【図面の簡単な説明】
【図１】本発明の一実施例のＩＧＢＴの製造工程を(a)
ないし(d) の順に示す断面図
【図２】本発明の実施されるＩＧＢＴチップの平面図
【図３】本発明の別の実施例のＩＧＢＴの製造工程を
(a) ないし(c) の順に示す断面図
【図４】本発明のさらに別の実施例の半導体装置の半導
体チップ一部平面図
【符号の説明】
１ ｎ- 層 ２ ゲート電極 ３ ほう素打込み層 ３１ ほう素打込み層 ３２ ほう素打込み層 ４ レジスト膜 ４１ りん打込み層 ４２ りん打込み層 ５ ｐウエル ５１ ｐウエル ５２ ｐウエル ６ ｎ+ ソース領域 ６１ ｎ層 ６２ ｎ層 ７１ コンタクトホール ７２ コンタクトホール ８ エミッタ電極 ９ ｐ+ 層 １０ コレクタ電極 １１ Al導線 ２１ ＩＧＢＴチップ ２５ ボンディングパッド部 ２６ 接続導線

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】一つの半導体基体の一主面上に形成された
    主電極のボンディングパッド部に接続導線がボンディン
    グされるものにおいて、定常電流密度がボンディングパ
    ッド部に近接した半導体基体の領域においてボンディン
    グパッド部より離れた領域よりも小さいことを特徴とす
    る半導体装置。
  2. 【請求項２】第一導電型の第一領域と、その第一領域表
    面層内に形成された第二導電型の第二領域と、その第二
    領域の表面層内に形成された第一導電型の第三領域とを
    有し、第二領域の第一領域と第三領域にはさまれた部分
    の表面上に絶縁膜を介してゲート電極を備え、第二領域
    および第三領域に共通に主電極が接触する構造をもつ単
    位素子の複数個を一つの半導体基体に集積したものであ
    って、第二領域の不純物濃度がボンディングパッド部に
    近接した単位素子においてボンディングパッド部より離
    れた単位素子におけるより高い請求項１記載の半導体装
    置。
  3. 【請求項３】第一導電型の第一領域と、その第一領域表
    面層内に形成された第二導電型の第二領域と、その第二
    領域の表面層内に形成された第一導電型の第三領域とを
    有し、第二領域の第一領域と第三領域にはさまれた部分
    の表面上に絶縁膜を介してゲート電極を備え、第二領域
    および第三領域に共通に主電極が接触する構造をもつ単
    位素子の複数個を一つの半導体基体に集積したものであ
    って、ボンディングパッド部に近接した単位素子以外の
    単位素子の最表面層がボンディングパッド部より離れる
    につれて不純物濃度の高い第一導電型の層である請求項
    １あるいは２記載の半導体装置。
  4. 【請求項４】第一導電型の第一領域と、その第一領域表
    面層内に形成された第二導電型の第二領域と、その第二
    領域の表面層内に形成された第一導電型の第三領域とを
    有し、第二領域の第一領域と第三領域にはさまれた部分
    の表面上に絶縁膜を介してゲート電極を備え、第二領域
    および第三領域に共通に主電極が接触する構造をもつ単
    位素子の複数個を一つの半導体基体に集積したものであ
    って、ボンディングパッド部に近づくにつれて単位素子
    の第三領域の表面層の比抵抗が高くされた請求項１, ２
    あるいは３記載の半導体装置。
  5. 【請求項５】主電極が半導体基体表面に複数のコンタク
    トホール内で接触するものであって、単一コンタクトホ
    ールの面積がボンディングパッド部に近接した領域にお
    いてボンディングパッド部より離れた領域より小さい請
    求項１ないし４のいずれかに記載の半導体装置。
JP3220816A 1991-09-02 1991-09-02 半導体装置 Pending JPH0563202A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3220816A JPH0563202A (ja) 1991-09-02 1991-09-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3220816A JPH0563202A (ja) 1991-09-02 1991-09-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH0563202A true JPH0563202A (ja) 1993-03-12

Family

ID=16757010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3220816A Pending JPH0563202A (ja) 1991-09-02 1991-09-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH0563202A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441406B1 (en) 2000-10-20 2002-08-27 Kabushiki Kaisha Toshiba Semiconductor device
JP2010004003A (ja) * 2008-05-20 2010-01-07 Mitsubishi Electric Corp パワー半導体装置
JP2010165974A (ja) * 2009-01-19 2010-07-29 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
US10439061B2 (en) 2014-12-08 2019-10-08 Fuji Electric Co., Ltd. Semiconductor device
EP4276910A1 (en) * 2022-05-13 2023-11-15 Infineon Technologies Austria AG Transistor device, semiconductor package and method of fabricating a transistor device
DE102015109329B4 (de) 2014-06-20 2024-03-21 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441406B1 (en) 2000-10-20 2002-08-27 Kabushiki Kaisha Toshiba Semiconductor device
JP2010004003A (ja) * 2008-05-20 2010-01-07 Mitsubishi Electric Corp パワー半導体装置
JP2010165974A (ja) * 2009-01-19 2010-07-29 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
US9219113B2 (en) 2013-06-12 2015-12-22 Mitsubishi Electric Corporation Semiconductor device having breakdown voltage enhancement structure
DE102015109329B4 (de) 2014-06-20 2024-03-21 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
US10439061B2 (en) 2014-12-08 2019-10-08 Fuji Electric Co., Ltd. Semiconductor device
EP4276910A1 (en) * 2022-05-13 2023-11-15 Infineon Technologies Austria AG Transistor device, semiconductor package and method of fabricating a transistor device

Similar Documents

Publication Publication Date Title
US10784256B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
US4686551A (en) MOS transistor
JPS62189758A (ja) ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ
JPH0465878A (ja) 半導体装置
JP2002094063A (ja) 半導体装置
JPH01125979A (ja) 絶縁ゲート型バイポーラトランジスタ
US20200287030A1 (en) Semiconductor device and semiconductor device manufacturing method
JPH02275675A (ja) Ｍｏｓ型半導体装置
US20200212908A1 (en) Power switching devices with high dv/dt capability and methods of making such devices
JP3186405B2 (ja) 横型ｍｏｓｆｅｔ
JPH0563202A (ja) 半導体装置
JPH08274321A (ja) 半導体装置
JPH08148675A (ja) 半導体装置
US4520382A (en) Semiconductor integrated circuit with inversion preventing electrode
KR102576366B1 (ko) 증가된 활성 영역을 갖는 트랜지스터 반도체 다이
JP2004363477A (ja) 絶縁ゲート型半導体装置
JPS63164473A (ja) 半導体装置
JPS6373670A (ja) 導電変調型ｍｏｓｆｅｔ
JP3474776B2 (ja) 絶縁ゲート型電界効果トランジスタ
JP2785271B2 (ja) 半導体装置
JPH03105977A (ja) 半導体装置
JP3206149B2 (ja) 絶縁ゲートバイポーラトランジスタ
JPH01238067A (ja) 絶縁ゲート型バイポーラトランジスタ
KR19980084002A (ko) 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법