JPH03105977A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、逆導通ダイオードを一体化した、パワー個別
素子用、或いはパワーＩＣ用の絶縁ゲート導電変調型の
半導体装置に関する。

〔従来の技術〕

近年、パワースイッチング素子として絶縁ゲート型バイ
ポーラトランジスタ（ＩＧＢＴ一Ｉｎｓｕｌａｔｅｄ　
Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）が
普及してきた。従来の装置の一例は、特開昭６１−１５
３７０号公報に記載の様になっていた。第７図により説
明する。

動作は、次の通りである。ソース電極１を接地し、ゲー
ト電極２に正電圧を印加すると，ゲート電極１直下のＰ
層３表面のチャネル領域４が反転してｎ型のチャネルが
できるためオンする。ドレイン側のｐｎ接合５が順バイ
アスされて、ドレイン側Ｐ十層６からｎ一層７に正孔が
注入される。かくして注入された正孔により、ｎ一層７
は低抵抗化される。電流は，ドレイン電極８からソース
電極１へと図中矢印９の経路で流れるが、ｎ一層７が低
抵抗化されることにより低いオン電圧を得ることができ
る。

さて、この従来例の特徴は、以下の２点である。

第１に、ｎ十層１０，以下バツファ層と呼ぶが設けられ
ており、その不純物総量が所定値以上になる様、選ばれ
ている。これによりｎ一層７に注入蓄積されるキャリア
数を抑えている。こうして、素子のオフ時にキャリアの
消滅する時間が短くなる。また、順方向電圧の阻上時に
、ｎ一層７に伸びる空乏層を吸収することができるため
、パンチスルー電圧を損うことなくｎ一層７を薄くでき
る．以上のことから、オン電圧を損うことなくターンオ
フ時間を短くした素子を得ることができる。

第２に、元来、ドレイン側のｐ層６で構成されていた部
分を、ｎ型領域１１で置換したものである。こうして、
逆導通ダイオード１２が構成される。

電力インバータ等、逆導通ダイオードが必要な用途には
好適な構造である。

〔発明が解決しようとする課題〕

上記従来技術は、以下の問題があった。

これは、ｎ型層１１を設けたことでＩＧＢＴの順方向導
通状態において矢印１３で示す電流バイパス経路ができ
ることに起因する。もし、ｎ型層１１がＰ層であれば、
ソース２−ドレイン８間に約０．７Ｖ（Ｓｉデバイスを
想定している）印加すれば，この電圧は、Ｐｎ接合５に
分担され、当接合は順バイアス状態となり、ｎ一層への
正孔の注人が生じる。

一方、従来例においては、この接合の順バイアス電圧は
、前述のバイパス電流によるバツファ層１０中の電圧降
下に等しくなる。しかるに、バツファ層１０は、低抵抗
であるたる、電圧降下値は小さく、接合は順バイアスに
なりにくい。したがって先の場合に較べ、不必要に大き
な電圧を印加しなければ、ｎ一層７への正孔の注入は生
じない。

すなわち、先の場合に較べ、ｐｎ接合５への電圧分担効
率が悪い。結果として、同一のオン電流値で比較した場
合、オン電圧が高くなる。

本発明の目的は、従来技術による改良点を維持しつつ、
前述のバイパス電流によるオン電圧の増大量を低減させ
ることにある。

〔課題を解決するための手段〕

上記目的を達或するために、ドレイン電極にオーミック
接触する高濃度のｎ型層とバツファ層が隔てられた構造
とし、両者の間には、バツファ層より低濃度ｎ型層を介
在させる。この低濃度ｎ型層は、部分的にｐ型層であっ
ても良い。

また、以下の方法でも可能である６表面部のソースｐ層
より所定の距離の位置にｎ型高濃度層を設ける。ドレイ
ン電極と電気的に接続された電極を当層にオーミック接
触させる。このｎ型高濃度層とバツファ層は隔てられた
構造とし、両者の間には、バツファ層より低濃度のｎ型
層を介在させる。このとき、ドレイン電極に接する層は
、全面ｐ型層であることも，また、前述の改良構造であ
ることも有り得る。

〔作用〕

ドレイン電極にオーミック接触するｎ型高濃度領域とバ
ツファ層の間に低濃度の高抵抗層を介在させ、導通時の
バイパス電流を当層に流すことでドレイン電極一バッフ
ァ層中の電圧降下が大きくなり、ドレイン側ｐ十層−バ
ツファ層間は効率的に順バイアスされる。かくして、ｎ
一層への正孔の注入も効率的になり、オン電圧を低減で
きる。

また、ドレイン電極と電気的に接続それた電極及びｎ型
高濃度層を表面に設けた場合、ソースｐ層と共に逆導通
ダイオードが構成できる。両者間に所定の距離をとるこ
とで、ソースードレイン間の電圧をプロツキングできる
。ｎ型高濃度層とバツファ層の間に低濃度層を介在さた
ことにより作用は前述に同じである。

また、以上の２つの構造により得られる逆導通ダイオー
ドは併用可能である。

〔実施例〕

以下、本発明の実施例を説明する。

第１図は、個別素子の場合である。第１図一（ａ）では
１４がＩＧＢＴの動作領域、工５がダイオード領域であ
る。ドレイン電極８にオーミック接触するｎ◆高濃度層
１６とバツファ層１０の間は、ｎ一低濃度領域ｌ７が介
在している。第１図−（ｂ）ではこのｎ一低濃度領域１
７とｐ十層６の間は，所定の距離をとり、プロツキング
時にパンチスルーを生じない様にした。ダイオード領域
１５の上部の電極は、ソース電極用のパッドとした．（
ａ），（ｂ）いずれも、ＩＧＢＴにおいて、従来構造に
よる素子に較べ、同一オン電流で比較したとき、オン電
圧を数十％低減できた。

第２図（ａ）は、個別素子の場合である。第１図（ａ）
の場合と違う点は、ｐ層１８を付加した点である。第１
図の場合較べ、バイパス電流に対する抵抗が増加し、オ
ン電圧の低減効果は、第１図（ａ）の場合より大きかっ
た。第１図（ｂ）はパンチスル一対策のため、ｐ層１８
をフローティングとしＰ◆層６とｐ層１８の間は、所定
の距離をとったものである。

オン電圧の低減効果は、図２−（ａ）におけると大差は
ない。第３図も個別の例である。］−４がＩＧＢＴ動作
領域で、１９はチップの端である。

チップの周辺部１５にｎ十層２０を形成しその上に電極
２２を形成した。ｎ十層２０バッファ層１０の間には、
ｎ一層２１が介在している。

この電極は，ボンデイングワイヤによりパッケージのピ
ンを通してドレイン８と短絡した。図に示した如く逆導
通ダイオード１２が構戊される。

ＩＧＢＴについて従来例と、同一のオン電流密度で比較
したとき、オン電圧は数十％に低減されている。

ここで、チップの周辺領域１５は、元来、プロツキング
時に空乏層を広げるために不可欠な領域であるので、こ
こにダイオードを形成したことによるチップ面積の増大
は無かった。ダイオードのアノード層としては、ソース
ｎ＋２３が部分的に形成された層３′を用いていだが、
ダイオード専用にＰ層を形成しても良い。

第４図は、ＩＣに搭載した例である。

１４がＩＧＢＴ領域、１５がダイオード領域である。い
わゆる誘電体分離方式を使っており、ＩＧＢＴ，ダイオ
ードと他の素子２４は．Ｓｉ○２膜２５により電気的に
絶縁分離された構造になっている。ＩＧＢＴを形成する
領域１４のみ、単結晶Ｓｉ領域が基板を貫通する構造に
なっている（この構造の基板に関しては出願番号１１８
８０３６５８に詳述されている）．，第３図におけると
同じく、表面部に逆導通ダイオード１２が形成されてい
る。．ＩＧＢＴについて従来例と同一のオン電流密度で
比較したとき、オン電圧は数十％に低減していた．ＩＣ
の場合，逆導通ダイオードはＩＧＢＴに内蔵せずに、別
個のダイオードとしてチップに搭載することもできる。

しかしその場合，ダイオード形成用領域の面積が、ＩＧ
ＢＴに必要な面積の他に必要である。一方、本実施例に
様に、ダイオード内蔵構造にした場合、第３図に関して
説明した理由で、ＩＧＢＴに必要な面積のみで，逆導通
ダイオードが得られる。かくして、ＩＣのトータルチッ
プ面積は小さくできる。

第５図も、ＩＣに搭載した例で，ｎ型高濃度層２６が付
加された点のみ第４図の場合と異なる。

ｎ型高濃度層２６とバツファ層１０の間には、低濃度Ｊ
Ｗ１７が介在している。第４図の場合に比べ、ＩＢＧＴ
のオン電圧は高くなったが、逆導通ダイオードの順電圧
は低くなった。

第６図も、ＩＣに適用した場合である。

１４が．ＩＧＢＴ領域、１５がダイオード領域、２４が
他の回路を形成する領域である。いわゆるｐｎ接合分離
方式により、低電圧印加素子２４と、ＩＧＢＴ、逆導通
ダイオードは、電気的に絶縁分離されている。表面部に
ダイオード１２が形成されている。従来例と比較してＩ
ＧＢＴのオン電圧は数十％低減できた。

以上、ｎ型ＩＧＢＴのみについて記述したが，導電型が
反対のときも同じ作用があることは言までもない。

〔発明の効果〕

本発明によれば，キャリアの注入特性を従来例より向上
できるので、オン電圧を低減し損失を数十％に低減した
逆導通ダイオード内蔵ＩＧＢＴを提供できる。

【図面の簡単な説明】

第１図〜第６図は本発明の実施例である個別素子または
ＩＣの断面図、第７図は従来例による素子の断面図であ
る。 １２・・・逆導通ダイオード、１４・・・ＩＧＢＴ領域
、１５・・・ダイオード領域、１７・・・低濃度領域、
１８・・・Ｐ層、２０・・・ｎ＋，２２・・・電極。

Claims (1)

1. 【特許請求の範囲】 １、ドレイン電極とオーミック接触する高濃度第１導電
   型の第１半導体層と、この第１半導体層に接する高濃度
   、第２導電型の第２半導体層と、この第２半導体層に接
   する低濃度、第２導電型の第３半導体層と、この第３半
   導体層内にその表面に接合部が終端するように部分的に
   形成された第１導電型の第４半導体層と、この第４半導
   体層内にその表面に接合部が終端するように部分的に形
   成された第２導電型の第５半導体層と、少なくとも前記
   第３半導体層と第５半導体層間の第４半導体層表面を覆
   うようにゲート絶縁膜を介して形成されたゲート電極と
   、前記第４半導体層と第５半導体層の両方にオーミック
   接触するソース電極を構成要素とする絶縁ゲート型バイ
   ポーラトランジスタにおいて、ソース電極領域の一部の
   下方に位置する領域に前記第１半導体層が存在せずドレ
   ン電極とオーミック接触する第２導電型の第６半導体層
   を設けて構成した逆導通ダイオードを備え、かつ第２半
   導体層と第６半導体層が、第２半導体層より低濃度の第
   ２導電型の半導体領域を介して隔てられていることを特
   徴とする半導体装置。 ２、第１項の半導体装置において、第２半導体層と第６
   半導体層が部分的に第１導電型半導体領域を介して隔て
   られていることを特徴とする半導体装置。 ３、第１項の絶縁ゲート型バイポーラ型トランジスタに
   おいて、第１半導体層がドレイン電極全面に接して存在
   し、第６半導体層が第３半導体層表面に露出して形成さ
   れ、第２半導体層と第６半導体層が、第２半導体層より
   低濃度の第２導電型の半導体領域を介して隔てられてお
   り、第６半導体層にオーミック接触する電極を設けて構
   成した逆導通ダイオードを備えたことを特徴とする半導
   体装置。 ４、第３項の半導体装置において、第２半導体層と第６
   半導体層が部分的に第１導電型半導体領域を介して隔て
   られていることを特徴とする半導体装置。 ５、第１項または第２項の装置における特徴の第６半導
   体層で構成した逆導通ダイオードと第３項または第４項
   の装置における特徴の第６半導体層で構成した逆導通ダ
   イオードを併わせ持つことを特徴とする絶縁ゲート型バ
   イポーラトランジスタ。 ６、第１項〜第５項における半導体装置を搭載した半導
   体集積回路。