KR19980084002A - 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법 - Google Patents

필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR19980084002A
KR19980084002A KR1019970019560A KR19970019560A KR19980084002A KR 19980084002 A KR19980084002 A KR 19980084002A KR 1019970019560 A KR1019970019560 A KR 1019970019560A KR 19970019560 A KR19970019560 A KR 19970019560A KR 19980084002 A KR19980084002 A KR 19980084002A
Authority
KR
South Korea
Prior art keywords
region
semiconductor device
power semiconductor
collector
conductivity type
Prior art date
Application number
KR1019970019560A
Other languages
English (en)
Other versions
KR100248115B1 (ko
Inventor
박찬호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970019560A priority Critical patent/KR100248115B1/ko
Priority to JP09111998A priority patent/JP4275763B2/ja
Priority to US09/081,832 priority patent/US6215167B1/en
Publication of KR19980084002A publication Critical patent/KR19980084002A/ko
Application granted granted Critical
Publication of KR100248115B1 publication Critical patent/KR100248115B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

개선된 브레이크다운 전압을 갖는 전력용 반도체소자 및 그 제조방법을 개시한다. 본 발명에 따르면, 베이스-콜렉터 접합과 필드 플레이트 에지부 사이에 콜렉터영역과 동일한 도전형을 갖는 적어도 하나의 필드강화영역을 콜렉터영역보다 고농도로 형성한다. 이와 같이 형성된 필드강화영역에 의해, 베이스영역과 콜렉터영역에 역방향전압이 인가하는 경우베이스-콜렉터 접합부와 필드 플레이트 에지부 뿐만 아니라, 필드강화영역에도 전계가 집중되므로, 전계분포 면적이 증가되어 브레이크다운 전압이 증가될 수 있다.

Description

필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법
본 발명은 전력용 반도체소자 및 그 제조방법에 관한 것으로, 특히 필드 플레이트를 채용한 전력용 반도체 소자 및 그 제조방법에 관한 것이다.
최근 응용기기의 대형화·대용량화 추세에 따라 높은 브레이크다운 전압(breakdown voltage), 높은 전류(high current) 특성을 갖는 전력용 반도체 소자의 필요성이 대두되고 있다. 전력용 반도체 소자는 특히, 매우 큰 전류를 흐르게 하면서도 도통상태에서의 전력손실을 적게하기 위하여 낮은 포화전압(saturation voltage)이 요구된다. 또한, 오프(off) 상태 또는 스위치가 오프되는 순간 전력용 소자의 양단에 인가되는 역방향 고전압에 견딜 수 있는 특성, 즉 높은 브레이크다운 전압 특성이 기본적으로 요구된다.
반도체 소자의 브레이크다운 전압은 pn 접합의 공핍영역에 의해 결정된다. 이는, pn 접합에 인가된 전압의 대부분이 공핍영역에 인가되기 때문이다. 이 브레이크다운 전압은, 공핍영역의 곡률(curvature)의 영향을 받는 것으로 알려져 있다. 즉, 플레너(planar) 접합에 있어서, 평평한 부분보다 곡률을 갖는 부분에 전계가 집중되는 전계 밀집(electric field crowding) 효과로 인해, 플레인 접합부보다 곡률이 큰 에지부에 전계가 집중되게 된다. 따라서, 에지부에서 에벌런치 브레이크다운이 쉽게 발생되고, 전체 공핍영역의 브레이크다운 전압이 감소된다.
플레너 접합의 에지부에 필드 플레이트를 형성하여, 공핍영역의 곡률을 개선하고 브레이크다운 전압을 증가시키는 방법이 알려져 있다.(참조문헌 : 파워 세미컨덕터 디바이스, 1996년, B.J.Baliga 저, pp 100∼102)
필드 플레이트를 형성하는 이 방법은, 표면전위를 변화시켜 공핍층 곡률을 제어하는 방법으로서, 기판 표면에서 뻗어나가는 공핍층의 모양은 필드 플레이트에 인가된 전압에 의해 조절된다.
한편, 전력용 반도체 소자의 브레이크다운 전압은 공핍영역 내의 전계(E)를 횡방향 거리(X)에 대해 적분한 값으로서, 동일한 전압이 인가된 경우, 적분영역이 넓을수록 공핍영역 각 부분에서의 최대 전계의 크기가 작게 되므로 에벌런치 브레이크다운을 억제할 수 있다.
본 발명이 이루고자하는 기술적 과제는, 적분영역을 크게하여 브레이크다운 전압을 증가시킬 수 있는 전력용 반도체소자를 제공하는 것이다.
본 발명이 이루고자하는 다른 기술적 과제는 상기 과제를 달성하기에 적합한 전력용 반도체소자 제조방법을 제공하는 것이다.
도 1은 본 발명에 따른 전력용 반도체소자의 일 실시예를 개략적으로 도시한 단면도이다.
도 2a 및 도 2b는 본 발명에 따른 필드강화영역이 형성되지 않은 경우와 형성된 경우, 베이스-콜렉터 간의 횡방향 전계분포를 동일 조건하에서 시뮬레이션한 결과를 비교하여 도시한 그래프들이다.
도 3은 본 발명에 따른 필드강화영역이 형성되지 않은 경우와 형성된 경우, 베이스-콜렉터 간의 역방향 전류(I)-전압(V) 특성을 동일 조건하에서 시뮬레이션한 결과를 비교하여 도시한 그래프이다.
도 4 내지 도 8은 본 발명에 따른 전력용 반도체소자 제조방법의 일 실시예를 설명하기 위해 도시한 단면도들이다.
상기 과제를 달성하기 위한 본 발명에 따른 전력용 반도체소자는, 제1 도전형의 콜렉터 영역과, 상기 콜렉터 영역 내에 형성된 제2 도전형의 베이스 영역과, 상기 베이스 영역과 일정거리 이격되고 상기 콜렉터 영역과 동일한 제1 도전형으로 형성된 적어도 하나의 필드강화영역과, 상기 베이스영역과 콜렉터영역의 접합부 및 상기 필드강화영역 상에 절연막을 개재하여 형성된 필드 플레이트를 구비한다. 상기 필드강화영역은 상기 콜렉터 영역보다 고농도, 약 5∼100 배의 고농도로 형성되며, 베이스영역과 콜렉터영역의 접합부 바깥쪽을 둘러싸는 환상(環狀)으로 형성된다.
상기 다른 과제를 달성하기 위한 본 발명에 따른 전력용 반도체소자 제조방법은, 먼저, 제1 도전형의 콜렉터영역 내에, 필드강화영역이 형성될 부분을 개구시키는 제1 마스크패턴을 이온주입 마스크로 사용하고, 제1 도전형의 불순물을 상기 콜렉터영역보다 고농도, 예컨대 5∼100 배 정도의 도즈로 주입한다. 다음, 베이스영역이 형성될 부분을 개구시키는 제2 마스크패턴을 이온주입 마스크로 사용하고, 제1 도전형의 불순물이 주입된 상기 부분과 일정거리 이격된 상기 콜렉터영역 내에, 상기 콜렉터영역과 반대되는 제2 도전형의 불순물을 주입한다. 계속해서, 주입된 상기 제1 도전형 및 제2 도전형의 불순물을 확산시켜 베이스영역 및 상기 베이스영역과 일정거리 이격된 필드강화영역을 형성하고, 베이스영역 및 필드강화영역이 형성된 결과물 상에 전극이 형성될 부분이 개구된 절연막을 형성한 다음, 상기 절연막 상에 필드 플레이트를 형성한다.
이와 같이, 콜렉터영역에 비해 고농도로 형성된 필드강화영역이 베이스-콜렉터 접합과 필드 플레이트 에지부 사이에 형성되어 있기 때문에, 역방향전압을 인가하는 경우,베이스-콜렉터 접합부와 필드 플레이트 에지부 뿐만 아니라, 필드강화영역에도 전계가 집중되므로, 전계분포 면적이 증가되어 브레이크다운 전압이 증가될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명에 따른 전력용 반도체소자의 일 실시예를 개략적으로 도시한 단면도이다.
본 발명에 따른 전력용 반도체소자는, 제1 도전형, 예컨대 n형의 콜렉터영역(10)내에, 제2 도전형, 예컨대 p형의 베이스영역(20)이 형성되어 있으며, 제1 도전형의 필드강화영역(field accelerating region, 30)이 상기 베이스영역(20)과 일정간격 이격되어 형성되어 있다. 상기 콜렉터영역(10) 상에, 절연물, 예컨대 실리콘산화물로된 절연막(50)이 형성되어 있으며, 상기 절연막(50) 상에, 상기 베이스-콜렉터 접합(jBC)에 의해 형성되는 공핍영역(도시되지 않음) 에지부의 곡률을 제어하기 위한 필드 플레이트(60a)가 형성되어 있다. 상기 베이스영역(20) 내에는 트랜지스터의 에미터영역(40)이 형성되어 있으며, 상기 절연막(50) 상에 에미터영역(40)과 전기적으로 접속되는 에미터전극(60b)이 형성되어 있다.
본 발명에 따른 상기 필드강화영역(30)은 상기 베이스-콜렉터 접합(jBC)의 바깥쪽을 둘러싸는 적어도 하나의 환상(環狀)으로 형성된 것이 바람직하며, 상기 필드 플레이트(60a)는 상기 환상의 필드강화영역(30)(예컨대, 필드강화영역이 복수개의 환상으로 형성된 경우에는 가장 바깥쪽의 환상)을 지나 일정거리 신장된 것이 바람직하다. 상기 필드강화영역(30)은 또한, 콜렉터영역(10)과 동일한 도전형으로 형성되며, 특히, 상기 콜렉터영역(10)보다 고농도, 예컨대 5∼100배 정도의 고농도로 형성된 것이 바람직하다.
상기 콜렉터영역(10) 내에는 도시된 바와 같이, 콜렉터영역(10) 표면에 채널이 생성되는 것을 방지하기 위한 채널스토퍼(35)가 상기 콜렉터영역(10)가 동일한 도전형으로 형성되어 있을 수 있으며, 상기 채널스토퍼(35)와 전기적으로 접속되는 등전위전극(60c)이 형성되어 있을 수도 있다. 이 경우 상기 채널스토퍼(35)는 필드강화영역(30)보다 고농도로 형성되어야 한다.
도 1에 도시된 바에 따르면, 필드 플레이트(60a)가 베이스전극의 역할을 하도록 구성되어 있으나, 이와 달리 에미터영역(40)과 접속되어 에미터전극의 역할을 하도록 구성되어도 무방하다.
상기와 같이, 콜렉터영역(10)과 동일한 도전형으로 형성되고, 고농도로 형성된 필드강화영역(30)이 필드 플레이트 아래에 형성된 상태에서 베이스-콜렉터 접합(jBC)에 역방향전압이 인가되면, 필드강화영역(30)에서 전계가 집중되는 효과가 발생된다. 이를 도 2a 및 도 2b의 그래프를 참조하여 설명한다.
도 2a 및 도 2b는 본 발명에 따른 필드강화영역 유무에 따른 베이스-콜렉터 간의 횡방향 전계분포를 동일 조건하에서 시뮬레이션한 결과를 비교하여 도시한 그래프들로서, 도 2a는 필드강화영역이 형성되지 않은 경우를, 도 2b는 필드강화영역을 형성한 경우를 도시한 것이다. 각 그래프에 있어서, 전계 분포가 나타나는 영역은 역방향전압에 의해 공간전하(space charge)가 노출되는 공핍영역에 해당된다.
도 2a에 도시된 바와 같이 필드강화영역이 형성되지 않은 경우에는, 베이스-콜렉터 접합(jBC)부와 필드 플레이트 에지부에서 전계가 집중되어 그 부분에서 전계의 피크가 각각 PA및 PC로 나타남을 알 수 있다. 이와는 달리, 도 2b에 도시된 바와 같이 필드강화영역이 형성된 경우에는, 베이스-콜렉터 접합(jBC)부(PA)와 필드 플레이트 에지부(PC) 뿐만 아니라, 필드강화영역(30)에도 전계가 집중되어 PB로 표시된 전계 피크가 나타나게 된다. 따라서, 도 2a에 도시된 그래프에 비해 전체적인 전계분포 면적이 넓어짐을 알 수 있다.
또한 예를 들어, 필드강화영역(30)이 복수개로 형성된 경우에는 도 2b에 도시된 필드강화영역에 의한 피크(PB)가 복수개로 나타나게 되고, 이에 의해 전계분포 면적이 더욱 넓어질 수 있다.
앞서 언급한 바와 같이, 거리에 대해 전계를 적분한 값이 전력용 반도체 소자의 브레이크다운 전압에 해당되기 때문에, 필드강화영역으로 인해 전계분포 면적이 넓어짐에 따라 적분영역이 넓어지게 되어 결과적으로 브레이크다운 전압이 증가될 수 있다. 베이스-콜렉터간의 브레이크다운 전압 특성을 시뮬레이션한 결과를 도 3에 도시하였다.
도 3은 전력용 반도체소자의 베이스-콜렉터 간의 역방향 전류(I)-전압(V) 특성을 시뮬레이션한 결과를 도시한 그래프로서, 동일한 조건하에서, 라인 3a는 필드강화영역이 형성되지 않은 경우를, 라인 3b는 필드강화영역이 형성된 경우를 각각 나타낸다.
도 3에서 볼 수 있듯이, 10nA 정도의 누설전류가 급격이 증가하는 지점, 즉 브레이크다운이 발생되는 지점이, 필드강화영역이 형성되지 않은 경우(3a)에는 약 850V이고, 필드강화영역이 형성된 경우에는 약 950V 로서, 필드강화영역이 형성된 경우 브레이크다운 전압이 100V 정도 향상될 수 있음을 알 수 있다.
계속해서, 도 4 내지 도 8을 참조하여 본 발명에 따른 전력용 반도체 소자 제조방법의 일 실시예를 설명한다.
먼저, 도 4를 참조하면, 제1 도전형, 예컨대 n형의 콜렉터영역(10) 상에, 필드강화영역이 형성될 부분을 개구시키는 제1 마스크패턴(12)을 형성하고, 필드강화영역 형성을 위한 불순물(14)을 주입한다. 이때, 주입되는 불순물은 상기 콜렉터영역(10)과 동일한 제1 도전형으로서, 상기 콜렉터영역(10)보다는 고농도, 바람직하게는 5∼100배 정도의 도즈(dose)로 주입한다.
상기 제1 마스크패턴(12)은 절연물, 예컨대 산화물로 형성될 수 있으며, 열산화막으로 형성하는 것이 바람직하다.
상기 콜렉터영역(10)은 적어도 하나의 층으로 형성되며, 바람직하게는 고농도(n+)의 제1층과, 그 위에 저농도(n_)의 제2층이 적층되어 형성된다. 이 경우, 저농도(n_) 제2층 내에 필드강화영역 형성을 위한 불순물이 주입되고, 따라서, 필드강화영역 형성을 위한 불순물은 저농도(n_)에 비해 5∼100 배의 중농도(n)로 주입된다.
다음, 도 5를 참조하면, 불순물이 주입된 콜렉터영역(10) 상에 베이스영역이 형성될 부분을 개구시키는 제2 마스크패턴(16)을 형성하고, 상기 콜렉터영역(10)과는 반대되는 도전형인 제2 도전형, 예컨대 p형의 불순물을 주입한다. 이후, 고온 확산공정을 통해 상기 콜렉터영역(10) 내에 베이스영역(20)을 소정깊이로 형성한다. 이때, 도 4에 도시된 불순물(14)도 함께 확산되어 소정깊이를 갖는 필드강화영역(30)이 형성된다.
상기 필드강화영역(30)은, 상기 베이스영역(20)과 일정거리 이격되어 형성되며, 상기 베이스영역(20)에 의해 형성된 접합, 즉 베이스-콜렉터 접합(jBC)의 바깥쪽을 둘러싸는 적어도 하나의 환상(環狀)으로 형성되는 것이 바람직하다.
상기 제2 마스크패턴(16)은, 상기 제1 마스크패턴(도 4의 12)과 마찬가지로 열산화막으로 형성되는 것이 바람직하며, 상기 제1 마스크패턴(12)을 제거하지 않고 열산화공정을 진행하여 제1 마스크패턴에 의해 개구된 부분을 매립한 다음, 베이스영역이 형성될 부분이 개구되도록 다시 패터닝하여 형성하는 것이 바람직하다.
도 6을 참조하면, 베이스영역(20) 및 필드강화영역(30)이 형성된 결과물 상에, 에미터영역이 형성될 부분을 개구시키는 제3 마스크패턴(32)을 형성하고, 상기 콜렉터영역과 동일한 제1 도전형의 불순물을 주입한 다음 고온 확산공정을 통해 에미터영역(40)을 형성한다.
여기서, 상기 에미터영역(40) 형성시, 도시된 바와 같이, 콜렉터와 동일한 도전형의 채널스토퍼(35)를 소자의 절단부 근처에 더 형성하여 상기 콜렉터영역(10) 표면에 채널이 생성되는 것을 방지하는 것이 바람직하다.
계속해서, 도 7에 도시된 바와 같이, 전극과 접속될 부분, 즉, 에미터영역(40), 베이스영역(20) 및 채널스토퍼(35)를 부분적으로 개구시키는 절연막(50)인 제4 마스크패턴을 형성한다.
상기 제3 마스크패턴(도 6의 32)과 절연막(50)은 상기 제2 마스크패턴(도 5의 16)과 동일한 방법, 즉 이전단계에서 사용된 마스크패턴에 의해 개구된 부분을 열산화공정으로 매립한 후, 다시 패터닝하는 방법으로 형성하는 것이 바람직하다.
도 8을 참조하면, 상기 결과물 전면에 도전물, 예컨대 알루미늄을 증착한 다음 패터닝하여, 상기 에미터영역(40)과 접속되는 에미터전극(60b)과, 상기 베이스영역(30)과 접속되어 베이스전극 역할을 함께하는 필드 플레이트(60a)와, 상기 채널스토퍼와 접속되는 등전위전극(60c)을 형성한다.
상기 필드 필레이트(60a)는 상기 필드강화영역(30)(예컨대, 필드강화영역이 복수개의 환상으로 형성된 경우에는 가장 바깥쪽의 환상)을 지나 일정거리 신장되도록 패터닝하는 것이 바람직하다.
도 8에 도시된 바에 따르면, 필드 플레이트(60a)가 베이스전극의 역할을 하도록 패터닝되어 있으나, 상기 에미터전극(60b)의 역할을 하도록 패터닝되어도 무방하다.
이상과 같이, 본 발명을 일실시예를 들어 한정적으로 설명하였으나, 이에 한정되지 않고 본 발명의 사상의 범위 내에서 당해 분야의 통상의 지식을 가진 자에 의해 본원 발명에 대한 각종 변형이 가능함은 자명하다.
상술한 바와 같이 본 발명에 따르면, 베이스-콜렉터 접합과 필드 플레이트 에지부 사이에 콜렉터영역과 동일한 도전형을 갖는 적어도 하나의 필드강화영역을 콜렉터영역보다 고농도로 형성한다. 따라서, 베이스-콜렉터에 역방향전압이 인가되는 경우, 베이스-콜렉터 접합과 필드 플레이트 에지부 뿐만 아니라, 콜렉터영역보다 고농도로 형성된 필드강화영역에도 전계가 집중되어 전계 피크가 나타나게 되고, 전계분포 면적이 넓어지게 된다. 이와 같이 전계분포 면적이 넓어짐에 따라, 거리에 대해 전계를 적분한 값인 전력용 반도체 소자의 브레이크다운 전압이 증가된다.

Claims (19)

  1. 제1 도전형의 콜렉터 영역;
    상기 콜렉터 영역 내에 형성된 제2 도전형의 베이스 영역;
    상기 콜렉터 영역 내에, 상기 베이스 영역과 일정거리 이격되어 형성되고, 상기 콜렉터 영역과 동일한 제1 도전형으로 형성되며, 상기 콜렉터 영역보다 고농도로 형성된 적어도 하나의 필드강화영역; 및
    상기 베이스영역과 콜렉터영역의 접합부와, 상기 필드강화영역 상에 절연막을 개재하여 형성된 필드 플레이트를 구비하는 것을 특징으로 하는 전력용 반도체소자.
  2. 제1항에 있어서, 상기 필드강화영역은 상기 콜렉터영역보다 5∼100 배의 고농도로 형성된 것을 특징으로 하는 전력용 반도체소자.
  3. 제1항에 있어서, 상기 필드강화영역은 상기 베이스영역과 콜렉터영역의 접합부 바깥쪽을 둘러싸는 환상(環狀)으로 형성된 것을 특징으로 하는 전력용 반도체소자.
  4. 제1항에 있어서, 상기 필드 플레이트는 상기 필드강화영역을 지나 일정거리 신장되어 형성된 것을 특징으로 하는 전력용 반도체소자.
  5. 제1항에 있어서, 상기 필드 플레이트는 상기 베이스 영역과 전기적으로 접속되는 것을 특징으로 하는 전력용 반도체소자.
  6. 제1항에 있어서, 상기 베이스 영역 내에 형성된 제1 도전형의 에미터 영역을 더 구비하는 것을 특징으로 하는 전력용 반도체소자.
  7. 제6항에 있어서, 상기 필드 플레이트는 상기 에미터 영역과 전기적으로 접속되는 것을 특징으로 하는 전력용 반도체소자.
  8. 제1항에 있어서, 상기 필드강화영역의 바깥쪽 상기 콜렉터 영역 내에 상기 필드강화영역보다 고농도로 형성된 제1 도전형의 채널스토퍼 영역을 더 구비하는 것을 특징으로 하는 전력용 반도체소자.
  9. 제8항에 있어서, 상기 채널스토퍼 영역과 전기적으로 접속되는 등전위전극을 더 구비하는 것을 특징으로 하는 전력용 반도체소자.
  10. 제1항에 있어서, 상기 콜렉터 영역은 고농도(n+)의 제1층과, 그 위에 저농도(n_)의 제2층이 적층되어 형성된 것을 특징으로 하는 전력용 반도체소자.
  11. 필드강화영역이 형성될 부분을 개구시키는 제1 마스크패턴을 이온주입 마스크로 사용하고, 제1 도전형의 콜렉터영역 내에, 제1 도전형의 불순물을 상기 콜렉터영역보다 고농도로 주입하는 단계;
    베이스영역이 형성될 부분을 개구시키는 제2 마스크패턴을 이온주입 마스크로 사용하고, 제1 도전형의 불순물이 주입된 상기 부분과 일정거리 이격된 상기 콜렉터영역 내에, 상기 콜렉터영역과 반대되는 제2 도전형의 불순물을 주입하는 단계;
    주입된 상기 제1 도전형 및 제2 도전형의 불순물을 확산시켜 베이스영역 및 상기 베이스영역과 일정거리 이격된 필드강화영역을 형성하는 단계;
    베이스영역 및 필드강화영역이 형성된 결과물 상에 전극이 형성될 부분이 개구된 절연막을 형성하는 단계; 및
    상기 절연막 상에 도전층을 형성한 다음 패터닝하여 상기 필드강화영역을 지나 일정거리 신장되는 필드 플레이트를 형성하는 단계를 구비하는 것을 특징으로 하는 전력용 반도체소자 제조방법.
  12. 제11항에 있어서, 제1 도전형의 불순물을 주입하는 상기 단계에서, 상기 불순물은 상기 콜렉터영역보다 5∼100 배의 도즈(dose)로 주입하는 것을 특징으로 하는 전력용 반도체소자 제조방법.
  13. 제11항에 있어서, 상기 필드강화영역은 상기 베이스영역과 콜렉터영역의 접합부 바깥쪽을 둘러싸는 적어도 하나의 환상(環狀)으로 형성되는 것을 특징으로 하는 전력용 반도체소자 제조방법.
  14. 제11항에 있어서, 상기 필드 플레이트는 상기 베이스영역과 전기적으로 접속되도록 형성하는 것을 특징으로 하는 전력용 반도체소자.
  15. 제11항에 있어서, 베이스영역 및 필드강화영역을 형성하는 상기 단계 후, 상기 베이스영역 내에, 상기 콜렉터영역과 동일한 제1 도전형의 불순물을 주입한 다음 확산시켜 에미터영역을 형성하는 단계를 더 구비하는 것을 특징으로하는 전력용 반도체소자 제조방법.
  16. 제15항에 있어서, 상기 필드 플레이트는 상기 에미터영역과 전기적으로 접속되도록 형성하는 것을 특징으로 하는 전력용 반도체소자 제조방법.
  17. 제15항에 있어서, 에미터영역 형성을 위한 상기 불순물 주입시, 동일한 도전형의 불순물을 소자의 절단부 근처에 함께 주입하여 상기 콜렉터영역 표면에 채널이 생성되는 것을 방지하는 채널스토퍼를 형성하는 것을 특징으로 하는 전력용 반도체소자 제조방법.
  18. 제16항에 있어서, 상기 필드 플레이트 형성시, 상기 도전층을 패터닝하여 상기 채널스토퍼와 전기적으로 접속되는 등전위전극을 함께 형성하는 것을 특징으로 하는 전력용 반도체소자 제조방법.
  19. 제11에 있어서, 상기 제1 마스크패턴, 제2 마스크패턴 및 절연막은 열산화막으로 형성하는 것을 특징으로 하는 전력용 반도체소자 제조방법.
KR1019970019560A 1997-05-20 1997-05-20 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법 KR100248115B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970019560A KR100248115B1 (ko) 1997-05-20 1997-05-20 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법
JP09111998A JP4275763B2 (ja) 1997-05-20 1998-04-03 フィールドプレートを採用した電力用半導体素子及びその製造方法
US09/081,832 US6215167B1 (en) 1997-05-20 1998-05-19 Power semiconductor device employing field plate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970019560A KR100248115B1 (ko) 1997-05-20 1997-05-20 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980084002A true KR19980084002A (ko) 1998-12-05
KR100248115B1 KR100248115B1 (ko) 2000-03-15

Family

ID=19506414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970019560A KR100248115B1 (ko) 1997-05-20 1997-05-20 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US6215167B1 (ko)
JP (1) JP4275763B2 (ko)
KR (1) KR100248115B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1063700B1 (de) * 1999-06-22 2012-07-25 Infineon Technologies AG Substrat für Hochspannungsmodule
JP2011165924A (ja) * 2010-02-10 2011-08-25 Mitsubishi Electric Corp 半導体装置
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
JP7201288B2 (ja) * 2018-07-26 2023-01-10 ラピスセミコンダクタ株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214805B (it) * 1984-08-21 1990-01-18 Ates Componenti Elettron Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown
US4757363A (en) * 1984-09-14 1988-07-12 Harris Corporation ESD protection network for IGFET circuits with SCR prevention guard rings
US5283202A (en) 1986-03-21 1994-02-01 Advanced Power Technology, Inc. IGBT device with platinum lifetime control having gradient or profile tailored platinum diffusion regions
JP3111827B2 (ja) * 1994-09-20 2000-11-27 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
US5541439A (en) * 1994-11-17 1996-07-30 Xerox Corporation Layout for a high voltage darlington pair

Also Published As

Publication number Publication date
JP4275763B2 (ja) 2009-06-10
US6215167B1 (en) 2001-04-10
KR100248115B1 (ko) 2000-03-15
JPH10335631A (ja) 1998-12-18

Similar Documents

Publication Publication Date Title
US5136349A (en) Closed cell transistor with built-in voltage clamp
JP3413250B2 (ja) 半導体装置及びその製造方法
JP3618517B2 (ja) 半導体装置およびその製造方法
US6383836B2 (en) Diode and method for manufacturing the same
KR100306342B1 (ko) 고밀도트렌치dmos트랜지스터
JPH09246552A (ja) 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法
KR20040030836A (ko) 반도체 장치의 제조 방법 및 셀룰러 쇼트키 정류기
JPH0344969A (ja) Ｍｏｓ制御バイポーラ・パワー半導体素子
JPH06291311A (ja) 高電圧トランジスタ
JP3467381B2 (ja) 炭化けい素ダイオード
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
US5124764A (en) Symmetric vertical MOS transistor with improved high voltage operation
US4809047A (en) Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short
US5414290A (en) IGBT with self-aligning cathode pattern and method for producing it
KR970060534A (ko) 전력반도체장치 및 그의 제조방법
KR0163875B1 (ko) 반도체장치 및 그 제조방법
EP0665597A1 (en) IGBT and manufacturing process therefore
EP0103934B1 (en) Insulated-gate field-effect transistors
KR19980084002A (ko) 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법
JPH0888357A (ja) 横型ｉｇｂｔ
EP0776048A2 (en) MOS gated device base region with high breakdown resistance
KR920009751B1 (ko) 필드플레이트를 갖춘 반도체 장치 및 그 제조방법
JPS63164473A (ja) 半導体装置
JPH01149464A (ja) 半導体装置
JPH03166766A (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130917

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee