CN103392224A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103392224A
CN103392224A CN2011800683169A CN201180068316A CN103392224A CN 103392224 A CN103392224 A CN 103392224A CN 2011800683169 A CN2011800683169 A CN 2011800683169A CN 201180068316 A CN201180068316 A CN 201180068316A CN 103392224 A CN103392224 A CN 103392224A
Authority
CN
China
Prior art keywords
layer
drift layer
resistive layer
resistivity
resistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800683169A
Other languages
English (en)
Inventor
添野明高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN103392224A publication Critical patent/CN103392224A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种半导体装置及其制造方法，本说明书所公开的半导体装置具有：第一导电型的漂移层，其被形成于半导体基板上；第二导电型的体层，其位于漂移层的表面侧，并被形成于半导体基板的表面上。漂移层具有寿命控制区，在寿命控制区中，在将于半导体基板的深度方向上发生变化的漂移层的晶体缺陷密度的极大值设为h时，晶体缺陷密度为h／2以上。寿命控制区通过向第一导电型的前漂移层照射带电粒子而形成，其中，所述第一导电型的前漂移层包括第一电阻层、和与第一电阻层相比电阻率较低的第二电阻层，寿命控制区的至少一部分被形成于第二电阻层的范围内。

Description

半导体装置及其制造方法
技术领域
本说明书所记载的技术涉及一种半导体装置及其制造方法。
背景技术
以对载流子的寿命进行控制为目的，而实施了向半导体基板的一部分照射带电粒子从而形成晶体缺陷的方法。例如，在日本特许公开公报2005-317751号（专利文献1）中，在二极管与IGBT（绝缘栅双极性晶体管）被形成于同一半导体基板上的半导体装置中，在半导体基板的靠近漂移层的沟槽栅的底面的区域内形成有晶体缺陷。
发明内容
发明所要解决的课题
晶体缺陷通常通过向半导体基板照射带电粒子而形成。带电粒子穿过半导体基板并在半导体基板内停止，在带电粒子停止的位置附近，形成有晶体缺陷密度较高的局部缺陷区域。该局部缺陷区域作为寿命控制区而有效地发挥功能。此时，在带电粒子所穿过了的区域内也形成有晶体缺陷。通过带电粒子而形成了晶体缺陷的区域与带电粒子的照射前相比电阻率增高。其结果为，半导体基板的电阻率的深度方向上的变化增大，从而容易引起半导体装置的漏电流的增大及耐压下降。
用于解决课题的方法
本说明书所公开的半导体装置具有：第一导电型的漂移层，其被形成于半导体基板上；第二导电型的体层，其位于漂移层的表面侧，并被形成于半导体基板的表面上。漂移层具有寿命控制区，寿命控制区为，在将于半导体基板的深度方向上发生变化的漂移层的晶体缺陷密度的极大值设为h时，晶体缺陷密度为h／2以上的区域。寿命控制区通过向第一导电型的前漂移层照射带电粒子而形成，其中，所述第一导电型的前漂移层包括第一电阻层、和与第一电阻层相比电阻率较低的第二电阻层，寿命控制区的至少一部分被形成于第二电阻层的范围内。
根据上述的半导体装置，寿命控制区的至少一部分被形成于第二电阻层的范围内。由于第二电阻层的电阻率低于第一电阻层的电阻率，因此即使在第二电阻层内高密度地形成有晶体缺陷，也能够防止第二电阻层的电阻率变得过高。由此与现有技术相比，能够提供缓和了漂移层的电阻率的深度方向上的变化的半导体装置。
还可以采取如下方式，即，第一电阻层具备：第三电阻层，在向前漂移层照射带电粒子时，带电粒子穿过第三电阻层；第四电阻层，在向前漂移层照射带电粒子时，带电粒子不穿过第四电阻层，第三电阻层被配置于第二电阻层的表面或背面中的一侧，而第四电阻层被配置于第二电阻层的表面或背面中的另一侧。在这种情况下，优选为，第三电阻层的电阻率低于第四电阻层的电阻率。
还可以采取如下方式，即，第二电阻层为外延层。
本说明书还能够提供上述的半导体装置的制造方法。即，本说明书能够提供一种如下的半导体装置的制造方法，其中，所述半导体装置具有：第一导电型的漂移层，其被形成于半导体基板上；第二导电型的体层，其位于漂移层的表面侧，并被形成于半导体基板的表面上，漂移层具有寿命控制区，所述寿命控制区为，在将于半导体基板的深度方向上发生变化的漂移层的晶体缺陷密度的极大值设为h时，晶体缺陷密度为h／2以上的区域。在该制造方法中，制造漂移层的工序包括：形成第一导电型的前漂移层的工序，其中，所述第一导电型的前漂移层包括第一电阻层、和与第一电阻层相比电阻率较低的第二电阻层；以使寿命控制区的至少一部分被包含在第二电阻层中的方式，向前漂移层照射带电粒子的工序。
在上述的半导体装置的制造方法中，可以采取如下方式，即，第一电阻层具有第三电阻层、和与第三电阻层相比电阻率较低的第四电阻层。在这种情况下，优选为，在形成前漂移层的工序中，第二电阻层被形成于第三电阻层与第四电阻层之间，在照射带电粒子的工序中，带电粒子从第四电阻层侧被照射至前漂移层上。
还可以采取如下方式，即，第二电阻层通过外延法而形成。
附图说明
图1为实施例1所涉及的半导体装置的剖视图。
图2为表示实施例1所涉及的半导体装置的晶体缺陷形成前后的电阻率值的图。
图3为表示现有的半导体装置的晶体缺陷形成前后的电阻率值的图。
图4为对实施例1所涉及的半导体装置的制造方法进行说明的图。
图5为对实施例1所涉及的半导体装置的制造方法进行说明的图。
图6为对实施例1所涉及的半导体装置的制造方法进行说明的图。
图7为对实施例1所涉及的半导体装置的制造方法进行说明的图。
图8为对实施例1所涉及的半导体装置的制造方法进行说明的图。
图9为对改变例所涉及的半导体装置的制造方法进行说明的图。
图10为对改变例所涉及的半导体装置的制造方法进行说明的图。
图11为对改变例所涉及的半导体装置的制造方法进行说明的图。
图12为对改变例所涉及的半导体装置的制造方法进行说明的图。
图13为实施例2所涉及的半导体装置的剖视图。
图14为表示实施例2所涉及的半导体装置的晶体缺陷形成前后的电阻率值的图。
具体实施方式
在本说明书公开的半导体装置及其制造方法中，第一电阻层既可以为电阻率在预定的范围内的单一层，也可以为具有互不相同的电阻率的多个层。例如，第一电阻层可以具有第三电阻层、和与第三电阻层相比电阻率较低的第四电阻层。在这种情况下，优选为，在形成前漂移层的工序中，第二电阻层被形成于第三电阻层与第四电阻层之间，并且在照射带电粒子的工序中，带电粒子从第四电阻层侧被照射至前漂移层上。
在本说明书公开的半导体装置及其制造方法中，也可以采取如下的方式，即，第二电阻层包括电阻率在深度方向上固定的定电阻区域，定电阻区域的电阻率为第二电阻层的电阻率的最小值。还可以采取如下的方式，即，在形成前漂移层的工序中，在第二电阻层的一部分处形成电阻率在深度方向上最小且在深度方向上固定的定电阻区域。定电阻区域可以通过外延法而形成。在这种情况下，优选为，第二电阻层通过外延法而形成。优选为，在照射带电粒子前的阶段中，第二电阻层的电阻率分布（半导体基板的深度方向上的分布）为具有极小值的分布，尤其优选为具有峰值的曲线形状。
寿命控制区具有通过照射带电粒子而形成的晶体缺陷密度的峰值。优选为，在将第二电阻层的深度方向上的电阻率的最大值设为MX，将最小值设为MN时，第二电阻层的电阻率在MN＋（MX－MN）／2以下的低电阻区域与寿命控制区的至少一部分重合。尤其优选为，在照射带电粒子的工序中，以该晶体缺陷密度的峰值被形成于第二电阻层内的方式照射带电粒子。即，优选为，以使带电粒子在第二电阻层停止的方式实施照射。
本申请所涉及的半导体装置只要是向漂移层照射带电粒子从而形成晶体缺陷密度较高的寿命控制区的半导体装置即可。例如可以为：二极管、IGBT、或IGBT与自续流二极管被形成于同一半导体基板上的RC-IGBT（逆向导通型绝缘栅双极性晶体管）。
在半导体装置为二极管时，在半导体基板的背面（漂移层的背面侧）上形成有与漂移层相比第一导电型的杂质浓度较高的第一导电型的半导体层。该第一导电型的半导体层和体层作为二极管的阴极、阳极而发挥功能。
在半导体装置为IGBT时，在半导体基板的背面（漂移层的背面侧）上形成有集电层。在半导体基板的表面（漂移层的表面侧）上形成有体层。在体层的表面的一部分上形成有发射层。体层及发射层露出于半导体基板的表面。在半导体基板的表面侧形成有绝缘栅，所述绝缘栅与对发射层和漂移层进行隔离的部分的体层相接。
在半导体装置为IGBT和续流二极管被形成于同一半导体基板上的RC-IGBT时，在半导体基板的背面（漂移层的背面侧）上形成有集电层或阴极层。在半导体基板的表面（漂移层的表面侧）上形成有体层。在体层的表面的一部分上形成有发射层。体层及发射层露出于半导体基板的表面。在半导体基板的表面侧形成有栅电极，所述栅电极与对发射层和漂移层进行隔离的部分的体层相接。RC-IGBT也可以为，形成有二极管元件的二极管区与形成有IGBT元件的IGBT区被分离了的半导体装置。此外还可以为，半导体基板的表面侧的结构共通，背面侧的结构为集电层或阴极层，且混装有二极管元件与IGBT元件的半导体装置。
【实施例1】
（半导体装置）
图1所示的半导体装置10为，IGBT与自续流二极管被形成于同一半导体基板100上的RC-IGBT。
半导体装置10具备：半导体基板100；绝缘栅120及表面绝缘膜131，其被形成于半导体基板100的表面侧；表面电极141，其与半导体基板100的表面相接；背面电极142，其与半导体基板100的背面相接。
半导体基板100具有n型的漂移层110和p型的低浓度体层104。在漂移层110的背面侧，形成有n+型的阴极层101和p+型的集电层102。阴极层101与集电层102相互邻接且露出于半导体基板100的背面，并与背面电极142相接。在低浓度体层104的表面侧，形成有n+型的发射层105及p+型的高浓度体层106。另外，“n+型”的写法表示阴极层101及发射层105的n型的杂质浓度高于漂移层110。同样地，“p+型”的写法表示集电层102及高浓度体层106的p型的杂质浓度高于低浓度体层104。绝缘栅120具备：沟槽121；栅绝缘膜122，其被形成于沟槽121的内壁上；栅电极123，其被栅绝缘膜122覆盖且被填充于沟槽121内。绝缘栅120与对发射层105和漂移层110进行隔离的部分的低浓度体层104相接。发射层105及高浓度体层106与表面电极141相接。栅电极123通过表面绝缘膜131而与表面电极141隔离。
漂移层110从半导体基板100的表面侧起依次层叠有：第一漂移层111、第二漂移层112、第三漂移层113。在第二漂移层112中，形成有寿命控制区115。寿命控制区115为，在将于半导体基板100的深度方向上变化的漂移层110的晶体缺陷密度的极大值设为h时，晶体缺陷密度为h／2以上的区域。晶体缺陷密度的峰值位于第二漂移层112内。当将第一漂移层111的电阻率设为ρ（1），将第二漂移层112的电阻率设为ρ（2），将第三漂移层113的电阻率设为ρ（3）时，ρ（1）、ρ（2）、ρ（3）大致相等（ρ（1）≒ρ（2）≒ρ（3））。漂移层110的电阻率在半导体基板100的深度方向上大致固定。另外，第三漂移层113的厚度与第一漂移层111及第二漂移层112的厚度相比而较厚，从寿命控制区115的晶体缺陷密度的峰值到漂移层110的表面（漂移层110与体层104之间的界面）的距离，明显短于从寿命控制区115的晶体缺陷密度的峰值到漂移层110的背面（漂移层110与阴极层101及集电层102之间的界面）的距离。
图2为表示半导体装置10的漂移层110的电阻率ρ的图，且同时图示了晶体缺陷形成前的漂移层（前漂移层）的电阻率。实线11表示漂移层110的电阻率ρ与漂移层110的深度D之间的关系，虚线12表示前漂移层的电阻率ρ与前漂移层的深度D之间的关系。参照符号111～113表示第一漂移层111、第二漂移层112、以及第三漂移层113的深度方向上的位置。
如图2所示，在前漂移层中，位于第一漂移层111中的层（称为第一前漂移层）的电阻率ρ（P1）及位于第三漂移层113中的层（称为第三前漂移层）的电阻率ρ（P3）大致固定，并高于位于第二漂移层112中的层（称为第二前漂移层）的电阻率ρ（P2）。并且，电阻率ρ（P1）高于电阻率ρ（P3）（ρ（P1）＞ρ（P3）＞ρ（P2））。即，第一前漂移层及第三前漂移层相当于第一电阻层，第二前漂移层相当于与第一电阻层相比电阻率较低的第二电阻层。第一前漂移层相当于第三电阻层，第三前漂移层相当于与第三电阻层相比电阻率较低的第四电阻层。另外，在照射带电粒子前的阶段中，第二前漂移层的电阻率分布优选为，虚线12所示的这种具有极小值的分布，尤其优选为，具有峰值的曲线形状。通过照射带电粒子而形成的晶体缺陷的密度分布为，在半导体装置的深度方向上具有极大值峰值的曲线形状。如果第二前漂移层的电阻率分布为具有极小值峰值的曲线形状，则能够有效地获得对由于晶体缺陷而导致的第二前漂移层的电阻率的减少进行缓和的效果，从而能够减小第二漂移层的电阻率的深度方向上的变化。
当以带电粒子穿过第三前漂移层而在第二前漂移层内停止的方式从半导体基板的背面侧（第三前漂移层侧）向前漂移层照射带电粒子时，在第二前漂移层中将形成有晶体缺陷密度的峰值。在带电粒子所穿过的层（第三电阻层）即第三前漂移层中也形成有低密度的晶体缺陷。另一方面，在带电粒子未到达的第一前漂移层中不会形成有晶体缺陷。晶体缺陷密度成为在半导体基板的深度方向上以使虚线12上下反转的这种形状而分布的状态。通过带电粒子的照射而被形成的晶体缺陷密度越高，则与形成晶体缺陷前相比电阻率越增高。通过形成晶体缺陷而增高的电阻率Δρ与晶体缺陷密度分布同样，成为在半导体基板的深度方向上以使虚线12上下反转的这种形状而分布的状态。
图3图示了现有的半导体装置的前漂移层和漂移层的电阻率ρ的分布。由于现有的半导体装置与实施例1所涉及的半导体装置10的不同点仅在于，前漂移层及漂移层的电阻率的深度方向上的分布，因此省略对现有的半导体装置的具体结构的说明。实线21表示现有的漂移层的电阻率ρ与深度D之间的关系，而虚线22表示现有的前漂移层的电阻率ρ与前漂移层的深度D之间的关系。如虚线22所示，在前漂移层的电阻率在深度方向上大致固定的情况下，当在第二前漂移层的位置处形成晶体缺陷密度的峰值时，漂移层的电阻率具有如实线21所示的深度方向上的分布。
当漂移层的电阻率成为如实线21所示的深度方向上的变化较大的分布时，在IGBT动作时，漂移层的有效的载流子密度将降低，从而耗尽层会容易扩大。其结果为，耗尽层容易到达背面的集电层，从而半导体装置的耐压会下降，而漏电流会增大。作为抑制耐压下降的方法，可以列举出增厚半导体基板的方法和减小前漂移层整体的电阻率的方法。但是，当增厚半导体基板时，半导体装置整体的电阻将增大，从而容易引起导通不良。而当减小前漂移层整体的电阻率时，二极管的特性误差将增大。
相对于此，在实施例1所涉及的半导体装置10中，如图2所示，前漂移层的电阻率以与因照射带电粒子而增加的电阻率Δρ相抵消的方式分布。因此，能够使通过形成晶体缺陷而得到的漂移层110的电阻率在深度方向上大致固定。在半导体装置10中，由于与现有的半导体装置相比漂移层的电阻率的深度方向上的变化被缓和，因此在具有寿命控制区的半导体装置中，能够同时实现对于耐压的下降及漏电流的增大的抑制、和使半导体基板变薄从而抑制导通不良。而且，能够在具备二极管的半导体装置中，抑制二极管的特性误差。
（半导体装置的制造方法）
列举一个示例来对制造半导体装置10的漂移层的工序作进行说明。另外，虽然对于半导体装置10的其他的结构省略了说明，但只要是本领域技术人员就能够理解，可利用现有公知的制造方法来进行制造。
（前漂移层形成工序）
图4～图6图示了形成前漂移层510的工序。如图4所示，准备n型的半导体晶片以作为第三前漂移层513。图4所示的n型的晶片的厚度与第三前漂移层513的厚度大致相等。
接下来，如图5所示，利用外延法，在第三前漂移层513的表面上形成作为外延层的第二前漂移层512。由于杂质浓度越高，前漂移层的电阻率越降低，因此能够通过调节第二前漂移层512的杂质浓度，来调节第二前漂移层512的电阻率。在存在有使第二前漂移层512的n型的杂质浓度被调节为高于第三前漂移层513的n型的杂质浓度n型的掺杂气体及硅生长气体的情况下，通过外延法来形成第二前漂移层512。
接下来，如图6所示，利用外延法，在第二前漂移层512的表面上形成作为外延层的第一前漂移层511。在存在有使第一前漂移层511的n型的杂质浓度被调节为低于第二前漂移层512及第三前漂移层513的n型的杂质浓度的n型的掺杂气体及硅生长气体的情况下，实施外延法来形成第一前漂移层511。之后，实施热处理等退火处理，从而进行n型的掺杂物活化。由此，能够制造如下的前漂移层510，即，对于第一前漂移层511的电阻率ρ（P1）、第二前漂移层512的电阻率ρ（P2）、第三前漂移层513的电阻率ρ（P3），被调节为ρ（P1）＞ρ（P3）＞ρ（P2）的前漂移层510。
（带电粒子照射工序）
图7、8图示了照射带电粒子的工序。图7图示了，在形成了前漂移层510之后，还形成了除表面电极141及背面电极142以外的半导体基板100的表面侧及背面侧的结构后的状态。
在照射带电粒子的工序中，从半导体基板100的背面侧照射带电粒子。虽然所照射的带电粒子并不被特别限定，但尤其优选氦（4He、3He）离子、氢（1H、2H、3H）离子。从半导体基板100的背面侧所照射的带电粒子穿过第三前漂移层513，而在第二前漂移层512内停止。在带电粒子停止的第二前漂移层512中，形成有晶体缺陷密度的峰值，从而形成有高密度的晶体缺陷。在带电粒子穿过的第三前漂移层513中也形成有低密度的晶体缺陷。由此，如图1所示，第一前漂移层511、第二前漂移层512、第三前漂移层513分别成为了第一漂移层111、第二漂移层112、第三漂移层113。当将通过带电粒子的照射而在第一前漂移层111内所形成的晶体缺陷密度设为X（1），将在第二前漂移层112内所形成的晶体缺陷密度设为X（2），将在第三前漂移层113内所形成的晶体缺陷密度设为X（3）时，X（2）＞X（3）＞X（1）。通过带电粒子的照射而形成的晶体缺陷密度越高，则由于带电粒子的照射而导致的漂移层的电阻率的上升越大。当将第一前漂移层511与第一漂移层111之间的电阻率的差设为Δρ（1）＝ρ（1）－ρ（P1），将第二前漂移层512与第二漂移层112之间的电阻率的差设为Δρ（2）＝ρ（2）－ρ（P2），将第三前漂移层513与第三漂移层113之间的电阻率的差设为Δρ（3）＝ρ（3）－ρ（P3）时，Δρ（1）＜Δρ（3）＜Δρ（2）。此处，关于各前漂移层的电阻率，由于ρ（P1）＞ρ（P3）＞ρ（P2），因此能够减小照射带电粒子后所得到的各漂移层的电阻率的差。在本实施例中，以在照射带电粒子后，使各漂移层的电阻率成为ρ（1）≒ρ（2）≒ρ（3）的方式，对各前漂移层的电阻率ρ（P1）、ρ（P2）、ρ（P3）预先进行调节。
如上所述，根据本实施例所涉及的半导体装置的制造方法，在形成前漂移层510的工序中，形成了作为第三电阻层的第一前漂移层511、作为第四电阻层的第三前漂移层513、以及作为第二电阻层的第二前漂移层512。在之后实施的照射带电粒子的工序中，以使寿命控制区115的至少一部分被包含于第二前漂移层512内的方式，向前漂移层510照射带电粒子。带电粒子穿过第三前漂移层513，并在第二前漂移层512内停止。晶体缺陷被高密度地形成在第二前漂移层512内，并被低密度地形成在第三前漂移层513内。晶体缺陷密度的峰值位于带电粒子停止的第二前漂移层512内。由于第二前漂移层512的电阻率低于第一前漂移层511及第三前漂移层513，因此能够防止由于高密度地形成有晶体缺陷而导致第二前漂移层512的电阻率过高的情况。由于带电粒子所穿过的第三前漂移层513的电阻率低于带电粒子未穿过的第一前漂移层511的电阻率，因此能够防止由于低密度地形成在第三前漂移层513内的晶体缺陷而引起第三前漂移层513的电阻率增高的情况。根据本实施例，与现有技术相比，能够容易地制造出缓和了漂移层110的电阻率的深度方向上的变化的半导体装置10。而且，由于作为外延层而形成第二前漂移层512，因此第二前漂移层512中的非导电型杂质（例如，碳、氧）浓度较低且误差较小。其结果为，在通过照射带电粒子而形成了寿命控制区115的情况下，由于因非导电型杂质而引起的晶体缺陷的误差减小，从而能够减小半导体装置10的特性误差。而且，由于能够将半导体晶片作为最厚的第三前漂移层513来进行利用，因此能够使半导体装置10变薄，并且能够简化半导体装置10的制造工序。由此能够降低半导体装置10的材料成本和制造成本。
（改变例）
在以上所说明的实施例中，也可以采用如下的方式，即，第二前漂移层512以包含电阻率固定的定电阻区域的方式而形成。即，在退火处理前的阶段中，前漂移层510也可以具有图9的细虚线13所示的电阻率的分布。第二前漂移层512的电阻率也可以在退火处理前如细虚线13所示而包含电阻率固定的定电阻区域。而且，在这种情况下，定电阻区域的电阻率也可以为第二前漂移层512的电阻率的最小值。另外，当对具有图9的细虚线13所示的电阻率分布的前漂移层510实施退火处理时，变化为具有图9的虚线12所示的曲线状的电阻率分布的前漂移层510。在上文所说明的、通过外延法来形成第二前漂移层512的方法中，能够容易地形成具有如细虚线13这样的电阻率固定的定电阻区域的第二前漂移层512。
【实施例2】
在实施例2中，对于在实施例1中所说明的半导体装置10的前漂移层形成工序，列举另一个示例来进行说明。另外，与实施例1相同，虽然对于半导体装置10的其他的结构省略了说明，但是只要是本领域技术人员，则能够理解可利用现有公知的制造方法来进行制造。而且，由于带电粒子照射工序为与实施例1相同的工序，因此省略说明。
（前漂移层形成工序）
图10～图12图示了形成前漂移层610的工序。如图10所示，准备n型的半导体晶片以作为第三前漂移层613。另外，图10所示的n型的半导体晶片的厚度厚于前漂移层形成工序结束后的第三前漂移层613的厚度。
接下来，如图11所示，向第三前漂移层613的表层照射n型的掺杂物，从而形成与第三前漂移层613相比n型的杂质浓度较高的第二前漂移层612。第三前漂移层613的厚度减薄与第二前漂移612的厚度相对应的量。
接下来，如图12所示，利用外延法而在第二前漂移层612的表面上形成作为外延层的第一前漂移层611。在存在有使第一前漂移层611的n型的杂质浓度被调节为低于第二前漂移层612及第三前漂移层613的n型的杂质浓度的n型的掺杂气体及硅生长气体的情况下，实施外延法来形成第一前漂移层611。之后，实施热处理等的退火处理，从而使n型的掺杂物活化。由此，能够与实施例1同样地制造出如下的前漂移层610，即，对于第一前漂移层611的电阻率ρ（P1）、第二前漂移层612的电阻率ρ（P2）、以及第三前漂移层613的电阻率ρ（P3），被调节为ρ（P1）＞ρ（P3）＞ρ（P2）的前漂移层610。在实施例2中，由于没有作为外延层来形成第二前漂移层612，因此与实施例1中所说明的方法相比，能够进一步降低材料成本、制造成本。之后，在图7中，代替前漂移层510而使用前漂移层610，并与实施例1同样地，形成除表面电极141及背面电极142以外的半导体基板100的表面侧及背面侧的结构，并实施带电粒子照射工序。由此，能够制造出半导体装置10。
【实施例3】
在实施例3中，作为半导体装置30而例示了IGBT，并对从半导体基板的表面侧照射带电粒子从而形成晶体缺陷的情况进行说明。如图13所示，半导体装置30具备：半导体基板300；绝缘栅320及表面绝缘膜331，其被形成于半导体基板300的表面侧；表面电极341，其与半导体基板300的表面相接；背面电极342，其与半导体基板300的背面相接。半导体基板300具有n型的漂移层310与p型的低浓度体层304。在漂移层310的背面侧形成有p+型的集电层302。集电层302露出于半导体基板300的背面，并与背面电极342相接。
漂移层310从半导体基板300的背面侧依次层叠有：第一漂移层311、第二漂移层312、第三漂移层313。在第二漂移层312中，形成有寿命控制区315。寿命控制区315为，在将于半导体基板300的深度方向上发生变化的漂移层310的晶体缺陷密度的极大值设为h时，晶体缺陷密度在h／2以上的区域。晶体缺陷密度的峰值位于第二漂移层312内。当将第一漂移层311的电阻率设为ρ（1），将第二漂移层312的电阻率设为ρ（2），将第三漂移层313的电阻率设为ρ（3）时，ρ（1）、ρ（2）、ρ（3）大致相等（ρ（1）≒ρ（2）≒ρ（3））。漂移层310的电阻率在半导体基板300的深度方向上大致固定。另外，第三漂移层313的厚度与第一漂移层311及第二漂移层312的厚度相比而较厚，且从寿命控制区115的晶体缺陷密度的峰值到漂移层310的背面（漂移层310与集电层302之间的界面）的距离明显短于从寿命控制区315的晶体缺陷密度的峰值到漂移层310的表面（漂移层310与体层304之间的界面）的距离。关于其他的结构，由于与图1所示的半导体装置10相同，因此通过将100号段的参照符号替换为300号段，从而省略说明。
图14为表示半导体装置30的漂移层310的电阻率ρ的图，并同时图示了晶体缺陷形成前的漂移层（前漂移层）的电阻率。实线31表示漂移层310的电阻率ρ与漂移层310的深度D之间的关系，而虚线32表示前漂移层的电阻率ρ与前漂移层的深度D之间的关系。参照符号311～313表示第一漂移层311、第二漂移层312、第三漂移层313的深度方向上的位置。
如图14所示，在前漂移层中，位于第一漂移层311中的层（称为第一前漂移层）的电阻率ρ（P1）及位于第三漂移层313中的层（称为第三前漂移层）的电阻率ρ（P3）大致固定，并高于位于第二漂移层312中的层（称为第二前漂移层）的电阻率ρ（P2）。并且，电阻率ρ（P1）高于电阻率ρ（P3）（ρ（P1）＞ρ（P3）＞ρ（P2））。即，第一前漂移层及第三前漂移层相当于第一电阻层，第二前漂移层相当于与第一电阻层相比电阻率较低的第二电阻层。第一前漂移层相当于第三电阻层，第三前漂移层相当于与第三电阻层相比电阻率较低的第四电阻层。
当以带电粒子穿过第三前漂移层而在第二前漂移层内停止的方式从半导体基板的表面侧（第三前漂移层侧）向前漂移层照射带电粒子时，在第二前漂移层中形成有晶体缺陷密度的峰值。在带电粒子所穿过了的层（第三电阻层）即第三前漂移层中也形成有低密度的晶体缺陷。另一方面，在带电粒子未到达的第一前漂移层中未形成有晶体缺陷。晶体缺陷密度成为在半导体基板的深度方向上以使虚线32上下反转的这种形状而分布的状态。通过带电粒子的照射而被形成的晶体缺陷密度越高，则与形成晶体缺陷前相比电阻率越增高。因形成晶体缺陷而增高的电阻率Δρ与晶体缺陷密度分布同样地，成为在半导体基板的深度方向上以使虚线12上下反转的这种形状而分布的状态。
作为半导体装置30的制造方法，可以应用实施例1、2中所说明的制造方法。只要将n型的半导体晶片用作第三前漂移层，并以实施例1或2中所说明的方法来形成第一前漂移层及第二前漂移层，并且从半导体基板的表面侧照射带电粒子，即可容易地制造出半导体装置30。
另外，虽然在实施例所说明的制造方法中，例示了将半导体晶片用作漂移层的一部分的情况来进行说明，但并不限定于此。例如，也可以在半导体装置30中，将半导体晶片用作集电层，并通过外延法来制造漂移层。而且，虽然在实施例中，例示了RC-IGBT及IGBT来进行说明，但并不限定于此。例如，在半导体装置为二极管的情况下也能够应用实施例1～3的结构及制造方法。
以上，虽然对本发明的实施例进行了详细说明，但这些仅为例示，而并不对专利权利要求进行限定。在专利权利要求所记载的技术中，包括对以上所例示的具体例进行了各种改变、变更的内容。
本说明书或附图中所说明的技术要素为，以单独的方式或通过各种组合而发挥技术方面的有用性的要素，并且不限定于申请时的权利要求中所记载的组合。而且，本说明书或附图中所例示的技术为，能够同时达到多个目的的技术，并且达成其中的一个目的本身也具有技术上的有用性。

Claims (6)

1.一种半导体装置，具有：
第一导电型的漂移层，其被形成于半导体基板上；
第二导电型的体层，其位于漂移层的表面侧，并被形成于半导体基板的表面上，
漂移层具有寿命控制区，
寿命控制区为，在将于半导体基板的深度方向上发生变化的漂移层的晶体缺陷密度的极大值设为h时，晶体缺陷密度为h／2以上的区域，且所述寿命控制区通过向第一导电型的前漂移层照射带电粒子而形成，其中，所述第一导电型的前漂移层包括第一电阻层、和与第一电阻层相比电阻率较低的第二电阻层，
寿命控制区的至少一部分被形成于第二电阻层的范围内。
2.如权利要求1所述的半导体装置，其中，
第一电阻层具备：第三电阻层，在向前漂移层照射带电粒子时，带电粒子穿过第三电阻层；第四电阻层，在向前漂移层照射带电粒子时，带电粒子不穿过第四电阻层，
第三电阻层被配置于第二电阻层的表面或背面中的一侧，而第四电阻层被配置于第二电阻层的表面或背面中的另一侧，
第三电阻层的电阻率低于第四电阻层的电阻率。
3.如权利要求1或2所述的半导体装置，其中，
第二电阻层为外延层。
4.一种半导体装置的制造方法，其中，
所述半导体装置具有：
第一导电型的漂移层，其被形成于半导体基板上；
第二导电型的体层，其位于漂移层的表面侧，并被形成于半导体基板的表面上，
漂移层具有寿命控制区，所述寿命控制区为，在将于半导体基板的深度方向上发生变化的漂移层的晶体缺陷密度的极大值设为h时，晶体缺陷密度为h／2以上的区域，
制造漂移层的工序包括：
形成第一导电型的前漂移层的工序，其中，所述第一导电型的前漂移层包括第一电阻层、和与第一电阻层相比电阻率较低的第二电阻层；
以使寿命控制区的至少一部分被包含在第二电阻层中的方式，向前漂移层照射带电粒子的工序。
5.如权利要求4所述的半导体装置的制造方法，其中，
第一电阻层具有第三电阻层、和与第三电阻层相比电阻率较低的第四电阻层，
在形成前漂移层的工序中，第二电阻层被形成于第三电阻层与第四电阻层之间，
在照射带电粒子的工序中，带电粒子从第四电阻层侧被照射至前漂移层上。
6.如权利要求4或5所述的半导体装置的制造方法，其中，
第二电阻层通过外延法而形成。
CN2011800683169A 2011-06-08 2011-06-08 半导体装置及其制造方法 Pending CN103392224A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/063137 WO2012169022A1 (ja) 2011-06-08 2011-06-08 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
CN103392224A true CN103392224A (zh) 2013-11-13

Family

ID=47295629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800683169A Pending CN103392224A (zh) 2011-06-08 2011-06-08 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20140077253A1 (zh)
EP (1) EP2720254B1 (zh)
JP (1) JP5505498B2 (zh)
CN (1) CN103392224A (zh)
WO (1) WO2012169022A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107086217A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体装置
CN110970491A (zh) * 2018-10-01 2020-04-07 艾鲍尔半导体 场终止绝缘栅双极型晶体管中的背侧掺杂激活
CN111954926A (zh) * 2018-04-11 2020-11-17 三菱电机株式会社 半导体装置、半导体晶片及半导体装置的制造方法
CN114639607A (zh) * 2022-03-16 2022-06-17 江苏东海半导体股份有限公司 Mos器件的形成方法
JP7363336B2 (ja) 2019-10-11 2023-10-18 富士電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6024751B2 (ja) * 2012-07-18 2016-11-16 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014030457A1 (ja) * 2012-08-22 2014-02-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6185511B2 (ja) * 2015-05-26 2017-08-23 トヨタ自動車株式会社 半導体装置
JP6514035B2 (ja) * 2015-05-27 2019-05-15 株式会社豊田中央研究所 半導体装置
JP6787690B2 (ja) * 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法
TWI607563B (zh) * 2017-04-21 2017-12-01 Maxpower Semiconductor Inc With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors
JP7102948B2 (ja) * 2017-10-26 2022-07-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430237A1 (en) * 1989-11-30 1991-06-05 Kabushiki Kaisha Toshiba Bipolar device in which carrier lifetime is controlled
US5023696A (en) * 1988-02-04 1991-06-11 Kabushiki Kaisha Toshiba Semiconductor device having composite substrate formed by fixing two semiconductor substrates in close contact with each other
JP2001077357A (ja) * 1999-08-31 2001-03-23 Toshiba Corp 半導体装置
CN1084932C (zh) * 1995-12-19 2002-05-15 东芝株式会社 半导体器件
US20020100934A1 (en) * 2001-01-31 2002-08-01 Akio Nakagawa High voltage semiconductor device
CN1691349A (zh) * 2004-04-28 2005-11-02 三菱电机株式会社 反向导通型半导体元件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2213988B (en) * 1987-12-18 1992-02-05 Matsushita Electric Works Ltd Semiconductor device
JP3488599B2 (ja) * 1996-10-17 2004-01-19 株式会社東芝 半導体装置
JP3622405B2 (ja) * 1997-02-28 2005-02-23 株式会社日立製作所 半導体スイッチング素子及びｉｇｂｔモジュール
EP1014453B1 (en) * 1997-08-14 2016-04-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6261874B1 (en) * 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
JP2002093813A (ja) * 2000-09-13 2002-03-29 Toyota Motor Corp 半導体装置の製造方法
JP5104314B2 (ja) * 2005-11-14 2012-12-19 富士電機株式会社 半導体装置およびその製造方法
JP2008135439A (ja) * 2006-11-27 2008-06-12 Toyota Motor Corp バイポーラ半導体装置とその製造方法
JP5127235B2 (ja) * 2007-01-10 2013-01-23 株式会社豊田中央研究所 半導体装置の製造方法
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP2011086883A (ja) * 2009-10-19 2011-04-28 Denso Corp 絶縁ゲートバイポーラトランジスタおよびその設計方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023696A (en) * 1988-02-04 1991-06-11 Kabushiki Kaisha Toshiba Semiconductor device having composite substrate formed by fixing two semiconductor substrates in close contact with each other
EP0430237A1 (en) * 1989-11-30 1991-06-05 Kabushiki Kaisha Toshiba Bipolar device in which carrier lifetime is controlled
CN1084932C (zh) * 1995-12-19 2002-05-15 东芝株式会社 半导体器件
JP2001077357A (ja) * 1999-08-31 2001-03-23 Toshiba Corp 半導体装置
US20020100934A1 (en) * 2001-01-31 2002-08-01 Akio Nakagawa High voltage semiconductor device
CN1691349A (zh) * 2004-04-28 2005-11-02 三菱电机株式会社 反向导通型半导体元件及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107086217A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体装置
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
CN111954926A (zh) * 2018-04-11 2020-11-17 三菱电机株式会社 半导体装置、半导体晶片及半导体装置的制造方法
CN111954926B (zh) * 2018-04-11 2024-04-30 三菱电机株式会社 半导体装置、半导体晶片及半导体装置的制造方法
CN110970491A (zh) * 2018-10-01 2020-04-07 艾鲍尔半导体 场终止绝缘栅双极型晶体管中的背侧掺杂激活
US11824090B2 (en) 2018-10-01 2023-11-21 Ipower Semiconductor Back side dopant activation in field stop IGBT
CN110970491B (zh) * 2018-10-01 2024-04-30 艾鲍尔半导体 场终止绝缘栅双极型晶体管中的背侧掺杂激活
JP7363336B2 (ja) 2019-10-11 2023-10-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN114639607A (zh) * 2022-03-16 2022-06-17 江苏东海半导体股份有限公司 Mos器件的形成方法

Also Published As

Publication number Publication date
WO2012169022A1 (ja) 2012-12-13
JPWO2012169022A1 (ja) 2015-02-23
EP2720254A1 (en) 2014-04-16
US20140077253A1 (en) 2014-03-20
EP2720254A4 (en) 2014-11-26
JP5505498B2 (ja) 2014-05-28
EP2720254B1 (en) 2019-04-24

Similar Documents

Publication Publication Date Title
CN103392224A (zh) 半导体装置及其制造方法
US10847609B2 (en) Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled
US7358565B2 (en) Semiconductor device having improved insulated gate bipolar transistor and method for manufacturing the same
US7968919B2 (en) Integrated circuit including a charge compensation component
US7507646B2 (en) Semiconductor devices and method of manufacturing them
US20170373141A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20070069288A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN103918078B (zh) 半导体装置及其制造方法
KR20080044127A (ko) 고전압 반도체 소자 및 그 제조 방법
CN102142370B (zh) 一种在p+衬底上制备低压二极管芯片的方法及其结构
CN103378142A (zh) 功率器件及其制造方法
US20090236680A1 (en) Semiconductor device with a semiconductor body and method for its production
US7859051B2 (en) Semiconductor device with a reduced band gap and process
CN107093632A (zh) 半导体器件和用于形成半导体器件的方法
CN106505106A (zh) 一种高雪崩耐量的屏蔽栅功率晶体管及其制备方法
CN104517837B (zh) 一种绝缘栅双极型晶体管的制造方法
US20200119173A1 (en) Advanced field stop thyristor structure and manufacture methods
WO2017086018A1 (ja) 半導体装置および半導体装置の製造方法
CN106783610A (zh) 一种绝缘栅双极型晶体管的制造方法
JPS58165381A (ja) 高耐電圧ｍｏｓトランジスタ
JP2017092283A (ja) 半導体装置およびその製造方法
KR101887910B1 (ko) SiC MOSFET 전력 반도체 소자 및 그 제조방법
JP2022503903A (ja) ユニポーラ荷電平衡半導体パワー・デバイスのためのシステムおよび方法
US20120217575A1 (en) Method for manufacturing semiconductor device and semiconductor device
CN116936638A (zh) 具有内嵌沟道二极管的平面分离栅SiC MOSFET

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131113