JPWO2012169022A1 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JPWO2012169022A1
JPWO2012169022A1 JP2012508844A JP2012508844A JPWO2012169022A1 JP WO2012169022 A1 JPWO2012169022 A1 JP WO2012169022A1 JP 2012508844 A JP2012508844 A JP 2012508844A JP 2012508844 A JP2012508844 A JP 2012508844A JP WO2012169022 A1 JPWO2012169022 A1 JP WO2012169022A1
Authority
JP
Japan
Prior art keywords
layer
drift layer
resistance
drift
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012508844A
Other languages
English (en)
Other versions
JP5505498B2 (ja
Inventor
明高 添野
明高 添野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Application granted granted Critical
Publication of JP5505498B2 publication Critical patent/JP5505498B2/ja
Publication of JPWO2012169022A1 publication Critical patent/JPWO2012169022A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

本明細書が開示する半導体装置は、半導体基板に形成された第１導電型のドリフト層と、ドリフト層の表面側に位置し、半導体基板の表面に形成された第２導電型のボディ層と、を有している。ドリフト層は、ライフタイム制御領域を有しており、ライフタイム制御領域は、半導体基板の深さ方向に変化するドリフト層の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上である。ライフタイム制御領域は、第１抵抗層と、第１抵抗層よりも比抵抗が低い第２抵抗層とを含む第１導電型のプレドリフト層に荷電粒子を照射することによって形成され、ライフタイム制御領域の少なくとも一部は、第２抵抗層の範囲内に形成される。

Description

本明細書に記載の技術は、半導体装置とその製造方法に関する。
キャリアのライフタイムを制御する目的で、半導体基板の一部に荷電粒子を照射して結晶欠陥を形成することが行われている。例えば、日本国特許公開公報２００５−３１７７５１号（特許文献１）には、ダイオードとＩＧＢＴが同一の半導体基板に形成された半導体装置において、半導体基板のドリフト層のトレンチゲートの底面に近い領域に結晶欠陥を形成している。
特開２００５−３１７７５１号公報
結晶欠陥は、通常、半導体基板に対して荷電粒子を照射することによって形成される。荷電粒子は、半導体基板を通過して半導体基板内で停止し、荷電粒子が停止した位置付近に、結晶欠陥密度の高い局所欠陥領域が形成される。この局所欠陥領域がライフタイム制御領域として効果的に機能する。この際、荷電粒子が通過した領域にも、結晶欠陥が形成される。荷電粒子によって結晶欠陥が形成された領域は、荷電粒子の照射前よりも比抵抗が高くなる。その結果、半導体基板の比抵抗の深さ方向の変化が大きくなり、半導体装置のリーク電流の増大や耐圧低下が起こり易くなる。
本明細書が開示する半導体装置は、半導体基板に形成された第１導電型のドリフト層と、ドリフト層の表面側に位置し、半導体基板の表面に形成された第２導電型のボディ層と、を有している。ドリフト層は、ライフタイム制御領域を有しており、ライフタイム制御領域は、半導体基板の深さ方向に変化するドリフト層の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上となる領域である。ライフタイム制御領域は、第１抵抗層と、第１抵抗層よりも比抵抗が低い第２抵抗層とを含む第１導電型のプレドリフト層に荷電粒子を照射することによって形成され、ライフタイム制御領域の少なくとも一部は、第２抵抗層の範囲内に形成される。
上記の半導体装置によれば、ライフタイム制御領域の少なくとも一部は、第２抵抗層の範囲内に形成される。第２抵抗層の比抵抗は、第１抵抗層の比抵抗よりも低いので、第２抵抗層内に結晶欠陥が高密度に形成されても、第２抵抗層の比抵抗が高くなり過ぎることが防止される。従来と比較して、ドリフト層の比抵抗の深さ方向の変化が緩和された半導体装置を提供できる。
第１抵抗層は、プレドリフト層に荷電粒子を照射する際に、荷電粒子が通過する第３抵抗層と、荷電粒子が通過しない第４抵抗層を備えており、第３抵抗層は、第２抵抗層の表面又は裏面の一方側に配置され、第４抵抗層は、第２抵抗層の表面又は裏面の他方側に配置されていてもよい。この場合、第３抵抗層の比抵抗は、第４抵抗層の比抵抗よりも低いことが好ましい。
第２抵抗層は、エピタキシャル層であってもよい。
本明細書は、上記の半導体装置の製造方法を提供することもできる。すなわち、本明細書は、半導体基板に形成された第１導電型のドリフト層と、ドリフト層の表面側に位置し、半導体基板の表面に形成された第２導電型のボディ層と、を有しており、ドリフト層は、半導体基板の深さ方向に変化するドリフト層の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上である、ライフタイム制御領域を有する半導体装置の製造方法を提供することができる。この製造方法では、ドリフト層を製造する工程は、第１抵抗層と、第１抵抗層よりも比抵抗が低い第２抵抗層とを含む第１導電型のプレドリフト層を形成する工程と、ライフタイム制御領域の少なくとも一部が第２抵抗層に含まれるように、プレドリフト層に荷電粒子を照射する工程とを含む。
上記の半導体装置の製造方法では、第１抵抗層は、第３抵抗層と、第３抵抗層よりも比抵抗が低い第４抵抗層を有していてもよい。この場合、プレドリフト層を形成する工程では、第２抵抗層は、第３抵抗層と第４抵抗層との間に形成され、荷電粒子を照射する工程では、荷電粒子は、第４抵抗層側からプレドリフト層に照射されることが好ましい。
第２抵抗層は、エピタキシャル法によって形成してもよい。
実施例１に係る半導体装置の断面図である。 実施例１に係る半導体装置の結晶欠陥形成前後の比抵抗値を示す図である。 従来の半導体装置の結晶欠陥形成前後の比抵抗値を示す図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 変形例に係る半導体装置の製造方法を説明する図である。 変形例に係る半導体装置の製造方法を説明する図である。 変形例に係る半導体装置の製造方法を説明する図である。 変形例に係る半導体装置の製造方法を説明する図である。 実施例２に係る半導体装置の断面図である。 実施例２に係る半導体装置の結晶欠陥形成前後の比抵抗値を示す図である。
本明細書が開示する半導体装置およびその製造方法では、第１抵抗層は、比抵抗が所定の範囲内である単一層であってもよいし、互いに相違する比抵抗を有する複数の層であってもよい。例えば、第１抵抗層は、第３抵抗層と、第３抵抗層よりも比抵抗が低い第４抵抗層を有していてもよい。この場合、プレドリフト層を形成する工程では、第２抵抗層は、第３抵抗層と第４抵抗層との間に形成され、荷電粒子を照射する工程では、荷電粒子は、第４抵抗層側からプレドリフト層に照射されることが好ましい。
本明細書が開示する半導体装置およびその製造方法では、第２抵抗層は、比抵抗が深さ方向に一定となる定抵抗領域を含んでおり、定抵抗領域の比抵抗は、第２抵抗層の比抵抗の最小値であってもよい。プレドリフト層を形成する工程では、第２抵抗層の一部に比抵抗が深さ方向に最小かつ深さ方向に一定である定抵抗領域を形成してもよい。定抵抗領域は、エピタキシャル法によって形成することができる。この場合、第２抵抗層は、エピタキシャル法によって形成することが好ましい。荷電粒子を照射する前の段階で、第２抵抗層の比抵抗分布（半導体基板の深さ方向の分布）は、極小値を有する分布であることが好ましく、ピークを有する曲線形状であることが特に好ましい。
ライフタイム制御領域は、荷電粒子を照射することによって形成される結晶欠陥密度のピークを有している。第２抵抗層の深さ方向の比抵抗の最大値をＭＸとし、最小値をＭＮとした場合に、第２抵抗層の比抵抗がＭＮ＋（ＭＸ−ＭＮ）／２以下である低抵抗領域が、ライフタイム制御領域の少なくとも一部と重なっていることが好ましい。荷電粒子を照射する工程では、この結晶欠陥密度のピークが第２抵抗層に形成されるように荷電粒子を照射することが特に好ましい。すなわち、第２抵抗層に荷電粒子が停止するように、照射が行われることが好ましい。
本願に係る半導体装置は、ドリフト層に荷電粒子を照射して、結晶欠陥密度が高いライフタイム制御領域を形成するものであればよい。例えば、ダイオード、ＩＧＢＴ、またはＩＧＢＴと還流ダイオードが同一半導体基板に形成されたＲＣ−ＩＧＢＴであってもよい。
半導体装置がダイオードである場合には、半導体基板の裏面（ドリフト層の裏面側）に、ドリフト層よりも第１導電型の不純物濃度が高い第１導電型の半導体層が形成されている。この第１導電型の半導体層とボディ層は、ダイオードのカソード、アノードとして機能する。
半導体装置がＩＧＢＴである場合には、半導体基板の裏面（ドリフト層の裏面側）にコレクタ層が形成されている。半導体基板の表面（ドリフト層の表面側）にボディ層が形成されている。ボディ層の表面の一部にエミッタ層が形成されている。ボディ層およびエミッタ層は半導体基板の表面に露出している。半導体基板の表面側に、エミッタ層とドリフト層とを隔離する部分のボディ層に接する絶縁ゲートが形成されている。
半導体装置が、ＩＧＢＴと還流ダイオードが同一半導体基板に形成されたＲＣ−ＩＧＢＴである場合には、半導体基板の裏面（ドリフト層の裏面側）にコレクタ層またはカソード層が形成されている。半導体基板の表面（ドリフト層の表面側）にボディ層が形成されている。ボディ層の表面の一部にエミッタ層が形成されている。ボディ層およびエミッタ層は半導体基板の表面に露出している。半導体基板の表面側に、エミッタ層とドリフト層とを隔離する部分のボディ層に接するゲート電極が形成されている。ＲＣ−ＩＧＢＴは、ダイオード素子が形成されているダイオード領域とＩＧＢＴ素子が形成されているＩＧＢＴ領域が分離されている半導体装置であってもよい。また、半導体基板の表面側の構造が共通しており、裏面側の構造がコレクタ層またはカソード層であって、ダイオード素子とＩＧＢＴ素子が混在している半導体装置であってもよい。
（半導体装置）
図１に示す半導体装置１０は、ＩＧＢＴと還流ダイオードが同一の半導体基板１００に形成されたＲＣ−ＩＧＢＴである。
半導体装置１０は、半導体基板１００と、半導体基板１００の表面側に形成された絶縁ゲート１２０および表面絶縁膜１３１と、半導体基板１００の表面に接する表面電極１４１と、半導体基板１００の裏面に接する裏面電極１４２とを備えている。
半導体基板１００は、ｎ型のドリフト層１１０とｐ型の低濃度ボディ層１０４を有している。ドリフト層１１０の裏面側には、ｎ＋型のカソード層１０１とｐ＋型のコレクタ層１０２が形成されている。カソード層１０１とコレクタ層１０２は、互いに隣接して半導体基板１００の裏面に露出しており、裏面電極１４２に接している。低濃度ボディ層１０４の表面側に、ｎ＋型のエミッタ層１０５およびｐ＋型の高濃度ボディ層１０６が形成されている。なお、「ｎ＋型」との表現は、カソード層１０１およびエミッタ層１０５のｎ型の不純物濃度がドリフト層１１０よりも高いことを示している。同様に、「ｐ＋型」との表現は、コレクタ層１０２および高濃度ボディ層１０６のｐ型の不純物濃度が低濃度ボディ層１０４よりも高いことを示している。絶縁ゲート１２０は、トレンチ１２１と、トレンチ１２１の内壁に形成されたゲート絶縁膜１２２と、ゲート絶縁膜１２２に覆われてトレンチ１２１内に充填されているゲート電極１２３とを備えている。絶縁ゲート１２０は、エミッタ層１０５とドリフト層１１０とを隔離する部分の低濃度ボディ層１０４に接している。エミッタ層１０５および高濃度ボディ層１０６は、表面電極１４１に接している。ゲート電極１２３は、表面絶縁膜１３１によって、表面電極１４１と隔離されている。
ドリフト層１１０は、半導体基板１００の表面側から順に、第１ドリフト層１１１と、第２ドリフト層１１２と、第３ドリフト層１１３が積層されている。第２ドリフト層１１２には、ライフタイム制御領域１１５が形成されている。ライフタイム制御領域１１５は、半導体基板１００の深さ方向に変化するドリフト層１１０の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上の領域である。結晶欠陥密度のピークは第２ドリフト層１１２内に位置している。第１ドリフト層１１１の比抵抗をρ（１）とし、第２ドリフト層１１２の比抵抗をρ（２）とし、第３ドリフト層１１３の比抵抗をρ（３）とすると、ρ（１）、ρ（２）、ρ（３）は、ほぼ等しい（ρ（１）≒ρ（２）≒ρ（３））。ドリフト層１１０の比抵抗は、半導体基板１００の深さ方向に略一定である。なお、第３ドリフト層１１３の厚さは、第１ドリフト層１１１および第２ドリフト層１１２の厚さに比べて厚く、ライフタイム制御領域１１５の結晶欠陥密度のピークからドリフト層１１０の表面（ドリフト層１１０とボディ層１０４との界面）までの距離は、ライフタイム制御領域１１５の結晶欠陥密度のピークからドリフト層１１０の裏面（ドリフト層１１０と、カソード層１０１およびコレクタ層１０２との界面）までの距離よりも著しく短い。
図２は、半導体装置１０のドリフト層１１０の比抵抗ρを示す図であって、結晶欠陥形成前のドリフト層（プレドリフト層）の比抵抗を併せて図示している。実線１１はドリフト層１１０の比抵抗ρとドリフト層１１０の深さＤとの関係を示しており、破線１２はプレドリフト層の比抵抗ρとプレドリフト層の深さＤとの関係を示している。参照番号１１１〜１１３は、第１ドリフト層１１１、第２ドリフト層１１２、第３ドリフト層１１３の深さ方向の位置を示している。
図２に示すように、プレドリフト層では、第１ドリフト層１１１に位置する層（第１プレドリフト層という）の比抵抗ρ（Ｐ１）および第３ドリフト層１１３に位置する層（第３プレドリフト層という）の比抵抗ρ（Ｐ３）は、略一定であり、第２ドリフト層１１２に位置する層（第２プレドリフト層という）の比抵抗ρ（Ｐ２）よりも高い。さらに、比抵抗ρ（Ｐ１）は、比抵抗ρ（Ｐ３）よりも高い（ρ（Ｐ１）＞ρ（Ｐ３）＞ρ（Ｐ２））。すなわち、第１プレドリフト層および第３プレドリフト層は、第１抵抗層に相当し、第２プレドリフト層は、第１抵抗層よりも比抵抗が低い第２抵抗層に相当する。第１プレドリフト層は、第３抵抗層に相当し、第３プレドリフト層は、第３抵抗層よりも比抵抗が低い第４抵抗層に相当する。なお、荷電粒子を照射する前の段階で、第２プレドリフト層の比抵抗分布は、破線１２に示すような極小値を有する分布であることが好ましく、ピークを有する曲線形状であることが特に好ましい。荷電粒子を照射することによって形成される結晶欠陥の密度分布は、半導体装置の深さ方向に極大値ピークを有する曲線形状である。第２プレドリフト層の比抵抗分布が極小値ピークを有する曲線形状であれば、結晶欠陥による第２プレドリフト層の比抵抗の減少を緩和する効果を効率よく得ることができ、第２ドリフト層の比抵抗の深さ方向の変化を小さくすることができる。
荷電粒子が第３プレドリフト層を通過して第２プレドリフト層内に停止するように半導体基板の裏面側（第３プレドリフト層側）からプレドリフト層に荷電粒子を照射すると、第２プレドリフト層に結晶欠陥密度のピークが形成される。荷電粒子が通過した層（第３抵抗層）である第３プレドリフト層にも、低密度の結晶欠陥が形成される。一方、荷電粒子が到達しない第１プレドリフト層には結晶欠陥が形成されない。結晶欠陥密度は、破線１２を上下に反転させたような形状に半導体基板の深さ方向に分布した状態となる。荷電粒子の照射によって形成される結晶欠陥密度が高いほど、結晶欠陥を形成する前に比べて比抵抗が高くなる。結晶欠陥を形成することによって高くなる比抵抗Δρは、結晶欠陥密度分布と同様に、破線１２を上下に反転させたような形状に半導体基板の深さ方向に分布した状態となる。
図３は、従来の半導体装置のプレドリフト層とドリフト層の比抵抗ρの分布を図示している。従来の半導体装置と実施例１に係る半導体装置１０との相違点は、プレドリフト層およびドリフト層の比抵抗の深さ方向の分布のみであるので、従来の半導体装置の具体的構造についての説明を省略する。実線２１は従来のドリフト層の比抵抗ρと深さＤとの関係を示しており、破線２２は従来のプレドリフト層の比抵抗ρとプレドリフト層の深さＤとの関係を示している。破線２２に示すように、プレドリフト層の比抵抗が深さ方向に略一定である場合には、第２プレドリフト層の位置に結晶欠陥密度のピークを形成すると、ドリフト層の比抵抗は、実線２１に示すような深さ方向の分布を有するものとなる。
ドリフト層の比抵抗が実線２１に示すような深さ方向の変化の大きい分布になると、ＩＧＢＴ動作時において、ドリフト層の実効的なキャリア密度が低下して、空乏層が拡がり易くなる。その結果、空乏層が裏面のコレクタ層まで達し易くなり、半導体装置の耐圧が低下し、リーク電流が増大する。耐圧低下を抑制する方法としては、半導体基板を厚くする方法とプレドリフト層全体の比抵抗を小さくする方法が挙げられる。しかしながら、半導体基板を厚くすると、半導体装置全体の抵抗が大きくなり、導通不良が起こり易くなる。プレドリフト層全体の比抵抗を小さくすると、ダイオードの特性ばらつきが大きくなる。
これに対して、実施例１に係る半導体装置１０では、図２に示すように、プレドリフト層の比抵抗は、荷電粒子を照射することによって増加する比抵抗Δρを相殺するように分布している。このため、結晶欠陥を形成することによって得られるドリフト層１１０の比抵抗を深さ方向に略一定とすることができる。半導体装置１０では、従来の半導体装置と比較してドリフト層の比抵抗の深さ方向の変化が緩和されているため、ライフタイム制御領域を有する半導体装置において、耐圧の低下およびリーク電流の増大を抑制することと、半導体基板を薄くして導通不良を抑制することとを両立することができる。また、ダイオードを備えた半導体装置においては、ダイオードの特性ばらつきを抑制することができる。
（半導体装置の製造方法）
半導体装置１０のドリフト層を製造する工程を一例を挙げて説明する。なお、半導体装置１０のその他の構成については説明を省略するが、従来公知の製造方法を用いて製造することが可能であることは当業者であれば理解できる。
（プレドリフト層形成工程）
図４〜図６は、プレドリフト層５１０を形成する工程を示している。図４に示すように、第３プレドリフト層５１３として、ｎ型の半導体ウェハを準備する。図４に示すｎ型のウェハの厚さは、第３プレドリフト層５１３の厚さに略等しい。
次に、図５に示すように、エピタキシャル法を用いて、第３プレドリフト層５１３の表面に、エピタキシャル層である第２プレドリフト層５１２を形成する。不純物濃度が高いほど、プレドリフト層の比抵抗は低くなるから、第２プレドリフト層５１２の不純物濃度を調整することによって、第２プレドリフト層５１２の比抵抗を調整できる。第２プレドリフト層５１２のｎ型の不純物濃度が、第３プレドリフト層５１３のｎ型の不純物濃度よりも高くなるように調整されたｎ型のドーパントガスおよびシリコン成長ガスの存在下で、エピタキシャル法を行って、第２プレドリフト層５１２を形成する。
次に、図６に示すように、エピタキシャル法を用いて、第２プレドリフト層５１２の表面に、エピタキシャル層である第１プレドリフト層５１１を形成する。第１プレドリフト層５１１のｎ型の不純物濃度が、第２プレドリフト層５１２および第３プレドリフト層５１３のｎ型の不純物濃度よりも低くなるように調整されたｎ型のドーパントガスおよびシリコン成長ガスの存在下で、エピタキシャル法を行って、第１プレドリフト層５１１を形成する。その後、熱処理等のアニール処理を行って、ｎ型のドーパントを活性化させる。これによって、第１プレドリフト層５１１の比抵抗ρ（Ｐ１）、第２プレドリフト層５１２の比抵抗ρ（Ｐ２）、第３プレドリフト層５１３の比抵抗ρ（Ｐ３）について、ρ（Ｐ１）＞ρ（Ｐ３）＞ρ（Ｐ２）となるように調整されたプレドリフト層５１０を製造することができる。
（荷電粒子照射工程）
図７，８は荷電粒子を照射する工程を示している。図７は、プレドリフト層５１０を形成した後に、さらに、表面電極１４１および裏面電極１４２を除く半導体基板１００の表面側および裏面側の構造を形成した後の状態を示している。
荷電粒子を照射する工程では、半導体基板１００の裏面側から荷電粒子を照射する。照射する荷電粒子は、特に限定されないが、ヘリウム（４Ｈｅ、３Ｈｅ）イオン、水素（１Ｈ、２Ｈ、３Ｈ）イオンが特に好ましい。半導体基板１００の裏面側から照射された荷電粒子は、第３プレドリフト層５１３を通過し、第２プレドリフト層５１２内に停止する。荷電粒子が停止する第２プレドリフト層５１２には、結晶欠陥密度のピークが形成され、高密度の結晶欠陥が形成される。荷電粒子が通過する第３プレドリフト層５１３にも、低密度の結晶欠陥が形成される。これによって、第１プレドリフト層５１１、第２プレドリフト層５１２、第３プレドリフト層５１３は、図１に示すように、それぞれ第１ドリフト層１１１、第２ドリフト層１１２、第３ドリフト層１１３となる。荷電粒子の照射によって第１プレドリフト層１１１に形成される結晶欠陥密度をＸ（１）とし、第２プレドリフト層１１２に形成される結晶欠陥密度をＸ（２）とし、第３プレドリフト層１１３に形成される結晶欠陥密度をＸ（３）とすると、Ｘ（２）＞Ｘ（３）＞Ｘ（１）である。荷電粒子の照射によって形成される結晶欠陥密度が高いほど、荷電粒子の照射によるドリフト層の比抵抗の上昇が大きくなる。第１プレドリフト層５１１と第１ドリフト層１１１との比抵抗の差をΔρ（１）＝ρ（１）−ρ（Ｐ１）とし、第２プレドリフト層５１２と第２ドリフト層１１２との比抵抗の差をΔρ（２）＝ρ（２）−ρ（Ｐ２）とし、第３プレドリフト層５１３と第３ドリフト層１１３との比抵抗の差をΔρ（３）＝ρ（３）−ρ（Ｐ３）とすると、Δρ（１）＜Δρ（３）＜Δρ（２）である。ここで、各プレドリフト層の比抵抗について、ρ（Ｐ１）＞ρ（Ｐ３）＞ρ（Ｐ２）であるから、荷電粒子を照射した後に得られる各ドリフト層の比抵抗の差を小さくできる。本実施例では、荷電粒子を照射した後に、各ドリフト層の比抵抗が、ρ（１）≒ρ（２）≒ρ（３）となるように、各プレドリフト層の比抵抗ρ（Ｐ１）、ρ（Ｐ２）、ρ（Ｐ３）が予め調整されている。
上記のとおり、本実施例に係る半導体装置の製造方法によれば、プレドリフト層５１０を形成する工程において、第３抵抗層である第１プレドリフト層５１１と、第４抵抗層である第３プレドリフト層５１３と、第２抵抗層である第２プレドリフト層５１２が形成される。その後に行う荷電粒子を照射する工程では、ライフタイム制御領域１１５の少なくとも一部が第２プレドリフト層５１２に含まれるように、プレドリフト層５１０に荷電粒子を照射する。荷電粒子は、第３プレドリフト層５１３を通過して、第２プレドリフト層５１２内に停止する。結晶欠陥は、第２プレドリフト層５１２内に高密度に形成され、第３プレドリフト層５１３内に低密度に形成される。結晶欠陥密度のピークは、荷電粒子が停止する第２プレドリフト層５１２内に位置する。第２プレドリフト層５１２の比抵抗は、第１プレドリフト層５１１および第３プレドリフト層５１３よりも低いので、結晶欠陥が高密度に形成されることによって、第２プレドリフト層５１２の比抵抗が高くなり過ぎることが防止できる。荷電粒子が通過する第３プレドリフト層５１３の比抵抗は、荷電粒子が通過しない第１プレドリフト層５１１の比抵抗よりも低いので、第３プレドリフト層５１３内に低密度に形成される結晶欠陥に起因して第３プレドリフト層５１３の比抵抗が高くなることが防止できる。本実施例によれば、従来と比較して、ドリフト層１１０の比抵抗の深さ方向の変化が緩和された半導体装置１０を容易に製造することができる。また、第２プレドリフト層５１２をエピタキシャル層として形成するため、第２プレドリフト層５１２中の非導電型不純物（例えば、炭素、酸素）は、低濃度かつばらつきが小さくなる。その結果、荷電粒子を照射することによってライフタイム制御領域１１５を形成した場合に、非導電型不純物に起因して形成される結晶欠陥のばらつきが小さくなり、半導体装置１０の特性ばらつきを小さくすることができる。また、半導体ウェハをもっとも厚い第３プレドリフト層５１３として利用できるので、半導体装置１０を薄くすることができるとともに、半導体装置１０の製造工程を簡略化することができる。半導体装置１０の材料コスト、製造コストを低減できる。
（変形例）
上記に説明した実施例において、第２プレドリフト層５１２は、比抵抗が一定である定抵抗領域を含むように形成されてもよい。すなわち、アニール処理前の段階では、プレドリフト層５１０は、図９の細い破線１３に示すような比抵抗の分布を有するものであってもよい。第２プレドリフト層５１２の比抵抗は、アニール処理前には、細い破線１３に示すように比抵抗が一定である定抵抗領域を含むものであってもよい。また、この場合、定抵抗領域の比抵抗は、第２プレドリフト層５１２の比抵抗の最小値であってもよい。なお、図９の細い破線１３に示す比抵抗分布を有するプレドリフト層５１０にアニール処理を行うと、図９の破線１２に示す曲線状の比抵抗分布を有するプレドリフト層５１０に変化する。上記で説明した、第２プレドリフト層５１２をエピタキシャル法で形成する方法では、細い破線１３のような比抵抗が一定である定抵抗領域を有する第２プレドリフト層５１２を容易に形成することが可能である。
実施例２では、実施例１で説明した半導体装置１０のプレドリフト層形成工程について、他の一例を挙げて説明する。なお、実施例１と同様に、半導体装置１０のその他の構成については説明を省略するが、従来公知の製造方法を用いて製造することが可能であることは当業者であれば理解できる。また、荷電粒子照射工程は、実施例１と同様の工程であるので、説明を省略する。
（プレドリフト層形成工程）
図１０〜図１２は、プレドリフト層６１０を形成する工程を示している。図１０に示すように、第３プレドリフト層６１３として、ｎ型の半導体ウェハを準備する。なお、図１０に示すｎ型の半導体ウェハの厚さは、プレドリフト層形成工程終了後の第３プレドリフト層６１３の厚さよりも厚い。
次に、図１１に示すように、第３プレドリフト層６１３の表層に、ｎ型のドーパントを照射して、第３プレドリフト層６１３よりもｎ型の不純物濃度が高い、第２プレドリフト層６１２を形成する。第３プレドリフト層６１３の厚さは、第２プレドリフト６１２の厚さの分だけ薄くなる。
次に、図１２に示すように、エピタキシャル法を用いて、第２プレドリフト層６１２の表面に、エピタキシャル層である第１プレドリフト層６１１を形成する。第１プレドリフト層６１１のｎ型の不純物濃度が、第２プレドリフト層６１２および第３プレドリフト層６１３のｎ型の不純物濃度よりも低くなるように調整されたｎ型のドーパントガスおよびシリコン成長ガスの存在下で、エピタキシャル法を行って、第１プレドリフト層６１１を形成する。その後、熱処理等のアニール処理を行って、ｎ型のドーパントを活性化させる。これによって、実施例１と同様に、第１プレドリフト層６１１の比抵抗ρ（Ｐ１）、第２プレドリフト層６１２の比抵抗ρ（Ｐ２）、第３プレドリフト層６１３の比抵抗ρ（Ｐ３）について、ρ（Ｐ１）＞ρ（Ｐ３）＞ρ（Ｐ２）となるように調整されたプレドリフト層６１０を製造することができる。実施例２では、第２プレドリフト層６１２をエピタキシャル層として形成しないため、実施例１で説明した方法よりも、材料コスト、製造コストをより低減することができる。その後、図７において、プレドリフト層５１０に代えてプレドリフト層６１０を用いて、実施例１と同様に、表面電極１４１および裏面電極１４２を除く半導体基板１００の表面側および裏面側の構造を形成し、荷電粒子照射工程を行う。これによって、半導体装置１０を製造することができる。
実施例３では、半導体装置３０としてＩＧＢＴを例示し、半導体基板の表面側から荷電粒子を照射して結晶欠陥を形成する場合について説明する。図１３に示すように、半導体装置３０は、半導体基板３００と、半導体基板３００の表面側に形成された絶縁ゲート３２０および表面絶縁膜３３１と、半導体基板３００の表面に接する表面電極３４１と、半導体基板３００の裏面に接する裏面電極３４２とを備えている。半導体基板３００は、ｎ型のドリフト層３１０とｐ型の低濃度ボディ層３０４を有している。ドリフト層３１０の裏面側には、ｐ＋型のコレクタ層３０２が形成されている。コレクタ層３０２は、半導体基板３００の裏面に露出しており、裏面電極３４２に接している。
ドリフト層３１０は、半導体基板３００の裏面側から順に、第１ドリフト層３１１と、第２ドリフト層３１２と、第３ドリフト層３１３が積層されている。第２ドリフト層３１２には、ライフタイム制御領域３１５が形成されている。ライフタイム制御領域３１５は、半導体基板３００の深さ方向に変化するドリフト層３１０の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上の領域である。結晶欠陥密度のピークは第２ドリフト層３１２内に位置している。第１ドリフト層３１１の比抵抗をρ（１）とし、第２ドリフト層３１２の比抵抗をρ（２）とし、第３ドリフト層３１３の比抵抗をρ（３）とすると、ρ（１）、ρ（２）、ρ（３）は、ほぼ等しい（ρ（１）≒ρ（２）≒ρ（３））。ドリフト層３１０の比抵抗は、半導体基板３００の深さ方向に略一定である。なお、第３ドリフト層３１３の厚さは、第１ドリフト層３１１および第２ドリフト層３１２の厚さに比べて厚く、ライフタイム制御領域１１５の結晶欠陥密度のピークからドリフト層３１０の裏面（ドリフト層３１０と、コレクタ層３０２との界面）までの距離は、ライフタイム制御領域３１５の結晶欠陥密度のピークからドリフト層３１０の表面（ドリフト層３１０とボディ層３０４との界面）までの距離よりも著しく短い。その他の構成については、図１に示す半導体装置１０と同様であるので、１００番台の参照番号を３００番台に読み替えることによって、説明を省略する。
図１４は、半導体装置３０のドリフト層３１０の比抵抗ρを示す図であって、結晶欠陥形成前のドリフト層（プレドリフト層）の比抵抗を併せて図示している。実線３１はドリフト層３１０の比抵抗ρとドリフト層３１０の深さＤとの関係を示しており、破線３２はプレドリフト層の比抵抗ρとプレドリフト層の深さＤとの関係を示している。参照番号３１１〜３１３は、第１ドリフト層３１１、第２ドリフト層３１２、第３ドリフト層３１３の深さ方向の位置を示している。
図１４に示すように、プレドリフト層では、第１ドリフト層３１１に位置する層（第１プレドリフト層という）の比抵抗ρ（Ｐ１）および第３ドリフト層３１３に位置する層（第３プレドリフト層という）の比抵抗ρ（Ｐ３）は、略一定であり、第２ドリフト層３１２に位置する層（第２プレドリフト層という）の比抵抗ρ（Ｐ２）よりも高い。さらに、比抵抗ρ（Ｐ１）は、比抵抗ρ（Ｐ３）よりも高い（ρ（Ｐ１）＞ρ（Ｐ３）＞ρ（Ｐ２））。すなわち、第１プレドリフト層および第３プレドリフト層は、第１抵抗層に相当し、第２プレドリフト層は、第１抵抗層よりも比抵抗が低い第２抵抗層に相当する。第１プレドリフト層は、第３抵抗層に相当し、第３プレドリフト層は、第３抵抗層よりも比抵抗が低い第４抵抗層に相当する。
荷電粒子が第３プレドリフト層を通過して第２プレドリフト層内に停止するように半導体基板の表面側（第３プレドリフト層側）からプレドリフト層に荷電粒子を照射すると、第２プレドリフト層に結晶欠陥密度のピークが形成される。荷電粒子が通過した層（第３抵抗層）である第３プレドリフト層にも、低密度の結晶欠陥が形成される。一方、荷電粒子が到達しない第１プレドリフト層には結晶欠陥が形成されない。結晶欠陥密度は、破線３２を上下に反転させたような形状に半導体基板の深さ方向に分布した状態となる。荷電粒子の照射によって形成される結晶欠陥密度が高いほど、結晶欠陥を形成する前に比べて比抵抗が高くなる。結晶欠陥を形成することによって高くなる比抵抗Δρは、結晶欠陥密度分布と同様に、破線３２を上下に反転させたような形状に半導体基板の深さ方向に分布した状態となる。
半導体装置３０の製造方法としては、実施例１，２で説明した製造方法を適用することができる。ｎ型の半導体ウェハを第３プレドリフト層として用いて、実施例１または２で説明した方法で第１プレドリフト層および第２プレドリフト層を形成し、半導体基板の表面側から荷電粒子を照射すれば、半導体装置３０を容易に製造することができる。
なお、実施例で説明した製造方法では、半導体ウェハをドリフト層の一部として用いる場合を例示して説明したが、これに限定されない。例えば、半導体装置３０において、半導体ウェハをコレクタ層として用いて、ドリフト層をエピタキシャル法によって製造することもできる。また、実施例では、ＲＣ−ＩＧＢＴおよびＩＧＢＴを例示して説明したが、これに限定されない。例えば、半導体装置がダイオードである場合にも、実施例１〜３の構成および製造方法を適用することができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第１抵抗層は、プレドリフト層に荷電粒子を照射する際に、荷電粒子が通過しない第３抵抗層と、荷電粒子が通過する第４抵抗層を備えており、第３抵抗層は、第２抵抗層の表面又は裏面の一方側に配置され、第４抵抗層は、第２抵抗層の表面又は裏面の他方側に配置されていてもよい。この場合、第４抵抗層の比抵抗は、第３抵抗層の比抵抗よりも低いことが好ましい。
実施例１に係る半導体装置の断面図である。 実施例１に係る半導体装置の結晶欠陥形成前後の比抵抗値を示す図である。 従来の半導体装置の結晶欠陥形成前後の比抵抗値を示す図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 変形例に係る半導体装置の製造方法を説明する図である。 実施例２に係る半導体装置の製造方法を説明する図である。 実施例２に係る半導体装置の製造方法を説明する図である。 実施例２に係る半導体装置の製造方法を説明する図である。 実施例３に係る半導体装置の断面図である。 実施例３に係る半導体装置の結晶欠陥形成前後の比抵抗値を示す図である。
荷電粒子を照射する工程では、半導体基板１００の裏面側から荷電粒子を照射する。照射する荷電粒子は、特に限定されないが、ヘリウム（４Ｈｅ、３Ｈｅ）イオン、水素（１Ｈ、２Ｈ、３Ｈ）イオンが特に好ましい。半導体基板１００の裏面側から照射された荷電粒子は、第３プレドリフト層５１３を通過し、第２プレドリフト層５１２内に停止する。荷電粒子が停止する第２プレドリフト層５１２には、結晶欠陥密度のピークが形成され、高密度の結晶欠陥が形成される。荷電粒子が通過する第３プレドリフト層５１３にも、低密度の結晶欠陥が形成される。これによって、第１プレドリフト層５１１、第２プレドリフト層５１２、第３プレドリフト層５１３は、図１に示すように、それぞれ第１ドリフト層１１１、第２ドリフト層１１２、第３ドリフト層１１３となる。荷電粒子の照射によって第１プレドリフト層５１１に形成される結晶欠陥密度をＸ（１）とし、第２プレドリフト層５１２に形成される結晶欠陥密度をＸ（２）とし、第３プレドリフト層５１３に形成される結晶欠陥密度をＸ（３）とすると、Ｘ（２）＞Ｘ（３）＞Ｘ（１）である。荷電粒子の照射によって形成される結晶欠陥密度が高いほど、荷電粒子の照射によるドリフト層の比抵抗の上昇が大きくなる。第１プレドリフト層５１１と第１ドリフト層１１１との比抵抗の差をΔρ（１）＝ρ（１）−ρ（Ｐ１）とし、第２プレドリフト層５１２と第２ドリフト層１１２との比抵抗の差をΔρ（２）＝ρ（２）−ρ（Ｐ２）とし、第３プレドリフト層５１３と第３ドリフト層１１３との比抵抗の差をΔρ（３）＝ρ（３）−ρ（Ｐ３）とすると、Δρ（１）＜Δρ（３）＜Δρ（２）である。ここで、各プレドリフト層の比抵抗について、ρ（Ｐ１）＞ρ（Ｐ３）＞ρ（Ｐ２）であるから、荷電粒子を照射した後に得られる各ドリフト層の比抵抗の差を小さくできる。本実施例では、荷電粒子を照射した後に、各ドリフト層の比抵抗が、ρ（１）≒ρ（２）≒ρ（３）となるように、各プレドリフト層の比抵抗ρ（Ｐ１）、ρ（Ｐ２）、ρ（Ｐ３）が予め調整されている。
ドリフト層３１０は、半導体基板３００の裏面側から順に、第１ドリフト層３１１と、第２ドリフト層３１２と、第３ドリフト層３１３が積層されている。第２ドリフト層３１２には、ライフタイム制御領域３１５が形成されている。ライフタイム制御領域３１５は、半導体基板３００の深さ方向に変化するドリフト層３１０の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上の領域である。結晶欠陥密度のピークは第２ドリフト層３１２内に位置している。第１ドリフト層３１１の比抵抗をρ（１）とし、第２ドリフト層３１２の比抵抗をρ（２）とし、第３ドリフト層３１３の比抵抗をρ（３）とすると、ρ（１）、ρ（２）、ρ（３）は、ほぼ等しい（ρ（１）≒ρ（２）≒ρ（３））。ドリフト層３１０の比抵抗は、半導体基板３００の深さ方向に略一定である。なお、第３ドリフト層３１３の厚さは、第１ドリフト層３１１および第２ドリフト層３１２の厚さに比べて厚く、ライフタイム制御領域３１５の結晶欠陥密度のピークからドリフト層３１０の裏面（ドリフト層３１０と、コレクタ層３０２との界面）までの距離は、ライフタイム制御領域３１５の結晶欠陥密度のピークからドリフト層３１０の表面（ドリフト層３１０とボディ層３０４との界面）までの距離よりも著しく短い。その他の構成については、図１に示す半導体装置１０と同様であるので、１００番台の参照番号を３００番台に読み替えることによって、説明を省略する。
荷電粒子が第３プレドリフト層を通過して第２プレドリフト層内に停止するように半導体基板の表面側（第３プレドリフト層側）からプレドリフト層に荷電粒子を照射すると、第２プレドリフト層に結晶欠陥密度のピークが形成される。荷電粒子が通過した層（第４抵抗層）である第３プレドリフト層にも、低密度の結晶欠陥が形成される。一方、荷電粒子が到達しない第１プレドリフト層には結晶欠陥が形成されない。結晶欠陥密度は、破線３２を上下に反転させたような形状に半導体基板の深さ方向に分布した状態となる。荷電粒子の照射によって形成される結晶欠陥密度が高いほど、結晶欠陥を形成する前に比べて比抵抗が高くなる。結晶欠陥を形成することによって高くなる比抵抗Δρは、結晶欠陥密度分布と同様に、破線３２を上下に反転させたような形状に半導体基板の深さ方向に分布した状態となる。


Claims (6)

  1. 半導体基板に形成された第１導電型のドリフト層と、
    ドリフト層の表面側に位置し、半導体基板の表面に形成された第２導電型のボディ層と、を有しており、
    ドリフト層は、ライフタイム制御領域を有しており、
    ライフタイム制御領域は、半導体基板の深さ方向に変化するドリフト層の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上となる領域であり、第１抵抗層と、第１抵抗層よりも比抵抗が低い第２抵抗層とを含む第１導電型のプレドリフト層に荷電粒子を照射することによって形成され、
    ライフタイム制御領域の少なくとも一部は、第２抵抗層の範囲内に形成される、半導体装置。
  2. 第１抵抗層は、プレドリフト層に荷電粒子を照射する際に、荷電粒子が通過する第３抵抗層と、荷電粒子が通過しない第４抵抗層を備えており、
    第３抵抗層は、第２抵抗層の表面又は裏面の一方側に配置され、第４抵抗層は、第２抵抗層の表面又は裏面の他方側に配置されており、
    第３抵抗層の比抵抗は、第４抵抗層の比抵抗よりも低い、請求項１に記載の半導体装置。
  3. 第２抵抗層は、エピタキシャル層である、請求項１または２に記載の半導体装置。
  4. 半導体基板に形成された第１導電型のドリフト層と、
    ドリフト層の表面側に位置し、半導体基板の表面に形成された第２導電型のボディ層と、を有しており、
    ドリフト層は、半導体基板の深さ方向に変化するドリフト層の結晶欠陥密度の極大値をｈとした場合に、結晶欠陥密度がｈ／２以上である、ライフタイム制御領域を有する半導体装置の製造方法であって、
    ドリフト層を製造する工程は、
    第１抵抗層と、第１抵抗層よりも比抵抗が低い第２抵抗層とを含む第１導電型のプレドリフト層を形成する工程と、
    ライフタイム制御領域の少なくとも一部が第２抵抗層に含まれるように、プレドリフト層に荷電粒子を照射する工程とを含む、半導体装置の製造方法。
  5. 第１抵抗層は、第３抵抗層と、第３抵抗層よりも比抵抗が低い第４抵抗層を有しており、
    プレドリフト層を形成する工程では、第２抵抗層は、第３抵抗層と第４抵抗層との間に形成され、
    荷電粒子を照射する工程では、荷電粒子は、第４抵抗層側からプレドリフト層に照射される、請求項４に記載の半導体装置の製造方法。
  6. 第２抵抗層は、エピタキシャル法によって形成する、請求項４または５に記載の半導体装置の製造方法。

JP2012508844A 2011-06-08 2011-06-08 半導体装置とその製造方法 Active JP5505498B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/063137 WO2012169022A1 (ja) 2011-06-08 2011-06-08 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP5505498B2 JP5505498B2 (ja) 2014-05-28
JPWO2012169022A1 true JPWO2012169022A1 (ja) 2015-02-23

Family

ID=47295629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012508844A Active JP5505498B2 (ja) 2011-06-08 2011-06-08 半導体装置とその製造方法

Country Status (5)

Country Link
US (1) US20140077253A1 (ja)
EP (1) EP2720254B1 (ja)
JP (1) JP5505498B2 (ja)
CN (1) CN103392224A (ja)
WO (1) WO2012169022A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104221152B (zh) * 2012-07-18 2017-10-10 富士电机株式会社 半导体装置以及半导体装置的制造方法
WO2014030457A1 (ja) * 2012-08-22 2014-02-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6185511B2 (ja) * 2015-05-26 2017-08-23 トヨタ自動車株式会社 半導体装置
JP6514035B2 (ja) * 2015-05-27 2019-05-15 株式会社豊田中央研究所 半導体装置
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
JP6787690B2 (ja) * 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法
TWI607563B (zh) * 2017-04-21 2017-12-01 Maxpower Semiconductor Inc With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors
JP7102948B2 (ja) * 2017-10-26 2022-07-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP7036198B2 (ja) * 2018-04-11 2022-03-15 三菱電機株式会社 半導体装置、半導体ウエハおよび半導体装置の製造方法
US20200105874A1 (en) * 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
JP7363336B2 (ja) 2019-10-11 2023-10-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN114639607B (zh) * 2022-03-16 2023-05-26 江苏东海半导体股份有限公司 Mos器件的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077357A (ja) * 1999-08-31 2001-03-23 Toshiba Corp 半導体装置
JP2002093813A (ja) * 2000-09-13 2002-03-29 Toyota Motor Corp 半導体装置の製造方法
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP2008135439A (ja) * 2006-11-27 2008-06-12 Toyota Motor Corp バイポーラ半導体装置とその製造方法
JP2008171952A (ja) * 2007-01-10 2008-07-24 Toyota Central R&D Labs Inc 半導体装置とその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2213988B (en) * 1987-12-18 1992-02-05 Matsushita Electric Works Ltd Semiconductor device
JPH07107935B2 (ja) * 1988-02-04 1995-11-15 株式会社東芝 半導体装置
JPH03171777A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置
JPH09172167A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 半導体装置
JP3488599B2 (ja) * 1996-10-17 2004-01-19 株式会社東芝 半導体装置
JP3622405B2 (ja) * 1997-02-28 2005-02-23 株式会社日立製作所 半導体スイッチング素子及びｉｇｂｔモジュール
EP1014453B1 (en) * 1997-08-14 2016-04-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6261874B1 (en) * 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
JP3906076B2 (ja) * 2001-01-31 2007-04-18 株式会社東芝 半導体装置
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP2011086883A (ja) * 2009-10-19 2011-04-28 Denso Corp 絶縁ゲートバイポーラトランジスタおよびその設計方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077357A (ja) * 1999-08-31 2001-03-23 Toshiba Corp 半導体装置
JP2002093813A (ja) * 2000-09-13 2002-03-29 Toyota Motor Corp 半導体装置の製造方法
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP2008135439A (ja) * 2006-11-27 2008-06-12 Toyota Motor Corp バイポーラ半導体装置とその製造方法
JP2008171952A (ja) * 2007-01-10 2008-07-24 Toyota Central R&D Labs Inc 半導体装置とその製造方法

Also Published As

Publication number Publication date
CN103392224A (zh) 2013-11-13
WO2012169022A1 (ja) 2012-12-13
EP2720254A1 (en) 2014-04-16
US20140077253A1 (en) 2014-03-20
EP2720254A4 (en) 2014-11-26
EP2720254B1 (en) 2019-04-24
JP5505498B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
JP5505498B2 (ja) 半導体装置とその製造方法
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6181597B2 (ja) 半導体装置及び半導体装置の製造方法
JP5034315B2 (ja) 半導体装置及びその製造方法
JP4919700B2 (ja) 半導体装置及びその製造方法
JP5742962B2 (ja) 半導体装置およびその製造方法
US9786746B2 (en) Semiconductor device with improved reverse recovery characteristics
JP2013074181A (ja) 半導体装置とその製造方法
JP2013197306A (ja) 半導体装置の製造方法
JP2008091705A (ja) 半導体装置及びその製造方法
JP2019003969A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2011030454A1 (ja) ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
WO2014087499A1 (ja) 半導体装置
JPH06314801A (ja) 半導体装置およびその製造方法
WO2018016208A1 (ja) 半導体装置及びその製造方法
KR20160064194A (ko) 절연 게이트 바이폴러 트랜지스터 및 그 제조 방법
JP6103839B2 (ja) 半導体装置および半導体装置の製造方法
US20150008478A1 (en) Semiconductor device and manufacturing method of the same
WO2015037101A1 (ja) 半導体装置とその製造方法
JP6665713B2 (ja) 半導体装置
JP6639739B2 (ja) 半導体装置
JP6268948B2 (ja) Ｍｏｓ型半導体装置の製造方法
JP2017092283A (ja) 半導体装置およびその製造方法
JP5707765B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R151 Written notification of patent or utility model registration

Ref document number: 5505498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250