CN116936638A - 具有内嵌沟道二极管的平面分离栅SiC MOSFET - Google Patents
具有内嵌沟道二极管的平面分离栅SiC MOSFET Download PDFInfo
- Publication number
- CN116936638A CN116936638A CN202310843891.6A CN202310843891A CN116936638A CN 116936638 A CN116936638 A CN 116936638A CN 202310843891 A CN202310843891 A CN 202310843891A CN 116936638 A CN116936638 A CN 116936638A
- Authority
- CN
- China
- Prior art keywords
- source
- region
- oxide
- plus
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 96
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229920005591 polysilicon Polymers 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 26
- 150000002500 ions Chemical class 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 15
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 238000006731 degradation reaction Methods 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 32
- 229910010271 silicon carbide Inorganic materials 0.000 description 31
- 230000007547 defect Effects 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 239000003574 free electron Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有内嵌沟道二极管的平面分离栅SiC MOSFET，属于半导体技术领域。该SiC MOSFET结构为分离栅极结构，在平面器件结构的基础上，内嵌了源极多晶硅结构，并与源极金属直接接触。通过在传统平面结构的基础上内嵌的源极多晶硅，使得器件的JFET区域变短，器件导通电阻增大。故为了降低器件的导通电阻，在栅极下方的JFET区域的浓度调大，宽度调大。正向导通时，相比于传统器件的两个导电沟道，本结构具有四个导电沟道。续流二极管的反向导通电压小于体二极管的反向导通电压，避免了体二极管的开启，降低了系统损耗。同时，避免了传统器件存在的双极退化效应，提高了器件的可靠性。
Description
技术领域
本发明涉及具有内嵌沟道二极管的平面分离栅SiC MOSFET，属于半导体技术领域。
背景技术
碳化硅(silicon carbide，SiC)材料相比于硅材料具有明显的优势，主要包括：SiC材料的禁带宽度大，大约是硅材料的三倍；热导率高，大约是硅材料的三倍；击穿电场高，大约是硅材料的十倍；饱和载流子漂移速度大，大约是硅材料的两倍。这些优异的物理性能，使得SiC MOSFET在高压、高温和高开关频率方面显示出巨大的应用前景，尤其是在轨道交通、新能源汽车、光伏发电、航空航天等领域具有广阔前景，是近年来功率电子研究的重点和热点。
在许多应用中，MOSFET的体二极管总是用作续流二极管，可以显著降低系统成本。然而传统的SiC MOSFET器件的寄生体二极管不适合用作续流二极管，因为以下两个主要原因：第一个问题是SiC的宽带隙特性导致其体二极管的导通电压高，SiC MOSFET的自身体二极管的开启电压约为3V，这将导致高开关损耗。另一个问题是由堆叠故障(SF)引起的双极性退化效应，由于电子空穴对的复合会造成SiC材料内部的缺陷增多，漏电流增大，形成的永久性的损伤失效，并将对长期可靠性产生不利影响。解决上述两个问题的办法主要有以下几个思路：一是在SiC MOSFET在实际应用过程中反并联二极管进行续流，但此方法一方面增加了系统的成本，增大了系统的整体体积，另一方面还会引入杂散电感从而降低器件的高频特性，影响器件的性能；二是将续流二极管和SiC MOSFET集成在一个芯片上，但这样做会在降低芯片面积使用率同时也导致器件的漏电流增加。三是在器件内部内置反向续流二极管，以提高反向导通性能并消除双极退化，以提高器件的反向恢复性能，但是内嵌的源极多晶硅增大了器件的元胞面积工艺成本和工艺复杂度增大，同时电场的聚集效应，源极氧化物沟槽底部的氧化层可靠性差。
为了实现反向续流，CN115132823A公开了一种集成反向续流二极管的平面SiCMOSFET，其结构是源极多晶硅位于栅极多晶硅左右两侧，在源极多晶硅底部生长氧化物，同时源极多晶硅将源极氧化物贯穿，并在底部添加额外的P-shield区域，该结构氧化物底部的沟道二极管可在器件中代替体二极管作为续流二极管，但是其结构在正向导通过程中，只有两个导电沟道，正向导通电流小。
发明内容
为了解决目前存在的问题，本发明提供了一种具有内嵌沟道二极管的平面分离栅SiC MOSFET，通过在传统平面结构的基础上内嵌源极多晶硅，同时在栅极下方的JFET区域的浓度调大，使得器件正向导通时，具有四个导电沟道，相比于传统器件的两个导电沟道，本申请四个导电沟道使得器件在正向导通过程中，阈值电压保持不变的同时，相比于两个导电沟道来说，增大了正向导通电流，栅源电压对漏源电流的控制能力更强。
一种具有内嵌沟道二极管的平面分离栅SiC MOSFET，所述MOSFET器件的元胞结构由下至上依次设置有漏极金属1、N+衬底层2、N-漂移层3、JFET区4、源极多晶硅9、栅极多晶硅11和源极金属12；
所述JFET区4位于N-漂移层3的正上方，所述JFET区4左右两边设有对称P-base区5、P-plus区7、N-plus区6；
所述源极多晶硅9位于N-漂移层3的上方中间，所述源极氧化物8位于源极多晶硅9的下方和左右两侧，源极氧化物8左右两边设有对称源极N-plus区6-1和源极P-base区5-1；其中，所述源极多晶硅9右侧的源极N-plus区6-1位于右侧P-base区5-1的左上方；左侧N-plus区6-1位于左侧P-base区5-1右上方。
所述栅极多晶硅11为两块分离的对称的多晶硅，栅极氧化物10位于在所述栅极多晶硅11的下方与其直接接触，栅极氧化物10位于JFET区4的上方并与其直接接触，源极金属贯穿在栅极多晶硅11的中间，并于源极多晶硅9直接相连；
所述的左侧P-base区5-1位于左侧栅极多晶硅11、左侧栅极氧化物10的下方，并于左侧源极氧化物8相接触；
所述的右侧P-base区5-1位于右侧栅极多晶硅11、右侧栅极氧化物10的下方，并于右侧源极氧化物8相接触；
所述的左侧N-plus区6-1位于左侧栅极多晶硅11、左侧栅极氧化物10的下方，并于源极金属12直接接触；
所述的右侧N-plus区6-1位于右侧栅极多晶硅11、右侧栅极氧化物10的下方，并于源极金属12直接接触；
所述隔离氧化物13被分为左右两部分，左侧的隔离氧化物位于左侧栅极多晶硅11的上方、左方和右方；右侧的隔离氧化物位于右侧栅极多晶硅11的上方、左方和右方。
可选的，所述左右两侧栅极多晶硅11下方的栅极氧化物10厚度一致；所述源极多晶硅9左右两侧源极氧化物8的厚度小于栅极氧化物10的厚度；
所述源极N-plus区6-1和源极P-base区5-1的宽度小于P-base区5和N-plus区6；
所述源极N-plus区6-1和源极P-base区5-1的深度小于P-base区5和N-plus区6。
可选的，所述栅极氧化物10厚度为40nm～100nm；所述源极氧化物8左右两侧厚度为10nm～40nm；所述的源极多晶硅9的深度为1um～2um。
可选的，所述源极金属12与源极多晶硅6的接触孔长度为0.2μm～0.6μm。
可选的，所述源极P-base区5-1与所述源极金属12的接触孔长度为0.1μm～0.3μm。
可选的，所述源极P-base区5-1与所述源极多晶硅6的接触孔长度为0.3μm～0.6μm；所述源极N-plus区6-1与所述栅极氧化物10的接触孔长度为0.3μm～0.6μm。
可选的，所述源极N-plus区6-1与源极金属12的接触孔长度为0.1μm～0.4μm。
可选的，所述源极N-plus区6-1与源极氧化物8的接触孔长度为0.1μm～0.4μm。
可选的，所述栅极多晶硅11为N型掺杂，掺杂元素为As元素，掺杂浓度为1×1019～1×1020cm-3；所述源极多晶硅9为N型掺杂，掺杂元素为As元素，掺杂浓度为1×1019～1×1020cm-3。
本申请还提供一种具有内嵌沟道二极管的平面分离栅SiC MOSFET的制备方法，所述方法包括：
在N+衬底层2上表面，生长N-漂移层3；
在N-漂移层3的表面生长JFET区4；
在所述JFET区4采用离子注入工艺，注入Al离子，形成P-base区5和源极P-base区5-1；
采用光刻胶作为掩模版，在所述P-base区5上，采用离子注入工艺，注入Al离子，形成P-plus区7；
采用光刻胶作为掩模版，在所述P-base区5上，采用离子注入工艺，注入N离子，形成N-plus区6；
采用光刻胶作为掩模版，在所述源极P-base区5-1上，采用离子注入工艺，注入N离子，形成源极N-plus区6-1；
通过刻蚀工艺，刻蚀源极P-base区5-1和源极N-plus区6-1，直至JFET区4的底部，形成沟槽；在所述沟槽表面热生长氧化物形成SiC MOSFET源极氧化物8，用光刻胶作为掩膜版，在所述源极氧化物8表面淀积源极多晶硅9；
在MOSFET器件顶部留出足够的接触孔长度，使得源极N-plus区6-1和源极氧化物8和源极多晶硅6-1，有足够的接触面积，并通过热生长氧化物形成栅极氧化物10，用光刻胶作为掩模版，在所述MOSFET器件顶部的栅极氧化物10淀积多晶硅形成栅极多晶硅11；
用光刻胶作为掩模版，在所述N-plus区6、P-plus区7、栅极多晶硅11、沟道氧化物10上方淀积介质材料形成隔离氧化物13；
用光刻胶作为掩模版，刻蚀隔离氧化物13；
刻蚀隔离氧化物13，以露出N-plus区6、P-plus区7及源极多晶硅9和源极N-plus区6-1的上表面；
在器件顶部淀积金属作为源极金属12，在器件底部淀积金属作为漏极金属1。
本发明有益效果是：
当内置的二极管用作续流二极管时，SiC MOSFET内部的体二极管不被激活，从而完全消除了双极退化效应，续流二极管的开启电压小于体二极管的开启电压；反向续流二极管内置，大大减小了芯片的面积。在传统平面结构的基础上内嵌的源极多晶硅，并且将栅极下方的JFET区域的浓度调大，宽度调大，JFET区域的掺杂浓度越高，可以降低器件的导通电阻。正向导通时，相比于传统器件的两个导电沟道，本结构具有四个导电沟道。
续流二极管的反向导通电压小于体二极管的反向导通电压，避免了体二极管的开启，降低了系统损耗。由于传统器件由于外延生长引入缺陷，导致体二极管导通时，注入到漂移区的电子空穴会在缺陷中发生复合效应。续流二极管的导通避免了体二极管导通的同时，避免了传统器件存在的双极退化效应，提高了器件的可靠性。源极多晶硅与源极金属直接接触，同时源极N-plus区(6-1)和源极P-base区(5-1)为SiC MOSFET正向导通提供通路，增大了正向导通的电流，在保证阈值电压和导通电阻基本不变的前提下，消除了双极退化效应。
为了实现反向续流，CN115132823A公开了一种集成反向续流二极管的平面SiCMOSFET，其结构实现的是源极多晶硅氧化物底部的沟道二极管可在器件中代替体二极管作为续流二极管，反向续流与正向导通并无关联，其在正向导通过程中，只有两个导电沟道，正向导通电流小。本结构在器件内部内嵌多晶硅，同时在源极多晶硅氧化物左右两侧的掺杂，一方面形成了反向续流二极管，另一方面形成了栅极下方的正向导电沟道。不仅实现了反向续流的能力，同时由于器件正向导通时有四个导通沟道，使得器件在正向导通过程中，阈值电压保持不变的同时，相比于两个导电沟道来说，增大了正向导通电流，栅源电压对漏源电流的控制能力更强。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提出的具有内嵌沟道二极管的平面分离栅SiC MOSFET的结构图；
图2为传统平面型SiC MOSFET器件的结构图；
图3～图7为本发明器件结构的制作方法流程图；
图1-图7中，1—漏极金属；2—衬底层；3—N-漂移层；4—JFET区；5—P-base区；6—N-plus区；5-1—源极P-base区；6-1—源极N-plus区；7—P-plus区；8—源极氧化物；9—源极多晶硅；10—栅极氧化物；11—栅极多晶硅；12—源极金属；13—隔离氧化物。
图8为传统结构与本发明结构器件正向导通时电压电流特性曲线的对比图。
图9为传统结构与本发明结构器件正向导通特性对比图。
图10为续流二极管导通时，传统结构与本发明结构电压电流仿真结果对比图。
图11为传统结构与本发明结构器件续流二极管导通时电流走向图。
图12为传统结构与本发明器件结构正向导通时的电流走向图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
部分技术名词解释：
禁带宽度：是指一个带隙宽度(单位是电子伏特(ev))，固体中电子的能量是不可以连续取值的，而是一些不连续的能带，要导电就要有自由电子或者空穴存在，自由电子存在的能带称为导带(能导电)，自由空穴存在的能带称为价带(亦能导电)。被束缚的电子要成为自由电子或者空穴，就必须获得足够能量从价带跃迁到导带，这个能量的最小值就是禁带宽度。
寄生体二极管：从MOSFET的结构上讲，体二极管是由源极-漏极间的pn结形成的，即P-base/N-drift区构成的二极管，也被称为“寄生二极管”。
堆叠故障：堆垛层错是晶体结构晶格中常见的一种面缺陷，当晶体结构层正常的周期性重复堆垛顺序在某二层间出现了错误而导致的故障。
双极性退化效应：由于外延工艺的限制，SiC外延层生长过程中会引入基平面位错的缺陷(BPD)，当PN结体二极管导通时，注入到漂移区中的空穴会在BPD与电子发生复合效应，从而释放能量。BPD吸收载流子复合释放的能量就会形成堆垛层错(SF)，而器件持续的双极导通会使SF在漂移区中不断扩展。漂移区中SF的存在会增大器件的导通电阻和泄漏电流，且SF密度越高其产生的影响越明显，该现象被称为双极退化效应。
实施例一：
本实施例提供一种具有内嵌沟道二极管的平面分离栅SiC MOSFET，参见图1，所述MOSFET器件的元胞结构包括由下至上依次设置有漏极金属1、N+衬底层2、N-漂移层3、JFET区4、源极多晶硅9、栅极多晶硅11和源极金属12；
所述JFET区4位于N-漂移层3的上表面；
所述P-base区5位于JFET区4的左右两侧；
所述P-plus区7位于P-base区5的两侧；
所述N-plus区6位于JFET区4、P-base区5的两侧，N-漂移层3的上表面区域；
所述源极多晶硅9位于JFET区4顶部中间，上方与源极金属12相接触；
所述源极氧化物8位于源极多晶硅9的左右两侧和下表面，并于源极金属12相连；
所述源极P-base区5-1位于源极氧化物8的左右两侧；
所述源极N-plus区6-1位于源极P-base区5-1上表面和源极氧化物8的两侧；
所述栅极多晶硅11位于栅极氧化物的上表面，为两块分离的对称的多晶硅，两侧及和上方被隔离氧化物13包裹；
所述源极金属12位于N-plus区6、P-plus区7、隔离氧化物13以及源极多晶硅9的上方。
本实施例中提供的具有内嵌沟道二极管的平面分离栅SiC MOSFET器件，通过在传统平面结构的基础上内嵌的源极多晶硅，使得器件的JFET区域变短，器件导通电阻增大。故为了降低器件的导通电阻，在栅极下方的JFET区域的浓度调大，宽度调大，JFET区域的掺杂浓度越高，可以降低器件的导通电阻。正向导通时，相比于传统器件的两个导电沟道，本结构具有四个导电沟道，而传统器件结构只有两个通路，本实施例中提供的器件结构的正向导通电流更大，栅源电压对电流的控制更强。
实施例二
本实施例提供一种具有内嵌沟道二极管的平面分离栅SiC MOSFET的制备方法，用于制备实施例一所述的一种集成反向续流二极管的SiC MOSFET结构，参见图3～图7，所述方法包括：
如图3所示，选取SiC作为N+衬底层2，采用外延生长工艺，在N+衬底层2上生长N-漂移层3；在N-漂移层3的上表面，利用外延生长工艺生长JFET区4。
在所述的JFET区4中采用离子注入工艺，注入Al离子，形成P-base区5、源极P-base区5-1。
如图4所示，在所述的P-base区5中采用离子注入工艺，注入Al离子，形成P-plus区7。
在所述的P-base区5中采用离子注入工艺，注入N离子，形成N-plus区5。
在所述的源极P-base区5-1中采用离子注入工艺，注入N离子，形成N-plus区6-1。
如图5所示，用光刻胶作为掩模版，在JFET区4的顶部中间，通过刻蚀工艺，刻蚀出U型沟槽，槽深约为1～2um。
用光刻胶作为掩模版，在沟槽内淀积介质材料形成源极氧化物8，而后在槽内淀积N型掺杂的多晶硅，形成源极多晶硅9。
如图6所示，在MOSFET器件顶部留出足够的接触孔长度，使得源极N-plus区6-1和源极氧化物8和源极多晶硅6-1，与源极金属12有足够的接触面积，并通过热生长氧化物形成栅极氧化物10，用光刻胶作为掩模版，在所述MOSFET器件顶部的栅极氧化物10淀积多晶硅形成栅极多晶硅11。
用光刻胶作为掩模版，在所述N-plus区6、P-plus区7、栅极多晶硅11、沟道氧化物10上方淀积介质材料形成隔离氧化物13；
用光刻胶作为掩模版，刻蚀隔离氧化物13；
刻蚀隔离氧化物13，以露出N-plus区6、P-plus区7及源极多晶硅9和源极N-plus区6-1的上表面。
如图7所示，在器件顶部淀积金属作为源极金属12，在器件底部淀积金属作为漏极金属1。
制备完成后的MOSFET器件中，所述源极N-plus区6-1与源极金属12的接触孔长度为0.1μm～0.4μm。
所述源极金属12与源极多晶硅6的接触孔长度为0.2μm～0.6μm。
所述的栅极氧化物10、源极氧化物8、隔离氧化物13的材料均为SiO2。
N+衬底层2的掺杂元素为N离子，掺杂浓度1×1015～1×1020cm-3，厚度为0.3～1um。
N-漂移层3的掺杂元素为N离子，掺杂浓度1×1014～1×1016cm-3，厚度为5～13um。
JFET区4的掺杂元素为N离子，掺杂浓度1×1015～8×1017cm-3，厚度为1～2um。
P-base区5的掺杂元素为Al离子，离子掺杂浓度1×1016～1×1018cm-3，厚度为1～2um。
N-plus区6的掺杂元素为N离子，掺杂浓度1×1017～1×1020cm-3，厚度为0.1～0.4um。
P-base区5-1的掺杂元素为Al离子，离子掺杂浓度1×1016～1×1018cm-3，厚度为0.5～1um。
N-plus区6-1的掺杂元素为N离子，掺杂浓度1×1017～1×1020cm-3，厚度为0.1～0.4um。
所述栅极多晶硅11为N型掺杂，掺杂元素为As元素，掺杂浓度为1×1019～1×1020cm-3，厚度为0.5～1um。
所述源极多晶硅9为N型掺杂，掺杂元素为As元素，掺杂浓度为1×1019～1×1020cm-3，厚度为1～2um。
所述栅极氧化物10厚度为40nm～100nm；所述源极氧化物8左右两侧厚度为10nm～40nm。所述的源极多晶硅9的深度为1um～2um。源极氧化物8的厚度小于栅极氧化物10的厚度，较小厚度的源极氧化物8使得反向续流二极管更容易开启，因此使得该器件在用作续流二极管时，可以减少系统损耗。如图8所示，传统结构的反向导通电压约为2.8V，本结构的反向导通电压约为1.9V，电流的流通路径为源极到漏极，此时体内的寄生二极管导通被抑制，避免了器件内部的双极退化效应。
为验证该器件的性能，将图1所示的传统结构的SiC MOSFET和本申请制备得到的具有内嵌沟道二极管的平面分离栅SiC MOSFET进行了对比，图8为传统结构与本发明结构器件输出转移特性曲线对比图，从图中可以看到传统结构与本发明结构器件的开启电压相同，由于器件具有四个导电沟道，正向导通时电流更大。
图9为传统结构与本发明结构器件正向导通特性对比图，可以看出与传统器件相比本发明结构的Ron基本不变，保持原有的水平。本申请在传统平面结构的基础上内嵌的源极多晶硅，会使得器件的JFET区域变短，器件导通电阻增大。因此故为了降低器件的导通电阻，在栅极下方的JFET区域相比于传统器件来说，本结构JFET区域浓度更大，宽度更长，原因时JFET区域的掺杂浓度越高，可以降低器件的导通电阻。
图10为续流二极管导通时，传统结构与本发明结构电压电流仿真结果对比图，从图中看到，传统器件的体二极管反向导通电压约为2.8V，而本发明结构的续流二极管的反向导通电压约为2V。图10中可以明显看到，在-3V时，本结构的反向电流大于传统器件的反向电流。续流二极管的反向导通电压小于体二极管的反向导通电压，避免了体二极管的开启，降低了系统损耗。避免了传统器件漂移区的电子空穴在缺陷中发生的复合效应，避免了传统器件存在的双极退化效应，提高了器件的可靠性。
图11为传统结构与本发明结构器件续流二极管导通时电流走向图，其中，左侧为本申请提供的具有内嵌沟道二极管的平面分离栅SiC MOSFET，右侧为图2所示的传统结构的SiC MOSFET，从图11中可以看出本结构的续流二极管工作时，反向电流不再通过体二极管，而是从续流二极管导通后，直接流向漏极，形成了从源极金属12、源极N-plus区6-1、源极P-base区5-1、JFET区4、N-漂移层3、N+衬底层2、漏极金属1的导电通路，保护了器件的体二极管的同时避免了双极退化效应，提高了器件的可靠性。
图12为传统结构与本发明器件结构正向导通时的电流走向图，其中，左侧为本申请提供的具有内嵌沟道二极管的平面分离栅SiC MOSFET，右侧为图2所示的传统结构的SiCMOSFET，从图12中可以看出本结构在正向导通过程中具有四个电流通路，而传统器件结构只有两个通路，从图中可以看到本结构的正向导通电流更大，栅源电压对电流的控制更强。
本发明实施例中的部分步骤，可以利用软件实现，相应的软件程序可以存储在可读取的存储介质中，如光盘或硬盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种具有内嵌沟道二极管的平面分离栅SiC MOSFET，其特征在于，所述MOSFET器件的元胞结构由下至上依次设置有漏极金属(1)、N+衬底层(2)、N-漂移层(3)、JFET区(4)、源极多晶硅(9)、栅极多晶硅(11)和源极金属(12)；
所述JFET区(4)位于N-漂移层(3)的正上方，所述JFET区(4)左右两边设有对称P-base区(5)、P-plus区(7)、N-plus区(6)；
所述源极多晶硅(9)位于N-漂移层(3)的上方中间，所述源极氧化物(8)位于源极多晶硅(9)的下方和左右两侧，源极氧化物(8)左右两边设有对称源极N-plus区(6-1)和源极P-base区(5-1)；其中，所述源极多晶硅(9)右侧的源极N-plus区(6-1)位于右侧P-base区(5-1)的左上方；左侧N-plus区(6-1)位于左侧P-base区(5-1)右上方；
所述栅极多晶硅(11)为两块分离的对称的多晶硅，栅极氧化物(10)位于在所述栅极多晶硅(11)的下方与其直接接触，栅极氧化物(10)位于JFET区(4)的上方并与其直接接触，源极金属贯穿在栅极多晶硅(11)的中间，并于源极多晶硅(9)直接相连；
所述的左侧P-base区(5-1)位于左侧栅极多晶硅(11)、左侧栅极氧化物(10)的下方，并于左侧源极氧化物(8)相接触；
所述的右侧P-base区(5-1)位于右侧栅极多晶硅(11)、右侧栅极氧化物(10)的下方，并于右侧源极氧化物(8)相接触；
所述的左侧N-plus区(6-1)位于左侧栅极多晶硅(11)、左侧栅极氧化物(10)的下方，并于源极金属(12)直接接触；
所述的右侧N-plus区(6-1)位于右侧栅极多晶硅(11)、右侧栅极氧化物(10)的下方，并于源极金属(12)直接接触；
所述隔离氧化物(13)被分为左右两部分，左侧的隔离氧化物位于左侧栅极多晶硅(11)的上方、左方和右方；右侧的隔离氧化物位于右侧栅极多晶硅(11)的上方、左方和右方。
2.根据权利要求1所述的SiC MOSFET，其特征在于，所述左右两侧栅极多晶硅(11)下方的栅极氧化物(10)厚度一致；所述源极多晶硅(9)左右两侧源极氧化物(8)的厚度小于栅极氧化物(10)的厚度；
所述源极N-plus区(6-1)和源极P-base区(5-1)的宽度小于P-base区(5)和N-plus区(6)；
所述源极N-plus区(6-1)和源极P-base区(5-1)的深度小于P-base区(5)和N-plus区(6)。
3.根据权利要求2所述的SiC MOSFET，其特征在于，所述栅极氧化物(10)厚度为40nm～100nm；所述源极氧化物(8)左右两侧厚度为10nm～40nm；所述的源极多晶硅(9)的深度为1um～2um。
4.根据权利要求3所述的SiC MOSFET，其特征在于，所述源极金属(12)与源极多晶硅(6)的接触孔长度为0.2μm～0.6μm。
5.根据权利要求3所述的SiC MOSFET，其特征在于，所述源极P-base区(5-1)与所述源极金属(12)的接触孔长度为0.1μm～0.3μm。
6.根据权利要求3所述的SiC MOSFET，其特征在于，所述源极P-base区(5-1)与所述源极多晶硅(6)的接触孔长度为0.3μm～0.6μm；所述源极N-plus区(6-1)与所述栅极氧化物(10)的接触孔长度为0.3μm～0.6μm。
7.根据权利要求3所述的SiC MOSFET，其特征在于，所述源极N-plus区(6-1)与源极金属(12)的接触孔长度为0.1μm～0.4μm。
8.根据权利要求3所述的SiC MOSFET，其特征在于，所述源极N-plus区(6-1)与源极氧化物(8)的接触孔长度为0.1μm～0.4μm。
9.根据权利要求1所述的SiC MOSFET，其特征在于，所述栅极多晶硅(11)为N型掺杂，掺杂元素为As元素，掺杂浓度为1×1019～1×1020cm-3；所述源极多晶硅(9)为N型掺杂，掺杂元素为As元素，掺杂浓度为1×1019～1×1020cm-3。
10.一种具有内嵌沟道二极管的平面分离栅SiC MOSFET的制备方法，其特征在于，所述方法包括：
在N+衬底层(2)上表面，生长N-漂移层(3)；
在N-漂移层(3)的表面生长JFET区(4)；
在所述JFET区(4)采用离子注入工艺，注入Al离子，形成P-base区(5)和源极P-base区(5-1)；
采用光刻胶作为掩模版，在所述P-base区(5)上，采用离子注入工艺，注入Al离子，形成P-plus区(7)；
采用光刻胶作为掩模版，在所述P-base区(5)上，采用离子注入工艺，注入N离子，形成N-plus区(6)；
采用光刻胶作为掩模版，在所述源极P-base区(5-1)上，采用离子注入工艺，注入N离子，形成源极N-plus区(6-1)；
通过刻蚀工艺，刻蚀源极P-base区(5-1)和源极N-plus区(6-1)，直至JFET区(4)的底部，形成沟槽；在所述沟槽表面热生长氧化物形成SiC MOSFET源极氧化物(8)，用光刻胶作为掩膜版，在所述源极氧化物(8)表面淀积源极多晶硅(9)；
在MOSFET器件顶部留出足够的接触孔长度，使得源极N-plus区(6-1)和源极氧化物(8)和源极多晶硅(6-1)，有足够的接触面积，并通过热生长氧化物形成栅极氧化物(10)，用光刻胶作为掩模版，在所述MOSFET器件顶部的栅极氧化物(10)淀积多晶硅形成栅极多晶硅(11)；
用光刻胶作为掩模版，在所述N-plus区(6)、P-plus区(7)、栅极多晶硅(11)、沟道氧化物(10)上方淀积介质材料形成隔离氧化物(13)；
用光刻胶作为掩模版，刻蚀隔离氧化物(13)；
刻蚀隔离氧化物(13)，以露出N-plus区(6)、P-plus区(7)及源极多晶硅(9)和源极N-plus区(6-1)的上表面；
在器件顶部淀积金属作为源极金属(12)，在器件底部淀积金属作为漏极金属(1)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310843891.6A CN116936638A (zh) | 2023-07-11 | 2023-07-11 | 具有内嵌沟道二极管的平面分离栅SiC MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310843891.6A CN116936638A (zh) | 2023-07-11 | 2023-07-11 | 具有内嵌沟道二极管的平面分离栅SiC MOSFET |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116936638A true CN116936638A (zh) | 2023-10-24 |
Family
ID=88388820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310843891.6A Pending CN116936638A (zh) | 2023-07-11 | 2023-07-11 | 具有内嵌沟道二极管的平面分离栅SiC MOSFET |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116936638A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118658881A (zh) * | 2024-07-11 | 2024-09-17 | 深圳天狼芯半导体有限公司 | 深源极超结mosfet器件及其制备方法、芯片 |
-
2023
- 2023-07-11 CN CN202310843891.6A patent/CN116936638A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118658881A (zh) * | 2024-07-11 | 2024-09-17 | 深圳天狼芯半导体有限公司 | 深源极超结mosfet器件及其制备方法、芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114122139B (zh) | 具有集成二极管的碳化硅mosfet器件及制造方法 | |
| CN107275407B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN107248533B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| JP6066219B2 (ja) | 低いソース抵抗を有する電界効果トランジスタデバイス | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| US10115815B2 (en) | Transistor structures having a deep recessed P+ junction and methods for making same | |
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN109119463A (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN110459598A (zh) | 一种超结mos型功率半导体器件及其制备方法 | |
| CN111048590A (zh) | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 | |
| CN112687746B (zh) | 碳化硅平面mosfet器件及制备方法 | |
| CN115020479B (zh) | 一种耗尽型碳化硅双极器件结构及制作方法 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN116936638A (zh) | 具有内嵌沟道二极管的平面分离栅SiC MOSFET | |
| US20230047794A1 (en) | Multi-trench Super-Junction IGBT Device | |
| CN112687745B (zh) | 碳化硅沟槽mosfet器件及制备方法 | |
| CN113363311A (zh) | 一种双沟槽SiC功率MOS器件 | |
| CN107681001A (zh) | 一种碳化硅开关器件及制作方法 | |
| CN109119487B (zh) | 一种超势垒二极管器件 | |
| CN116230770A (zh) | 肖特基结辅助耗尽镇流电阻的碳化硅mosfet器件及制备方法 | |
| CN114927565A (zh) | 集成开基区pnp晶体管碳化硅mosfet器件及制备方法 | |
| WO1997036316A2 (en) | A FIELD CONTROLLED SEMICONDUCTOR DEVICE OF SiC AND A METHOD FOR PRODUCTION THEREOF | |
| CN113488540A (zh) | 一种具有垂直场板保护的SiC基槽栅MOSFET结构 | |
| CN216871974U (zh) | 一种多通道超结igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |