CN103918078A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103918078A
CN103918078A CN201180074741.9A CN201180074741A CN103918078A CN 103918078 A CN103918078 A CN 103918078A CN 201180074741 A CN201180074741 A CN 201180074741A CN 103918078 A CN103918078 A CN 103918078A
Authority
CN
China
Prior art keywords
conductivity type
layer
bipolar transistor
insulated gate
gate bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180074741.9A
Other languages
English (en)
Other versions
CN103918078B (zh
Inventor
龟山悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN103918078A publication Critical patent/CN103918078A/zh
Application granted granted Critical
Publication of CN103918078B publication Critical patent/CN103918078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区。在该半导体装置中，二极管区具备第二导电型的阴极层。阴极层的第二导电型的杂质浓度分布成至少具有两个以上的峰值的曲线状，在阴极层的任意深度，第二导电型的杂质浓度均高于第一导电型的杂质浓度。

Description

半导体装置及其制造方法
技术领域
本说明书所记载的技术涉及一种半导体装置及其制造方法。
背景技术
已知一种在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区的半导体装置。在二极管区中，在半导体基板的背面侧形成有n型的阴极层，在绝缘栅双极性晶体管区中，在半导体基板的背面侧形成有p型的集电层。集电层及阴极层一般通过向半导体基板的背面侧注入杂质离子而被形成。例如，在向半导体基板的整个背面注入p型的杂质离子之后，通过掩膜来覆盖背面的成为集电层的区域，并注入n型的杂质离子，且通过退火工序而使杂质扩散。在该情况下，在阴极层中，n型的杂质离子的掺杂量未高到补偿p型的杂质离子的掺杂量的程度时，半导体装置的电压电流特性(VI特性)将恶化，且容易产生急速返回(snap back)现象。
为了避免该问题，在日本国专利公表公报2011-507299号(专利文献1)中，通过掩膜来覆盖半导体基板的背面的形成阴极层的区域，并使成为集电层的p型的半导体层堆积于掩膜的开口部，且进一步在其背面上形成金属膜。之后，去除掩膜，并将金属膜作为掩膜来利用，向半导体基板的背面的形成阴极层的区域注入n型的杂质离子。
另外，在日本国专利公表公报2011-507300号(专利文献2)中，在向半导体基板的整个背面注入了p型的杂质离子之后，利用掩膜，并通过蚀刻等而去除形成阴极层的区域的半导体基板。在去除了被注入了p型的杂质离子的层之后，注入n型的杂质离子，从而形成阴极层。
在先技术文献
专利文献
专利文献1：日本特表2011-507299号公报
专利文献2：日本特表2011-507300号公报
发明内容
发明所要解决的课题
在专利文献1及专利文献2中，阴极层和集电层中的任意一方相对于另一方而凹陷，从而在半导体基板的背面上产生高低差。半导体基板的背面的高低差可能会成为在形成背面电极等时产生不良情况的主要原因。另外，增加了在半导体基板的背面上形成高低差的工序，从而使制造工序复杂。
用于解决课题的方法
本说明书所公开的第一半导体装置在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区。二极管区具备：第一导电型的阳极层，其露出于半导体基板的表面；第二导电型的二极管漂移层，其被形成于阳极层的背面侧；第二导电型的阴极层，其被形成于二极管漂移层的背面侧。绝缘栅双极性晶体管区具备：第二导电型的发射层，其露出于半导体基板的表面；第一导电型的绝缘栅双极性晶体管体层，其被形成于发射层的背面侧；第二导电型的绝缘栅双极性晶体管漂移层，其被形成于绝缘栅双极性晶体管体层的背面侧；第一导电型的集电层，其被形成于绝缘栅双极性晶体管漂移层的背面侧；绝缘栅双极性晶体管栅电极，其隔着绝缘膜而与将发射层和绝缘栅双极性晶体管漂移层分离的范围内的绝缘栅双极性晶体管体层对置。阴极层的第二导电型的杂质浓度分布成至少具有两个以上的峰值的曲线状，在阴极层的任意深度，第二导电型的杂质浓度均高于第一导电型的杂质浓度。
在上述的第一半导体装置中，阴极层的第二导电型的杂质浓度分布成至少具有两个以上的峰值的曲线状。具有两个以上的峰值的杂质浓度的分布能够通过以改变注入深度的方式实施两次以上的离子注入而形成。由此，能够更加可靠地实现在阴极层的任意深度，第二导电型的杂质浓度均高于第一导电型的杂质浓度的状态。上述的半导体装置抑制了半导体装置的VI特性的恶化和急速返回现象的产生，并且无需改变半导体基板的背面的形状，因此，能够以简易的制造工序进行制造。
另外，上述的第一半导体装置所涉及的技术(涉及阴极层的杂质浓度分布的技术)也能够用于集电层。即，本说明书还公开了一种半导体装置，其在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区，并且集电层的第一导电型的杂质浓度分布成至少具有两个以上的峰值的曲线状，在集电层的任意深度，第一导电型的杂质浓度均高于第二导电型的杂质浓度。
本说明书所公开的第二半导体装置在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区。二极管区具备：第一导电型的阳极层，其露出于半导体基板的表面；第二导电型的二极管漂移层，其被形成于阳极层的背面侧；第二导电型的阴极层，其被形成于二极管漂移层的背面侧。绝缘栅双极性晶体管区具备：第二导电型的发射层，其露出于半导体基板的表面；第一导电型的绝缘栅双极性晶体管体层，其被形成于发射层的背面侧；第二导电型的绝缘栅双极性晶体管漂移层，其被形成于绝缘栅双极性晶体管体层的背面侧；第一导电型的集电层，其被形成于绝缘栅双极性晶体管漂移层的背面侧；绝缘栅双极性晶体管栅电极，其隔着绝缘膜而与将发射层和绝缘栅双极性晶体管漂移层分离的范围内的绝缘栅双极性晶体管体层对置。阴极层的第一导电型的杂质浓度从半导体基板的背面至第一深度以固定的浓度分布。阴极层的第二导电型的杂质浓度从半导体基板的背面至第二深度以固定的浓度分布，第二深度深于第一深度，在阴极层的任意深度，第二导电型的杂质浓度均高于第一导电型的杂质浓度。
在上述的第二半导体装置中，阴极层的第一导电型的杂质浓度和第二导电型的杂质浓度双方均从半导体基板的背面起以固定的浓度分布。由于杂质浓度以固定的浓度分布，因此，通过使第二深度深于第一深度，从而能够更加可靠地实现在阴极层的任意深度，第二导电型的杂质浓度均高于第一导电型的杂质浓度的状态。上述的半导体装置抑制了半导体装置的VI特性的恶化和急速返回现象的产生，且无需改变半导体基板的背面的形状，因此，能够以简易的制造工序进行制造。
另外，上述的第二半导体装置所涉及的技术(关于阴极层的杂质浓度分布的技术)还能够用于集电层。即，本说明书还公开了一种半导体装置，其在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区，集电层的第一导电型的杂质浓度从半导体基板的背面至第三深度以固定的浓度分布，集电层的第二导电型的杂质浓度从半导体基板的背面至第四深度以固定的浓度分布，第三深度深于第四深度，在集电层的任意深度，第一导电型的杂质浓度均高于第二导电型的杂质浓度。
本说明书还公开了一种第一半导体装置的制造方法。在本说明书所公开的第一半导体装置的制造方法中，形成半导体装置的阴极层的工序包括：向半导体晶片的背面注入第一导电型的杂质离子的工序；以改变注入深度的方式而至少两次向半导体晶片的背面注入第二导电型的杂质离子的工序；对注入了第一导电型的杂质离子及第二导电型的杂质离子的半导体晶片进行退火的工序。在第一半导体装置所涉及的技术用于集电层的情况下，形成半导体装置的集电层的工序包括：向半导体晶片的背面注入第二导电型的杂质离子的工序；以改变注入深度的方式而至少两次向半导体晶片的背面注入第一导电型的杂质离子的工序；对注入了第一导电型的杂质离子及第二导电型的杂质离子的半导体晶片进行退火的工序。
本说明书还公开了一种第二半导体装置的制造方法。在本说明书所公开的第二半导体装置的制造方法中，形成半导体装置的阴极层的工序包括：向半导体晶片的背面注入第二导电型的杂质离子的工序；在注入了第二导电型的杂质离子之后，进行激光退火直至半导体晶片的第二深度为止的工序；向半导体晶片的背面注入第一导电型的杂质离子的工序；在注入了第一导电型的杂质离子之后，进行激光退火直至半导体晶片的第一深度为止的工序。在第二半导体装置所涉及的技术用于集电层的情况下，形成半导体装置的集电层的工序包括：向半导体晶片的背面注入第一导电型的杂质离子的工序；在注入了第一导电型的杂质离子之后，进行激光退火直至半导体晶片的第三深度为止的工序；向半导体晶片的背面注入第二导电型的杂质离子的工序；在注入了第二导电型的杂质离子之后，进行激光退火直至半导体晶片的第四深度为止的工序。
附图说明
图1为实施例1所涉及的半导体装置的剖视图。
图2为表示实施例1所涉及的半导体装置的二极管区的背面附近的杂质浓度分布的图。
图3为对实施例1所涉及的半导体装置的特性进行说明的图。
图4为对实施例1所涉及的半导体装置的制造工序进行说明的图。
图5为对实施例1所涉及的半导体装置的制造工序进行说明的图。
图6为对实施例1所涉及的半导体装置的制造工序进行说明的图。
图7为表示图4所示的制造工序中的二极管区的背面附近的杂质浓度分布的图。
图8为表示图5所示的制造工序中的二极管区的背面附近的杂质浓度分布的图。
图9为表示图6所示的制造工序中的二极管区的背面附近的杂质浓度分布的图。
图10为实施例2所涉及的半导体装置的剖视图。
图11为表示实施例2所涉及的半导体装置的二极管区的背面附近的杂质浓度分布的图。
图12为表示激光退火中的激光能量强度与被退火的半导体基板的深度之间的关系的图。
图13为对实施例2所涉及的半导体装置的制造工序进行说明的图。
图14为对实施例2所涉及的半导体装置的制造工序进行说明的图。
图15为对实施例2所涉及的半导体装置的制造工序进行说明的图。
图16为对实施例2所涉及的半导体装置的制造工序进行说明的图。
图17为对实施例2所涉及的半导体装置的制造工序进行说明的图。
图18为表示图14所示的制造工序中的二极管区的背面附近的杂质浓度分布的图。
图19为表示图15所示的制造工序中的二极管区的背面附近的杂质浓度分布的图。
图20为表示图16所示的制造工序中的二极管区的背面附近的杂质浓度分布的图。
图21为表示图17所示的制造工序中的二极管区的背面附近的杂质浓度分布的图。
具体实施方式
本说明书所公开的第一半导体装置及第二半导体装置在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区。二极管区具备：第一导电型的阳极层，其露出于半导体基板的表面；第二导电型的二极管漂移层，其被形成于阳极层的背面侧；以及第二导电型的阴极层，其被形成于二极管漂移层的背面侧。绝缘栅双极性晶体管区具备：第二导电型的发射层，其露出于半导体基板的表面；第一导电型的绝缘栅双极性晶体管体层，其被形成于发射层的背面侧；第二导电型的绝缘栅双极性晶体管漂移层，其被形成于绝缘栅双极性晶体管体层的背面侧；第一导电型的集电层，其被形成于绝缘栅双极性晶体管漂移层的背面侧；绝缘栅双极性晶体管栅电极，其隔着绝缘膜而与将发射层和绝缘栅双极性晶体管漂移层分离的范围内的绝缘栅双极性晶体管体层对置。
第一半导体装置及第二半导体装置也可以为，二极管区和绝缘栅双极性晶体管区的表面结构相同，而仅背面结构不同的半导体装置。另外，第一半导体装置及第二半导体装置也可以为，二极管区的表面结构与绝缘栅双极性晶体管区的表面结构不同的半导体装置。而且，也可以在二极管区与绝缘栅双极性晶体管区之间形成有分离区。分离区例如为不与表面电极相接的非活性区，并且也可以在半导体基板内，例如在半导体基板内的表面侧，形成有与二极管体层及绝缘栅双极性晶体管体层相比较深的第一导电型的半导体层。另外，例如也可以在半导体基板内的表面侧，形成有与二极管体层及绝缘栅双极性晶体管体层相比较深的分离沟槽。另外，也可以与漂移层的背面相接而具备缓冲层，且与缓冲层的背面相接而形成有集电层、阴极层。
第一半导体装置所涉及的技术能够应用于半导体装置的阴极层和集电层中的任意一方或者双方。在第一半导体装置所涉及的技术被应用于阴极层中的情况下，在第一半导体装置中，阴极层的第二导电型的杂质浓度分布成至少具有两个以上的峰值的曲线状，且在阴极层的任意深度，第二导电型的杂质浓度均高于第一导电型的杂质浓度。在第一半导体装置所涉及的技术被应用于集电层中的情况下，集电层的第一导电型的杂质浓度分布成至少具有两个以上的峰值的曲线状，且在集电层的任意深度，第一导电型的杂质浓度均高于第二导电型的杂质浓度。另外，在第一半导体装置中，阴极层及集电层可以均具有上述的结构。
同样，第二半导体装置所涉及的技术能够应用于半导体装置的阴极层和集电层中的任意一方或双方。在第二半导体装置所涉及的技术应用于阴极层中的情况下，在第二半导体装置中，阴极层的第一导电型的杂质浓度从半导体基板的背面至第一深度以固定的浓度分布，阴极层的第二导电型的杂质浓度从半导体基板的背面至第二深度以固定的浓度分布，第二深度深于第一深度，在阴极层的任意深度，第二导电型的杂质浓度均高于第一导电型的杂质浓度。在第二半导体装置所涉及的技术应用于集电层中的情况下，集电层的第一导电型的杂质浓度从半导体基板的背面至第三深度以固定的浓度分布，集电层的第二导电型的杂质浓度从半导体基板的背面至第四深度以固定的浓度分布，第三深度深于第四深度，在集电层的任意深度，第一导电型的杂质浓度均高于第二导电型的杂质浓度。另外，在第二半导体装置中，阴极层及集电层可以均具有上述的结构。并且，在本说明书中，杂质浓度“以固定的浓度分布”是指，只需以大致固定的浓度分布即可，并非如通过热扩散而得到的高斯分布形状那样具有明确的峰值的分布形状，只需是通过激光退火处理而得到的大致固定的分布形状即可。
在实施为了形成集电层而向半导体晶片的整个背面照射第一导电型的杂质离子的制造工序的情况下，将第一及第二半导体装置所涉及的技术用于阴极层是较为有效的。此时，为了形成集电层所照射的第一导电型的杂质离子也被注入至阴极层。即，在形成阴极层的工序中，向半导体晶片的背面注入第一导电型的杂质离子的工序为，与为了形成半导体装置的集电层而注入第一导电型的杂质离子的工序相同的工序。根据第一及第二半导体装置所涉及的技术，能够在阴极层中，使第二导电型的杂质浓度分布在与第一导电型的杂质浓度相比在半导体基板的深度方向上较广的范围内。因此，即使在第一导电型的杂质离子及第二导电型的杂质离子的注入位置或半值宽度产生了误差或偏差的情况下，也能够更加可靠地实现在阴极层的任意深度，第二导电型的杂质浓度均高于第一导电型的杂质浓度的状态。
另外，在实施为了形成阴极层而向半导体晶片的整个背面照射第二导电型的杂质离子的制造工序的情况下，将第一及第二半导体装置所涉及的技术用于集电层是较为有效的。此时，为了形成阴极层所照射的第二导电型的杂质离子还被注入到集电层。即，在形成集电层的工序中，向半导体晶片的背面注入第一导电型的杂质离子的工序为，与为了形成半导体装置的阴极层而注入第二导电型的杂质离子的工序相同的工序。根据第一及第二半导体装置所涉及的技术，能够在集电层中，使第一导电型的杂质浓度分布在与第二导电型的杂质浓度相比在半导体基板的深度方向上较广的范围内。因此，即使在第一导电型的杂质离子及第二导电型的杂质离子的注入位置或半值宽度产生了误差或偏差的情况下，也能够更加可靠地实现在集电层的任意深度，第一导电型的杂质浓度均高于第二导电型的杂质浓度的状态。
在本说明书公开的第一及第二半导体装置的制造方法中，作为第一导电型的杂质离子及第二导电型的杂质离子，能够使用现有公知的杂质离子。另外，对于形成阴极层、集电层的顺序，能够适当地进行变更。
在第一半导体装置的制造方法中，在对被注入了杂质离子的半导体晶片进行退火的工序中，能够使用现有公知的退火方法。虽然未被限定，但是，例如，既可以使用在退火炉内对整个半导体晶片进行加热的方法，也可以使用激光退火等能够进行局部退火的方法。
在第二半导体装置的制造方法中，在对被注入了杂质离子的半导体晶片的阴极层或集电层进行退火的工序中，使用激光退火法。通过使用激光退火法，从而能够使杂质浓度的分布固定。在使用激光退火法时，通过使用掩膜，从而还能够选择性地对半导体晶片的背面进行退火(例如，仅对二极管区进行退火)。通过对用于激光退火的激光的能量强度进行调节，从而能够从作为照射面的半导体晶片的背面起实施退火直至所需的深度为止。并且，从半导体晶片的背面起实施激光退火直至相对较深的深度为止的工序优选为，先于实施退火直至相对较浅的深度为止的工序而实施。
实施例1
(第一半导体装置)
在实施例1中，例示图1及图2所示的第一半导体装置10而进行说明。半导体装置10为，在同一基板上形成有二极管和绝缘栅双极性晶体管的RC-IGBT(反向导通型绝缘栅双极性晶体管)。
半导体装置10具备：半导体基板100；被形成于半导体基板100的表面侧的绝缘栅137及表面绝缘膜128、138；与半导体基板100的表面相接的表面电极101、102；与半导体基板100的背面相接的背面电极103。半导体基板100具备二极管区11和绝缘栅双极性晶体管区13。表面电极101被形成于二极管区11的表面，表面电极102被形成于绝缘栅双极性晶体管区13的表面。
半导体基板100具备n+型的阴极层111及p+型的集电层131、n型的缓冲层112、n型的漂移层113、p型的二极管体层114及绝缘栅双极性晶体管体层134、p+型的阳极层115、p+型的体接触层135、和n+型的发射层136。在绝缘栅双极性晶体管区13中形成有绝缘栅137，所述绝缘栅137从半导体基板100的表面侧贯穿绝缘栅双极性晶体管体层134并到达至漂移层113。相对于阴极层111与集电层131之间的边界，在半导体基板的表面侧形成有p型的分离层121。
图2图示了半导体基板100的二极管区11的背面侧的杂质浓度分布。参照编号311a、311b及312表示高斯分布形状的n型的杂质浓度分布，参照编号331表示高斯分布形状的p型的杂质浓度分布。分布312的峰值位于缓冲层112内。分布311a及311b的峰值位于阴极层111内。分布331的峰值位于阴极层111内。分布331的峰值位置位于与分布311a的峰值位置相比距背面较深的位置处，且位于与分布311b相比距背面较浅的位置处。
接下来，对半导体装置10的动作进行说明。
(绝缘栅双极性晶体管动作时)
当将背面电极103的电位Va设为与表面电极101的电位Vb及表面电极102的电位Vc相比较高的电位(Va＞Vb、Vc)，且向绝缘栅137施加正电压(正偏压)时，在绝缘栅双极性晶体管体层134中，在绝缘栅137的附近形成有沟道。通过该沟道，作为多数载流子的电子从发射层136向漂移层113被注入。另外，空穴从集电层131向漂移层113被注入。当作为少数载流子的空穴被注入到漂移层113中时，在漂移层113中将引起电导率调制，从而漂移层113的电阻变低。通过电子和空穴以上述方式进行移动，从而流通有从半导体基板100的背面侧(集电层131侧)朝向表面侧(发射层136侧)的绝缘栅双极性晶体管电流。
(二极管动作时)
接下来，当将背面电极103的电位Va设为低于表面电极101的电位Vb及表面电极102的电位Vc时(Va＜Vb、Vc)，在二极管区11中，从阳极层115起经由二极管体层114而向漂移层113注入空穴。由此，二极管电流(回流电流)从阳极层115侧向阴极层111侧流通。
虽然在半导体装置10中，优选为，在阴极层111内的整个区域内，分布311a的n型的杂质浓度高于分布331的p型的杂质浓度，但如图2所示那样，有时会形成分布331的p型的杂质浓度高于分布311a的n型的杂质浓度的区域350。当在阴极层111内不存在分布311b的情况下，在区350中，p型的杂质浓度高于n型的杂质浓度，从而半导体装置10的二极管动作时的VI特性发生恶化，并容易产生急速返回现象。
图3的参照编号367为概念性地表示半导体装置10的二极管区11的VI特性的图。纵轴的IF表示电流值，横轴的VF表示电压值。为了进行比较，将在阴极层内具有p型的杂质浓度高于n型的杂质浓度的区域的半导体装置的VI特性例示为参照编号365及366。
当在阴极层内具有p型的杂质浓度高于n型的杂质浓度的区域时，如参照编号365及366所示，VI特性发生恶化。而且，如参照编号365所示，有时会产生急速返回现象。当产生急速返回现象时，如参照编号365所示，半导体装置导通时，虽然伴随施加电压的上升，而在其初期电流增加，但当施加电压达到特定的开关电压时，暂时表现出相对于施加电压的上升而电流值减少的现象(负电阻)。而且，之后，当施加电压进一步上升而达到特定的保持电压时，电流再次增加。
在半导体装置10中，在区域350内存在分布311b，在区域350内，分布311b的n型的杂质浓度高于分布331的p型的杂质浓度。由于分布311a的峰值和分布311b的峰值位于阴极层111内，从而在阴极层111中，n型的杂质浓度能够分布于，与p型的杂质浓度相比在半导体基板100的深度方向上较广的范围内。因此，如果对分布311a、311b、331的掺杂量适当地进行设计，则即使在分布311a、311b、331的峰值位置或半值宽度产生了误差或偏差的情况下，也能够容易且可靠地实现在阴极层111内的任意深度，p型的杂质浓度均高于n型的杂质浓度的状态。根据半导体装置10，能够容易地实现对VI特性的恶化及急速返回现象的产生的抑制。
(第一半导体装置的制造方法)
接下来，对半导体装置10的制造方法进行说明。如图4所示，准备形成有半导体基板100的表面侧的结构的n型的半导体晶片500，并向半导体晶片500的背面(形成阴极层111及集电层131的面)注入n型的杂质离子，从而形成成为缓冲层112的n型离子注入层512。接下来，向半导体晶片500的背面注入p型的杂质离子，从而形成一部分成为集电层131的p型离子注入层531。图7图示了p型离子注入层531和n型离子注入层512的杂质浓度分布。p型离子注入层531的峰值位置与n型离子注入层512的峰值位置相比，位于距背面较浅的区内。另外，也可以以与上述说明的顺序相反的方式，在形成了p型离子注入层531之后，形成n型离子注入层512。另外，形成半导体基板100的表面侧的结构的工序也可以在形成背面侧的结构的工序之后实施。
接下来，如图5所示，实施光蚀刻，而在半导体晶片500的绝缘栅双极性晶体管区的背面选择性地形成掩膜701。经由掩膜701而向半导体晶片500的二极管区的背面的p型离子注入层531选择性地注入n型的杂质离子。由此，在p型离子注入层531中形成n型离子注入层511b。如图8所示，以使n型离子注入层511b的峰值位置与p型离子注入层531的峰值位置相比位于距背面较深的区域的方式，而实施n型的杂质离子的注入。
接下来，如图6所示，在掩膜701依然存在的状态下，进一步向半导体晶片500的二极管区的背面的p型离子注入层531注入n型的杂质离子。由此，在p型离子注入层531中形成n型离子注入层511a。如图9所示，以使n型离子注入层511a的峰值位置与p型离子注入层531的峰值位置相比位于距背面较浅的区域的方式，而实施n型的杂质离子的注入。另外，在二极管区的背面，以使n型离子注入层511a及511b的n型的杂质浓度高于p型离子注入层531的p型的杂质浓度的方式，对p型及n型的离子注入的条件进行调节。并且，也可以以与上述说明的顺序相反的方式，在形成了n型离子注入层511a之后，形成n型离子注入层511b。另外，虽然通过两次注入n型的杂质离子，而形成了两个成为阴极层111的n型离子注入层，但并不限定于此。也可以通过三次以上注入n型的杂质离子，从而形成三个以上的成为阴极层111的n型离子注入层。
接下来，利用退火炉等而对通过电弧等去除了掩膜701后的半导体晶片500进行退火。由此，能够形成半导体基板100的背面侧的结构。而且，通过形成表面电极101及102、背面电极103等其他的半导体装置10的结构，从而能够制造出半导体装置10。并且，p型离子注入层531和n型离子注入层512也可以在形成了n型离子注入层511a及511b并去除了掩膜701之后形成。
如上文所述，半导体装置10无需实施如日本国专利公表公报2011-507299号及日本国专利公表公报2011-507300号那样的复杂的制造工序以在半导体基板的背面上设置凹凸，便能够制造出。增加注入n型的杂质离子的次数是较为容易的，从而无需实施复杂的制造工序。根据上述的制造方法，能够容易地制造出抑制了VI特性的恶化及急速返回现象的产生的半导体装置。
实施例2
(第二半导体装置)
在实施例2中，例示图10及图11所示的第二半导体装置20而进行说明。由于半导体装置20的截面结构为与图1所示的半导体装置10相同的结构，因此，省略说明。半导体装置20在二极管区11的背面附近的杂质浓度分布上与半导体装置10不同。如图11所示，在半导体装置20中，阴极层111的n型的杂质浓度的分布411和p型的杂质浓度的分布431双方均是从半导体基板100的背面至固定的深度以固定的浓度分布。缓冲层112的n型的杂质浓度的分布412以曲线状分布。分布431从半导体基板100的背面至第一深度d1具有固定的浓度。分布411从半导体基板100的背面至第二深度d2具有固定的浓度。深度d1浅于深度d2(d1＜d2)。通过实施激光退火，从而能够使杂质浓度分布固定。如图12所示，用于激光退火的激光能量强度越大，则越能够加深第一深度d1及第二深度d2。通过对激光能量强度进行调节并实施激光退火，从而能够对第一深度d1及第二深度d2的深度进行调节。
在上述的第二半导体装置20中，阴极层111的n型的杂质浓度和p型的杂质浓度双方均是从半导体基板100的背面至固定的深度以固定的浓度分布。由于杂质浓度以固定的浓度分布，因此，通过使第二深度d2深于第一深度d1，从而能够在阴极层111中，使n型的杂质浓度分布于，与p型的杂质浓度相比在半导体基板100的深度方向上较广的范围内。因此，如果适当设计n型的杂质及p型的杂质的掺杂量，则能够容易且可靠地实现在阴极层111的任意深度，n型的杂质浓度均高于p型的杂质浓度的状态。根据半导体装置20，如图3所示，能够容易地实现对VI特性的恶化及急速返回现象的产生的抑制。并且，由于半导体装置20的动作与半导体装置10相同，因此省略其说明。
(第二半导体装置的制造方法)
对半导体装置20的制造方法进行说明。如图13所示，准备形成有半导体基板100的表面侧的结构的n型的半导体晶片600，并向半导体晶片600的背面(形成阴极层111及集电层131的面)注入n型的杂质离子，从而形成成为缓冲层112的n型离子注入层612a。
接下来，如图14所示，实施光蚀刻，从而在半导体晶片600的绝缘栅双极性晶体管区的背面选择性地形成掩膜702。并且，掩膜702使用氧化膜等掩膜材料，以作为后文所述的激光退火中的掩膜来利用。经由掩膜702而向半导体晶片600的二极管区的背面的n型离子注入层612a选择性地注入n型的杂质离子。由此，在n型离子注入层612a中形成n型离子注入层611a。如图18所示，以使n型离子注入层612a的峰值位置与n型离子注入层611a的峰值位置相比位于距背面较深的区域的方式，而实施n型的杂质离子的注入。并且，虽然通过注入一次n型的杂质离子，而形成了一个成为阴极层111的n型离子注入层，但并不限定于此。也可以通过两次以上注入n型的杂质离子，而形成两个以上的成为阴极层111的n型离子注入层。另外，也可以在形成n型离子注入层611a的工序之后，实施形成n型离子注入层612a的工序。
接下来，在掩膜702依然存在的状态下，向半导体晶片600的二极管区的背面的n型离子注入层612a及611a照射激光，而实施激光退火。利用图12所示的关系，而对照射的激光的能量强度调节为，能够退火至第二深度d2。由此，如图15所示，形成n层611b及n层612b。如图19所示，n层611b的n型的杂质浓度分布从半导体基板100的背面至第二深度d2具有固定的浓度。并且，虽然在上文所述中，在掩膜702存在的状态下实施了激光照射，但是也可以在去除了掩膜702之后，向半导体晶片600的整个背面的n型离子注入层621a及611a照射激光。
接下来，如图16所示，在通过电弧等而去除了掩膜702之后，向半导体晶片600注入p型的杂质离子。由此，在二极管区11内，于n层611b内形成p型离子注入层631a，并且在绝缘栅双极性晶体管区13内，于n层612b内形成p型离子注入层631a。如图20所示，p型离子注入层631a的p型的杂质浓度在n层611b及612b中，成为低于n型的杂质浓度的浓度。并且，也可以在形成p型离子注入层631a的工序之前(向n型离子注入层611a照射激光的工序之后)或之后，实施形成n型离子注入层611a的工序。此时，n型离子注入层611a的退火也可以与p型离子注入层631a的退火同时实施。
接下来，向半导体晶片600的二极管区的背面的p型离子注入层631a照射激光，而实施激光退火。所照射的激光的能量强度利用图12所示的关系而调节为，能够退火至第一深度。由此，如图17所示，形成p层631、n层611及n层612。如图20所示，n层611的p型的杂质浓度分布从半导体基板100的背面至第一深度d1具有固定的浓度。而且，通过形成表面电极101及102、背面电极103等其他半导体装置20的结构，从而能够制造出半导体装置10。
如上文所述，半导体装置20无需实施如日本国专利公表公报2011-507299号及日本国专利公表公报2011-507300号那样的复杂的制造工序以在半导体基板的背面设置凹凸，便能够制造出。另外，改变激光强度从而实施多次激光退火是较为容易的，从而无需实施复杂的制造工序。根据上述的制造方法，能够容易地制造出抑制VI特性的恶化及急速返回现象的产生的半导体装置。
并且，虽然在上述的实施例中，对在为了形成集电层而实施向半导体晶片的整个背面照射第一导电型的杂质离子的制造工序时，将第一及第二半导体装置所涉及的技术用于阴极层的情况进行了说明，但并不限定于此。当为了形成阴极层而实施在半导体晶片的整个背面照射第二导电型的杂质离子的制造工序时，即使在将第一及第二半导体装置所涉及的技术用于集电层的情况下，也能够适当地变更上述的实施例而以同样的方式实施。通过将实施例1及2中的阴极层的第二导电型的杂质浓度分布替换为集电层的第一导电型的杂质浓度分布，并将阴极层的第一导电型的杂质浓度分布替换为集电层的第二导电型的杂质浓度分布，从而能够以同样的方式实施，并且当然能够理解可得到本申请所涉及的作用效果的情况。
以上，虽然对本发明的实施例进行了详细说明，但这仅仅是例示，并不限定权利要求书的范围。在权利要求书所记载的技术中，还包含对以上例示的具体示例的各种变形、变更。
在本说明书或附图中所说明的技术要素为，单独或通过各种组合而发挥技术上的有用性的要素，并不限定于申请时权利要求所记载的组合。另外，在本说明书或附图中所例示的技术为能够同时实现多个目的的技术，并且实现其中的一个目的本身也具有技术上的有用性。

Claims (8)

1.一种半导体装置，其在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区，其中，
二极管区具备：
第一导电型的阳极层，其露出于半导体基板的表面；
第二导电型的二极管漂移层，其被形成于阳极层的背面侧；
第二导电型的阴极层，其被形成于二极管漂移层的背面侧，
绝缘栅双极性晶体管区具备：
第二导电型的发射层，其露出于半导体基板的表面；
第一导电型的绝缘栅双极性晶体管体层，其被形成于发射层的背面侧；
第二导电型的绝缘栅双极性晶体管漂移层，其被形成于绝缘栅双极性晶体管体层的背面侧；
第一导电型的集电层，其被形成于绝缘栅双极性晶体管漂移层的背面侧；
绝缘栅双极性晶体管栅电极，其隔着绝缘膜而与将发射层和绝缘栅双极性晶体管漂移层分离的范围内的绝缘栅双极性晶体管体层对置，
阴极层的第二导电型的杂质浓度分布成至少具有两个以上的峰值的曲线状，
在阴极层的任意深度，第二导电型的杂质浓度均高于第一导电型的杂质浓度。
2.一种半导体装置，其在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区，其中，
二极管区具备：
第一导电型的阳极层，其露出于半导体基板的表面；
第二导电型的二极管漂移层，其被形成于阳极层的背面侧；
第二导电型的阴极层，其被形成于二极管漂移层的背面侧，
绝缘栅双极性晶体管区具备：
第二导电型的发射层，其露出于半导体基板的表面；
第一导电型的绝缘栅双极性晶体管体层，其被形成于发射层的背面侧；
第二导电型的绝缘栅双极性晶体管漂移层，其被形成于绝缘栅双极性晶体管体层的背面侧；
第一导电型的集电层，其被形成于绝缘栅双极性晶体管漂移层的背面侧；
绝缘栅双极性晶体管栅电极，其隔着绝缘膜而与将发射层和绝缘栅双极性晶体管漂移层分离的范围内的绝缘栅双极性晶体管体层对置，
集电层的第一导电型的杂质浓度分布成至少具有两个以上的峰值的曲线状，
在集电层的任意深度，第一导电型的杂质浓度均高于第二导电型的杂质浓度。
3.一种半导体装置，其在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区，其中，
二极管区具备：
第一导电型的阳极层，其露出于半导体基板的表面；
第二导电型的二极管漂移层，其被形成于阳极层的背面侧；
第二导电型的阴极层，其被形成于二极管漂移层的背面侧，
绝缘栅双极性晶体管区具备：
第二导电型的发射层，其露出于半导体基板的表面；
第一导电型的绝缘栅双极性晶体管体层，其被形成于发射层的背面侧；
第二导电型的绝缘栅双极性晶体管漂移层，其被形成于绝缘栅双极性晶体管体层的背面侧；
第一导电型的集电层，其被形成于绝缘栅双极性晶体管漂移层的背面侧；
绝缘栅双极性晶体管栅电极，其隔着绝缘膜而与将发射层和绝缘栅双极性晶体管漂移层分离的范围内的绝缘栅双极性晶体管体层对置，
阴极层的第一导电型的杂质浓度从半导体基板的背面至第一深度以固定的浓度分布，
阴极层的第二导电型的杂质浓度从半导体基板的背面至第二深度以固定的浓度分布，
第二深度深于第一深度，
在阴极层的任意深度，第二导电型的杂质浓度均高于第一导电型的杂质浓度。
4.一种半导体装置，其在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区，其中，
二极管区具备：
第一导电型的阳极层，其露出于半导体基板的表面；
第二导电型的二极管漂移层，其被形成于阳极层的背面侧；
第二导电型的阴极层，其被形成于二极管漂移层的背面侧，
绝缘栅双极性晶体管区具备：
第二导电型的发射层，其露出于半导体基板的表面；
第一导电型的绝缘栅双极性晶体管体层，其被形成于发射层的背面侧；
第二导电型的绝缘栅双极性晶体管漂移层，其被形成于绝缘栅双极性晶体管体层的背面侧；
第一导电型的集电层，其被形成于绝缘栅双极性晶体管漂移层的背面侧；
绝缘栅双极性晶体管栅电极，其隔着绝缘膜而与将发射层和绝缘栅双极性晶体管漂移层分离的范围内的绝缘栅双极性晶体管体层对置，
集电层的第一导电型的杂质浓度从半导体基板的背面至第三深度以固定的浓度分布，
集电层的第二导电型的杂质浓度从半导体基板的背面至第四深度以固定的浓度分布，
第三深度深于第四深度，
在集电层的任意深度，第一导电型的杂质浓度均高于第二导电型的杂质浓度。
5.一种方法，其为由半导体晶片制造权利要求1所述的半导体装置的方法，其中，
形成半导体装置的阴极层的工序包括：
向半导体晶片的背面注入第一导电型的杂质离子的工序；
以改变注入深度的方式而至少两次向半导体晶片的背面注入第二导电型的杂质离子的工序；
对注入了第一导电型的杂质离子及第二导电型的杂质离子的半导体晶片进行退火的工序。
6.一种方法，其为由半导体晶片制造权利要求2所述的半导体装置的方法，其中，
形成半导体装置的集电层的工序包括：
向半导体晶片的背面注入第二导电型的杂质离子的工序；
以改变注入深度的方式而至少两次向半导体晶片的背面注入第一导电型的杂质离子的工序；
对注入了第一导电型的杂质离子及第二导电型的杂质离子的半导体晶片进行退火的工序。
7.一种制造方法，其为由半导体晶片制造权利要求3所述的半导体装置的方法，其中，
形成半导体装置的阴极层的工序包括：
向半导体晶片的背面注入第二导电型的杂质离子的工序；
在注入了第二导电型的杂质离子之后，进行激光退火直至半导体晶片的第二深度为止的工序；
向半导体晶片的背面注入第一导电型的杂质离子的工序；
在注入了第一导电型的杂质离子之后，进行激光退火直至半导体晶片的第一深度为止的工序。
8.一种制造方法，其为由半导体晶片制造权利要求4所述的半导体装置的方法，其中，
形成半导体装置的集电层的工序包括：
向半导体晶片的背面注入第一导电型的杂质离子的工序；
在注入了第一导电型的杂质离子之后，进行激光退火直至半导体晶片的第三深度为止的工序；
向半导体晶片的背面注入第二导电型的杂质离子的工序；
在注入了第二导电型的杂质离子之后，进行激光退火直至半导体晶片的第四深度为止的工序。
CN201180074741.9A 2011-11-09 2011-11-09 半导体装置及其制造方法 Active CN103918078B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/075838 WO2013069113A1 (ja) 2011-11-09 2011-11-09 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN103918078A true CN103918078A (zh) 2014-07-09
CN103918078B CN103918078B (zh) 2016-09-14

Family

ID=48288706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180074741.9A Active CN103918078B (zh) 2011-11-09 2011-11-09 半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US9397206B2 (zh)
JP (1) JP5742962B2 (zh)
CN (1) CN103918078B (zh)
DE (1) DE112011105826B8 (zh)
WO (1) WO2013069113A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
JP6268767B2 (ja) * 2013-06-25 2018-01-31 富士電機株式会社 半導体装置の製造方法
JP2015008235A (ja) * 2013-06-25 2015-01-15 富士電機株式会社 半導体装置の製造方法
JP6098540B2 (ja) 2014-02-10 2017-03-22 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP7334407B2 (ja) * 2017-12-28 2023-08-29 富士電機株式会社 半導体装置および半導体装置の製造方法
US11349061B2 (en) * 2020-06-08 2022-05-31 International Business Machines Corporation Glassy carbon mask for immersion implant and selective laser anneal
JP7479315B2 (ja) 2021-03-08 2024-05-08 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017290A1 (en) * 2003-07-24 2005-01-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor with built-in freewheeling diode
US20070080407A1 (en) * 2005-10-06 2007-04-12 Sanken Electric Co., Ltd. Insulated gate bipolar transistor
JP2009111188A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
CN101640222A (zh) * 2008-07-31 2010-02-03 三菱电机株式会社 半导体装置及其制造方法
JP2010034172A (ja) * 2008-07-28 2010-02-12 Fuji Electric Systems Co Ltd 半導体装置とその製造方法
CN101884106A (zh) * 2007-10-03 2010-11-10 Abb技术有限公司 半导体模块
CN101904010A (zh) * 2007-12-19 2010-12-01 Abb技术有限公司 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法
CN101952968A (zh) * 2007-12-19 2011-01-19 Abb技术有限公司 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法
WO2011125156A1 (ja) * 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02309676A (ja) * 1989-05-24 1990-12-25 Meidensha Corp 逆導通形インシュレティッドゲートバイポーラトランジスタ
JP4031209B2 (ja) * 2000-03-14 2008-01-09 株式会社東芝 半導体装置
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP5621621B2 (ja) * 2011-01-24 2014-11-12 三菱電機株式会社 半導体装置と半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017290A1 (en) * 2003-07-24 2005-01-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor with built-in freewheeling diode
US20070080407A1 (en) * 2005-10-06 2007-04-12 Sanken Electric Co., Ltd. Insulated gate bipolar transistor
CN101884106A (zh) * 2007-10-03 2010-11-10 Abb技术有限公司 半导体模块
JP2009111188A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
CN101904010A (zh) * 2007-12-19 2010-12-01 Abb技术有限公司 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法
CN101952968A (zh) * 2007-12-19 2011-01-19 Abb技术有限公司 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法
JP2010034172A (ja) * 2008-07-28 2010-02-12 Fuji Electric Systems Co Ltd 半導体装置とその製造方法
CN101640222A (zh) * 2008-07-31 2010-02-03 三菱电机株式会社 半导体装置及其制造方法
WO2011125156A1 (ja) * 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置

Also Published As

Publication number Publication date
US20140306267A1 (en) 2014-10-16
DE112011105826B4 (de) 2019-09-26
JPWO2013069113A1 (ja) 2015-04-02
DE112011105826T5 (de) 2014-08-14
WO2013069113A1 (ja) 2013-05-16
US20160284693A1 (en) 2016-09-29
JP5742962B2 (ja) 2015-07-01
DE112011105826B8 (de) 2019-11-28
US9887190B2 (en) 2018-02-06
US9397206B2 (en) 2016-07-19
CN103918078B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
CN103918078A (zh) 半导体装置及其制造方法
US9721945B2 (en) Semiconductor device with IGBT and diode
US10707321B2 (en) Power device with multiple field stop layers
CN102737967B (zh) 具有硫族元素掺杂区域的衬底和半导体器件
US7582531B2 (en) Method for producing a buried semiconductor layer
CN102194701B (zh) 超级结半导体器件的制造方法
KR20160023632A (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI690081B (zh) 引入外延層場闌區的反向傳導igbt及其製備方法
CN102760754B (zh) 耗尽型vdmos及其制造方法
US20180053655A1 (en) Method for manufacturing semiconductor device
WO2013161116A1 (ja) 半導体装置及びその製造方法
JP2018082007A (ja) 半導体装置の製造方法
JP5621493B2 (ja) 半導体装置の製造方法
CN102903760A (zh) 半导体装置
KR101906733B1 (ko) 스위칭 장치와 그 제조 방법
CN104821334B (zh) N型ldmos器件及工艺方法
KR101838829B1 (ko) 반도체 장치의 제조 방법
CN115483104A (zh) 一种变容二极管的制作方法
US9960158B2 (en) Semiconductor device
CN109119458A (zh) 隔离结构及工艺方法
CN101483195A (zh) 具有沟道形场环结构的功率半导体元件
KR102217856B1 (ko) 트렌치 게이트 하부에 쉴드를 형성하는 방법
KR102198982B1 (ko) 절연 게이트 바이폴라 트랜지스터를 제조하기 위한 방법
CN108054215B (zh) 结型场效应晶体管及其制作方法
JP7107284B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200409

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right