CN101483195A - 具有沟道形场环结构的功率半导体元件 - Google Patents

具有沟道形场环结构的功率半导体元件 Download PDF

Info

Publication number
CN101483195A
CN101483195A CNA2008101547886A CN200810154788A CN101483195A CN 101483195 A CN101483195 A CN 101483195A CN A2008101547886 A CNA2008101547886 A CN A2008101547886A CN 200810154788 A CN200810154788 A CN 200810154788A CN 101483195 A CN101483195 A CN 101483195A
Authority
CN
China
Prior art keywords
power semiconductor
doping section
ring
doping
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101547886A
Other languages
English (en)
Other versions
CN101483195B (zh
Inventor
B·柯尼希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of CN101483195A publication Critical patent/CN101483195A/zh
Application granted granted Critical
Publication of CN101483195B publication Critical patent/CN101483195B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种具有第一掺杂的半导体基体的功率半导体元件和一种相应的制造方法。在第一掺杂的基体上，借助第二掺杂的带有第一掺杂断面的接触区形成pn结。同样设置带有各自的场环的第二掺杂断面的第二掺杂的场环结构。在这种情况下，接触区和场环结构设置在基体的第一表面分别对应的第一和第二部分面上。这两个部分面延伸到基体的体积内，其中场环结构的基体具有与各自场环对应的沟道形间隙，其表面基本上遵循对应的掺杂断面的轮廓。

Description

具有沟道形场环结构的功率半导体元件
技术领域
本发明描述了一种在功率级变流器中使用、具有至少一个pn结的功率半导体元件，最好是具有至少600V反向电压强度的功率二极管。由此对这种功率半导体元件主要的要求是对这种反向电压强度做出贡献的边缘区。
背景技术
依据现有技术，为满足这种要求已知在功率半导体元件的边缘区内设置由多个场环组成的同心结构。在这种情况下，已知这种场环通过扩散过程产生，其中掺杂物的掩膜涂覆在表面上并随后通过温度作用扩散到半导体内，由此形成扩散断面。对于能够体积传导的功率半导体元件来说，在这种情况下通常场环与形成二极管有源(导电)区的pn结的产生共同形成。
因为在这里掺杂物的深度扩散需要很长的扩散时间并由此存在扩散区例如受到重金属污染的危险。
发明内容
本发明的目的在于，提供一种具有场环结构的功率半导体元件，其中避免在扩散断面的大范围内沾染，以及提供一种附加需要较短扩散时间的相应制造方法。
该目的依据本发明通过权利要求1和6的特征得以实现。优选的实施方式在从属权利要求中予以说明。
本发明的思路从一种具有最好是n掺杂的第一掺杂的半导体基体的功率半导体元件出发。为形成至少一个pn结，在该基体内设置至少一个最好是p掺杂的第二区域，下面称其为接触区。因为该第二掺杂的区域最好借助扩散过程形成，所以它没有均匀的掺杂，而是具有随着从掺杂物渗透面出发浓度下降的第一掺杂断面。该接触区设置在功率半导体元件的第一表面的第一部分面上。
此外，依据本发明的功率半导体元件在第一表面的第二部分面上具有作为多个设置在功率半导体元件边缘区内的场环而形成的场环结构。这些场环同样作为第二掺杂的区域并通过第二掺杂断面形成并最好同心地环绕接触区。场环设置在基体的第一表面上并如接触区那样延伸到基体的体积内。
依据本发明，功率半导体元件的基体针对场环结构具有分别与各自场环对应的沟道形间隙，其表面基本上遵循对应的第二掺杂断面的轮廓。
用于制造上述功率半导体元件特别优选的方法包括用于形成场环的下列主要方法步骤：
·在功率半导体元件的表面的第二部分面区域内，在以后要形成场环的区域内适当形成多个的沟道形间隙(沟道)；这些沟道最好同心地环绕功率半导体元件的接触区设置；
·在不形成沟道的那些区域内对功率半导体元件的表面的第一部分面进行掩膜涂覆；
·第二掺杂的第二掺杂断面从第一表面出发在沟道的区域内产生并从而形成场环结构；这种产生具有优点地借助离子注入进行；
·完全钝化第一部分面，并从而完全钝化场环的沟道表面。
该方法中重要的是，在这种情况下掺杂断面在时间上更短的过程中产生，此外沾染危险很小。
具有优点的是，与在第一部分面的区域内形成场环的各方法步骤同时地形成沟道并随后形成其掺杂断面，由此在适当的沟道内产生pn结并进而产生接触区。
附图说明
现借助两种可能的制造方法和图1至6对本发明的解决方案做进一步的说明。在这种情况下，除了形成本发明的场环结构外，还描述了优选的接触区的形成。但具有优点的是并不局限于此。接触区的其它形成方式同样也可能是优选的。
图1示出依据本发明的功率半导体元件的基体；
图2示出用于形成第二掺杂的掺杂断面的第一种方法的部分步骤；
图3示出在第一种方法的框架内形成掺杂断面后的功率半导体元件；
图4示出形成场环结构的沟道后的部分步骤；
图5示出在本发明的第二种方法的框架内用于形成场环掺杂断面的部分步骤；
图6示出依据本发明的方法形成的功率半导体元件。
具体实施方式
图1以具有1200V的反向电压的功率二极管为例，示出依据本发明的功率半导体元件的未按比例绘出的部分基体2、4。这个例子原则上也适用于后面的附图。半导体基体在这种情况下具有两种不同浓度的n掺杂。与基体的第一表面10邻接的是弱掺杂的区域2，而与第二表面100邻连的是接强掺杂的区域4。两种掺杂的界线在基体的内部与表面10、100平行分布。
图2示出用于既为接触区也为场环结构形成第二掺杂的掺杂断面的第一种方法的部分步骤。依据现有技术，在这里为提供选择性的掺杂对不同的区域进行掩膜涂覆6。在第一部分面10a的区域内形成接触区，在第二部分面10b的区域内形成场环结构的场环。借助扩散60的掺杂在这种情况下依据现有技术从第一表面10的方向进行。
图3示出形成这里为p掺杂的第二掺杂后的部分步骤。此外还示出了各自掺杂断面120、140的分布，也就是p掺杂物的浓度随着渗透深度降低。可以看出，p掺杂物不仅与表面10垂直渗透到半导体基体2、4内，而且也沿表面渗透并在掩膜6的开口足够小的情况下形成近似半圆形的区域。这以类似方式也适用于形成接触区12。
图4示出既为接触区12也为场环14形成沟道122、142后的部分步骤。具有优点的是，这些沟道借助适当的蚀刻介质产生，其中沟道的表面基本上沿p掺杂120的浓度线形成。由此形成弱掺杂的接触区12和同样弱掺杂的场环14。对于场环14的作用来说，重要的仅仅是其与第一掺杂2的过渡区，因此通过形成沟道142并不显著改变功率半导体元件的导电性。
优选基面处于10mm2与100mm2之间范围内和反向电压为1200V的这里作为功率二极管的示例的功率半导体元件的典型数量级在这里如下所述：
·功率二极管的厚度在100μm到450μm之间。
·pn结，也就是这里为p掺杂的第二掺杂或者掺杂断面120、140的渗透深度为10μm到30μm之间。
·沟道122、142的深度延伸最大为第二掺杂渗透深度100的百分之90，最小为百分之50。在渗透深度为20μm时，沟道的深度在10μm到18μm之间。
·场环14的第二掺杂的区域在表面处优选的浓度为1015至1016cm-3。
·对应的场环14的沟道142的侧面延伸与深度延伸之比为1:3至3:1。
图5示出在本发明的第二种方法的框架内用于形成场环14的掺杂断面的部分步骤。在形成分别对应的场环14的沟道142以及接触区12的具有优点的沟道122后，表面10的掩膜26在其没有沟道122、142的那些区域内形成。
在下个步骤中，从第一表面10的方向上进行离子注入28。具有优点的是，在离子注入28之后再进行修复步骤，以消除在注入期间出现的晶格缺陷。
图6示出依据本发明的方法形成的功率半导体元件。各场环具有与其相应的沟道，其中每个沟道的表面基本上遵循其掺杂断面的轮廓。
具有优点的是，在第二部分面10b和场环14的沟道142的表面上还按照现有技术设置钝化层146。接触区12和第二表面100同样各自具有用于电接触的金属化层124、102。
正如从前面的说明书中所了解的那样，特别具有优点的是在制造依据本发明的功率半导体元件时，第一和第二掺杂断面120、140的渗透深度相同地形成，因为接触区12和场环结构14因此可以共同形成。但同样具有优点的是，接触区12还有场环结构14也可以不共同和同类型地形成。然后具有优点的是场环结构14的第二掺杂断面140的渗透深度可以被选择为小于或者大于接触区12的第一掺杂断面120的渗透深度。

Claims (8)

1.一种功率半导体元件，具有第一掺杂的半导体基体(2，4)，在该基体上形成并与第一掺杂的区域形成pn结的第二掺杂的带有第一掺杂断面(120)的接触区(12)，以及带有各自的场环的第二掺杂断面(140)的第二掺杂的场环结构(14)，其中接触区(12)和场环结构(14)设置在基体的第一表面(10)分别对应的第一部分面(10a)和第二部分面(10b)上并延伸到基体的体积内，以及其中场环结构(14)的基体(2，4)具有与各自场环对应的沟道形间隙(142)，其表面基本上遵循对应的掺杂断面(140)的轮廓。
2.按权利要求1所述的功率半导体元件，其中第一掺杂断面(120)和第二掺杂断面(140)的渗透深度相同。
3.按权利要求1所述的功率半导体元件，其中第二掺杂断面(140)的渗透深度小于或者大于第一掺杂断面(120)的渗透深度。
4.按权利要求1所述的功率半导体元件，其中包含沟道形间隙(142)的第二部分面(10b)用钝化层(146)来覆盖。
5.按权利要求1所述的功率半导体元件，其中各自的沟道(142)的侧面延伸与各自深度延伸之比为1:3至3:1。
6.一种用于制造按权利要求1至5之一所述功率半导体元件的方法，其特征在于用于形成场形结构的方法步骤：
·在功率半导体元件的表面(10)的第二部分面(10b)处在以后要形成场环的区域内适当形成多个沟道(142)；
·在不形成沟道(142)的那些区域内对功率半导体元件的表面(10)的第一部分面(10a)进行掩膜涂覆(26)；
·第二掺杂的第二掺杂断面(140)从第一表面(10)出发在沟道(142)的区域内产生并由此形成场环结构(14)；
·完全钝化(146)第一部分面(10a)，并从而完全钝化场环的沟道。
7.按权利要求6所述的方法，其中与在第一部分面(10a)的区域内形成场环的各方法步骤同时地形成沟道(122)并随后形成其掺杂断面(120)，从而产生pn结并由此产生接触区(12)。
8.按权利要求6所述的方法，其中场环的掺杂断面(140)的产生借助离子注入(28)进行。
CN2008101547886A 2007-12-21 2008-12-19 具有沟道形场环结构的功率半导体元件 Expired - Fee Related CN101483195B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007062305.6 2007-12-21
DE102007062305A DE102007062305B3 (de) 2007-12-21 2007-12-21 Leistungshalbleiterbauelement mit grabenförmiger Feldringstruktur und Herstellungsverfahren hierzu

Publications (2)

Publication Number Publication Date
CN101483195A true CN101483195A (zh) 2009-07-15
CN101483195B CN101483195B (zh) 2013-05-08

Family

ID=40430192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101547886A Expired - Fee Related CN101483195B (zh) 2007-12-21 2008-12-19 具有沟道形场环结构的功率半导体元件

Country Status (5)

Country Link
US (1) US7821028B2 (zh)
EP (1) EP2073273B1 (zh)
JP (1) JP2009152609A (zh)
CN (1) CN101483195B (zh)
DE (1) DE102007062305B3 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290433A (zh) * 2010-06-18 2011-12-21 赛米控电子股份有限公司 具有两级掺杂曲线的功率半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103299425B (zh) 2011-01-14 2016-02-24 三菱电机株式会社 半导体装置的制造方法
JP5687078B2 (ja) * 2011-01-28 2015-03-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
US11158703B2 (en) * 2019-06-05 2021-10-26 Microchip Technology Inc. Space efficient high-voltage termination and process for fabricating same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124260A (en) * 1979-03-20 1980-09-25 Toshiba Corp Method of fabricating high withstand voltage semiconductor device
JPS5975658A (ja) * 1982-10-25 1984-04-28 Nec Corp 高耐圧半導体装置
JPH01272151A (ja) * 1988-04-25 1989-10-31 Matsushita Electric Works Ltd ガードリングを有する半導体素子及びその製造方法
JPH065841A (ja) * 1992-06-19 1994-01-14 Fuji Electric Co Ltd 半導体素子の製造方法
JPH11112005A (ja) * 1997-10-01 1999-04-23 Ngk Insulators Ltd 半導体装置
DE10047152B4 (de) 2000-09-22 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Hochvolt-Diode und Verfahren zu deren Herstellung
CN1181560C (zh) * 2003-04-17 2004-12-22 苏州固锝电子股份有限公司 高承受力二极管
JP2005019602A (ja) * 2003-06-25 2005-01-20 Sanken Electric Co Ltd 半導体素子及びその製法
DE102004012884B4 (de) * 2004-03-16 2011-07-21 IXYS Semiconductor GmbH, 68623 Leistungs-Halbleiterbauelement in Planartechnik
JP2005340528A (ja) * 2004-05-27 2005-12-08 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2006210667A (ja) 2005-01-28 2006-08-10 Mitsubishi Electric Corp 半導体装置
DE102006055151B4 (de) * 2006-11-22 2011-05-12 Infineon Technologies Austria Ag Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung
JP5286706B2 (ja) * 2007-07-10 2013-09-11 三菱電機株式会社 電力用半導体装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290433A (zh) * 2010-06-18 2011-12-21 赛米控电子股份有限公司 具有两级掺杂曲线的功率半导体器件
CN102290433B (zh) * 2010-06-18 2016-04-13 赛米控电子股份有限公司 具有两级掺杂曲线的功率半导体器件

Also Published As

Publication number Publication date
US7821028B2 (en) 2010-10-26
CN101483195B (zh) 2013-05-08
JP2009152609A (ja) 2009-07-09
US20090179224A1 (en) 2009-07-16
EP2073273B1 (de) 2015-09-16
EP2073273A1 (de) 2009-06-24
DE102007062305B3 (de) 2009-05-28

Similar Documents

Publication Publication Date Title
US9721945B2 (en) Semiconductor device with IGBT and diode
JP6428945B2 (ja) 半導体装置および半導体装置の製造方法
JPWO2016204227A1 (ja) 半導体装置および半導体装置の製造方法
CN103918078B (zh) 半导体装置及其制造方法
CN103828058A (zh) 包括垂直半导体元件的半导体器件
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US8895418B2 (en) Semiconductor device and method for producing a semiconductor device
CN102760754B (zh) 耗尽型vdmos及其制造方法
CN106537603A (zh) 半导体装置和半导体装置的制造方法
DE102011005691A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
CN105845713A (zh) 半导体装置
CN101483195A (zh) 具有沟道形场环结构的功率半导体元件
CN105874603A (zh) 碳化硅半导体装置及其制造方法
CN102856194B (zh) 制造反向阻断绝缘栅双极晶体管的方法
CN102723353A (zh) 高压功率ldmos器件及其制造方法
CN103367398B (zh) 终端保护环及其制造方法
CN101800247A (zh) 一种可提高击穿电压的ldmos器件及其制造方法
CN111146294B (zh) 肖特基二极管及其制备方法
CN104282762A (zh) 射频横向双扩散场效应晶体管及其制作方法
TW201923974A (zh) 用於具有快速切換能力的電荷平衡半導體功率裝置之系統和方法
CN109119458A (zh) 隔离结构及工艺方法
CN104716039A (zh) 提高igbt性能的先进背面工艺制作方法
CN103123935A (zh) Nldmos器件及其制造方法
CN107039243B (zh) 超结器件及其制造方法
CN104979214A (zh) 一种超结结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130508

Termination date: 20191219