JPS5975658A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPS5975658A JPS5975658A JP18702182A JP18702182A JPS5975658A JP S5975658 A JPS5975658 A JP S5975658A JP 18702182 A JP18702182 A JP 18702182A JP 18702182 A JP18702182 A JP 18702182A JP S5975658 A JPS5975658 A JP S5975658A
- Authority
- JP
- Japan
- Prior art keywords
- floating
- diffusion
- rings
- curvature
- withstand voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000015556 catabolic process Effects 0.000 claims description 3
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 230000000873 masking effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 13
- 239000008188 pellet Substances 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の属する分野
本発明は高耐圧半導体装置に係り、特にブレーナ接合に
よシ形成される高側圧トランジスタ又はザイリスタ、ト
ライブックに関する。
よシ形成される高側圧トランジスタ又はザイリスタ、ト
ライブックに関する。
（２）従来技術の欣１明
従来のプレーナ形高耐圧半導体素子に於て、フローティ
ングリングを有するＮＰＮ ）ランジスタの断面図を第
１図に、平凹図を第２図にフローティンクリング付近の
空乏層の延びを第３図に示す。
ングリングを有するＮＰＮ ）ランジスタの断面図を第
１図に、平凹図を第２図にフローティンクリング付近の
空乏層の延びを第３図に示す。
一般にクレープ−接合において電界強度は接合の曲部に
集中し降伏１Ｒ圧は平面接合に比べて大きく低下する。
集中し降伏１Ｒ圧は平面接合に比べて大きく低下する。
これは接合の曲部の曲率の大きさに左右され接合曲部の
曲率が大きい方がその部分での１！醒強度が弱められ、
反対に小さければ集中しやすい為である。そこで一般的
には第１図の様にフローティンクリングを入れることに
よシ耐圧を向上させることができる。つまシ第３図に示
すようにこの構造に於て点Ｘに生ずる電界強度の集中を
フローティンクリング人を導入することにより減少でき
るためである。又第３図に示しである第２のフローティ
ングリングも点Ｙに生ず′る電界強度を低下させる働き
を持っている。この様に全印加電圧の７０−ティングリ
ングの各々に分圧することによシ接合部の電界強度を弱
め耐圧を向上させることができる。しかしながら、従来
のフローティンクリング２は第３図で示すＸ部での電界
強度が点Ｙ。
曲率が大きい方がその部分での１！醒強度が弱められ、
反対に小さければ集中しやすい為である。そこで一般的
には第１図の様にフローティンクリングを入れることに
よシ耐圧を向上させることができる。つまシ第３図に示
すようにこの構造に於て点Ｘに生ずる電界強度の集中を
フローティンクリング人を導入することにより減少でき
るためである。又第３図に示しである第２のフローティ
ングリングも点Ｙに生ず′る電界強度を低下させる働き
を持っている。この様に全印加電圧の７０−ティングリ
ングの各々に分圧することによシ接合部の電界強度を弱
め耐圧を向上させることができる。しかしながら、従来
のフローティンクリング２は第３図で示すＸ部での電界
強度が点Ｙ。
点Ｚのそれよシも強く、点Ｘ部分での電界強度を他の点
Ｙ２点Ｚよシ相対的に弱める事はできなかった。しかし
実際には特に強い電界強度の集中する点Ｘ部でよシ効果
的に７０−ティングリングの電界集中抑制効果を働かせ
なければならない。
Ｙ２点Ｚよシ相対的に弱める事はできなかった。しかし
実際には特に強い電界強度の集中する点Ｘ部でよシ効果
的に７０−ティングリングの電界集中抑制効果を働かせ
なければならない。
ブレーナ接合による半導体装置において剛圧値は接合曲
部の曲率に影響される。その為従来は深い接合によシ耐
圧特性を向上させていた。
部の曲率に影響される。その為従来は深い接合によシ耐
圧特性を向上させていた。
従来のフローティングリングを用いる場合も主接合曲部
での電界集中を他の７０−ティング曲部の電界強度と比
べて弱めることは困難であった。
での電界集中を他の７０−ティング曲部の電界強度と比
べて弱めることは困難であった。
（３）発明の目的
本発明の目的は、かかる従来の欠点のない高耐圧な半導
体装置を提供することにある・。
体装置を提供することにある・。
（４）発明の構成
本発明の特徴は、−導筒型の半導体基板の少なくとも１
方の而にプレーナ拡散によシ形成される逆導電型の第１
および第２の拡散層とこの拡散層の少なくとも一方に一
導電型の第３の拡散層をもつＰＮＰ又はＮＰＮの３層構
造あるいはＰＮＰＮ、ＮＰＮＰの４層構造の第１と第２
の拡散層の各々に隣接してこれらの拡散領域をとシ囲み
これらと同導電型を有する複数個の第４及び第５の拡散
層をもち第４及び第５の少なくとも一組の拡散層の深さ
が第１の拡散層のそれらよシも深くかつ拡散層の曲率が
他のそれよシも大きい高耐圧半導体装置にある。
方の而にプレーナ拡散によシ形成される逆導電型の第１
および第２の拡散層とこの拡散層の少なくとも一方に一
導電型の第３の拡散層をもつＰＮＰ又はＮＰＮの３層構
造あるいはＰＮＰＮ、ＮＰＮＰの４層構造の第１と第２
の拡散層の各々に隣接してこれらの拡散領域をとシ囲み
これらと同導電型を有する複数個の第４及び第５の拡散
層をもち第４及び第５の少なくとも一組の拡散層の深さ
が第１の拡散層のそれらよシも深くかつ拡散層の曲率が
他のそれよシも大きい高耐圧半導体装置にある。
本発明は第一拡散層と同等あるいは１回の拡散工程を追
加する事によシ前記電界強度を弱め耐圧値を格段に向上
する事ができる。
加する事によシ前記電界強度を弱め耐圧値を格段に向上
する事ができる。
（５）実施例
以下、図面を用いて本発明の一実施例を説明する。第４
図は本発明実施例であり１はＮ型基板、２はＰ型ベース
層、３はＮ型エミッタ厖、・、４．５はＰ型フローティ
ングリング、６はエツチングして除去した部分である。
図は本発明実施例であり１はＮ型基板、２はＰ型ベース
層、３はＮ型エミッタ厖、・、４．５はＰ型フローティ
ングリング、６はエツチングして除去した部分である。
先づＮ型基板を酸化し酸化膜でマスキングする。ことで
第４図６に示す部分を取り除く為エツチングを実施する
。次にフローティングリング部とＰベース部のマスキン
グを施してフローティング部分およびＰベース層を拡散
形成する。次に再び酸化し酸化膜でマスキングしてＮエ
ミッタ部３を形成する。
第４図６に示す部分を取り除く為エツチングを実施する
。次にフローティングリング部とＰベース部のマスキン
グを施してフローティング部分およびＰベース層を拡散
形成する。次に再び酸化し酸化膜でマスキングしてＮエ
ミッタ部３を形成する。
この様にして第４図の様に第１のフローティング部がＰ
ベース層よシ深くかつ曲率の大きい構造を実現し得る。
ベース層よシ深くかつ曲率の大きい構造を実現し得る。
つｔｂ他のフローティングリンクとまったく同じ拡散を
行なっていながらそのフローティングリングの内の１つ
あるいは複ｉ 個のフローティングリングの曲率を太き
くしかつ他の７０−ティングリングよシも接合を深くす
る事ができた。これによシ第３図点Ｘに対応する部分Ｘ
′の電界集中は大＋１］に抑制され従来のフローティン
グ構造により得られる耐圧特性に比べ格段の向上が得ら
れる。
行なっていながらそのフローティングリングの内の１つ
あるいは複ｉ 個のフローティングリングの曲率を太き
くしかつ他の７０−ティングリングよシも接合を深くす
る事ができた。これによシ第３図点Ｘに対応する部分Ｘ
′の電界集中は大＋１］に抑制され従来のフローティン
グ構造により得られる耐圧特性に比べ格段の向上が得ら
れる。
（６）効果の説明
本発明によりＰベース層の接合、表面濃度等を変更する
事なく任意のフローティング部の接合を深くしかつ曲率
を小さくすることによ、Ｄｔｌ圧特性の向上を計ること
ができた。従来技術においてはフローティングを深くす
るために長時間拡散したシ、曲率を大きくとる為にフロ
ーティンクリングの巾を広くせざるをえずベレット面積
に占める割合が大きかっだが、本発明の方法をとる事に
より容易にフローティングリングの接合を深くしかつそ
れの曲率を大きくする事にかでき他の特性に影響ｆｉＩ
えずに耐圧特性のみ向上させる事ができる。
事なく任意のフローティング部の接合を深くしかつ曲率
を小さくすることによ、Ｄｔｌ圧特性の向上を計ること
ができた。従来技術においてはフローティングを深くす
るために長時間拡散したシ、曲率を大きくとる為にフロ
ーティンクリングの巾を広くせざるをえずベレット面積
に占める割合が大きかっだが、本発明の方法をとる事に
より容易にフローティングリングの接合を深くしかつそ
れの曲率を大きくする事にかでき他の特性に影響ｆｉＩ
えずに耐圧特性のみ向上させる事ができる。
第１図は従来のフィールドリングを有するを示す断面図
、第４図は本発明実施例によるベレット断巾１図である
。 なお図において、１・・・・・・Ｎ型基板、２・・・・
・Ｐ型ベース層、３・・・・・・Ｎ型エミツタ層、４．
５・・・ Ｐ型フローティングリング、６・・・ エツ
チングによシ除去した部分、である。
、第４図は本発明実施例によるベレット断巾１図である
。 なお図において、１・・・・・・Ｎ型基板、２・・・・
・Ｐ型ベース層、３・・・・・・Ｎ型エミツタ層、４．
５・・・ Ｐ型フローティングリング、６・・・ エツ
チングによシ除去した部分、である。
Claims (1)
- １つの導電型をもつ半導体基板の少なくとも１方の血に
プレーナ拡散により形成される前記導電型と逆の４１ｂ
、型を有する第１および第２の拡散層とこの拡散層の少
なくとも一方にこの導電型と反対の導霜、型全有する第
３の拡散層をもつＰＮＰ又はＮＰＮの３層構造あるいは
ＰＮＰＮ、ＮＰＮＰの４層構造の第１と第２の拡散層の
各々に隣接してこれらの拡散領域をとり囲みこれらと同
導％ｆ型を有する複数個の第４及び第５の拡散Ｎをもち
第４及び第５の少なくとも一組の拡散層の深さが第１の
拡散層のそれらよりも深くかつ拡散層の曲率が他のそれ
よりも大きいことを特徴とする高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18702182A JPS5975658A (ja) | 1982-10-25 | 1982-10-25 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18702182A JPS5975658A (ja) | 1982-10-25 | 1982-10-25 | 高耐圧半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5975658A true JPS5975658A (ja) | 1984-04-28 |
Family
ID=16198803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18702182A Pending JPS5975658A (ja) | 1982-10-25 | 1982-10-25 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5975658A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4893162A (en) * | 1986-07-09 | 1990-01-09 | U.S. Philips Corp. | Integrated semiconductor arrangement of the coupling type between a photodetector and a light waveguide |
| DE102004040523A1 (de) * | 2004-08-20 | 2006-02-23 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Verfahren zur Herstellung von Feldringen |
| DE102007062305B3 (de) * | 2007-12-21 | 2009-05-28 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit grabenförmiger Feldringstruktur und Herstellungsverfahren hierzu |
-
1982
- 1982-10-25 JP JP18702182A patent/JPS5975658A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4893162A (en) * | 1986-07-09 | 1990-01-09 | U.S. Philips Corp. | Integrated semiconductor arrangement of the coupling type between a photodetector and a light waveguide |
| DE102004040523A1 (de) * | 2004-08-20 | 2006-02-23 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Verfahren zur Herstellung von Feldringen |
| US7268079B2 (en) | 2004-08-20 | 2007-09-11 | Infineon Technologies Ag | Method for fabricating a semiconductor having a field zone |
| DE102004040523B4 (de) * | 2004-08-20 | 2008-10-02 | Infineon Technologies Ag | Verfahren zur Herstellung von Feldringen |
| DE102007062305B3 (de) * | 2007-12-21 | 2009-05-28 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit grabenförmiger Feldringstruktur und Herstellungsverfahren hierzu |
| EP2073273A1 (de) | 2007-12-21 | 2009-06-24 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Leistungsdiode mit grabenförmiger Feldringstruktur |
| US7821028B2 (en) | 2007-12-21 | 2010-10-26 | Semikron Elektronik Gmbh & Co. Kg | Power semiconductor component with trench-type field ring structure |
| EP2073273B1 (de) * | 2007-12-21 | 2015-09-16 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Leistungsdiode mit grabenförmiger Feldringstruktur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002158348A (ja) | 半導体装置 | |
| JPS5975658A (ja) | 高耐圧半導体装置 | |
| JPS582457B2 (ja) | ハンドウタイシユウセキカイロソウチ オヨビ ソノセイゾウホウホウ | |
| JPS6258678A (ja) | トランジスタ | |
| JPH0821553B2 (ja) | 多重拡散方法 | |
| JPS59193064A (ja) | 高耐圧縦型トランジスタ装置 | |
| KR800000887B1 (ko) | 반도체 장치의 제조방법 | |
| JPS61199654A (ja) | 相補型ｍｏｓ集積回路 | |
| JPH0525250Y2 (ja) | ||
| GB1069467A (en) | Improvements in and relating to methods of masking | |
| JPS6031107B2 (ja) | 半導体集積回路装置 | |
| JPH0567737A (ja) | 入力保護回路を具えた半導体装置及びその製造方法 | |
| KR20040070692A (ko) | 정전기 방전 보호소자로 사용될 반도체 소자의제조방법 | |
| JPS63200560A (ja) | Ｃｍｏｓ型半導体装置 | |
| JPH08213407A (ja) | 半導体装置 | |
| JPS60776B2 (ja) | 半導体装置 | |
| JPS6334973A (ja) | 半導体装置 | |
| JPS61251083A (ja) | 半導体装置 | |
| JPH061814B2 (ja) | 半導体装置 | |
| JPS6222476A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS62112379A (ja) | 半導体装置 | |
| JPS6229159A (ja) | 半導体装置 | |
| JPH0555481A (ja) | 半導体装置の製造方法 | |
| JPS61206264A (ja) | 半導体装置 | |
| JPH02250377A (ja) | 半導体装置 |