CN1181560C - 高承受力二极管 - Google Patents
高承受力二极管 Download PDFInfo
- Publication number
- CN1181560C CN1181560C CNB031132499A CN03113249A CN1181560C CN 1181560 C CN1181560 C CN 1181560C CN B031132499 A CNB031132499 A CN B031132499A CN 03113249 A CN03113249 A CN 03113249A CN 1181560 C CN1181560 C CN 1181560C
- Authority
- CN
- China
- Prior art keywords
- diode
- diffusion
- guard ring
- present
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种高承受力二极管,由P-N结形成,其中扩散结边缘设有扩散形成的保护环结构,其特征在于:保护环表面呈凹形环结构,凹形环结构内面的两个侧壁面呈凹形,在凹形面内通过扩散形成扩散层,以此构成凹形保护环结构。本发明的特点是:1.保护环在拐角处扩散层的曲率变大,电流集中度得到缓和,因此大大提高了二极管承受超额电流的能力;2.可以进一步减小保护环所占面积,使芯片更趋小型化。
Description
技术领域
本发明涉及一种半导体器件中的二极管,特别涉及P-N结深度浅的二极管及金属肖特基势垒(Shottky Barrier)二极管,进一步说这里所指的二极管包括肖特基二极管、稳压二极管、瞬变电压抑制二极管、开关二极管以及高速和超高速反向恢复二极管。
背景技术
对于二极管来说,其承受电流、电压瞬间冲击的能力是有限的。为了提高二极管承受超额电流的能力,以往现有技术中采用了保护环的措施,即在二极管衬底上的扩散结面边缘扩散出一保护环,比如中国专利CN1328346A公开了一种保护二极管。象稳压二极管和肖特基二极管那样,如同电容负载连接在二极管的应用电子线路上,当电源开关ON接通瞬间,该二极管将承受超额电流。为了使二极管保持充分的承受能力设置保护环是必需的。
一直以来,保护环在上述状况下所起的作用是显著的,而保护环技术也是众所周知的。图1是以往扩散结二极管的结构示意图,图中有保护环结构,其中:1为氧化膜;2为扩散出来的保护环;11为扩散结面;4为衬底,一般为单晶硅。图2是肖特基二极管的情形。其中:1为氧化膜;2为扩散出来的保护环;5为带有肖特基势垒的金属层;4为衬底,一般为单晶硅。图3是以往保护环的局部放大图,其中:1为氧化膜;2为扩散出来的保护环;6为保护环的扩散端部,可以看到有棱有角;4为衬底,一般为单晶硅。
可是,为了满足最终应用产品的多功能的需要,即便是功能复杂的芯片,也要求其小面积化,电源芯片也不例外。然而,如上所述,接通电源开关时瞬间流入的巨大的超额电流,不仅要求二极管要有承受强电流能力,而且要反复承受开关(ON/OFF)动作。为了充分保证长期工作的可靠性,保护环成了这类二极管不可缺少的必要结构。但很久以来,随着半导体器件不断朝小型化方向发展,相对于芯片来说,保护环所占的面积也必然地大起来,即芯片整体逐渐小型化,而保护环则为保证其效果,无法冒着非常大的风险来做到小型化。另外,以往的保护环是由扩散结边缘的环形平面直接向下扩散所形成,因此保护环的扩散层底部两侧均有棱角,尤其是棱角过渡曲率小,在受到瞬间超额电流冲击时棱角处电场容易集中,导致二极管击穿,所以这种保护环结构承受超额电流的能力较差。
另外,虽然日本专利JP平5-206264A公开了一种在半导体基底上形成保护环的方法,但一方面这种保护环应用在晶闸管上,另一方面由于这种凹形保护环的两个侧壁为平面,通过扩散形成的扩散层,中棱角过渡曲率仍较小,受到瞬间超额电流冲击时电场容易集中,导致二极管击穿。
发明内容
本发明的目的是提供一种高承受力二极管,这种二极管并非否定上述保护环结构在二极管中的必要性,而是在充分保留保护环结构和功能的同时,成功地将保护环结构做到小型化,以缩小保护环所占面积,同时通过改善保护环的结构来进一步提高二极管的承受能力。
为达到上述目的,本发明在结构方面采用的技术方案是:一种高承受力二极管,由P-N结形成,其中扩散结边缘设有扩散形成的保护环结构,保护环表面呈凹形环结构,凹形环结构内面的两个侧壁面呈凹形,在凹形面内通过扩散形成扩散层,以此构成凹形保护环结构。
上述技术方案的有关内容和变化解释如下:
1、上述方案中,为了缩小保护环所占面积,可以将凹形保护环的宽度控制在50μm以下为最佳(当然宽度不能为零,一般情况下最小为3μm)。
2、上述方案中,保护环的凹形内面的扩散深度控制在10μm以下为最佳(当然扩散深度不能为零,一般情况下最小为0.5μm)。
3、上述方案中,如果二极管的扩散结边缘设有若干个保护环,将每个保护环表面都加工成凹形环结构,并在凹形面内通过扩散形成扩散层。
4、加工上述方案中的保护环,可以先采用等离子腐蚀方法或/和化学药品腐蚀方法加工成两个侧壁面呈凹形的凹形环,然后通过扩散工艺在凹形内表层形成扩散层。其中,第一种是采用等离子腐蚀方法加工;第二种是采用化学药品腐蚀方法加工,化学药品包括硝酸、氢氟酸以及醋酸;第三种是采用等离子腐蚀与化学药品腐蚀组合的方法加工。
本发明提高保护环承受超额电流能力的原理说明如下:
图17是以往二极管制造过程中最早的平面保护环。图18是以往主流二极管结的形成图。图19是图18的实际扩散断面图。图20是没有保护环的情况,可以看到扩散边缘底部有棱角。
图21和图22分别是图19和图20附加电压时电力线示意图。按照电磁学原理,电力线是往电位分布倾斜度大的地方集中起来的,从几何学的形状来看,集中到尖角部位。换言之,尖角部位的电流密度大,所以随着过剩电流的流入,该尖角部,也就是扩散边缘部就被破坏。因此以往二极管由于保护环底部两角处的曲率较小,在承受瞬间超额电流时容易产生电流集中,而没有保护环的二极管,由于扩散边缘底部有棱角,更容易造成电流集中,导致二极管被击穿。
根据上述原理,本发明如图23所示,拐角部分是横方向的扩散大,曲率是横方向和纵方向(扩散的深度方向)的矢量之和,所以拐角部的曲率就大,电位倾斜度小,电力线的集中变弱,电流集中变得缓和,因此对瞬间超额电流的承受能力强大。
本发明可以使芯片更趋小型化的原理说明如下:
由于以往二极管的保护能力较差,为了保证保护环在承受瞬间超额电流方面的效果,无法冒着非常大的风险来做到小型化。而本发明通过保护环结构的改进大大提高了承受瞬间超额电流的能力,因此可以减小保护环所占面积,在保证承受能力的同时使芯片更趋小型化。
附图说明
图1为以往扩散结二极管结构示意图。
图2为以往肖特基二极管结构示意图。
图3为以往二极管保护环局部放大图。
图4为二极管结构之实例,图中保护环部位加工成凹形断面,其中1为氧化膜;7为凹进部位;4为单晶硅衬底。
图5为二极管结构之实例,图中表示了保护环扩散层分布图,该扩散层是在加工成凹形的保护环部位上,将杂质,比如硼,热扩散而成,其中1为氧化膜;7为硅衬底上加工成凹形的部分;2为经过硼热扩散的保护环扩散层的硼分布图;4为硅单晶;6为硼分布边缘端部,与图3中的相应部位6相比,可以看出呈圆弧形状。
图6为稳压二极管的适用例结构示意图,图中1为氧化膜;2为保护环扩散层;4为硅衬底;8为电极金属。
图7为肖特基二极管的适用例结构示意图,图中1为氧化膜;2为保护环扩散层;4为硅衬底;5为形成肖特基势垒的金属;8为电极金属。
图8为高耐压高速反向恢复二极管适用例结构示意图,图中1为氧化膜;2为保护环扩散层;4为硅衬底;8为电极金属;9为高速扩散层。
图9为利用等离子技术,通过腐蚀气体四氟化碳(CF4)方式,把硅底衬腐蚀(干式腐蚀)而形成凹形保护环的断面放大图,图中1是防止腐蚀的腐蚀掩蔽,也就是氧化膜;7为被腐蚀的硅衬底的断面,也就是凹形部分;4为硅衬底。
图10为利用化学药品硝酸、氢氟酸、醋酸(HNO3,HF,CH3COOH),通过化学反应方式,把硅衬底腐蚀(湿式腐蚀)形成的断面放大图,图中1为防止腐蚀的腐蚀掩蔽,也就是氧化膜;7为被腐蚀的硅衬底的断面,也就是凹形部分。本图中3-1部位及3-2部位与图9相比较,形成完全不同的曲率。
图11为在采用干式方法形成的凹部里的杂质堆积物示意图,在这种情况下10表示的杂质堆积物就是含有硼的玻璃(BSG)层;1为腐蚀掩蔽;4为硅衬底。
图12为图11做热处理时的状况。比如在1000℃下处理时的杂质堆积物10,即硼成分从BSG往硅衬底4扩散的示意图。在这里需注意的是,凹形内壁在硼扩散时,与以往不同的是两侧有朝3-1及3-2方向的硼存在,这就是本发明的要点所在。3-3方向则与以往的结构相同。本发明在扩散过程中3-1、3-2、3-3各方向同时进行,所以4-1及4-2方面也有活跃的硼扩散。
图13为图12做热处理后扩散层分布图。比如1000℃下处理过后,从BSG硼扩散到硅衬底4的模样。图中1为氧化膜,在硼扩散和腐蚀成凹形过程中起到掩蔽作用;10为堆积下来的BSG,也就是硼的扩散源;3-1至3-3为经过热处理而扩散的硼层;4-1、4-2部分是横方向,即3-1和3-2方向、以及竖方向的3-3方向矢量之和的方向,也就是4-1和4-2部位的扩散模样。可以看到形成了非常大的曲率。
图14为在化学药品反应形成凹形的情况(见图10),做热处理后扩散层分布图。此情况下可以看到腐蚀断面已经形成曲率。图中的各标号与图13相同,但4-1及4-2中的曲率,比等离子技术所形成的凹形处的扩散面4-1及4-2的曲率明显大。其理由是硅衬底在腐蚀时已经形成曲率。
这还说明,获得相同曲率的情况下,若采用化学腐蚀方式要比采用等离子腐蚀方式更加浅的凹形就可以形成相同的曲率,而且保护环的宽度也更加窄。
图15和图16分别为按照以往的技术来同样地做杂质堆积、热扩散的说明图。图15中1为作为扩散掩蔽的氧化膜;10为硼的扩散源BSG;3是硼向硅底衬扩散的方向;4为硅衬底。图16为图15的热处理后(比如1000℃处理),硼在硅衬底内扩散的状态图。此时扩散源,即BSG不在凹状的内壁部位,所以起初不会发生横方向的扩散,即开始时是往下面方向扩散。然后慢慢地向横方向扩散,因横方向的扩散矢量小,因而4-1及4-2部位的曲率非常小。
图17为以往二极管制造过程中形成的保护环部分示意图。
图18为以往主流二极管结的形成图。
图19为图18的实际扩散断面图。
图20为没有保护环时的状况图。
图21和图22分别为图19和图20附加电压时电流的流向示意图。
图23为本发明附加电压时电流的流向示意图。
图24为试验线路图。
图25为本发明比较例与实施例一和实施例二的试验结果对照图,图中“○”表示比较例中二极管的破坏情况;“△”表示实施例一中二极管的破坏情况;“□”表示实施例二中二极管的破坏情况。
具体实施方式
下面结合附图、比较例及实施例对本发明作进一步描述:
比较例一(该比较例中保护环按以往现有技术进行制作):将电阻率0.002Ω.cm的N型硅衬底的表面研磨成镜面,清洗,然后在1000℃的水蒸气中氧化处理3小时,所获得的氧化膜厚度为7000(埃)。在这个表面上作通常的光刻处理,制作直径为150μm、宽为40μm且没有氧化膜的环状图形,把它作为保护环。
然后将三氯化硼作为硼源,在1150℃下扩散处理15分钟。之后将剩余的硼硅玻璃用氢氟酸去除。接着在1200℃下热处理1小时,加深扩散。而且此后同样进行光刻处理,除去残留在中心的氧化层,此处用三氯化硼源进行1000℃15分钟扩散处理,此后用氢氟酸除去过剩的硼硅玻璃(BSG),然后进行1000℃1小时的热处理,使扩散深度加深。再次同温度下进行2小时的氧化膜形成。在这里直径130μm的孔,与上述同样地做光刻处理,制作圆状图形。在这表面加上2μm厚度的铝蒸发膜作为电极。再一次与先前同样地做光刻处理,形成直径为150μm的圆状电极而成为二极管。
比较例二:将电阻率0.002Ω.cm的N型硅衬底的表面研磨成镜面,清洗,然后在1000℃的水蒸气中氧化处理3小时,所获得的氧化膜厚度为7000(埃)。在这个表面上作通常的光刻处理,制作直径为150μm、宽40μm且没有氧化膜的环状图形。接下来把剩余氧化膜作为腐蚀掩蔽,采用CF4和氢气作为腐蚀气体的主要成份,在等离子气氛中把硅衬底腐蚀至3μm深度,并将它作为凹形保护环。之后,采用与上述实施例一同样地做后道工序进行加工制成高承受力二极管。
实施例一:一种高承受力二极管,将电阻率0.002Ω.cm的N型硅衬底的表面研磨成镜面,清洗,然后在1000℃的水蒸气中氧化处理3小时,所获得的氧化膜厚为7000(埃)。在这个表面上作通常的光刻处理,制作直径为150μm、宽为40μm且没有氧化膜的环状图形。接下来把剩余氧化膜作为腐蚀掩蔽,通过硝酸(HNO3),氢氟酸(HF),醋酸(CH3COOH)为主要成份的化学液,把硅衬底腐蚀至3μm深度,并将它作为凹形保护环。之后,采用与上述实施例一同样地做后道工序进行加工制成高承受力二极管。
以下将比较例一、比较例二和实施例一进行试验并比较结果:
参见图24为试验线路图,其中B是可以自由改变附加电压的电源,C是给试验的二极管(DUT)供应过度电流的电容,SW是给试验的二极管供应电流的开关。
图25为比较例一、比较例二和实施例一的试验结果。图25是按照图24试验线路将电压由1至10依次切换,每次将开关ON/OFF来调查试验的二极管的破坏状况。
从图25中可以看到,本发明实施例与比较例一、比较例二相比,二极管对过度电流的改善效果非常大。
这还说明,本发明不仅适用于以往的防超额电流的保护环,而且表明以往芯片尺寸上有余量,通过本发明的方法芯片尺寸进一步得以缩小,获得多重效果。因此,本发明的整体效果是非常大的。
Claims (1)
1、一种高承受力二极管,由P-N结形成,其中扩散结边缘设有扩散形成的保护环结构,其特征在于:保护环表面呈凹形环结构,凹形环结构内面的两个侧壁面呈凹形,在凹形面内通过扩散形成扩散层,以此构成凹形保护环结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031132499A CN1181560C (zh) | 2003-04-17 | 2003-04-17 | 高承受力二极管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031132499A CN1181560C (zh) | 2003-04-17 | 2003-04-17 | 高承受力二极管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1444289A CN1444289A (zh) | 2003-09-24 |
CN1181560C true CN1181560C (zh) | 2004-12-22 |
Family
ID=27814676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031132499A Expired - Fee Related CN1181560C (zh) | 2003-04-17 | 2003-04-17 | 高承受力二极管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1181560C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007062305B3 (de) * | 2007-12-21 | 2009-05-28 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit grabenförmiger Feldringstruktur und Herstellungsverfahren hierzu |
JP2011204935A (ja) * | 2010-03-26 | 2011-10-13 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
CN104952936A (zh) * | 2014-03-25 | 2015-09-30 | 国家电网公司 | 一种快速恢复二极管及其制造方法 |
CN104269444B (zh) * | 2014-10-11 | 2017-10-17 | 丽晶美能(北京)电子技术有限公司 | 快恢复二极管及快恢复二极管的制作方法 |
-
2003
- 2003-04-17 CN CNB031132499A patent/CN1181560C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1444289A (zh) | 2003-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101042422B1 (ko) | 메사형 반도체 장치 및 그 제조 방법 | |
JP2001185727A (ja) | 半導体装置およびその製造方法 | |
CN100361281C (zh) | 半导体平台工艺 | |
JP4747260B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
CN1181560C (zh) | 高承受力二极管 | |
CN110061066B (zh) | 一种浅沟槽的电极同侧二极管芯片的制造工艺 | |
CA1181533A (en) | Semiconductor devices and their manufacture | |
JPS5933272B2 (ja) | 半導体装置 | |
CN1612320A (zh) | 光半导体集成电路装置的制造方法 | |
JP5074093B2 (ja) | 半導体装置及びその製造方法 | |
JP3521648B2 (ja) | 半導体装置の製造方法 | |
JP2002368231A (ja) | 半導体装置及びその製造方法 | |
CN114999914A (zh) | 一种提高抗二次击穿耐量的功率晶体管的制作方法 | |
JP2003115596A (ja) | 半導体装置 | |
JPS61285766A (ja) | 半導体装置の製造方法 | |
US3270255A (en) | Silicon rectifying junction structures for electric power and process of production thereof | |
US20240178327A1 (en) | Semiconductor device | |
CN117497603B (zh) | 一种具有低反向恢复电荷的ac-sj mos及制备方法 | |
JPH07118534B2 (ja) | 半導体装置の製造方法 | |
US20060097280A1 (en) | Semiconductor diode and method for the production thereof | |
JPH07273313A (ja) | 陽極側ゲッタリングを有する半導体デバイス | |
JP4747261B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
US5550392A (en) | Semiconductor switching devices | |
JP2547468B2 (ja) | 半導体装置およびその製造方法 | |
Choi | Enhancement of breakdown voltages of Schottky diodes with a tapered window |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041222 Termination date: 20150417 |
|
EXPY | Termination of patent right or utility model |