CN104269444B - 快恢复二极管及快恢复二极管的制作方法 - Google Patents
快恢复二极管及快恢复二极管的制作方法 Download PDFInfo
- Publication number
- CN104269444B CN104269444B CN201410535524.0A CN201410535524A CN104269444B CN 104269444 B CN104269444 B CN 104269444B CN 201410535524 A CN201410535524 A CN 201410535524A CN 104269444 B CN104269444 B CN 104269444B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- matrix
- doping knot
- fast recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 57
- 238000002360 preparation method Methods 0.000 title claims abstract description 30
- 239000011159 matrix material Substances 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种快恢复二极管及快恢复二极管的制作方法。该快恢复二极管包括：具有凹槽的基体；掺杂结层，设置于基体中，且掺杂结层围绕凹槽的全部内表面设置，掺杂结层的导电类型与基体的导电类型相反；以及金属层，设置于凹槽中以及基体的表面上，且金属层与掺杂结层相连。本发明通过在基体中设置围绕凹槽的全部内表面的掺杂结层，从而使得金属层与掺杂结层之间形成良好地接触，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层接触产生的漏电流。同时，具有上述结构的快恢复二极管还能避免凹槽边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种快恢复二极管及快恢复二极管的制作方法。
背景技术
快恢复二极管(FRED)是一种具有开关特性好、反向恢复时间短等特点的半导体二极管，主要应用于开关电源、PWM脉宽调制器、变频器等电子电路中，作为高频整流二极管、续流二极管或阻尼二极管使用。快恢复二极管是用电设备高频化(20kHZ以上)和高频设备固态化发展不可或缺的重要器件。
现有快恢复二极管通常具有平面结构或凹槽结构两种形式。如图1所示，平面结构的快恢复二极管包括基体10′，设置于基体10′中的掺杂结层20′，以及设置于掺杂结层20′和基体10′表面上的金属层30′。其中，基体10′由衬底11′和设置于衬底11′上的外延层13′组成，掺杂结层20′设置于外延层13′中；掺杂结层20′的表面和基体10′的表面齐平，且掺杂结层20′的导电类型和基体10′的导电类型相反。该快恢复二极管的芯片面积较大，在快恢复二极管的结构设计过程中难以兼顾各种参数。
图2示出了凹槽结构的快恢复二极管的剖面结构示意图。如图2所示，该快恢复二极管包括具有凹槽的基体10′，掺杂结层20′和金属层30′。其中，掺杂结层20′形成于基体10′中，且掺杂结层20′围绕凹槽的底部和部分侧部设置；基体10′由衬底11′和设置于衬底11′上的外延层13′组成，掺杂结层20′设置于外延层13′中；掺杂结层20′的导电类型与基体10′的导电类型相反。同图1所示的平面结构的快恢复二极管相比，在同等性能条件下，该快恢复二极管的面积得以缩小。
上述凹槽结构的快恢复二极管中，凹槽的侧墙(side walls)是通过干法刻蚀形成的，使其表面质量很差，而金属层与其直接接触，进而导致器件容易产生漏电流。另外，由于电导调制效应易导致凹槽边缘产生电流聚集，使得漏电流进一步增大，甚至出现可靠性的问题。针对上述问题，目前还没有有效的解决方法。
发明内容
本发明旨在提供一种快恢复二极管及快恢复二极管的制作方法，以降低快恢复二极管中的漏电流，并提高快恢复二极管的可靠性。
为此，本发明提供了一种快恢复二极管，该快恢复二极管包括：具有凹槽的基体；掺杂结层，设置于基体中，且掺杂结层围绕凹槽的全部内表面设置，掺杂结层的导电类型与基体的导电类型相反；以及金属层，设置于凹槽中以及基体的表面上，且金属层与掺杂结层相连。
进一步地，基体由衬底和设置于衬底上的外延层组成，掺杂结层设置于外延层中。
进一步地，基体的导电类型为N型，掺杂结层的导电类型为P型；或基体的导电类型为P型，掺杂结层的导电类型为N型。
同时，一种快恢复二极管的制作方法，该制作方法包括以下步骤：在基体中形成凹槽；在基体中形成围绕凹槽的全部内表面的掺杂结层，掺杂结层的导电类型与基体的导电类型相反；以及在凹槽中以及基体的表面上形成金属层。
进一步地，形成凹槽的步骤包括：在基体上形成掩膜层和光刻胶层；对光刻胶层进行光刻，以在光刻胶层中形成图形；沿光刻胶层中的图形依次刻蚀掩膜层和基体，以在基体中形成凹槽。
进一步地，基体由衬底和设置于衬底上的外延层组成；在形成凹槽的步骤中，在外延层中形成掺杂结层。
进一步地，形成掺杂结层的步骤包括：进行离子注入，以在基体中形成围绕凹槽的全部内表面的掺杂结预备层；进行热扩散，以使得掺杂结预备层扩散形成掺杂结层。
进一步地，基体的导电类型为N型时，离子注入为P型离子注入；基体的导电类型为P型时，离子注入为N型离子注入。
进一步地，在离子注入之后，去除光刻胶层和掩膜层。
本发明通过在基体中设置围绕凹槽的全部内表面的掺杂结层，从而使得金属层与掺杂结层之间形成良好地接触，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层接触产生的漏电流。同时，具有上述结构的快恢复二极管还能避免凹槽边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了现有平面结构的快恢复二极管的剖面结构示意图；
图2示出了现有凹槽结构的快恢复二极管的剖面结构示意图；
图3示出了本发明提供的快恢复二极管的剖面结构示意图；
图4示出了本发明提供的快恢复二极管的制作方法的流程示意图；
图5示出了在本发明提供的快恢复二极管的制作方法中，在基体中形成凹槽后的基体的剖面结构示意图；
图6示出了进行离子注入，以在图5所示的基体中形成围绕凹槽的全部内表面的掺杂结预备层后的基体的剖面结构示意图；
图7示出了进行热扩散，以使得图6所示的掺杂结预备层扩散形成掺杂结层后的基体的剖面结构示意图；以及
图8示出了在图7所示的凹槽中以及基体的表面上形成金属层后的基体的剖面结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
由背景技术可知，现有凹槽结构的快恢复二极管中，凹槽的侧壁是通过干法刻蚀形成的，使其表面质量很差，而金属层与其直接接触，进而导致器件容易产生漏电流。另外，由于电导调制效应易导致凹槽边缘产生电流聚集，使得漏电流进一步增大，甚至出现可靠性的问题。
本发明的发明人针对上述问题进行了研究，提出了一种快恢复二极管。如图3所示，该快恢复二极管包括：具有凹槽30的基体10；掺杂结层40，设置于基体10中，且掺杂结层40围绕凹槽30的全部内表面设置，掺杂结层40的导电类型与基体10的导电类型相反；以及金属层50，设置于凹槽30中以及基体10的表面上，且金属层50与掺杂结层40相连。
本发明通过在基体10中设置围绕凹槽30的全部内表面的掺杂结层40，从而使得金属层50与掺杂结层40之间形成良好地接触，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层50接触产生的漏电流。同时，具有上述结构的快恢复二极管还能避免凹槽30边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
下面将更详细地描述根据本发明提供的快恢复二极管的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
在一种优选的实施方式中，上述快恢复二极管包括多个凹槽30，且介质层形成于各凹槽30的侧壁上。本领域的技术人员可以通过扩展凹槽30之间的间距，使肖特基区域与pn结区域之间的面积比变大，从而获得一个较低反向恢复电荷(Qrr)、漏电流更小、恢复时间更快的器件。
上述基体10由衬底11和设置于上的外延层13组成，掺杂结层40设置于外延层13中，且掺杂结层40围绕凹槽30的全部内表面设置。当基体10的导电类型为N型时，掺杂结层40的导电类型为P型。当基体10的导电类型为P型时，掺杂结层40的导电类型为N型。掺杂结层40的尺寸可以根据实际工艺需求进行设定。
同时，一种快恢复二极管的制作方法。如图4所示，该制作方法包括以下步骤：在基体中形成凹槽；在基体中形成围绕凹槽的全部内表面的掺杂结层，掺杂结层的导电类型与基体的导电类型相反；以及在凹槽中以及基体的表面上形成金属层。
上述制作方法通过在基体中形成围绕凹槽的全部内表面的掺杂结层，从而使得金属层与掺杂结层之间形成良好地接触，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层接触产生的漏电流。同时，所形成快恢复二极管还能避免凹槽边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
下面将更详细地描述根据本发明提供的快恢复二极管的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
图5至图8示出了本申请提供的快恢复二极管的制作方法中，经过各个步骤后得到的基体10的剖面结构示意图。下面将结合图5至图8，进一步说明本申请所提供的快恢复二极管的制作方法。
首先，在基体10中形成凹槽30，其结构如图5所示。具体地，形成凹槽30的步骤包括：在基体10上形成掩膜层21和光刻胶层23；对光刻胶层23进行光刻，以在光刻胶层23中形成图形；沿光刻胶层23中的图形依次刻蚀掩膜层21和基体10，以在基体10中形成凹槽30。其中，基体10由衬底11和设置于上的外延层13组成，掺杂结层40形成于外延层13中。
上述掩膜层21可以为氧化物，例如氧化硅等，形成掩膜层21的工艺可以为化学气相沉积等。刻蚀掩膜层21和基体10的工艺可以为干法刻蚀，例如等离子体刻蚀等，其具体工艺参数可以参照现有技术，在此不再赘述。
接下来，在基体10中形成围绕凹槽30的全部内表面的掺杂结层40，且掺杂结层40的导电类型与基体10的导电类型相反。在一种优选的实施方式中，形成掺杂结层40的步骤包括：进行离子注入，以在基体10中形成围绕凹槽30的全部内表面的掺杂结预备层40′，进而形成如图6所示的基体结构；进行热扩散，以使得掺杂结预备层40′扩散形成掺杂结层40，进而形成如图7所示的基体结构。
上述离子注入的步骤中，可以通过控制注入角度和注入能量，以在基体10中形成围绕凹槽30的全部内表面的掺杂结预备层40′。离子注入的类型与基体10的导电类型相关。当基体10的导电类型为N型时，离子注入为P型离子注入。当基体10的导电类型为P型时，离子注入为N型离子注入。在完成离子注入之后，便可以去除光刻胶层23和掩膜层21。离子注入和热扩散的工艺参数可以参照现有技术，在此不再赘述。
最后，在凹槽30中以及基体10的表面上形成金属层50，进而形成如图8所示的基体结构。金属层50的材料可以为铝等，形成金属层50的工艺可以为溅射等。
从以上实施例可以看出，本发明上述的实例实现了如下技术效果：
(1)本发明通过在基体中设置围绕凹槽的全部内表面的掺杂结层，从而使得金属层与掺杂结层之间形成良好地接触，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层接触产生的漏电流。
(2)本发明提供的快恢复二极管还能避免凹槽边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
(3)本领域的技术人员可以通过扩展凹槽之间的间距，使肖特基区域与pn结区域之间的面积比变大，从而获得一个较低反向恢复电荷(Qrr)、漏电流更小、恢复时间更快的器件。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种快恢复二极管，其特征在于，所述快恢复二极管包括：
具有凹槽(30)的基体(10)；
掺杂结层(40)，设置于所述基体(10)中，且所述掺杂结层(40)围绕所述凹槽(30)的全部内表面设置，所述掺杂结层(40)的导电类型与所述基体(10)的导电类型相反；以及
金属层(50)，设置于所述凹槽(30)中以及所述基体(10)的表面上，且所述金属层(50)与所述掺杂结层(40)相连，且所述金属层(50)与所述掺杂结层(40)的全部上表面接触设置。
2.根据权利要求1所述的快恢复二极管，其特征在于，所述基体(10)由衬底(11)和设置于所述衬底(11)上的外延层(13)组成，所述掺杂结层(40)设置于所述外延层(13)中。
3.根据权利要求1或2所述的快恢复二极管，其特征在于，
所述基体(10)的导电类型为N型，所述掺杂结层(40)的导电类型为P型；或
所述基体(10)的导电类型为P型，所述掺杂结层(40)的导电类型为N型。
4.一种快恢复二极管的制作方法，其特征在于，所述制作方法包括以下步骤：
在基体(10)中形成凹槽(30)；
在所述基体(10)中形成围绕所述凹槽(30)的全部内表面的掺杂结层(40)，且所述掺杂结层(40)的导电类型与所述基体(10)的导电类型相反；以及
在所述凹槽(30)中以及所述基体(10)的表面上形成金属层(50)，且所述金属层(50)与所述掺杂结层(40)的全部上表面接触设置。
5.根据权利要求4所述的制作方法，其特征在于，形成所述凹槽(30)的步骤包括：
在所述基体(10)上形成掩膜层(21)和光刻胶层(23)；
对所述光刻胶层(23)进行光刻，以在所述光刻胶层(23)中形成图形；
沿所述光刻胶层(23)中的图形依次刻蚀所述掩膜层(21)和所述基体(10)，以在所述基体(10)中形成所述凹槽(30)。
6.根据权利要求5所述的制作方法，其特征在于，所述基体(10)由衬底(11)和设置于所述衬底(11)上的外延层(13)组成；在形成所述凹槽(30)的步骤中，在所述外延层(13)中形成所述掺杂结层(40)。
7.根据权利要求5所述的制作方法，其特征在于，形成所述掺杂结层(40)的步骤包括：
进行离子注入，以在所述基体(10)中形成围绕所述凹槽(30)的全部内表面的掺杂结预备层(40′)；
进行热扩散，以使得所述掺杂结预备层(40′)扩散形成所述掺杂结层(40)。
8.根据权利要求7所述的制作方法，其特征在于，
所述基体(10)的导电类型为N型时，所述离子注入为P型离子注入；
所述基体(10)的导电类型为P型时，所述离子注入为N型离子注入。
9.根据权利要求7所述的制作方法，其特征在于，在所述离子注入之后，去除所述光刻胶层(23)和掩膜层(21)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410535524.0A CN104269444B (zh) | 2014-10-11 | 2014-10-11 | 快恢复二极管及快恢复二极管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410535524.0A CN104269444B (zh) | 2014-10-11 | 2014-10-11 | 快恢复二极管及快恢复二极管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104269444A CN104269444A (zh) | 2015-01-07 |
| CN104269444B true CN104269444B (zh) | 2017-10-17 |
Family
ID=52160951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410535524.0A Active CN104269444B (zh) | 2014-10-11 | 2014-10-11 | 快恢复二极管及快恢复二极管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104269444B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190117B (zh) * | 2019-05-29 | 2021-04-06 | 西安电子科技大学 | 一种改善正向特性的槽型混合PiN肖特基二极管 |
| CN114141883B (zh) * | 2021-12-10 | 2022-09-20 | 富芯微电子有限公司 | 一种快恢复二极管芯片的制造方法 |
| CN115117149B (zh) * | 2022-08-23 | 2022-11-29 | 深圳芯能半导体技术有限公司 | 一种基于湿法刻蚀工艺的快恢复二极管及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1181560C (zh) * | 2003-04-17 | 2004-12-22 | 苏州固锝电子股份有限公司 | 高承受力二极管 |
| DE102004053760A1 (de) * | 2004-11-08 | 2006-05-11 | Robert Bosch Gmbh | Halbleitereinrichtung und Verfahren für deren Herstellung |
| CN102867849A (zh) * | 2011-07-08 | 2013-01-09 | 盛况 | 一种快恢复二极管及其制造方法 |
-
2014
- 2014-10-11 CN CN201410535524.0A patent/CN104269444B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104269444A (zh) | 2015-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110350035A (zh) | SiC MOSFET功率器件及其制备方法 | |
| CN104269444B (zh) | 快恢复二极管及快恢复二极管的制作方法 | |
| CN104838504B (zh) | 半导体装置的制造方法 | |
| CN106340536A (zh) | 一种功率半导体器件及其制造方法 | |
| US9515136B2 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| US9837275B2 (en) | Fabrication method of fast recovery diode | |
| CN106298774A (zh) | 一种mps二极管及其制造方法 | |
| CN104124151B (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN108206220A (zh) | 金刚石肖特基二极管的制备方法 | |
| CN104269445B (zh) | 快恢复二极管及快恢复二极管的制作方法 | |
| CN207009439U (zh) | 用于碳化硅半导体功率器件的复合终端结构 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN113097287A (zh) | 一种igbt芯片终端结构及igbt芯片终端结构制作方法 | |
| CN107104176B (zh) | 氮化镓二极管的制作方法与氮化镓二极管 | |
| CN210403737U (zh) | 一种可控硅器件 | |
| CN113745338A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| CN105474400B (zh) | 双极非穿通功率半导体装置 | |
| CN209461471U (zh) | 一种功率半导体器件 | |
| CN106328514A (zh) | 一种功率二极管的制造方法及功率二极管 | |
| CN105938848A (zh) | 一种用于芯片级封装的肖特基芯片 | |
| CN207676910U (zh) | 超结场效应管 | |
| CN206711901U (zh) | 一种内置肖特基界面的沟槽式mos结构二极管 | |
| CN205428934U (zh) | 一种用于芯片级封装的肖特基芯片 | |
| CN116454138B (zh) | 一种柱状p沟道的碳化硅浮动结二极管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |