CN104269445B - 快恢复二极管及快恢复二极管的制作方法 - Google Patents
快恢复二极管及快恢复二极管的制作方法 Download PDFInfo
- Publication number
- CN104269445B CN104269445B CN201410536362.2A CN201410536362A CN104269445B CN 104269445 B CN104269445 B CN 104269445B CN 201410536362 A CN201410536362 A CN 201410536362A CN 104269445 B CN104269445 B CN 104269445B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- matrix
- fast recovery
- described matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title claims abstract description 31
- 239000011159 matrix material Substances 0.000 claims abstract description 87
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000001312 dry etching Methods 0.000 abstract description 6
- 238000009826 distribution Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种快恢复二极管及快恢复二极管的制作方法。该快恢复二极管包括：具有凹槽的基体；掺杂结层，设置于凹槽的底部的基体中，掺杂结层的导电类型与基体的导电类型相反；介质层，设置于凹槽的侧壁上；以及金属层，设置于凹槽中以及基体的表面上，且金属层与掺杂结层和介质层相连。本发明通过在凹槽的侧壁上设置介质层，从而避免了金属层和凹槽的侧壁的直接接触，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层接触产生的漏电流。同时，具有上述结构的快恢复二极管还能避免凹槽边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种快恢复二极管及快恢复二极管的制作方法。
背景技术
快恢复二极管(FRED)是一种具有开关特性好、反向恢复时间短等特点的半导体二极管，主要应用于开关电源、PWM脉宽调制器、变频器等电子电路中，作为高频整流二极管、续流二极管或阻尼二极管使用。快恢复二极管是用电设备高频化(20kHZ以上)和高频设备固态化发展不可或缺的重要器件。
现有快恢复二极管通常具有平面结构或凹槽结构两种形式。如图1所示，平面结构的快恢复二极管包括基体10′，设置于基体10′中的掺杂结层20′，以及设置于掺杂结层20′和基体10′表面上的金属层30′。其中，基体10′由衬底11′和设置于衬底11′上的外延层13′组成，掺杂结层20′设置于外延层13′中；掺杂结层20′的表面和基体10′的表面齐平，且掺杂结层20′的导电类型和基体10′的导电类型相反。该快恢复二极管的芯片面积较大，在快速恢复二极管的结构设计过程中难以兼顾各种参数。
图2示出了凹槽结构的快速恢复二极管的剖面结构示意图。如图2所示，该快速恢复二极管包括具有凹槽的基体10′，掺杂结层20′，设置于凹槽的底部和侧部的基体10′中，以及设置于凹槽中以及基体10′的表面上的金属层30′。其中，基体10′由衬底11′和设置于衬底11′上的外延层13′组成，掺杂结层20′设置于外延层13′中；掺杂结层20′的导电类型与基体10′的导电类型相反。同图1所示的平面结构的快速恢复二极管相比，在同等性能条件下，该快速恢复二极管的面积得以缩小。
上述凹槽结构的快速恢复二极管中，凹槽的侧墙(side walls)是通过干法刻蚀形成的，使其表面质量很差，而金属层直接与其接触，进而导致器件容易产生漏电流。另外，由于电导调制效应易导致凹槽边缘产生电流聚集，使得漏电流进一步增大，甚至出现可靠性的问题。针对上述问题，目前还没有有效的解决方法。
发明内容
本发明旨在提供一种快恢复二极管及快恢复二极管的制作方法，以降低快恢复二极管中的漏电流，并提高快恢复二极管的可靠性。
为此，本发明提供了一种快恢复二极管，该快恢复二极管包括：具有凹槽的基体；掺杂结层，设置于凹槽的底部的基体中，掺杂结层的导电类型与基体的导电类型相反；介质层，设置于凹槽的侧壁上；以及金属层，设置于凹槽中以及基体的表面上，且金属层与掺杂结层和介质层相连。
进一步地，介质层由依次设置于凹槽的侧壁上的氧化物膜层和氮化物膜层组成。
进一步地，掺杂结层位于凹槽的底部和侧部的基体中。
进一步地，基体由衬底和设置于衬底上的外延层组成，掺杂结层设置于外延层中。
进一步地，基体的导电类型为N型，掺杂结层的导电类型为P型；或基体的导电类型为P型，掺杂结层的导电类型为N型。
同时，本发明还提供了一种快恢复二极管的制作方法，该制作方法包括以下步骤：在基体中形成凹槽；在位于凹槽的底部的基体中形成掺杂结层，且掺杂结层的导电类型与基体的导电类型相反；在凹槽的侧壁上形成介质层；在凹槽中以及基体的表面上形成金属层，且金属层与掺杂结层和介质层相连。
进一步地，形成凹槽的步骤包括：在基体上形成掩膜层和光刻胶层；对光刻胶层进行光刻，以在光刻胶层中形成图形；沿光刻胶层中的图形依次刻蚀掩膜层和基体，以在基体中形成凹槽。
进一步地，基体由衬底和设置于衬底上的外延层组成；在形成凹槽的步骤中，在外延层中形成掺杂结层。
进一步地，形成掺杂结层的步骤包括：进行离子注入，以在凹槽的底部的基体中形成掺杂结预备层；进行热扩散，以使得掺杂结预备层扩散形成掺杂结层。
进一步地，基体的导电类型为N型时，离子注入为P型离子注入；基体的导电类型为P型时，离子注入为N型离子注入。
进一步地，在离子注入之后，去除光刻胶层和掩膜层。
进一步地，形成介质层的步骤包括：在凹槽的内壁以及基体的表面上形成氧化物膜层；形成覆盖凹槽和氧化物膜层的氮化物膜层；刻蚀去除位于凹槽的底部和基体的表面上的氮化物膜层和氧化膜层，并将剩余氮化物膜层和氧化物膜层作为介质层。
进一步地，形成氧化物膜层的工艺为热氧化或化学气相沉积，形成氮化物膜层的工艺为化学气相沉积。
本发明通过在凹槽的侧壁上设置介质层，从而避免了金属层和凹槽的侧壁的直接接触，进而，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层接触产生的漏电流。同时，具有上述结构的快恢复二极管还能避免凹槽边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了现有平面结构的快恢复二极管的剖面结构示意图；
图2示出了现有凹槽结构的快恢复二极管的剖面结构示意图；
图3示出了本发明提供的快恢复二极管的剖面结构示意图；
图4示出了本发明提供的快恢复二极管的制作方法的流程示意图；
图5示出了在本发明提供的快恢复二极管的制作方法中，在基体中形成凹槽后的基体的剖面结构示意图；
图6示出了进行离子注入，以在图5所示的凹槽的底部的基体中形成掺杂结预备层后的基体的剖面结构示意图；
图7示出了进行热扩散，以使得图6所示的掺杂结预备层扩散形成掺杂结层后的基体的剖面结构示意图；
图8示出了在图7所示的凹槽的侧壁上形成介质层后的基体的剖面结构示意图；以及
图9示出了在图8所示的凹槽中以及基体的表面上形成金属层后的基体的剖面结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
由背景技术可知，现有凹槽结构的快速恢复二极管中，凹槽的侧壁是通过干法刻蚀形成的，使其表面质量很差，而金属层直接与其接触，进而导致器件容易产生漏电流。另外，由于电导调制效应易导致凹槽边缘产生电流聚集，使得漏电流进一步增大，甚至出现可靠性的问题。
本发明的发明人针对上述问题进行研究，提出了一种快恢复二极管。如图3所示，该快恢复二极管包括：具有凹槽30的基体10；掺杂结层40，设置于凹槽的底部的基体10中，掺杂结层40的导电类型与基体10的导电类型相反；介质层50，设置于凹槽的侧壁上；以及金属层60，设置于凹槽中以及基体10的表面上，且金属层60与掺杂结层40和介质层50相连。
本发明通过在凹槽的侧壁上设置介质层50，从而避免了金属层60和凹槽的侧壁的直接接触，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层60接触产生的漏电流。同时，具有上述结构的快恢复二极管还能避免凹槽30边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
下面将更详细地描述根据本发明提供的快恢复二极管的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
上述快恢复二极管中，介质层50可以采用不同的结构。优选地，介质层50由依次设置于凹槽的侧壁上的氧化物膜层51和氮化物膜层53组成。其中，氧化物膜层51可以为氧化硅等，氮化物膜层53可以为氮化硅或磷硅玻璃(PSG)等。氧化物膜层51和氮化物膜层53的厚度可以根据实际工艺需求进行设定。
在一种优选的实施方式中，上述快恢复二极管包括多个凹槽30，且介质层50形成于各凹槽30的侧壁上。本领域的技术人员可以通过扩展凹槽30之间的间距，使肖特基区域与pn结区域之间的面积比变大，从而获得一个较低反向恢复电荷(Qrr)、漏电流更小、恢复时间更快的器件，进而改善了快恢复二极管的Vf(正向电压)和开关性能。
上述基体10由11和设置于11上的外延层13组成，掺杂结层40设置于外延层13中，且掺杂结层40位于凹槽的底部和侧部的基体10中。当基体10的导电类型为N型时，掺杂结层40的导电类型为P型。当基体10的导电类型为P型时，掺杂结层40的导电类型为N型。
同时，本发明还提供了一种快恢复二极管的制作方法。如图4所示，该制作方法包括以下步骤：在基体中形成凹槽；在位于凹槽的底部的基体中形成掺杂结层，且掺杂结层的导电类型与基体的导电类型相反；在凹槽的侧壁上形成介质层；在凹槽中以及基体的表面上形成金属层，且金属层与掺杂结层和介质层相连。
下面将更详细地描述根据本发明提供的快恢复二极管的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
图5至图9示出了本申请提供的快恢复二极管的制作方法中，经过各个步骤后得到的基体10的剖面结构示意图。下面将结合图5至图9，进一步说明本申请所提供的快恢复二极管的制作方法。
首先，在基体10中形成凹槽30，其结构如图5所示。具体地，形成凹槽30的步骤包括：在基体10上形成掩膜层21和光刻胶层23；对光刻胶层23进行光刻，以在光刻胶层23中形成图形；沿光刻胶层23中的图形依次刻蚀掩膜层21和基体10，以在基体10中形成凹槽30。其中，基体10由11和设置于11上的外延层13组成，掺杂结层40形成于外延层13中。
上述掩膜层21可以为氧化物，例如氧化硅等，形成掩膜层21的工艺可以为化学气相沉积等。刻蚀掩膜层21和基体10的工艺可以为干法刻蚀，例如等离子体刻蚀等，其具体工艺参数可以参照现有技术，在此不再赘述。
然后，在位于凹槽30的底部的基体10中形成掺杂结层40，且掺杂结层40的导电类型与基体10的导电类型相反。在一种优选的实施方式中，形成掺杂结层40的步骤包括：进行离子注入，以在凹槽30的底部的基体10中形成掺杂结预备层40′，进而形成如图6所示的结构；进行热扩散，以使得掺杂结预备层40′扩散形成掺杂结层40，进而形成如图7所示的结构。
上述离子注入的类型与基体10的导电类型相关。当基体10的导电类型为N型时，离子注入为P型离子注入。当基体10的导电类型为P型时，离子注入为N型离子注入。在完成离子注入之后，便可以去除光刻胶层23和掩膜层21。离子注入和热扩散的工艺参数可以参照现有技术，在此不再赘述。
接下来，在凹槽的侧壁上形成介质层50，进而形成如图8所示的结构。该步骤中，介质层50可以采用不同的结构。优选地，介质层50由依次设置于凹槽的侧壁上的氧化物膜层51和氮化物膜层53组成。此时，形成介质层50的步骤包括：在凹槽的内壁以及基体10的表面上形成氧化物膜层51；形成覆盖凹槽和氧化物膜层51的氮化物膜层53；刻蚀去除位于凹槽的底部和基体的表面上的氮化物膜层53和氧化物膜层51，并将剩余氮化物膜层53和氧化物膜层51作为介质层50。
上述氧化物膜层51可以为氧化硅等，氮化物膜层53可以为氮化硅或磷硅玻璃(PSG)等。形成氧化物膜层51的工艺为热氧化或化学气相沉积，形成氮化物膜层53的工艺为化学气相沉积。上述工艺为本领域现有技术，在此不再赘述。
最后，在凹槽中以及基体10的表面上形成金属层60，且金属层60与掺杂结层40和介质层50相连，进而形成如图9所示的结构。金属层60的材料可以为铝等，形成金属层60的工艺可以为溅射等。
从以上实施例可以看出，本发明上述的实例实现了如下技术效果：
(1)本发明通过在凹槽的侧壁上设置介质层，从而避免了金属层和凹槽的侧壁的直接接触，进而降低了由于质量不好的凹槽侧壁(干法刻蚀会导致凹槽侧壁的质量不好)与金属层接触产生的漏电流。
(2)本发明提供的快恢复二极管还能避免凹槽边缘产生电流聚集，从而能够在肖特基区域获得一个更均匀的电流分布，进而提高了快恢复二极管的可靠性。
(3)本领域的技术人员可以通过扩展凹槽之间的间距，使肖特基区域与pn结区域之间的面积比变大，从而获得一个较低反向恢复电荷(Qrr)、漏电流更小、恢复时间更快的器件，从而获得一个较低反向恢复电荷(Qrr)、漏电流更小、恢复时间更快的器件，进而改善了快恢复二极管的Vf(正向电压)和开关性能。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种快恢复二极管，其特征在于，所述快恢复二极管包括：
具有凹槽(30)的基体(10)；
掺杂结层(40)，设置于所述凹槽的底部的所述基体(10)中，所述掺杂结层(40)的导电类型与所述基体(10)的导电类型相反；
介质层(50)，设置于所述凹槽的侧壁上；以及
金属层(60)，设置于所述凹槽中以及所述基体(10)的表面上，且所述金属层(60)与所述掺杂结层(40)和所述介质层(50)相连；
所述掺杂结层(40)的部分侧壁与凹槽(30)相连，所述介质层(50)的侧壁分别与掺杂结层(40)和基体层(10)相连。
2.根据权利要求1所述的快恢复二极管，其特征在于，所述介质层(50)由依次设置于所述凹槽的侧壁上的氧化物膜层(51)和氮化物膜层(53)组成。
3.根据权利要求1或2所述的快恢复二极管，其特征在于，所述基体(10)由衬底(11)和设置于所述衬底(11)上的外延层(13)组成，所述掺杂结层(40)设置于所述外延层(13)中。
4.根据权利要求1或2所述的快恢复二极管，其特征在于，
所述基体(10)的导电类型为N型，所述掺杂结层(40)的导电类型为P型；或
所述基体(10)的导电类型为P型，所述掺杂结层(40)的导电类型为N型。
5.一种快恢复二极管的制作方法，其特征在于，所述制作方法包括以下步骤：
在基体(10)中形成凹槽；
在位于所述凹槽的底部的所述基体(10)中形成掺杂结层(40)，所述掺杂结层(40)的部分侧壁与凹槽(30)相连，且所述掺杂结层(40)的导电类型与所述基体(10)的导电类型相反；
在所述凹槽的侧壁上形成介质层(50)，所述介质层(50)的侧壁分别与掺杂结层(40)和基体层(10)相连；
在所述凹槽中以及所述基体(10)的表面上形成金属层(60)，且所述金属层(60)与所述掺杂结层(40)和所述介质层(50)相连。
6.根据权利要求5所述的制作方法，其特征在于，形成所述凹槽(30)的步骤包括：
在所述基体(10)上形成掩膜层(21)和光刻胶层(23)；
对所述光刻胶层(23)进行光刻，以在所述光刻胶层(23)中形成图形；
沿所述光刻胶层(23)中的图形依次刻蚀所述掩膜层(21)和所述基体(10)，以在所述基体(10)中形成所述凹槽(30)。
7.根据权利要求6所述的制作方法，其特征在于，所述基体(10)由衬底(11)和设置于所述衬底(11)上的外延层(13)组成；在形成所述凹槽(30)的步骤中，在所述外延层(13)中形成所述掺杂结层(40)。
8.根据权利要求6所述的制作方法，其特征在于，形成所述掺杂结层(40)的步骤包括：
进行离子注入，以在所述凹槽(30)的底部的所述基体(10)中形成掺杂结预备层(40′)；
进行热扩散，以使得所述掺杂结预备层(40′)扩散形成所述掺杂结层(40)。
9.根据权利要求8所述的制作方法，其特征在于，
所述基体(10)的导电类型为N型时，所述离子注入为P型离子注入；
所述基体(10)的导电类型为P型时，所述离子注入为N型离子注入。
10.根据权利要求8所述的制作方法，其特征在于，在所述离子注入之后，去除所述光刻胶层(23)和掩膜层(21)。
11.根据权利要求5所述的制作方法，其特征在于，形成所述介质层(50)的步骤包括：
在所述凹槽的内壁以及所述基体(10)的表面上形成氧化物膜层(51)；
形成覆盖所述凹槽和所述氧化物膜层(51)的氮化物膜层(53)；
刻蚀去除位于所述凹槽的底部和所述基体的表面上的所述氮化物膜层(53)和所述氧化物膜层(51)，并将剩余所述氮化物膜层(53)和所述氧化物膜层(51)作为所述介质层(50)。
12.根据权利要求11所述的制作方法，其特征在于，形成所述氧化物膜层(51)的工艺为热氧化或化学气相沉积，形成所述氮化物膜层(53)的工艺为化学气相沉积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410536362.2A CN104269445B (zh) | 2014-10-11 | 2014-10-11 | 快恢复二极管及快恢复二极管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410536362.2A CN104269445B (zh) | 2014-10-11 | 2014-10-11 | 快恢复二极管及快恢复二极管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104269445A CN104269445A (zh) | 2015-01-07 |
| CN104269445B true CN104269445B (zh) | 2017-11-10 |
Family
ID=52160952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410536362.2A Active CN104269445B (zh) | 2014-10-11 | 2014-10-11 | 快恢复二极管及快恢复二极管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104269445B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113851525A (zh) * | 2021-09-18 | 2021-12-28 | 中山大学 | 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204804A (ja) * | 1998-01-07 | 1999-07-30 | Fuji Electric Co Ltd | 半導体装置 |
| KR20050078139A (ko) * | 2004-01-30 | 2005-08-04 | 주식회사 케이이씨 | 다이오드 및 그 제조 방법 |
| DE102004053760A1 (de) * | 2004-11-08 | 2006-05-11 | Robert Bosch Gmbh | Halbleitereinrichtung und Verfahren für deren Herstellung |
| US7696598B2 (en) * | 2005-12-27 | 2010-04-13 | Qspeed Semiconductor Inc. | Ultrafast recovery diode |
| CN102867849A (zh) * | 2011-07-08 | 2013-01-09 | 盛况 | 一种快恢复二极管及其制造方法 |
| CN102437200B (zh) * | 2011-12-06 | 2017-03-15 | 上海集成电路研发中心有限公司 | 一种frd器件结构及其制造方法 |
-
2014
- 2014-10-11 CN CN201410536362.2A patent/CN104269445B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104269445A (zh) | 2015-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101439805B1 (ko) | 반도체 장치의 제조 방법 | |
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| CN106340536A (zh) | 一种功率半导体器件及其制造方法 | |
| CN104254920A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN103904135A (zh) | 肖特基二极管及其制造方法 | |
| JP2010103208A (ja) | 半導体装置 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN108258035A (zh) | 一种GaN基增强型场效应器件及其制作方法 | |
| JP2019046834A (ja) | 半導体装置の製造方法 | |
| CN104269444B (zh) | 快恢复二极管及快恢复二极管的制作方法 | |
| CN106298774A (zh) | 一种mps二极管及其制造方法 | |
| CN104269445B (zh) | 快恢复二极管及快恢复二极管的制作方法 | |
| CN102790078A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| JP2011018764A (ja) | 半導体装置 | |
| CN207009439U (zh) | 用于碳化硅半导体功率器件的复合终端结构 | |
| WO2019196700A1 (zh) | 碳化硅功率器件终端结构的制造方法 | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 | |
| CN105609551A (zh) | 立体多槽栅增强型hemt器件及其制备方法 | |
| CN106783993B (zh) | 具有衬底内复合介质层结构的氮化镓异质结场效应管 | |
| CN105938849A (zh) | 一种用于芯片级封装的肖特基芯片的制造方法 | |
| CN105938848A (zh) | 一种用于芯片级封装的肖特基芯片 | |
| JP6848066B2 (ja) | スリーブアンテナの異質ＳｉＧｅ基プラズマｐｉｎダイオード組の製造方法 | |
| CN206711901U (zh) | 一种内置肖特基界面的沟槽式mos结构二极管 | |
| CN105023953A (zh) | 一种垂直场效应二极管及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180723 Address after: 453099 II (H-L) (14-15) in the R & D building of torch Park, No. 1789, high-tech zone, Xinfei Avenue, Xinxiang, Henan. Patentee after: Henan Lijing Mei Energy Electronic Technology Co., Ltd. Address before: 100083 room 1010, Fangxing mansion 30, Xueyuan Road, Haidian District, Beijing. Patentee before: Richland beauty (Beijing) Electronic Technology Co. Ltd. |